JPH02142133A - バンプ電極 - Google Patents

バンプ電極

Info

Publication number
JPH02142133A
JPH02142133A JP29545388A JP29545388A JPH02142133A JP H02142133 A JPH02142133 A JP H02142133A JP 29545388 A JP29545388 A JP 29545388A JP 29545388 A JP29545388 A JP 29545388A JP H02142133 A JPH02142133 A JP H02142133A
Authority
JP
Japan
Prior art keywords
indentation
bump electrode
resin
center
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29545388A
Other languages
English (en)
Inventor
Satomi Kajiwara
里美 梶原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP29545388A priority Critical patent/JPH02142133A/ja
Publication of JPH02142133A publication Critical patent/JPH02142133A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体チップをフリップチップ方式やTAB
方式で基板上に実装するために半導体チップ上に形成さ
れるバンプtiに関する。
〔従来の技術〕
半導体チップを実装するために、チップ上にバンプ電極
を形成し、基板導体部に融着させる方式がフリップチッ
プ方式あるいはTAB方式として広く用いられている。
このようにバンプ電極と基板とを接着する場合、接合部
に加わる応力を緩和するため、バンプ電極の周辺を樹脂
で補強する方法がある。
〔発明が解決しようとする課題〕
第2図(a)、 fb)はTAB方式に用いられるAυ
バンプ部を断面図および平面図で示し、図(blでは上
部の金属からなる部分のみを示している0図(5)から
れかるように、半導体基板6の上に酸化膜5を介してA
j−51配線40の一部をなt電極バッド4を形成し、
その上を覆う窒化膜3に明けられた接続孔31において
下地金属膜2を接触させる。この下地金属膜2は、例え
ばTl−Pd−Au合金のスパッタリングで形成される
0図示しないがこの下地金属膜2の上を絶縁膜で覆い、
その開口部で下地金属膜2と接触するバンプ[141を
Auのめっきで形成する。従ってこのバンプ電極lの表
面には、窒化膜3の開口部31の上に生ずる下地金属膜
2のくぼみ7に対応してくぼみ8が生ずる。バンプ環p
i1を基板の導体と接着する際に樹脂で補強すると、そ
の樹脂がバンプti接着面のこのくぼみ8に残り、バン
プ電極と基Fi導体との接着不良あるいは経時変化によ
るバンプを極の剥離などの原因となった。
本発明の課題は、実装時の基板導体との接着の前に補強
のために用いる樹脂が接着時に接着面のくぼみに残留す
ることのないバンプ電極を提供することにある。
〔課題を解決するための手段〕
上記の課題の解決のために、本発明は実装時の基板導体
との接着面の中央部にくぼみを有するバンプ電極におい
て、そのくぼみから接着面の外縁まで延びるみぞ部を有
するものとする。
〔作用〕
バンプ電極接着面のくぼみから接着面の外縁にのびるみ
そ部があるため、接着する際補強に用いる樹脂が接着面
のくぼみに入っても、バンプ電極と基板導体との接着の
ための加圧により樹脂はみぞを通じて外部へ押し出され
、接着面に樹脂が残留することがない。
〔実施例〕
第1図(al、(blは本発明の一実施例のバンプ部を
第2図(al、 fblと同様の断面図、平面図で示し
、第2図と共通の部分には同一の符号が付されている。
半導体基板6上に酸化1I15を介してA7−3lから
なる電極パッド4を形成し、その上を窒化Il!3で覆
うところまでは第2図に示した従来の場合と同様である
。しかしこの窒化膜をフォトエツチングでパターニング
する際、電極パッド4の中央接続孔31だけでなく、そ
の中央部から四方に延びるみぞ状部32も窒化膜を除去
する。従ってその上にスパッタリングされるTi−Pd
−Au合金の下地金属膜2には中央のくぼみ7ばかりで
なく、それより四方に延びるみぞ部71が生ずる0次い
で周囲を絶縁膜で覆い、Auめっきを施せば、下地金属
膜2の表面形状にならって表面に中央のくぼみ8とそれ
より四方に延びるみぞ部81を有するバンプ電極lが形
成される。このあとの実装工程において、補強に用いる
樹脂がくぼみ8に入っても、接着時のバンプ電極の基板
導体への加圧の際にみぞ部81を通じて押し出され、接
着面に介在することがないため、接M強度が高く、経時
変化しない。
なお、バンプ電極1の接着面のみぞ部81の形成のため
には、窒化膜3へのみぞ加工でなく、下地金属2へみぞ
加工を施してもよい、あるいは、めっき後のバンプ電極
lの表面をみぞ加工してもよい。
〔発明の効果〕
本発明によれば、電極パッドへの接続孔形成の関係から
接着面中央にくぼみの生ずるのを避けられないバンプ電
極に、そのくぼみから接着面外周まで延びるみぞ部を形
成することにより、実装時にバンプ電極と基板との接合
部を樹脂で補強しても、接着の際、接着面に樹脂が残る
ことがないので、接着強度とその偉績性の高い半導体チ
ップの実装を行うことができる。
【図面の簡単な説明】
第1図fan、fb)は本発明の一実施例のバンプ部を
示し、fa)は断面図、(b)は金属部分のみの平面図
、第2図(al、 fblは従来のバンプ部を示し、(
a)は断面図、(b)は金属部分のみの平面図である。 1:バンプ電極、2:下地金属膜、3;窒化膜、4:電
極パッド、8:くぼみ、81:みぞ部。 第17

Claims (1)

    【特許請求の範囲】
  1. 1)実装時の基板導体との接着面の中央部にくぼみを有
    するものにおいて、そのくぼみから接着面の外縁まで延
    びるみぞ部を有するバンプ電極。
JP29545388A 1988-11-22 1988-11-22 バンプ電極 Pending JPH02142133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29545388A JPH02142133A (ja) 1988-11-22 1988-11-22 バンプ電極

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29545388A JPH02142133A (ja) 1988-11-22 1988-11-22 バンプ電極

Publications (1)

Publication Number Publication Date
JPH02142133A true JPH02142133A (ja) 1990-05-31

Family

ID=17820782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29545388A Pending JPH02142133A (ja) 1988-11-22 1988-11-22 バンプ電極

Country Status (1)

Country Link
JP (1) JPH02142133A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222407A (ja) * 2005-02-08 2006-08-24 Hannstar Display Corp Icチップをボンディングするための構造と方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222407A (ja) * 2005-02-08 2006-08-24 Hannstar Display Corp Icチップをボンディングするための構造と方法

Similar Documents

Publication Publication Date Title
KR100397539B1 (ko) 수지밀봉형 반도체 장치 및 그 제조방법
JP2000269166A (ja) 集積回路チップの製造方法及び半導体装置
JPH02142133A (ja) バンプ電極
JPS62232948A (ja) リ−ドフレ−ム
JP2718299B2 (ja) 大規模集積回路
JPH01120040A (ja) 半導体装置
JPH098202A (ja) 集積回路のリードフレーム
JPH04348047A (ja) 半導体集積回路電極
JPH0823068A (ja) リードフレームおよびそれを用いて構成された半導体装置
JPH04196236A (ja) 接続方法
JPH04322435A (ja) 半導体装置およびその製造方法
JP2739797B2 (ja) Tab型半導体装置
JPH06120290A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JPH06326107A (ja) 半導体素子
JPH02122535A (ja) 半導体装置
JPH0310670Y2 (ja)
JP2582534B2 (ja) 半導体装置の製造方法
JPH08306744A (ja) 電子部品
JPH02129926A (ja) ボンディングパッド形成体
JPH09306946A (ja) テープキャリアおよびそれを用いたテープキャリア型半導体装置
JPH11260855A (ja) 半導体装置
JPS63308330A (ja) 半導体集積回路装置の製造方法
JPH1065091A (ja) 半導体装置及びその製造方法
JP2002203922A (ja) 半導体装置及びその製造方法