JPH06120290A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06120290A
JPH06120290A JP4267157A JP26715792A JPH06120290A JP H06120290 A JPH06120290 A JP H06120290A JP 4267157 A JP4267157 A JP 4267157A JP 26715792 A JP26715792 A JP 26715792A JP H06120290 A JPH06120290 A JP H06120290A
Authority
JP
Japan
Prior art keywords
bonding
bonding pad
wire
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4267157A
Other languages
English (en)
Inventor
Hiroyuki Yanagisawa
弘行 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4267157A priority Critical patent/JPH06120290A/ja
Publication of JPH06120290A publication Critical patent/JPH06120290A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置のボンディングパッドと金属配線
との接着強度を向上させる。 【構成】 半導体基板１上に、ワイヤボンディング法に
より、金属細線との接着を行うためのボンディングパッ
ド４を形成する。ボンディングパッド４の表面を凹凸の
ある起伏形状に形成する。これにより、ボンディングパ
ッド４を構成する金属と金属細線を構成する金属との合
金層の面積を拡大し、両者の接着強度を良好に維持す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子情報機器等に用い
られるトランジスタを使用した半導体装置に関する。
【０００２】
【従来の技術】以下、従来の半導体装置について、図２
に基づき説明する。
【０００３】図２において、１はシリコン基板１、２は
該シリコン基板１上に形成されたアルミニウム電極、３
は保護膜であって、上記保護膜３で囲まれたアルミニウ
ム電極２の表面上にボンディングパッド４が形成されて
いる。この半導体素子上に形成されたボンディングパッ
ド４とパッケージの外部リード端子とを接続するために
ワイヤーボンディングを行う。一般に、ワイヤーボンデ
ィング法としては、超音波熱圧着法が用いられる。この
方法は、半導体素子がダイボンドされたリードフレーム
を約２５０〜３５０℃に加熱し、高周波放電のスパーク
により先端がボール状になった金線を、半導体素子上の
アルミニウム電極２上に形成されたボンディングパッド
４に超音波，温度，圧力を加えて押し付け、金とアルミ
ニウムとの合金層を形成させて圧着し、次に、この金線
を対応するリードフレームの内部端子に導いて接着する
ものである。
【０００４】
【発明が解決しようとする課題】しかしながら、近年、
半導体素子は高集積化及び微細化が進み、素子上のボン
ディングパッドサイズも小さくなっている。これに伴
い、ワイヤーボンド条件の変化によるワイヤーボンドの
外れが問題となっている。
【０００５】すなわち、例えば金とアルミニウムとの合
金を形成する場合には、温度が低すぎると合金層が形成
されない一方、温度が高すぎると脆い金属間化合物が生
じるので、比較的低温で圧着する必要があり、圧着はか
なり厳しい条件下で行われる。そして、上記従来の構成
では、ボンディングパッドのサイズが小さくなること
で、ますます適正条件の範囲が狭められ、例えば超音波
出力が小さいときや、超音波の時間が短いとき、荷重が
小さいとき等ボンディング条件が少し適正条件からずれ
ると、金ボールの金とアルミニウム電極との接着強度が
弱くなり、金ボールがボンディングパッドから外れてし
まう虞れがあった。
【０００６】本発明は、斯かる点に鑑みてなされたもの
であり、その目的は、ボンディングパッドに凹凸の起伏
をつけることにより、半導体装置の高集積化に伴うボン
ディング面積の縮小を補い、もって、金属細線とボンデ
ィングパッドとの接着強度を良好に維持することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の講じた手段は、半導体基板上に、ワイヤボ
ンディング法により金属細線との接着を行うためのボン
ディングパッドを形成してなる半導体装置を前提とす
る。
【０００８】そして、半導体装置の上記ボンディングパ
ッド表面を、凹凸のある起伏形状を有するように構成し
たものである。
【０００９】
【作用】以上の構成により、本発明では、ボンディング
パッドと金属細線とをワイヤボンディングにより接続す
る際に、金属細線を構成する金属とボンディングパッド
を構成する金属とで形成される合金層の面積が拡大する
ので、接着強度が良好に維持されることになる。
【００１０】
【実施例】以下、本発明の実施例について、図１に基づ
き説明する。
【００１１】図１は本発明の実施例に係る半導体装置の
製造方法のボンディングパッドの断面図を示す。本実施
例では、上記従来の構造（図２参照）とは異なり、アル
ミニウム電極２の表面上には、碁盤目状に多数の溝が刻
設されており、ボンディングパッド４は凹凸のある起伏
状に形成されている。そして、この起伏が設けられたボ
ンディングパッド４に金線の金ボールを超音波を印加し
ながら熱圧着法するワイヤボンド法により、半導体素子
とリード端子との接続を行うようになされている。
【００１２】したがって、上記実施例では、ワイヤボン
ディング法により、ボンディングパッド４に金属細線を
熱圧着する場合、ボンディングパッド４が凹凸のある起
伏状に形成されているので、金属細線を構成する金属
（上記実施例では金）とボンディングパッド４を構成す
る金属（上記実施例ではアルミニウム）との間で形成さ
れる合金層の面積が拡大する。よって、ボンディングパ
ッド４と金属細線との接着強度が向上する。
【００１３】なお、上記実施例では、金属細線として金
線を使用したが、本発明はかかる実施例に限定されるも
のではなく、アルミニウム細線を使用したものにも同様
に適用し得ることはいうまでもない。
【００１４】また、上記実施例では、ボンディングパッ
ド４表面を規則的な凹凸模様を形成したが、不規則的な
凹凸であってもよい。
【００１５】
【発明の効果】以上の構成により、本発明によれば、半
導体装置として、半導体基板上に形成されるボンディン
グパッドの表面に凹凸の起伏を形成する構造としたの
で、ボンディングパッドを構成する金属と金属細線を構
成する金属との合金層の面積を拡大することができ、よ
って、ボンディングパッドと金属細線との接着強度の向
上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るボンディングパッドの形
状を示す図である。
【図２】従来のボンディングパッドの形状を示す図であ
る。
【符号の説明】
１ シリコン基板 ２ アルミニウム電極 ３ 保護膜 ４ ボンディングパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に、ワイヤボンディング法
    により金属細線との接着を行うためのボンディングパッ
    ドを形成してなる半導体装置において、 上記ボンディングパッド表面は、凹凸のある起伏形状を
    有することを特徴とする半導体装置。
JP4267157A 1992-10-06 1992-10-06 半導体装置 Withdrawn JPH06120290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4267157A JPH06120290A (ja) 1992-10-06 1992-10-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4267157A JPH06120290A (ja) 1992-10-06 1992-10-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH06120290A true JPH06120290A (ja) 1994-04-28

Family

ID=17440889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4267157A Withdrawn JPH06120290A (ja) 1992-10-06 1992-10-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH06120290A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025107A (ja) * 2014-07-16 2016-02-08 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2016096296A (ja) * 2014-11-17 2016-05-26 シチズンホールディングス株式会社 半導体装置及びその製造方法
JP2021162401A (ja) * 2020-03-31 2021-10-11 ミネベアミツミ株式会社 ひずみゲージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025107A (ja) * 2014-07-16 2016-02-08 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2016096296A (ja) * 2014-11-17 2016-05-26 シチズンホールディングス株式会社 半導体装置及びその製造方法
JP2021162401A (ja) * 2020-03-31 2021-10-11 ミネベアミツミ株式会社 ひずみゲージ

Similar Documents

Publication Publication Date Title
TW417262B (en) Semiconductor device of molding in ball grid array
JP3007023B2 (ja) 半導体集積回路およびその製造方法
TW200537627A (en) Semiconductor device and method of manufacturing the semiconductor device
JPH06120290A (ja) 半導体装置
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH1056030A (ja) 半導体装置及びその製造方法
JPH10335366A (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JP2000196005A (ja) 半導体装置
US6461898B1 (en) Two step wire bond process
JP2665061B2 (ja) ワイヤーボンディング方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JPH10112479A (ja) 基板の接続方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JP3082271B2 (ja) 気密端子
JP3363639B2 (ja) 集積回路装置およびその製造方法
JP3439890B2 (ja) 半導体装置及びその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
TW200305266A (en) Semiconductor device and a method of manufacturing the same
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JPH10199913A (ja) ワイヤボンディング方法
JPH05291364A (ja) 半導体装置
JPH08330470A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000104