JP2016025107A - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016025107A
JP2016025107A JP2014145933A JP2014145933A JP2016025107A JP 2016025107 A JP2016025107 A JP 2016025107A JP 2014145933 A JP2014145933 A JP 2014145933A JP 2014145933 A JP2014145933 A JP 2014145933A JP 2016025107 A JP2016025107 A JP 2016025107A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
insulating layer
recess
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014145933A
Other languages
English (en)
Other versions
JP6301763B2 (ja
Inventor
尚由 川原
Hisayoshi Kawahara
尚由 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014145933A priority Critical patent/JP6301763B2/ja
Publication of JP2016025107A publication Critical patent/JP2016025107A/ja
Application granted granted Critical
Publication of JP6301763B2 publication Critical patent/JP6301763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置の耐温度サイクル性を向上させる。
【解決手段】半導体装置は、絶縁層ＩＬ１上に設けられ、Ａｌを含んでおり、かつ貫通しない凹部ＲＣ１を有するパッドＰＤ１と、凹部ＲＣ１内に埋め込まれた埋込部材ＢＭ１と、絶縁層ＩＬ１上およびパッドＰＤ１上に設けられ、かつパッドＰＤ１のうちの凹部ＲＣ１を含む領域を露出させる開口部ＯＰ１を有する絶縁層ＩＬ２と、を備える。
【選択図】図１

Description

本発明は、半導体装置、および半導体装置の製造方法に関し、例えばボンディングパッドを備える半導体装置に適用可能な技術である。
ボンディングパッドを備える半導体装置に関する技術については、様々な検討が行われている。このような技術としては、たとえば特許文献１〜６に記載のものが挙げられる。
特許文献１には、ボンディングパッドの外周を囲む層間絶縁膜の端部が、ボンディングパッドと接することなく、ボンディングパッドと同一材質の金属膜によって覆われている半導体装置が記載されている。特許文献２には、隣接して設けられたボンディングパッド部と配線部とを備え、ボンディングパッドの配線部側の領域にボンディングパッドの外周縁と実質的に同方向に延在する空隙領域が設けられている半導体装置が記載されている。
特許文献３には、最上層の層間絶縁膜に形成した開孔内に最上層の金属配線層を形成してボンディングパッド部を形成するとともに、この金属配線層の一部を開孔の側面部を覆うようにリング状に形成した半導体装置が記載されている。特許文献４に記載の技術は、ボンディングパッドのボンディングワイヤが接続される接続領域に、ボンディングパッドの上面から下面に貫通する孔を設けるというものである。
特許文献５には、半導体基板上に形成された、断面が凹状に形成されているボンディングパッドを有する半導体集積回路が記載されている。特許文献６には、金属ワイヤが金属ボールを介して第１パッドと電気的に接続されており、平面視において、上述した金属ボールと、第１パッドと隣り合うように配置された第２パッドとで挟まれる第１パッドの表面の一部に溝が形成された半導体装置が記載されている。
特開平５−２９３７６号公報 国際公開第２００６／０４６３０２号パンフレット 特開平４−１９２３３３号公報 特開２００３−２４３４４３号公報 特開平５−９０３２７号公報 特開２０１３−１８７３７３号公報
半導体装置は、Ａｌを含むボンディングパッドを備える場合がある。この場合、ボンディングパッドと、当該ボンディングパッドに近接する絶縁層と、の間に熱膨張係数差が生じ得ることから、温度サイクルに起因したクラックが当該絶縁層に発生することが懸念される。このため、半導体装置の耐温度サイクル性を向上させることが求められている。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、Ａｌを含むパッドには、当該パッドを貫通しない凹部が設けられる。また、上記凹部には、埋込部材が埋め込まれる。
前記一実施の形態によれば、半導体装置の耐温度サイクル性を向上させることができる。
第１の実施形態に係る半導体装置を示す図である。 第１の実施形態に係る半導体装置を示す断面図である。 第１の実施形態に係るパッドの平面構造の例を示す平面図である。 パッドの平面配置の例を示す平面図である。 第１の実施形態に係る半導体装置を示す断面図である。 図５に示すパッドの構成を示す平面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 図１に示す半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置を示す断面図である。 第２の実施形態に係るパッドの平面構造の例を示す平面図である。 図１に示す半導体装置の変形例を示す断面図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、本実施形態に係る半導体装置ＳＤ１を示す図である。図１（ａ）は半導体装置ＳＤ１の平面図を、図１（ｂ）は図１（ａ）中におけるＡ−Ａ'断面を示す断面図を、それぞれ示している。なお、図１（ａ）において、封止樹脂ＥＲ１およびボンディングワイヤＢＷ１は省略されている。
半導体装置ＳＤ１は、絶縁層ＩＬ１と、パッドＰＤ１と、埋込部材ＢＭ１と、絶縁層ＩＬ２、ボンディングワイヤＢＷ１と、封止樹脂ＥＲ１と、を備えている。パッドＰＤ１は、絶縁層ＩＬ１上に設けられ、Ａｌを含んでおり、かつ貫通しない凹部ＲＣ１を有する。埋込部材ＢＭ１は、凹部ＲＣ１内に埋め込まれている。絶縁層ＩＬ２は、絶縁層ＩＬ１上およびパッドＰＤ１上に設けられ、かつパッドＰＤ１のうちの凹部ＲＣ１を含む領域を露出させる開口部ＯＰ１を有している。ボンディングワイヤＢＷ１は、開口部ＯＰ１から露出したパッドＰＤ１に接触している。封止樹脂ＥＲ１は、絶縁層ＩＬ２上に設けられ、かつボンディングワイヤＢＷ１を封止する。
上述したように、Ａｌを含むボンディングパッドと、当該ボンディングパッドに近接する絶縁層と、の間には熱膨張係数差が生じる場合がある。この場合、温度サイクルに起因したボンディングパッドの膨張収縮によって、上記絶縁層に対して応力がかかることとなる。しかしながら、たとえばボンディングパッドを構成する配線層の厚膜化等によって上記応力が増大する場合、上記絶縁層にクラックが生じることが懸念される。このため、耐温度サイクル性を向上させることが可能なボンディングパッドを有する半導体装置を実現することが求められていた。
本実施形態によれば、パッドＰＤ１に、パッドＰＤ１を貫通しない凹部ＲＣ１が設けられている。これにより、パッドＰＤ１の体積を低減して、温度サイクル時における膨張収縮を抑えることができる。また、凹部ＲＣ１内に埋込部材ＢＭ１を埋め込むことにより、温度サイクル時におけるパッドＰＤ１の膨張収縮をより効果的に抑制することができる。このように、本実施形態によれば、温度サイクルに起因したパッドＰＤ１の膨張収縮を抑えることにより、パッドＰＤ１に近接する絶縁層にクラックが生じることを抑制することができる。したがって、半導体装置の耐温度サイクル性を向上させることが可能となる。
以下、本実施形態に係る半導体装置ＳＤ１について詳細に説明する。
図２は、本実施形態に係る半導体装置ＳＤ１を示す断面図である。
本実施形態に係る半導体装置ＳＤ１は、たとえば基板ＳＵＢと、基板ＳＵＢ上に搭載された半導体チップＳＣ１と、基板ＳＵＢと半導体チップＳＣ１を接続するボンディングワイヤＢＷ１と、半導体チップＳＣ１およびボンディングワイヤＢＷ１を封止する封止樹脂ＥＲ１と、を備える半導体パッケージである。
図２（ａ）においては、基板ＳＵＢがインターポーザである場合が例示されている。この場合、基板ＳＵＢの一面上に半導体チップＳＣ１が搭載される。また、基板ＳＵＢの一面とは反対の他面上には、たとえば半田ボール等により構成される外部端子が設けられる。
また、図２（ｂ）においては、基板ＳＵＢがリードフレームである場合が例示されている。この場合、基板ＳＵＢのうちのダイパッドＤＰ１上に、半導体チップＳＣ１が搭載される。また、半導体素子ＳＥ１と、基板ＳＵＢのうちのアウターリードＯＬ１と、はボンディングワイヤＢＷ１によって互いに電気的に接続される。
なお、半導体装置ＳＤ１の構成としては、図２（ａ）および図２（ｂ）に例示したものに限られず、種々の半導体パッケージ構造を採用することが可能である。
半導体チップＳＣ１は、ボンディングパッドである複数のパッドＰＤ１を備えている。パッドＰＤ１は、たとえば半導体チップＳＣ１のうちの基板ＳＵＢと対向する一面とは反対の他面に設けられる。ボンディングワイヤＢＷ１は、半導体チップＳＣ１に設けられたパッドＰＤ１に接触して、半導体チップＳＣ１と基板ＳＵＢを電気的に接続させる。
図１（ｂ）に示すように、パッドＰＤ１は、絶縁層ＩＬ１上に設けられている。
絶縁層ＩＬ１は、たとえば半導体チップの多層配線構造中における層間絶縁膜、エッチングストッパ膜、および保護膜を構成する。絶縁層ＩＬ１は、たとえば無機絶縁膜により構成される。絶縁層ＩＬ１を構成する無機絶縁膜は、たとえばＳｉＯ２、ＳｉＮ、およびＳｉＯＮから選択される一種または二種以上により構成される。本実施形態においては、上記無機絶縁膜を、ＳｉＯ２膜、ＳｉＮ膜、およびＳｉＯＮ膜から選択されるいずれか一つにより構成される単層構造、またはこれらから選択される二つ以上を積層してなる積層構造とすることができる。
パッドＰＤ１は、Ａｌ（アルミニウム）を含んでいる。これにより、隣接する絶縁膜との密着性等に優れたパッドＰＤ１を低コストで実現することができる。本実施形態において、パッドＰＤ１は、たとえばＡｌとともに他の金属元素を含んでいてもよい。他の金属元素としては、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）、およびＴｉ（チタン）のうちの一種または二種以上を含むことができる。これにより、パッドＰＤ１における抵抗等の種々の特性のバランスを向上させることが可能となる。また、パッドＰＤ１上には、たとえばＴｉを含む他の金属層が設けられていてもよい。この場合、当該他の金属層は、たとえばパッドＰＤ１のうちの凹部ＲＣ１が設けられていない領域上に設けられ、凹部ＲＣ１内には設けられない。
パッドＰＤ１の厚さＴＰは、たとえば１３００ｎｍ以上であることが好ましく、１５００ｎｍ以上であることがより好ましい。これにより、たとえばＩ／Ｏバッファの抵抗を低減して、半導体装置ＳＤ１の性能向上に寄与することが可能となる。一方で、このような厚膜であるパッドＰＤ１を採用する場合には、パッドＰＤ１の体積が増大することから、温度サイクルに起因したパッドＰＤ１の膨張収縮は大きくなる。この場合、パッドＰＤ１に近接する絶縁層におけるクラックの発生が懸念される。本実施形態によれば、パッドＰＤ１に凹部ＲＣ１を設け、かつ凹部ＲＣ１内に埋込部材ＢＭ１を埋め込むことにより、上述のような厚膜であるパッドＰＤ１を採用した場合であってもパッドＰＤ１の膨張収縮を抑えることができる。このため、Ｉ／Ｏバッファの抵抗値を低減しつつ、温度サイクル性の向上を図ることが可能となる。パッドＰＤ１の厚さＴＰの上限値は、とくに限定されないが、３０００ｎｍとすることができる。なお、パッドＰＤ１の厚さＴＰは、パッドＰＤ１のうちの凹部ＲＣ１が設けられていない部分の厚さを指す。
パッドＰＤ１には、パッドＰＤ１を貫通しない凹部ＲＣ１が設けられている。これにより、上述したように、凹部ＲＣ１を形成しない場合と比較してパッドＰＤ１の体積を低減することができる。このため、温度サイクル時におけるパッドＰＤ１の膨張収縮を抑制することが可能となる。凹部ＲＣ１は、たとえばパッドＰＤ１のうちのボンディングワイヤＢＷ１に接する面に設けられる。また、凹部ＲＣ１は、たとえばパッドＰＤ１のうちのボンディングワイヤＢＷ１と接する面以外の面には設けられない。
パッドＰＤ１には、たとえば互いに離間した複数の凹部ＲＣ１を設けることができる。これにより、凹部ＲＣ１の設計における自由度を向上させることができる。このため、パッドＰＤ１について、耐温度サイクル性と低抵抗化のバランスを向上させることが容易となる。複数の凹部ＲＣ１は、互いに等しい深さを有していることが製造容易性の観点から好ましいが、互いに異なる深さを有していてもよい。なお、パッドＰＤ１には、一つの凹部ＲＣ１のみが設けられていてもよい。
凹部ＲＣ１の平面形状は、とくに限定されず、種々の形状を採用することができる。
図３は、本実施形態に係るパッドＰＤ１の平面構造の例を示す平面図である。
図３（ａ）においては、凹部ＲＣ１が格子状に設けられる場合が例示されている。単位格子の長さは、とくに限定されないが、たとえば０．１μｍ以上３．０μｍ以下とすることができる。
図３（ｂ）においては、パッドＰＤ１に、複数の凹部ＲＣ１が、それぞれ第１方向に延在するように設けられる場合が例示されている。また、図３（ｂ）では、各凹部ＲＣ１は、上記第１方向とパッドＰＤ１平面において直交する第２方向に配列されている。第２方向における、隣接する凹部ＲＣ１の間隔は、とくに限定されないが、たとえば０．０５μｍ以上３．０μｍ以下とすることができる。
図３（ｃ）においては、パッドＰＤ１に、複数の凹部ＲＣ１が、アレイ状に配列される場合が例示されている。隣接する凹部ＲＣ１の間隔は、とくに限定されないが、たとえば０．０５μｍ以上３．０μｍ以下とすることができる。また、図３（ｃ）では、複数の凹部ＲＣ１は、千鳥状に配列されていてもよい。
なお、図３においては、図中上下方向が上記第１方向と一致し、図中左右方向が上記第２方向と一致する。また、凹部ＲＣ１の平面形状や、凹部ＲＣ１の数については、図３に示すものに限定されるものではない。
図４は、パッドＰＤ１の平面配置の例を示す平面図である。
複数のパッドＰＤ１は、たとえば半導体チップＳＣ１の外周縁に沿って配置される。図４においては、たとえば半導体チップＳＣ１に設けられた全てのパッドＰＤ１に対して凹部ＲＣ１が設けられている。一方で、半導体チップＳＣ１に設けられた複数のパッドＰＤ１のうち、一部のパッドＰＤ１のみに凹部ＲＣ１が設けられ、他のパッドＰＤ１には凹部ＲＣ１が設けられない態様を採用することも可能である。
本実施形態においては、たとえばパッドＰＤ１が配置される場所に応じて、パッドＰＤ１に形成される凹部ＲＣ１の平面形状を選択することができる。このため、一のパッドＰＤ１に設けられた凹部ＲＣ１の平面形状と、他のパッドＰＤ１に設けられた凹部ＲＣ１の平面形状と、を互いに異なるものとすることができる。これにより、たとえばプローブ試験やワイヤボンディングに対するパッドＰＤ１の強度を向上させることが可能である。
図４に示す例では、一のパッドＰＤ１には第１方向に延在する凹部ＲＣ１が設けられており、他のパッドＰＤ１には上記第１方向と直交する第２方向に延在する凹部ＲＣ１が設けられている。これにより、図４に示すように、矩形である半導体チップＳＣ１の一の辺に沿って配列されたパッドＰＤ１については、当該一の辺に直交する方向に凹部ＲＣ１が延在するように形成することができる。凹部ＲＣ１をこのように形成することにより、たとえば上記一の辺に沿って配列されたパッドＰＤ１に対して上記一の辺と直交する方向にプローブ針を当接させるプローブ試験等において、パッドＰＤ１にダメージが生じてしまうことを抑制することが可能となる。
本実施形態においては、凹部ＲＣ１が、パッドＰＤ１のうちのボンディングワイヤＢＷ１と接する接触領域内に形成されている。これにより、パッドＰＤ１に占める凹部ＲＣ１の面積を、より効率的に増大させることができる。このため、温度サイクル時におけるパッドＰＤ１の膨張収縮をより効果的に抑えることができる。図１においては、パッドＰＤ１上に設けられた凹部ＲＣ１のうちの一部のみが、ボンディングワイヤＢＷ１と接触する接触領域内に位置する場合が例示されている。一方で、パッドＰＤ１上に設けられた凹部ＲＣ１の全てが、上記接触領域内に位置していてもよい。
凹部ＲＣ１の深さＤは、たとえば１／３×ＴＰ≦Ｄ≦２／３×ＴＰとすることができる。深さＤを上記下限値以上とすることにより、パッドＰＤ１の体積を効率的に低減して、温度サイクル時におけるパッドＰＤ１の膨張収縮を効果的に抑制できる。また、深さＤを上記上限値以下とすることにより、凹部ＲＣ１下におけるパッドＰＤ１の厚さを十分に残存させることができ、ワイヤボンディングやプローブ試験に対するパッドＰＤ１の強度を確保することができる。本実施形態においては、凹部ＲＣ１の深さＤは、たとえば４５０ｎｍ以上とすることが好ましく、６００ｎｍ以上とすることがより好ましい。一方で、凹部ＲＣ１の深さＤは、１５００ｎｍ以下とすることが好ましく、１２００ｎｍ以下とすることがより好ましい。
また、凹部ＲＣ１の幅Ｗは、たとえば１／１０×Ｄ≦Ｗ≦１／２×Ｄとすることができる。幅Ｗを上記下限値以上とすることにより、パッドＰＤ１の体積を効率的に低減して、温度サイクル時におけるパッドＰＤ１の膨張収縮を効果的に抑制できる。一方で、幅Ｗを上記上限値以下とすることにより、凹部ＲＣ１のアスペクト比を十分に大きくすることができる。このため、後述するように、ＡＲＤＥ（Ａｓｐｅｃｔ Ｒａｔｉｏ Ｄｅｐｅｎｄｅｎｔ Ｅｔｃｈ）効果を利用した凹部ＲＣ１の形成が容易となる。本実施形態においては、凹部ＲＣ１の幅Ｗは、たとえば０．０５μｍ以上１μｍ以下であることが好ましい。
なお、凹部ＲＣ１の幅Ｗとは、凹部ＲＣ１の延在方向と直交する方向における凹部ＲＣ１の長さを指す。凹部ＲＣ１の平面形状が矩形である場合には、凹部ＲＣ１の幅Ｗは、平面視における凹部ＲＣ１の短辺の長さを指すこととなる。
凹部ＲＣ１内には、埋込部材ＢＭ１が埋め込まれている。これにより、上述のように、温度サイクル時におけるパッドＰＤ１の膨張収縮を抑制することができる。
埋込部材ＢＭ１を構成する材料としては、たとえばパッドＰＤ１を構成する材料よりも熱膨張係数が低いものを採用することができる。これにより、温度サイクル時におけるパッドＰＤ１の膨張収縮を、埋込部材ＢＭ１によって効果的に抑えることができる。また、埋込部材ＢＭ１を構成する材料は、たとえばパッドＰＤ１を構成する材料よりも弾性率が高いものであることが、パッドＰＤ１の膨張収縮を抑える観点から好ましい。
本実施形態においては、埋込部材ＢＭ１を、たとえば無機絶縁膜により構成することができる。これにより、埋込部材ＢＭ１の熱膨張係数をパッドＰＤ１よりも十分に低いものとすることができる。また、埋込部材ＢＭ１の弾性率をパッドＰＤ１よりも十分に高いものとすることができる。さらに、Ａｌを含むパッドＰＤ１と、埋込部材ＢＭ１と、の密着性を向上させることも可能となる。上記無機絶縁膜は、たとえばＳｉＯ２、ＳｉＮ、およびＳｉＯＮから選択される一種または二種以上により構成される。本実施形態においては、上記無機絶縁膜を、ＳｉＯ２膜、ＳｉＮ膜、およびＳｉＯＮ膜から選択されるいずれか一つにより構成される単層構造、またはこれらから選択される二つ以上を積層してなる積層構造とすることができる。
図１においては、埋込部材ＢＭ１が、厚さ方向における凹部ＲＣ１の一部のみを埋め込むように設けられる場合が例示されている。ここでは、埋込部材ＢＭ１は、凹部ＲＣ１の下部側のみを埋め込んでいる。この場合、凹部ＲＣ１の内壁のうちの上端部側は埋込部材ＢＭ１によって覆われずに露出することとなる。このため、ボンディングワイヤＢＷ１のパッドＰＤ１に対する接触面積を十分に確保して、コンタクト抵抗の低減を図ることが可能となる。一方で、埋込部材ＢＭ１は、凹部ＲＣ１の全体を埋め込んでいてもよい。これにより、温度サイクル時におけるパッドＰＤ１の膨張収縮をより効果的に抑制することが可能となる。
埋込部材ＢＭ１の厚さＴＢは、たとえば１／３×Ｄ≦ＴＢ≦２／３×Ｄとすることができる。厚さＴＢを上記下限値以上とすることにより、温度サイクル時におけるパッドＰＤ１の膨張収縮をより効果的に抑制することができる。一方で、厚さＴＢを上記上限値以下とすることにより、ボンディングワイヤＢＷ１のパッドＰＤ１に対する接触面積を十分に確保して、コンタクト抵抗をより効果的に低減することができる。本実施形態においては、埋込部材ＢＭ１の厚さＴＢは、１５０ｎｍ以上とすることが好ましく、３００ｎｍ以上とすることがより好ましい。一方で、埋込部材ＢＭ１の厚さＴＢは、１０００ｎｍ以下とすることが好ましく、６００ｎｍ以下とすることがより好ましい。
また、本実施形態においては、凹部ＲＣ１および埋込部材ＢＭ１を、（Ｄ−ＴＢ）≧２×Ｗを満たすように形成することがより好ましい。これにより、ボンディングワイヤＢＷ１のパッドＰＤ１に対する接触面積を、凹部ＲＣ１を形成しない場合と同等以上とすることができる。このため、パッドＰＤ１のコンタクト抵抗を低減しつつ、耐温度サイクル性の向上を図ることが可能となる。
図１３は、図１に示す半導体装置ＳＤ１の変形例を示す断面図である。
図１においては、埋込部材ＢＭ１の上面が平坦状である場合が例示されている。一方で、埋込部材ＢＭ１の上面は、たとえば凸状または凹状であってもよい。図１３（ａ）に示すように、埋込部材ＢＭ１の上面を凹状とすることにより、埋込部材ＢＭ１と凹部ＲＣ１の接触面積を効率的に増大することができる。このため、温度サイクル時におけるパッドＰＤ１の膨張収縮をより効果的に抑制することが可能となる。一方で、図１３（ｂ）に示すように、埋込部材ＢＭ１の上面を凸状とすることにより、ボンディングワイヤＢＷ１と凹部ＲＣ１の接触面積を効率的に増大させることができる。このため、パッドＰＤ１のコンタクト抵抗をより効果的に低減することが可能となる。なお、埋込部材ＢＭ１の上面が凸状であるとは、当該上面の中央部がパッドＰＤ１と接触する外周部よりも上方に位置する場合を指す。また、埋込部材ＢＭ１の上面が凹状であるとは、当該上面の中央部がパッドＰＤ１と接触する外周部よりも下方に位置する場合を指す。なお、埋込部材ＢＭ１の上面の形状は、たとえば後述する製造方法において、絶縁層ＩＬ３をエッチングして埋込部材ＢＭ１を残存させる工程におけるエッチング条件を適切に制御することにより選択することが可能である。
半導体装置ＳＤ１は、たとえば絶縁層ＩＬ１と絶縁層ＩＬ２の間に設けられ、パッドＰＤ１の周囲に位置する絶縁層ＩＬ３を備えることができる。絶縁層ＩＬ３は、たとえばパッドＰＤ１を含む最上層配線を覆う保護膜として機能することができる。また、絶縁層ＩＬ３は、たとえば埋込部材ＢＭ１と同じ材料により構成される。この場合、最上層配線を保護する保護膜と同時に、埋込部材ＢＭ１を凹部ＲＣ１内へ埋め込むことができる。したがって、製造工程数の増大を抑えることができる。
絶縁層ＩＬ３は、たとえば絶縁層ＩＬ１上およびパッドＰＤ１上に設けられ、かつパッドＰＤ１のうちの凹部ＲＣ１が設けられた領域を露出させる開口部ＯＰ２を有している。本実施形態においては、たとえばパッドＰＤ１に設けられた全ての凹部ＲＣ１が開口部ＯＰ２から露出するように、絶縁層ＩＬ３が設けられる。また、絶縁層ＩＬ３は、パッドＰＤ１の外周部を覆うように設けられている。
絶縁層ＩＬ３の厚さをＴ３とし、パッドＰＤ１のうちの凹部ＲＣ１が設けられていない部分の厚さをＴＰとした場合、Ｔ３は、たとえば２／３×ＴＰ以下である。これにより、絶縁層ＩＬ３の厚さを薄くして、半導体装置ＳＤ１の薄型化に寄与することができる。本実施形態によれば、絶縁層ＩＬ３をこのような薄膜とした場合であっても、温度サイクル時におけるパッドＰＤ１の膨張収縮を抑えることができることから、絶縁層ＩＬ３にクラックが生じることを抑制することが可能である。本実施形態において、絶縁層ＩＬ３の厚さＴ３は、たとえば１０００ｎｍ以下であることが好ましく、８００ｎｍ以下であることがより好ましい。一方で、絶縁層ＩＬ３の厚さＴ３は、２００ｎｍ以上であることが好ましく、４００ｎｍ以上であることがより好ましい。
絶縁層ＩＬ１上およびパッドＰＤ１上には、絶縁層ＩＬ２が設けられている。図１においては、絶縁層ＩＬ３上およびパッドＰＤ１上に、絶縁層ＩＬ２が設けられる場合が例示されている。また、絶縁層ＩＬ２は、パッドＰＤ１のうちの凹部ＲＣ１を含む領域を露出させる開口部ＯＰ１を有している。本実施形態においては、たとえばパッドＰＤ１に設けられた全ての凹部ＲＣ１が開口部ＯＰ１から露出するように、絶縁層ＩＬ２が設けられる。また、開口部ＯＰ１は、たとえば絶縁層ＩＬ３に設けられた開口部ＯＰ２と同じ平面形状を有するように設けられている。また、絶縁層ＩＬ２は、パッドＰＤ１の外周部を覆うように設けられている。
絶縁層ＩＬ２は、たとえば有機絶縁膜により構成される。上記有機絶縁膜は、たとえばポリイミドを含む。絶縁層ＩＬ２の厚さは、とくに限定されないが、たとえば３μｍ以上３０μｍ以下とすることができる。
半導体装置ＳＤ１は、開口部ＯＰ１から露出したパッドＰＤ１に接触する、ボンディングワイヤＢＷ１を備えている。本実施形態においては、ボンディングワイヤＢＷ１のうちの一端が、パッドＰＤ１のうちの開口部ＯＰ１から露出した部分と接触し、パッドＰＤ１と電気的に接続する。ボンディングワイヤＢＷ１を構成する材料は、とくに限定されないが、たとえばＡｕおよびＣｕのうちの少なくとも一方を含むことができる。
図１に示す例においては、凹部ＲＣ１の少なくとも一部は、パッドＰＤ１のうちのボンディングワイヤＢＷ１と接する接触領域内に設けられている。また、本例に係る凹部ＲＣ１は、厚さ方向における一部のみが埋込部材ＢＭ１により埋め込まれており、他の部分は埋込部材ＢＭ１によって埋め込まれていない。この場合、ボンディングワイヤＢＷ１の一部は、凹部ＲＣ１内に埋め込まれることとなる。これにより、ボンディングワイヤＢＷ１とパッドＰＤ１の接触面積を十分に確保して、パッドＰＤ１のコンタクト抵抗を効果的に低減することが可能となる。
半導体装置ＳＤ１は、絶縁層ＩＬ２上に設けられ、かつボンディングワイヤＢＷ１を封止する封止樹脂ＥＲ１を備えている。本実施形態においては、封止樹脂ＥＲ１は、たとえば半導体チップＳＣ１と、半導体チップＳＣ１に接続されたボンディングワイヤＢＷ１と、をともに封止する。封止樹脂ＥＲ１を構成する材料は、とくに限定されないが、たとえばエポキシ樹脂組成物の硬化物等によって構成される。
図５は、本実施形態に係る半導体装置ＳＤ１を示す断面図である。
図５に示す例において、半導体装置ＳＤ１は、半導体基板ＳＢ１と、半導体基板ＳＢ１に設けられたトランジスタＴＲ１と、半導体基板ＳＢ１上に設けられた多層配線構造と、を備えている。パッドＰＤ１は、たとえば多層配線構造のうちの最上層に形成される。なお、半導体装置ＳＤ１の構造は、図５に示すものに限定されない。
半導体基板ＳＢ１は、たとえばシリコン基板、または化合物半導体基板とすることができる。トランジスタＴＲ１は、たとえば半導体基板ＳＢ１上に設けられたゲート絶縁膜ＧＩ１と、ゲート絶縁膜ＧＩ１上に設けられたゲート電極ＧＥ１と、ゲート電極ＧＥ１の側面上に設けられたサイドウォールＳＷ１と、ソースドレイン領域を構成する不純物拡散領域ＩＲ１と、を備えている。また、サイドウォールＳＷ１下には、たとえばエクステンション領域を構成する不純物拡散領域ＩＲ２が設けられている。半導体基板ＳＢ１には、一のトランジスタＴＲ１と、他のトランジスタＴＲ１と、を分離するための素子分離領域ＥＩ１が設けられている。
半導体基板ＳＢ１上には、トランジスタＴＲ１を覆う層間絶縁膜ＩＩ１が設けられている。層間絶縁膜ＩＩ１中には、トランジスタＴＲ１の不純物拡散領域ＩＲ１に接続されたコンタクトプラグＣＰ１が設けられている。
多層配線構造を構成する配線層数は、とくに限定されない。図５においては、配線層数が５層である場合が例示される。図５に示す例においては、層間絶縁膜ＩＩ１上に、エッチングストッパ膜ＥＳ１と層間絶縁膜ＩＩ２が順に積層され、これらの中に配線ＩＣ１が形成されている。配線ＩＣ１は、たとえばダマシン法により形成されたＣｕ配線とすることができる。層間絶縁膜ＩＩ２上には、配線ＩＣ１に接続するビアプラグＶＰ１が埋め込まれた層間絶縁膜ＩＩ３およびエッチングストッパ膜ＥＳ２が順に形成されている。エッチングストッパ膜ＥＳ２上には、配線ＩＣ２と、配線ＩＣ２を覆う層間絶縁膜ＩＩ４と、層間絶縁膜ＩＩ４上に位置するエッチングストッパ膜ＥＳ３と、が設けられている。配線ＩＣ２上には、配線ＩＣ２へ接続するビアプラグＶＰ２が設けられている。エッチングストッパ膜ＥＳ３上には、配線ＩＣ３と、配線ＩＣ３を覆う層間絶縁膜ＩＩ５と、層間絶縁膜ＩＩ５上に位置するエッチングストッパ膜ＥＳ４と、が設けられている。配線ＩＣ３上には、配線ＩＣ３へ接続するビアプラグＶＰ３が設けられている。エッチングストッパ膜ＥＳ４上には、配線ＩＣ４と、配線ＩＣ４を覆う層間絶縁膜ＩＩ６と、層間絶縁膜ＩＩ６上に位置するエッチングストッパ膜ＥＳ５と、が設けられている。配線ＩＣ４上には、配線ＩＣ４へ接続するビアプラグＶＰ４が設けられている。なお、配線ＩＣ２、配線ＩＣ３、および配線ＩＣ４は、とくに限定されないが、たとえばＡｌ配線とすることができる。また、図５に示す例においては、エッチングストッパ膜ＥＳ５が絶縁層ＩＬ１を構成することとなる。
絶縁層ＩＬ１上には、多層配線構造のうちの最上層配線である配線ＩＣ５が設けられている。配線ＩＣ５は、たとえばパッドＰＤ１と同層に設けられており、かつパッドＰＤ１と電気的に接続している。本実施形態において、パッドＰＤ１は、たとえば配線ＩＣ５のうちの一部によって構成される。一方で、配線ＩＣ５とパッドＰＤ１は、たとえば他の層に設けられた配線層を介して互いに電気的に接続されていてもよい。
図５に示す例において、絶縁層ＩＬ３は、たとえば配線ＩＣ５を覆うように設けられており、配線ＩＣ５の保護膜として機能する。また、上述したように、本実施形態においては、絶縁層ＩＬ３と同じ材料によって埋込部材ＢＭ１を形成することができる。この場合、最上層配線である配線ＩＣ５を保護する保護膜と同時に、埋込部材ＢＭ１を凹部ＲＣ１内へ埋め込むことが可能となる。このため、埋込部材ＢＭ１を形成することに起因した製造工程数の増大を抑えることができる。
図６は、図５に示すパッドＰＤ１の構成を示す平面図である。
図６に示す例では、配線ＩＣ５の一端によってパッドＰＤ１が構成されている。この場合、配線ＩＣ５を、たとえばパッドＰＤ１を構成する上記一端における幅が、他の部分における幅よりも広くなるように形成することができる。なお、配線ＩＣ５の構造はこれに限定されず、上記一端の幅と、上記他の部分の幅と、が互いに等しくてもよい。
次に、半導体装置ＳＤ１の製造方法について説明する。
図７〜１０は、図１に示す半導体装置ＳＤ１の製造方法を示す断面図である。本実施形態に係る半導体装置ＳＤ１の製造方法は、たとえば次のように行うことができる。まず、絶縁層ＩＬ１上にＡｌを含むパッドＰＤ１を形成するとともに、パッドＰＤ１に、パッドＰＤ１を貫通しない凹部ＲＣ１を形成する。次いで、絶縁層ＩＬ１上およびパッドＰＤ１上に、凹部ＲＣ１内を埋め込むよう絶縁層ＩＬ３を形成する。次いで、絶縁層ＩＬ３上に絶縁層ＩＬ２を形成する。次いで、絶縁層ＩＬ２および絶縁層ＩＬ３をエッチングして、凹部ＲＣ１内に埋め込まれた絶縁層ＩＬ３が残存するように、パッドＰＤ１のうちの凹部ＲＣ１を含む領域を露出させる開口部を形成する。次いで、上記開口部から露出したパッドＰＤ１に対して、ボンディングワイヤＢＷ１を接触させる。
以下、半導体装置ＳＤ１の製造方法について詳述する。
まず、図７（ａ）に示すように、絶縁層ＩＬ１上に、Ａｌを含む導体膜ＣＦ１を成膜する。導体膜ＣＦ１は、パッドＰＤ１を構成する材料を用いて形成される。導体膜ＣＦ１の成膜方法としては、とくに限定されないが、たとえばスパッタリング、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖｏｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、およびめっき法等を挙げることができる。絶縁層ＩＬ１は、たとえば半導体基板ＳＢ１上に設けられた多層配線構造の一部を構成する層間絶縁膜、エッチングストッパ膜、または保護膜である。
次に、図７（ｂ）に示すように、絶縁層ＩＬ１上にＡｌを含むパッドＰＤ１を形成するとともに、パッドＰＤ１に、パッドＰＤ１を貫通しない凹部ＲＣ１を形成する。パッドＰＤ１は、たとえば導体膜ＣＦ１を、リソグラフィおよびエッチングを用いてパターニングすることにより最上層配線層とともに形成される。
本実施形態においては、たとえば導体膜ＣＦ１をパターニングしてパッドＰＤ１を形成するのと同時に、パッドＰＤ１に凹部ＲＣ１を形成することができる。これは、たとえばパッドＰＤ１に対応したマスクパターンとともに凹部ＲＣ１に対応したマスクパターンを有するマスクを用いてリソグラフィを行う際に、ＡＲＤＥ効果を利用することによって、実現することが可能である。すなわち、凹部ＲＣ１に対応したマスクパターンの形状を制御して凹部ＲＣ１のアスペクト比を大きくすることにより、凹部ＲＣ１におけるエッチング速度を他のエッチング領域よりも遅くする。これにより、導体膜ＣＦ１をパターニングしてパッドＰＤ１を形成するのと同時に、パッドＰＤ１を貫通しない凹部ＲＣ１が形成されることとなる。このように、本実施形態によれば、パッドＰＤ１の形成と、凹部ＲＣ１の形成と、を一度のリソグラフィによって行うことが可能である。このため、製造工程数の増大を抑制しつつ、耐温度サイクル性の向上を図ることが可能となる。
一方で、本実施形態においては、導体膜ＣＦ１をパターニングしてパッドＰＤ１を形成した後に、さらにリソグラフィおよびエッチングを行うことによりパッドＰＤ１に凹部ＲＣ１を形成してもよい。この場合、凹部ＲＣ１の設計がより容易となる。
次に、図８（ａ）に示すように、絶縁層ＩＬ１上およびパッドＰＤ１上に、凹部ＲＣ１内を埋め込むよう絶縁層ＩＬ３を形成する。絶縁層ＩＬ３は、たとえばパッドＰＤ１とともに、パッドＰＤ１と同層に設けられている最上層配線を覆うように形成される。
次に、図８（ｂ）に示すように、絶縁層ＩＬ３上に絶縁層ＩＬ２を成膜する。
次に、絶縁層ＩＬ２および絶縁層ＩＬ３をエッチングして、凹部ＲＣ１内に埋め込まれた絶縁層ＩＬ３が残存するように、パッドＰＤ１のうちの凹部ＲＣ１を含む領域を露出させる開口部を形成する。上記開口部は、絶縁層ＩＬ２に形成された開口部ＯＰ１と、絶縁層ＩＬ３に形成された開口部ＯＰ２と、により構成される。また、凹部ＲＣ１内に残存した絶縁層ＩＬ３が、埋込部材ＢＭ１を構成することとなる。
本実施形態においては、たとえば次のようにして当該工程が行われる。
まず、図９（ａ）に示すように、絶縁層ＩＬ２を、リソグラフィを利用してパターニングする。これにより、パッドＰＤ１のうちの凹部ＲＣ１を含む領域と重なる開口部ＯＰ１が、絶縁層ＩＬ２に形成される。
次いで、図９（ｂ）に示すように、絶縁層ＩＬ３を、絶縁層ＩＬ２をマスクとしてエッチングし、開口部ＯＰ１と重なる開口部ＯＰ２を絶縁層ＩＬ３に形成する。このとき、凹部ＲＣ１内に埋め込まれた絶縁層ＩＬ３の少なくとも一部が残存するように絶縁層ＩＬ３のエッチングが行われる。本実施形態においては、たとえばパッドＰＤ１上に位置する絶縁層ＩＬ３をエッチングした後、３０％〜７０％のオーバーエッチングにより凹部ＲＣ１内に埋め込まれた絶縁層ＩＬ３の一部を除去することができる。
なお、図９（ｂ）においては、形成された埋込部材ＢＭ１の上面が平坦状である場合が例示されている。一方で、埋込部材ＢＭ１の上面は、たとえば凸状または凹状であってもよい。埋込部材ＢＭ１の上面が凸状であるとは、当該上面の中央部がパッドＰＤ１と接触する外周部よりも上方に位置する場合を指す。また、埋込部材ＢＭ１の上面が凹状であるとは、当該上面の中央部がパッドＰＤ１と接触する外周部よりも下方に位置する場合を指す。なお、埋込部材ＢＭ１の上面の形状は、たとえば絶縁層ＩＬ３をエッチングして埋込部材ＢＭ１を残存させる上記工程におけるエッチング条件を適切に制御することにより選択することが可能である。
本実施形態においては、パッドＰＤ１を露出させる開口部を形成した後、図１０（ａ）に示すように、パッドＰＤ１に対しプローブ試験を行うことができる。プローブ試験は、たとえばプローブ針ＰＮ１をパッドＰＤ１に当接させることにより行われる。
次に、図１０（ｂ）に示すように、開口部ＯＰ１および開口部ＯＰ２により構成される開口部から露出したパッドＰＤ１に対してボンディングワイヤＢＷ１を接触させる。これにより、パッドＰＤ１を備える半導体チップと、半導体チップを搭載する基板と、が互いに電気的に接続されることとなる。
その後、ボンディングワイヤＢＷ１を封止樹脂ＥＲ１により封止する。本実施形態においては、たとえば半導体チップと、ボンディングワイヤＢＷ１と、がともに封止樹脂ＥＲ１によって封止される。
このようにして、図１に示す半導体装置ＳＤ１が得られることとなる。
（第２の実施形態）
図１１は、第２の実施形態に係る半導体装置ＳＤ２を示す断面図であり、第１の実施形態に係る図１に対応している。本実施形態に係る半導体装置ＳＤ２は、パッドＰＤ１の構成を除いて第１の実施形態に係る半導体装置ＳＤ１と同様の構成を有する。
以下、半導体装置ＳＤ２について詳細に説明する。
図１１に示すように、半導体装置ＳＤ２において、凹部ＲＣ１は、パッドＰＤ１のうちのボンディングワイヤＢＷ１と接する接触領域ＣＲ１には設けられていない。このため、凹部ＲＣ１は、たとえばパッドＰＤ１のうちの開口部ＯＰ１および開口部ＯＰ２から露出した領域のうち、ボンディングワイヤＢＷ１と接触しない部分に設けられる。本実施形態によれば、ワイヤボンディングは、パッドＰＤ１の凹部ＲＣ１が設けられていない領域に対して行われる。このため、凹部ＲＣ１を形成しない場合と同じ条件により、ワイヤボンディングを行うことができる。したがって、凹部ＲＣ１を形成することに伴うボンディング条件の変更が必要なく、量産への適用が容易となる。
図１２は、本実施形態に係るパッドＰＤ１の平面構造の例を示す平面図である。
図１２（ａ）においては、凹部ＲＣ１が、ボンディングワイヤＢＷ１と接触する接触領域ＣＲ１を除いて、格子状に設けられる場合が例示されている。接触領域ＣＲ１には、凹部ＲＣ１が設けられていない。なお、単位格子の長さは、とくに限定されないが、たとえば０．１μｍ以上３．０μｍ以下とすることができる。
図１２（ｂ）においては、接触領域ＣＲ１を囲む枠状の凹部ＲＣ１が設けられる場合が例示されている。ここでは、複数の凹部ＲＣ１が、互いに離間して設けられている。また、複数の凹部ＲＣ１は、パッドＰＤ１の中心から外側へ向けて配列されている。隣接する凹部ＲＣ１の間隔は、とくに限定されないが、たとえば０．０５μｍ以上３．０μｍ以下とすることができる。
なお、凹部ＲＣ１の平面形状や、凹部ＲＣ１の数については、図１２に示すものに限定されるものではない。
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＤ１、ＳＤ２ 半導体装置
ＳＣ１ 半導体チップ
ＳＵＢ 基板
ＤＰ１ ダイパッド
ＯＬ１ アウターリード
ＳＢ１ 半導体基板
ＰＤ１ パッド
ＣＲ１ 接触領域
ＣＦ１ 導電膜
ＢＷ１ ボンディングワイヤ
ＰＮ１ プローブ針
ＲＣ１ 凹部
ＢＭ１ 埋込部材
ＩＬ１、ＩＬ２、ＩＬ３ 絶縁層
ＥＲ１ 封止樹脂
ＯＰ１、ＯＰ２ 開口部
ＴＲ１ トランジスタ
ＧＥ１ ゲート電極
ＧＩ１ ゲート絶縁膜
ＳＷ１ サイドウォール
ＩＲ１、ＩＲ２ 不純物拡散領域
ＣＰ１ コンタクトプラグ
ＶＰ１、ＶＰ２、ＶＰ３、ＶＰ４ ビアプラグ
ＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５ 配線
ＩＩ１、ＩＩ２、ＩＩ３、ＩＩ４、ＩＩ５、ＩＩ６ 層間絶縁膜
ＥＳ１、ＥＳ２、ＥＳ３、ＥＳ４、ＥＳ５ エッチングストッパ膜

Claims (18)

  1. 第１絶縁層上に設けられ、Ａｌを含んでおり、かつ貫通しない凹部を有するパッドと、
    前記凹部内に埋め込まれた埋込部材と、
    前記第１絶縁層上および前記パッド上に設けられ、かつ前記パッドのうちの前記凹部を含む領域を露出させる開口部を有する第２絶縁層と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記埋込部材は、無機絶縁膜により構成される半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記無機絶縁膜は、ＳｉＯ２、ＳｉＮ、およびＳｉＯＮから選択される一種または二種以上により構成される半導体装置。
  4. 請求項１に記載の半導体装置において、
    前記埋込部材は、厚さ方向において前記凹部の一部のみを埋め込んでいる半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記第１絶縁層と前記第２絶縁層の間に設けられ、前記パッドの周囲に位置しており、かつ前記埋込部材と同じ材料により構成される第３絶縁層を備える半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記第１絶縁層上に設けられ、かつ前記パッドと電気的に接続する配線を備え、
    前記第３絶縁層は、前記配線を覆うように設けられている半導体装置。
  7. 請求項５に記載の半導体装置において、
    前記パッドのうちの前記凹部が設けられていない部分の厚さをＴＰとし、前記第３絶縁層の厚さをＴ３として、Ｔ３が２／３×ＴＰ以下である半導体装置。
  8. 請求項５に記載の半導体装置において、
    前記第３絶縁層の厚さは、１０００ｎｍ以下である半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記開口部から露出した前記パッド上には、前記パッドに接触するボンディングワイヤが形成され、
    前記第２絶縁層上には、前記ボンディングワイヤを封止する封止樹脂が設けられている半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記凹部は、前記パッドのうちの前記ボンディングワイヤと接する接触領域内に形成されている半導体装置。
  11. 請求項９に記載の半導体装置において、
    前記凹部は、前記パッドのうちの前記ボンディングワイヤと接する接触領域には設けられていない半導体装置。
  12. 請求項１に記載の半導体装置において、
    複数の前記パッドを備えており、
    一の前記パッドには第１方向に延在する前記凹部が設けられており、他の前記パッドには前記第１方向と直交する第２方向に延在する前記凹部が設けられている半導体装置。
  13. 請求項１に記載の半導体装置において、
    前記埋込部材の上面は、中央部が前記パッドと接触する外周部よりも上方に位置する半導体装置。
  14. 請求項１に記載の半導体装置において、
    前記埋込部材の上面は、中央部が前記パッドと接触する外周部よりも下方に位置する半導体装置。
  15. 第１絶縁層上にＡｌを含むパッドを形成するとともに、前記パッドに、前記パッドを貫通しない凹部を形成する工程と、
    前記第１絶縁層上および前記パッド上に、前記凹部内を埋め込むよう第３絶縁層を形成する工程と、
    前記第３絶縁層上に第２絶縁層を形成する工程と、
    前記第２絶縁層および前記第３絶縁層をエッチングして、前記凹部内に埋め込まれた前記第３絶縁層が残存するように、前記パッドのうちの前記凹部を含む領域を露出させる開口部を形成する工程と、
    を備える半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記開口部から露出した前記パッドに対してボンディングワイヤを接触させる工程をさらに含む半導体装置の製造方法。
  17. 請求項１５に記載の半導体装置の製造方法において、
    前記開口部を形成する前記工程の後において、前記凹部内に埋め込まれた前記第３絶縁層の上面は、中央部が前記パッドと接触する外周部よりも上方に位置する半導体装置の製造方法。
  18. 請求項１５に記載の半導体装置の製造方法において、
    前記開口部を形成する前記工程の後において、前記凹部内に埋め込まれた前記第３絶縁層の上面は、中央部が前記パッドと接触する外周部よりも下方に位置する半導体装置の製造方法。
JP2014145933A 2014-07-16 2014-07-16 半導体装置、および半導体装置の製造方法 Expired - Fee Related JP6301763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014145933A JP6301763B2 (ja) 2014-07-16 2014-07-16 半導体装置、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014145933A JP6301763B2 (ja) 2014-07-16 2014-07-16 半導体装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016025107A true JP2016025107A (ja) 2016-02-08
JP6301763B2 JP6301763B2 (ja) 2018-03-28

Family

ID=55271668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014145933A Expired - Fee Related JP6301763B2 (ja) 2014-07-16 2014-07-16 半導体装置、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6301763B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376675A (zh) * 2017-01-30 2018-08-07 丰田自动车株式会社 半导体装置及其制造方法
WO2019008860A1 (ja) * 2017-07-07 2019-01-10 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JP2019159189A (ja) * 2018-03-15 2019-09-19 住友大阪セメント株式会社 光変調器、及び光伝送装置
CN112397469A (zh) * 2019-08-15 2021-02-23 联发科技股份有限公司 半导体组件及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263126A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH06120290A (ja) * 1992-10-06 1994-04-28 Matsushita Electron Corp 半導体装置
JPH11330121A (ja) * 1998-05-14 1999-11-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2003243443A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
JP2014033105A (ja) * 2012-08-03 2014-02-20 Renesas Electronics Corp 半導体装置とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263126A (ja) * 1988-08-29 1990-03-02 Seiko Epson Corp 半導体装置
JPH0590327A (ja) * 1991-09-27 1993-04-09 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH06120290A (ja) * 1992-10-06 1994-04-28 Matsushita Electron Corp 半導体装置
JPH11330121A (ja) * 1998-05-14 1999-11-30 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP2003243443A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体装置
JP2012195328A (ja) * 2011-03-15 2012-10-11 Panasonic Corp 半導体装置およびその製造方法
JP2014033105A (ja) * 2012-08-03 2014-02-20 Renesas Electronics Corp 半導体装置とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376675A (zh) * 2017-01-30 2018-08-07 丰田自动车株式会社 半导体装置及其制造方法
WO2019008860A1 (ja) * 2017-07-07 2019-01-10 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
JP2019159189A (ja) * 2018-03-15 2019-09-19 住友大阪セメント株式会社 光変調器、及び光伝送装置
JP7052444B2 (ja) 2018-03-15 2022-04-12 住友大阪セメント株式会社 光変調器、及び光伝送装置
CN112397469A (zh) * 2019-08-15 2021-02-23 联发科技股份有限公司 半导体组件及其制造方法

Also Published As

Publication number Publication date
JP6301763B2 (ja) 2018-03-28

Similar Documents

Publication Publication Date Title
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP5205066B2 (ja) 半導体装置およびその製造方法
JP5183708B2 (ja) 半導体装置およびその製造方法
TWI593055B (zh) 封裝結構及封裝方法
JP4913329B2 (ja) 半導体装置
JP6437246B2 (ja) 半導体装置およびその製造方法
JP4938983B2 (ja) 半導体集積回路
US20160351499A1 (en) Semiconductor device and electronic device
JP2023054250A (ja) 半導体装置
JP7234432B2 (ja) 半導体装置
US20180019177A1 (en) Electronic component and manufacturing method thereof
JP2009124042A (ja) 半導体装置
JP6836418B2 (ja) 半導体装置
JP5361264B2 (ja) 半導体装置
JP4675146B2 (ja) 半導体装置
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
KR102508909B1 (ko) 반도체 장치 및 그 제조 방법
JP6806252B2 (ja) 半導体装置
JP5465894B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
JP5424747B2 (ja) 半導体装置
JP5564557B2 (ja) 半導体装置
JP5945180B2 (ja) 半導体装置及びその製造方法
JP2006210802A (ja) 半導体装置
JP5006026B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R150 Certificate of patent or registration of utility model

Ref document number: 6301763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees