JP2016025107A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016025107A JP2016025107A JP2014145933A JP2014145933A JP2016025107A JP 2016025107 A JP2016025107 A JP 2016025107A JP 2014145933 A JP2014145933 A JP 2014145933A JP 2014145933 A JP2014145933 A JP 2014145933A JP 2016025107 A JP2016025107 A JP 2016025107A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- insulating layer
- recess
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置は、絶縁層IL1上に設けられ、Alを含んでおり、かつ貫通しない凹部RC1を有するパッドPD1と、凹部RC1内に埋め込まれた埋込部材BM1と、絶縁層IL1上およびパッドPD1上に設けられ、かつパッドPD1のうちの凹部RC1を含む領域を露出させる開口部OP1を有する絶縁層IL2と、を備える。
【選択図】図1
Description
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
図1は、本実施形態に係る半導体装置SD1を示す図である。図1(a)は半導体装置SD1の平面図を、図1(b)は図1(a)中におけるA−A'断面を示す断面図を、それぞれ示している。なお、図1(a)において、封止樹脂ER1およびボンディングワイヤBW1は省略されている。
半導体装置SD1は、絶縁層IL1と、パッドPD1と、埋込部材BM1と、絶縁層IL2、ボンディングワイヤBW1と、封止樹脂ER1と、を備えている。パッドPD1は、絶縁層IL1上に設けられ、Alを含んでおり、かつ貫通しない凹部RC1を有する。埋込部材BM1は、凹部RC1内に埋め込まれている。絶縁層IL2は、絶縁層IL1上およびパッドPD1上に設けられ、かつパッドPD1のうちの凹部RC1を含む領域を露出させる開口部OP1を有している。ボンディングワイヤBW1は、開口部OP1から露出したパッドPD1に接触している。封止樹脂ER1は、絶縁層IL2上に設けられ、かつボンディングワイヤBW1を封止する。
本実施形態に係る半導体装置SD1は、たとえば基板SUBと、基板SUB上に搭載された半導体チップSC1と、基板SUBと半導体チップSC1を接続するボンディングワイヤBW1と、半導体チップSC1およびボンディングワイヤBW1を封止する封止樹脂ER1と、を備える半導体パッケージである。
また、図2(b)においては、基板SUBがリードフレームである場合が例示されている。この場合、基板SUBのうちのダイパッドDP1上に、半導体チップSC1が搭載される。また、半導体素子SE1と、基板SUBのうちのアウターリードOL1と、はボンディングワイヤBW1によって互いに電気的に接続される。
なお、半導体装置SD1の構成としては、図2(a)および図2(b)に例示したものに限られず、種々の半導体パッケージ構造を採用することが可能である。
絶縁層IL1は、たとえば半導体チップの多層配線構造中における層間絶縁膜、エッチングストッパ膜、および保護膜を構成する。絶縁層IL1は、たとえば無機絶縁膜により構成される。絶縁層IL1を構成する無機絶縁膜は、たとえばSiO2、SiN、およびSiONから選択される一種または二種以上により構成される。本実施形態においては、上記無機絶縁膜を、SiO2膜、SiN膜、およびSiON膜から選択されるいずれか一つにより構成される単層構造、またはこれらから選択される二つ以上を積層してなる積層構造とすることができる。
図3(a)においては、凹部RC1が格子状に設けられる場合が例示されている。単位格子の長さは、とくに限定されないが、たとえば0.1μm以上3.0μm以下とすることができる。
図3(b)においては、パッドPD1に、複数の凹部RC1が、それぞれ第1方向に延在するように設けられる場合が例示されている。また、図3(b)では、各凹部RC1は、上記第1方向とパッドPD1平面において直交する第2方向に配列されている。第2方向における、隣接する凹部RC1の間隔は、とくに限定されないが、たとえば0.05μm以上3.0μm以下とすることができる。
図3(c)においては、パッドPD1に、複数の凹部RC1が、アレイ状に配列される場合が例示されている。隣接する凹部RC1の間隔は、とくに限定されないが、たとえば0.05μm以上3.0μm以下とすることができる。また、図3(c)では、複数の凹部RC1は、千鳥状に配列されていてもよい。
なお、図3においては、図中上下方向が上記第1方向と一致し、図中左右方向が上記第2方向と一致する。また、凹部RC1の平面形状や、凹部RC1の数については、図3に示すものに限定されるものではない。
複数のパッドPD1は、たとえば半導体チップSC1の外周縁に沿って配置される。図4においては、たとえば半導体チップSC1に設けられた全てのパッドPD1に対して凹部RC1が設けられている。一方で、半導体チップSC1に設けられた複数のパッドPD1のうち、一部のパッドPD1のみに凹部RC1が設けられ、他のパッドPD1には凹部RC1が設けられない態様を採用することも可能である。
図4に示す例では、一のパッドPD1には第1方向に延在する凹部RC1が設けられており、他のパッドPD1には上記第1方向と直交する第2方向に延在する凹部RC1が設けられている。これにより、図4に示すように、矩形である半導体チップSC1の一の辺に沿って配列されたパッドPD1については、当該一の辺に直交する方向に凹部RC1が延在するように形成することができる。凹部RC1をこのように形成することにより、たとえば上記一の辺に沿って配列されたパッドPD1に対して上記一の辺と直交する方向にプローブ針を当接させるプローブ試験等において、パッドPD1にダメージが生じてしまうことを抑制することが可能となる。
なお、凹部RC1の幅Wとは、凹部RC1の延在方向と直交する方向における凹部RC1の長さを指す。凹部RC1の平面形状が矩形である場合には、凹部RC1の幅Wは、平面視における凹部RC1の短辺の長さを指すこととなる。
図1においては、埋込部材BM1の上面が平坦状である場合が例示されている。一方で、埋込部材BM1の上面は、たとえば凸状または凹状であってもよい。図13(a)に示すように、埋込部材BM1の上面を凹状とすることにより、埋込部材BM1と凹部RC1の接触面積を効率的に増大することができる。このため、温度サイクル時におけるパッドPD1の膨張収縮をより効果的に抑制することが可能となる。一方で、図13(b)に示すように、埋込部材BM1の上面を凸状とすることにより、ボンディングワイヤBW1と凹部RC1の接触面積を効率的に増大させることができる。このため、パッドPD1のコンタクト抵抗をより効果的に低減することが可能となる。なお、埋込部材BM1の上面が凸状であるとは、当該上面の中央部がパッドPD1と接触する外周部よりも上方に位置する場合を指す。また、埋込部材BM1の上面が凹状であるとは、当該上面の中央部がパッドPD1と接触する外周部よりも下方に位置する場合を指す。なお、埋込部材BM1の上面の形状は、たとえば後述する製造方法において、絶縁層IL3をエッチングして埋込部材BM1を残存させる工程におけるエッチング条件を適切に制御することにより選択することが可能である。
図5に示す例において、半導体装置SD1は、半導体基板SB1と、半導体基板SB1に設けられたトランジスタTR1と、半導体基板SB1上に設けられた多層配線構造と、を備えている。パッドPD1は、たとえば多層配線構造のうちの最上層に形成される。なお、半導体装置SD1の構造は、図5に示すものに限定されない。
半導体基板SB1上には、トランジスタTR1を覆う層間絶縁膜II1が設けられている。層間絶縁膜II1中には、トランジスタTR1の不純物拡散領域IR1に接続されたコンタクトプラグCP1が設けられている。
図5に示す例において、絶縁層IL3は、たとえば配線IC5を覆うように設けられており、配線IC5の保護膜として機能する。また、上述したように、本実施形態においては、絶縁層IL3と同じ材料によって埋込部材BM1を形成することができる。この場合、最上層配線である配線IC5を保護する保護膜と同時に、埋込部材BM1を凹部RC1内へ埋め込むことが可能となる。このため、埋込部材BM1を形成することに起因した製造工程数の増大を抑えることができる。
図6に示す例では、配線IC5の一端によってパッドPD1が構成されている。この場合、配線IC5を、たとえばパッドPD1を構成する上記一端における幅が、他の部分における幅よりも広くなるように形成することができる。なお、配線IC5の構造はこれに限定されず、上記一端の幅と、上記他の部分の幅と、が互いに等しくてもよい。
図7〜10は、図1に示す半導体装置SD1の製造方法を示す断面図である。本実施形態に係る半導体装置SD1の製造方法は、たとえば次のように行うことができる。まず、絶縁層IL1上にAlを含むパッドPD1を形成するとともに、パッドPD1に、パッドPD1を貫通しない凹部RC1を形成する。次いで、絶縁層IL1上およびパッドPD1上に、凹部RC1内を埋め込むよう絶縁層IL3を形成する。次いで、絶縁層IL3上に絶縁層IL2を形成する。次いで、絶縁層IL2および絶縁層IL3をエッチングして、凹部RC1内に埋め込まれた絶縁層IL3が残存するように、パッドPD1のうちの凹部RC1を含む領域を露出させる開口部を形成する。次いで、上記開口部から露出したパッドPD1に対して、ボンディングワイヤBW1を接触させる。
以下、半導体装置SD1の製造方法について詳述する。
一方で、本実施形態においては、導体膜CF1をパターニングしてパッドPD1を形成した後に、さらにリソグラフィおよびエッチングを行うことによりパッドPD1に凹部RC1を形成してもよい。この場合、凹部RC1の設計がより容易となる。
次に、図8(b)に示すように、絶縁層IL3上に絶縁層IL2を成膜する。
本実施形態においては、たとえば次のようにして当該工程が行われる。
次いで、図9(b)に示すように、絶縁層IL3を、絶縁層IL2をマスクとしてエッチングし、開口部OP1と重なる開口部OP2を絶縁層IL3に形成する。このとき、凹部RC1内に埋め込まれた絶縁層IL3の少なくとも一部が残存するように絶縁層IL3のエッチングが行われる。本実施形態においては、たとえばパッドPD1上に位置する絶縁層IL3をエッチングした後、30%〜70%のオーバーエッチングにより凹部RC1内に埋め込まれた絶縁層IL3の一部を除去することができる。
なお、図9(b)においては、形成された埋込部材BM1の上面が平坦状である場合が例示されている。一方で、埋込部材BM1の上面は、たとえば凸状または凹状であってもよい。埋込部材BM1の上面が凸状であるとは、当該上面の中央部がパッドPD1と接触する外周部よりも上方に位置する場合を指す。また、埋込部材BM1の上面が凹状であるとは、当該上面の中央部がパッドPD1と接触する外周部よりも下方に位置する場合を指す。なお、埋込部材BM1の上面の形状は、たとえば絶縁層IL3をエッチングして埋込部材BM1を残存させる上記工程におけるエッチング条件を適切に制御することにより選択することが可能である。
このようにして、図1に示す半導体装置SD1が得られることとなる。
図11は、第2の実施形態に係る半導体装置SD2を示す断面図であり、第1の実施形態に係る図1に対応している。本実施形態に係る半導体装置SD2は、パッドPD1の構成を除いて第1の実施形態に係る半導体装置SD1と同様の構成を有する。
以下、半導体装置SD2について詳細に説明する。
図12(a)においては、凹部RC1が、ボンディングワイヤBW1と接触する接触領域CR1を除いて、格子状に設けられる場合が例示されている。接触領域CR1には、凹部RC1が設けられていない。なお、単位格子の長さは、とくに限定されないが、たとえば0.1μm以上3.0μm以下とすることができる。
図12(b)においては、接触領域CR1を囲む枠状の凹部RC1が設けられる場合が例示されている。ここでは、複数の凹部RC1が、互いに離間して設けられている。また、複数の凹部RC1は、パッドPD1の中心から外側へ向けて配列されている。隣接する凹部RC1の間隔は、とくに限定されないが、たとえば0.05μm以上3.0μm以下とすることができる。
なお、凹部RC1の平面形状や、凹部RC1の数については、図12に示すものに限定されるものではない。
SC1 半導体チップ
SUB 基板
DP1 ダイパッド
OL1 アウターリード
SB1 半導体基板
PD1 パッド
CR1 接触領域
CF1 導電膜
BW1 ボンディングワイヤ
PN1 プローブ針
RC1 凹部
BM1 埋込部材
IL1、IL2、IL3 絶縁層
ER1 封止樹脂
OP1、OP2 開口部
TR1 トランジスタ
GE1 ゲート電極
GI1 ゲート絶縁膜
SW1 サイドウォール
IR1、IR2 不純物拡散領域
CP1 コンタクトプラグ
VP1、VP2、VP3、VP4 ビアプラグ
IC1、IC2、IC3、IC4、IC5 配線
II1、II2、II3、II4、II5、II6 層間絶縁膜
ES1、ES2、ES3、ES4、ES5 エッチングストッパ膜
Claims (18)
- 第1絶縁層上に設けられ、Alを含んでおり、かつ貫通しない凹部を有するパッドと、
前記凹部内に埋め込まれた埋込部材と、
前記第1絶縁層上および前記パッド上に設けられ、かつ前記パッドのうちの前記凹部を含む領域を露出させる開口部を有する第2絶縁層と、
を備える半導体装置。 - 請求項1に記載の半導体装置において、
前記埋込部材は、無機絶縁膜により構成される半導体装置。 - 請求項2に記載の半導体装置において、
前記無機絶縁膜は、SiO2、SiN、およびSiONから選択される一種または二種以上により構成される半導体装置。 - 請求項1に記載の半導体装置において、
前記埋込部材は、厚さ方向において前記凹部の一部のみを埋め込んでいる半導体装置。 - 請求項1に記載の半導体装置において、
前記第1絶縁層と前記第2絶縁層の間に設けられ、前記パッドの周囲に位置しており、かつ前記埋込部材と同じ材料により構成される第3絶縁層を備える半導体装置。 - 請求項5に記載の半導体装置において、
前記第1絶縁層上に設けられ、かつ前記パッドと電気的に接続する配線を備え、
前記第3絶縁層は、前記配線を覆うように設けられている半導体装置。 - 請求項5に記載の半導体装置において、
前記パッドのうちの前記凹部が設けられていない部分の厚さをTPとし、前記第3絶縁層の厚さをT3として、T3が2/3×TP以下である半導体装置。 - 請求項5に記載の半導体装置において、
前記第3絶縁層の厚さは、1000nm以下である半導体装置。 - 請求項1に記載の半導体装置において、
前記開口部から露出した前記パッド上には、前記パッドに接触するボンディングワイヤが形成され、
前記第2絶縁層上には、前記ボンディングワイヤを封止する封止樹脂が設けられている半導体装置。 - 請求項9に記載の半導体装置において、
前記凹部は、前記パッドのうちの前記ボンディングワイヤと接する接触領域内に形成されている半導体装置。 - 請求項9に記載の半導体装置において、
前記凹部は、前記パッドのうちの前記ボンディングワイヤと接する接触領域には設けられていない半導体装置。 - 請求項1に記載の半導体装置において、
複数の前記パッドを備えており、
一の前記パッドには第1方向に延在する前記凹部が設けられており、他の前記パッドには前記第1方向と直交する第2方向に延在する前記凹部が設けられている半導体装置。 - 請求項1に記載の半導体装置において、
前記埋込部材の上面は、中央部が前記パッドと接触する外周部よりも上方に位置する半導体装置。 - 請求項1に記載の半導体装置において、
前記埋込部材の上面は、中央部が前記パッドと接触する外周部よりも下方に位置する半導体装置。 - 第1絶縁層上にAlを含むパッドを形成するとともに、前記パッドに、前記パッドを貫通しない凹部を形成する工程と、
前記第1絶縁層上および前記パッド上に、前記凹部内を埋め込むよう第3絶縁層を形成する工程と、
前記第3絶縁層上に第2絶縁層を形成する工程と、
前記第2絶縁層および前記第3絶縁層をエッチングして、前記凹部内に埋め込まれた前記第3絶縁層が残存するように、前記パッドのうちの前記凹部を含む領域を露出させる開口部を形成する工程と、
を備える半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記開口部から露出した前記パッドに対してボンディングワイヤを接触させる工程をさらに含む半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記開口部を形成する前記工程の後において、前記凹部内に埋め込まれた前記第3絶縁層の上面は、中央部が前記パッドと接触する外周部よりも上方に位置する半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記開口部を形成する前記工程の後において、前記凹部内に埋め込まれた前記第3絶縁層の上面は、中央部が前記パッドと接触する外周部よりも下方に位置する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145933A JP6301763B2 (ja) | 2014-07-16 | 2014-07-16 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014145933A JP6301763B2 (ja) | 2014-07-16 | 2014-07-16 | 半導体装置、および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016025107A true JP2016025107A (ja) | 2016-02-08 |
JP6301763B2 JP6301763B2 (ja) | 2018-03-28 |
Family
ID=55271668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014145933A Expired - Fee Related JP6301763B2 (ja) | 2014-07-16 | 2014-07-16 | 半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6301763B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108376675A (zh) * | 2017-01-30 | 2018-08-07 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
WO2019008860A1 (ja) * | 2017-07-07 | 2019-01-10 | 三菱電機株式会社 | 半導体装置、及び半導体装置の製造方法 |
CN109422234A (zh) * | 2017-09-01 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其制造方法 |
JP2019152625A (ja) * | 2018-03-06 | 2019-09-12 | 株式会社デンソー | 電子装置 |
JP2019159189A (ja) * | 2018-03-15 | 2019-09-19 | 住友大阪セメント株式会社 | 光変調器、及び光伝送装置 |
CN112397469A (zh) * | 2019-08-15 | 2021-02-23 | 联发科技股份有限公司 | 半导体组件及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0263126A (ja) * | 1988-08-29 | 1990-03-02 | Seiko Epson Corp | 半導体装置 |
JPH0590327A (ja) * | 1991-09-27 | 1993-04-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH06120290A (ja) * | 1992-10-06 | 1994-04-28 | Matsushita Electron Corp | 半導体装置 |
JPH11330121A (ja) * | 1998-05-14 | 1999-11-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2003243443A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置 |
JP2012195328A (ja) * | 2011-03-15 | 2012-10-11 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2014033105A (ja) * | 2012-08-03 | 2014-02-20 | Renesas Electronics Corp | 半導体装置とその製造方法 |
-
2014
- 2014-07-16 JP JP2014145933A patent/JP6301763B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0263126A (ja) * | 1988-08-29 | 1990-03-02 | Seiko Epson Corp | 半導体装置 |
JPH0590327A (ja) * | 1991-09-27 | 1993-04-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH06120290A (ja) * | 1992-10-06 | 1994-04-28 | Matsushita Electron Corp | 半導体装置 |
JPH11330121A (ja) * | 1998-05-14 | 1999-11-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2003243443A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置 |
JP2012195328A (ja) * | 2011-03-15 | 2012-10-11 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2014033105A (ja) * | 2012-08-03 | 2014-02-20 | Renesas Electronics Corp | 半導体装置とその製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108376675A (zh) * | 2017-01-30 | 2018-08-07 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
JP2018125345A (ja) * | 2017-01-30 | 2018-08-09 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
WO2019008860A1 (ja) * | 2017-07-07 | 2019-01-10 | 三菱電機株式会社 | 半導体装置、及び半導体装置の製造方法 |
CN109422234A (zh) * | 2017-09-01 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其制造方法 |
CN109422234B (zh) * | 2017-09-01 | 2021-04-09 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其制造方法 |
JP2019152625A (ja) * | 2018-03-06 | 2019-09-12 | 株式会社デンソー | 電子装置 |
JP2019159189A (ja) * | 2018-03-15 | 2019-09-19 | 住友大阪セメント株式会社 | 光変調器、及び光伝送装置 |
JP7052444B2 (ja) | 2018-03-15 | 2022-04-12 | 住友大阪セメント株式会社 | 光変調器、及び光伝送装置 |
CN112397469A (zh) * | 2019-08-15 | 2021-02-23 | 联发科技股份有限公司 | 半导体组件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6301763B2 (ja) | 2018-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5183708B2 (ja) | 半導体装置およびその製造方法 | |
JP5205066B2 (ja) | 半導体装置およびその製造方法 | |
TWI593055B (zh) | 封裝結構及封裝方法 | |
JP6301763B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP6437246B2 (ja) | 半導体装置およびその製造方法 | |
US20160351499A1 (en) | Semiconductor device and electronic device | |
JP4938983B2 (ja) | 半導体集積回路 | |
JP2005223245A (ja) | 半導体装置 | |
JP2023054250A (ja) | 半導体装置 | |
JP7234432B2 (ja) | 半導体装置 | |
US20180019177A1 (en) | Electronic component and manufacturing method thereof | |
JP2009124042A (ja) | 半導体装置 | |
JP6836418B2 (ja) | 半導体装置 | |
JP5361264B2 (ja) | 半導体装置 | |
JP4675146B2 (ja) | 半導体装置 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
KR102508909B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6806252B2 (ja) | 半導体装置 | |
JP5465894B2 (ja) | 半導体装置 | |
JP4675147B2 (ja) | 半導体装置 | |
JP5424747B2 (ja) | 半導体装置 | |
JP5564557B2 (ja) | 半導体装置 | |
JP5945180B2 (ja) | 半導体装置及びその製造方法 | |
JP2006210802A (ja) | 半導体装置 | |
JP5006026B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180301 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6301763 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |