TWI593055B - 封裝結構及封裝方法 - Google Patents

封裝結構及封裝方法 Download PDF

Info

Publication number
TWI593055B
TWI593055B TW105101565A TW105101565A TWI593055B TW I593055 B TWI593055 B TW I593055B TW 105101565 A TW105101565 A TW 105101565A TW 105101565 A TW105101565 A TW 105101565A TW I593055 B TWI593055 B TW I593055B
Authority
TW
Taiwan
Prior art keywords
metal layer
encapsulant
forming
die
substrate
Prior art date
Application number
TW105101565A
Other languages
English (en)
Other versions
TW201701404A (zh
Inventor
xiao-chun Tan
Original Assignee
Silergy Semiconductor Tech (Hangzhou) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silergy Semiconductor Tech (Hangzhou) Ltd filed Critical Silergy Semiconductor Tech (Hangzhou) Ltd
Publication of TW201701404A publication Critical patent/TW201701404A/zh
Application granted granted Critical
Publication of TWI593055B publication Critical patent/TWI593055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝結構及封裝方法
本發明關於半導體封裝領域，具體關於封裝結構和封裝方法。
在製造積體電路時，晶片通常在與其它電子裝配件的集成之前被封裝。這一封裝通常包括將晶片密封在材料中並且在封裝的外部上提供電觸點以便提供到該晶片的接口。晶片封裝可以提供從晶片到電氣或電子產品的母板的電連接、防污染物的保護、提供機械支撑、散熱、並且減少熱機械應變。
半導體封裝內部晶片和外部引腳的連接起著建立晶片和外界之間的輸入/輸出的重要作用，是封裝過程的關鍵步驟。現有技術的連接方式有引線接合(wire bonding)。引線接合利用高純度的細金屬線(如金線、銅線、鋁線等)將晶片的焊墊(pad)同引線框(lead frame)或印刷電路板(PCB)連接起來。現有技術的引線接合存在著焊墊出坑、尾端線不一致、引線彎曲疲勞、振動疲勞、斷裂和脫鍵等問題。
由於製造和封裝之間的關係，封裝技術也在不斷發展變化以適應各種半導體新製程和新材料的要求和挑戰。期望存在更穩定更可靠的封裝方式能夠連接內部晶片和外部引腳，同時兼顧散熱、封裝面積和高度。
有鑒於此，本發明提出一種封裝結構和封裝方法，採用無引線接合，不需要導電凸塊，具有小的封裝面積和封裝高度以及更好的穩定性。
根據本發明的第一實施方式，提供了一種封裝結構，該封裝結構包括：基板，該基板具有相對的第一表面和第二表面；晶粒，該晶粒具有相對的主動面和背面，該晶粒設置於該基板的第一表面，該晶粒的背面鄰近該基板的第一表面並且該晶粒的主動面設置有焊墊；第一包封體，覆蓋該晶粒；互連結構，該互連結構穿過該第一包封體與該焊墊電連接；第二包封體，覆蓋該互連結構；以及重佈線結構，該重佈線結構與該互連結構電連接，並且提供外部電連接。
優選地，該互連結構包括第一金屬層，該第一金屬層包括彼此隔開的多個互連區，每個互連區包括在第一包封體的表面延伸的第一部分，以及在該第一包封體中延伸至相應的焊墊的第二部分。
優選地，該重佈線結構包括第二金屬層，該第二金屬層包括彼此隔開的多個重佈線區，每個重佈線區包括在第 二包封體的表面延伸的第一部分，以及穿過該第二包封體延伸至相應的互連區的第二部分。
優選地，該重佈線結構包括第二金屬層，該第二金屬層位於該基板的第二表面上，並且包括彼此隔開的多個重佈線區。
優選地，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
優選地，所述的封裝結構，還包括：第三金屬層，該第三金屬層位於基板的第一表面，該第三金屬層包括彼此隔開的多個區域；以及多個導電通道，該多個導電通道在該多個區域中穿過該第三金屬層和該基板延伸至相應的重佈線區，其中，該晶粒黏接在該第三金屬層的至少一個區域上。
優選地，該晶粒經由該多個導電通道的至少一個導電通道連接至相應的重佈線區。
優選地，該多個互連區中的至少一個互連區還包括穿過該第一包封體延伸至相應的導電通道的第三部分。
優選地，該封裝結構還包括設置於基板的第二表面上的背面金屬層，以及從封裝結構的第一表面延伸至第二表面的貫穿通道。
優選地，該貫穿通道包括與該互連結構同時形成的第一通道以及與該重佈線結構同時形成的第二通道。
優選地，該第一通道包括在第一包封體的表面延伸的 第一部分，以及在該第一包封體中延伸至背面金屬層的第二部分。
優選地，該第二通道包括在第二包封體的表面延伸的第一部分，以及穿過該第二包封體延伸至第一通道的第二部分。
優選地，該重佈線結構還包括位於該第二金屬層上的可焊接層。
優選地，該互連結構還包括位於該第一金屬層下方的第一種晶層。
優選地，該重佈線結構還包括位於該第二金屬層下方的第二種晶層。
優選地，在該重佈線區的第一部分還包括位於第二種晶層和第二包封體之間的第四金屬層。
根據本發明的第二實施方式，提供一種封裝方法，包括：提供基板；將晶粒設置於基板的第一表面，其中，該晶粒具有相對的主動面和背面，該晶粒的背面鄰近該基板的第一表面並且該晶粒的主動面設置有焊墊；形成第一包封體以覆蓋該晶粒；形成互連結構，該互連結構穿過該第一包封體與該焊墊電連接；形成第二包封體以覆蓋該互連結構；以及形成重佈線結構，該重佈線結構與該互連結構電連接。
優選地，形成互連結構包括：在第一包封體中形成到達相應焊墊的多個第一開口；形成第一金屬層；以及圖案化第一金屬層以形成多個互連區，其中，每個互連區的第 一部分在第一包封體的表面延伸，每個互連區的第二部分填充第一開口。
優選地，在形成多個第一開口和形成第一金屬層的步驟之間，還包括：採用沉積製程形成共形的第一種晶層。
優選地，形成重佈線結構包括：在第二包封體中形成到達該第一金屬層的多個第二開口；形成第二金屬層；以及圖案化第二金屬層以形成多個重佈線區，其中，每個重佈線區的第一部分在第二包封體的表面延伸，每個重佈線區的第二部分填充第二開口。
優選地，在形成多個第二開口和形成第二金屬層的步驟之間，還包括：採用沉積製程形成共形的第二種晶層。
優選地，形成重佈線結構包括：在該基板的第二表面形成第二金屬層；形成穿過該第一包封體和該基板到達該第一金屬層的多個第二開口；以及圖案化第二金屬層以形成多個重佈線區，其中，在形成第一金屬層時，該第一金屬層填充該多個第二開口，從而在圖案化第一金屬層之後，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
優選地，在將晶粒設置於基板的第一表面的方法包括：在該基板的第一表面形成第三金屬層；形成穿過該第三金屬層和該基板的多個第三開口；在該多個第三開口中形成多個導電通道；圖案化第三金屬層以形成彼此隔開的多個區域；以及將該晶粒黏接於在該第三金屬層的至少一個區域上。
優選地，形成重佈線結構包括：在該基板的第二表面形成第二金屬層；形成穿過該第一包封體到達預定的導電通道的多個第二開口；以及圖案化第二金屬層以形成多個重佈線區，其中，在形成第一金屬層時，該第一金屬層填充該多個第二開口，從而在圖案化第一金屬層之後，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
優選地，所述的封裝方法，還包括形成貫穿通道，其中該貫穿通道的第一通道與該互連結構同時形成，該貫穿通道的第二通道與該重佈線結構同時形成。
根據本發明的封裝結構，使用互連結構和重佈線結構代替引線接合，不需要導電凸塊，具有小的封裝面積和封裝高度；避免了焊墊出坑、尾端線不一致、引線彎曲疲勞、振動疲勞、斷裂和脫鍵等問題，提高了封裝結構的穩定性。本發明的封裝方法用於該封裝結構，通過圖案化的金屬層代替通過逐根引線製程，提高了效率。
10‧‧‧封裝結構
20‧‧‧封裝結構
30‧‧‧封裝結構
40‧‧‧封裝結構
110‧‧‧晶粒
111‧‧‧焊墊
120‧‧‧晶粒
121‧‧‧焊墊
130‧‧‧晶粒
131‧‧‧焊墊
140‧‧‧晶粒
141‧‧‧焊墊
210‧‧‧封裝基板
211‧‧‧黏接層
220‧‧‧封裝基板
221‧‧‧黏接層
230‧‧‧封裝基板
231‧‧‧黏接層
240‧‧‧封裝基板
241‧‧‧黏接層
311‧‧‧第一包封體
312‧‧‧第二包封體
321‧‧‧第一包封體
322‧‧‧第二包封體
331‧‧‧第一包封體
332‧‧‧第二包封體
341‧‧‧第一包封體
342‧‧‧第二包封體
411‧‧‧金屬層
412‧‧‧金屬層
421‧‧‧金屬層
422‧‧‧金屬層
431‧‧‧金屬層
432‧‧‧金屬層
441‧‧‧金屬層
442‧‧‧金屬層
443‧‧‧金屬層
511‧‧‧金屬層
512‧‧‧金屬層
513‧‧‧金屬層
514‧‧‧可焊接層
521‧‧‧可焊接層
522‧‧‧金屬層
531‧‧‧金屬層
532‧‧‧金屬層
533‧‧‧金屬層
534‧‧‧可焊接層
535‧‧‧背面金屬層
541‧‧‧金屬層
542‧‧‧金屬層
543‧‧‧導電通道
544‧‧‧可焊接層
641‧‧‧通孔
642‧‧‧第一開口
643‧‧‧第二開口
通過以下參照圖式對本發明實施例的描述，本發明的上述以及其它目的、特徵和優點將更為清楚，在圖式中：圖1示出根據本發明的第一實施例的封裝結構的結構示意圖；圖2示出根據本發明的第二實施例的封裝結構的結構示意圖； 圖3示出根據本發明的第三實施例的封裝結構的結構示意圖；圖4示出根據本發明的第四實施例的封裝結構的結構示意圖；圖5a至5j示出根據本發明的第一實施例的封裝結構的製造方法實例中各個階段的截面圖；圖6a至6h示出根據本發明的第二實施例的封裝結構的製造方法實例中各個階段的截面圖；圖7a至7k示出根據本發明的第三實施例的封裝結構的製造方法實例中各個階段的截面圖；以及圖8a至8j示出根據本發明的第四實施例的封裝結構的製造方法實例中各個階段的截面圖。
為了使本發明的目的、技術方案以及優點更清楚明白，以下結合圖式和實施例對本發明進行進一步詳細說明。在下文對本發明的細節描述中，詳盡描述了一些特定的細節部分。對所屬技術領域中具有通常知識者來說沒有這些細節部分的描述也可以完全理解本發明。為了避免混淆本發明的實質，公知的方法、過程、流程、元件和電路並沒有詳細叙述。此外，所屬技術領域中具有通常知識者應當理解，在此提供的圖式都是為了說明的目的，並且圖式不一定是按比例繪製的。除非上下文明確要求，否則整個說明書和申請專利範圍中的“包括”、“包含”等類似 詞語應當解釋為包含的含義而不是排他或窮舉的含義；也就是說，是“包括但不限於”的含義。
在本發明的描述中，需要理解的是，術語“第一”、“第二”等僅用於描述目的，而不能理解為指示或暗示相對重要性。此外，在本發明的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。在本發明的描述中，術語“電連接”可指下列內容中的一個或多個。“電連接”可指兩個或多個元件直接實體或電接觸。然而，“電連接”也可意指兩個或多個元件彼此間接接觸，但仍然彼此協作或交互作用，並可意指一個或多個其它元件連接或連接在被認為彼此連接的元件之間。術語“直接電連接”可意指兩個或多個元件直接接觸。
本發明關於一種封裝結構，該封裝結構通過互連結構和重佈線結構代替引線實現晶粒的焊墊和引線框或印刷電路板的電連接。同時關於該封裝結構的製程方法。以下基於實施例對本發明進行描述，但是本發明並不僅僅限於這些實施例。
第一實施例
圖1示出了本發明第一實施例的封裝結構的結構示意圖。封裝結構10包括：封裝基板210、晶粒110、黏接層211、第一包封體311、第二包封體312、互連結構以及重佈線結構。
封裝基板210可以包括半導體材料(如矽、鍺、銻化 銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等)或其組合。封裝基板210包括相對的第一表面和第二表面。
晶粒110包括相對的主動面和背面。晶粒110的裝置層位於主動面，裝置層中包括電晶體以及諸如電阻器、電容器和電感器等其他裝置。裝置層之上是多個金屬層，每個金屬層包括通常由銅形成的金屬互連以及對金屬互連進行電連接的通孔。金屬互連和通孔被絕緣的層間介電質包圍。在該多個金屬層之上是若干個焊墊111。
晶粒110的背面和封裝基板210的第一表面通過黏接層211黏接。黏接層211可以是Au-Si合金、Pb-Sn合金、Sn-Ag-Cu合金以及導電膠(例如以環氧樹脂為基體加入導電粒子、分散劑的導電膠)等。
第一包封體311形成於晶粒110和封裝基板210的第一表面之上，用於密封並保護晶粒110，使其免受損壞和污染。第一包封體311可以由許多不同材料形成，如陶瓷、環氧樹脂等。第一包封體311上形成有與焊墊111對應的多個第一開口，以將焊墊111裸露出來。
互連結構包括多個彼此隔開的由互連區，互連區包括金屬層411和位於其上的金屬層412。金屬層411為與第一包封體311共形的金屬種晶層，通過沉積方式形成在第一包封體311的平面表面上以及第一包封體311的第一開口中。金屬層412通過電鍍形成在金屬層411之上。互連 區用於電連接對應的焊墊111和重佈線結構。互連區包括位於第一包封體311之上的第一部分和位於第一包封體311的第一開口中直接電連接焊墊111的第二部分。金屬層411和金屬層412的材料為Ni、Al、Ti、W、Pt、Cu、Au、Co、Ta或合金材料如TiN、TiW等任何合適的金屬材料。
第二包封體312形成於互連結構之上，用於密封並保護互連結構，使其免受損壞和污染。第二包封體312可以由許多不同材料形成，包括陶瓷、環氧樹脂等。第二包封體312上形成有多個第二開口，以將互連結構的預定區域裸露出來。
重佈線結構用於重構焊墊111的布局。重佈線結構包括多個相互隔開的重佈線區。每個重佈線區包括在第二包封體312的平面表面延伸的第一部分，以及位於第二包封體312的第二開口與相應的互連區直接電連接的第二部分。重佈線區的第一部分包括金屬層511、金屬層512、金屬層513以及可焊接層514。重佈線區的第二部分包括金屬層512、金屬層513以及可焊接層514。金屬層511通過沉積形成在第二包封體312的第二開口之外的表面之上，金屬層511用於提高重佈線結構的厚度。金屬層512為與第二包封體312共形的金屬種晶層，通過沉積方式形成在金屬層511上以及第二包封體312的第二開口中，並且直接電連接相應的互連結構。金屬層513通過電鍍形成在金屬層512之上。可焊接層514形成在金屬層513之 上。在本實施例中，金屬層511、金屬層512和金屬層513的材料為Ni、Al、Ti、W、Pt、Cu、Au、Co、Ta或合金材料如TiN、TiW等任何合適的金屬材料。可焊接層514由焊料材料構成，例如為W金屬。可焊接層514用於電連接引線框或PCB板或其他的電子裝置。
本實施例的封裝結構通過重佈線結構重構晶粒的焊墊的布局，增大了封裝結構的引腳間距，降低了對引腳的面積的約束，並且有利於散熱；並且由於不需要接合引線和導電凸塊，減小了封裝厚度和面積，提高了可靠性。
第二實施例
圖2示出了本發明第二實施例的封裝結構的結構圖。封裝結構20包括：封裝基板220、晶粒120、黏接層221、第一包封體321、互連結構、第二包封體322以及重佈線結構。其中，互連結構包括圖案化的金屬層421和金屬層422；重佈線結構包括金屬層522和可焊接層521。
封裝基板220可以包括半導體材料(如矽、鍺、銻化銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等)或其組合。封裝基板220包括相對的第一表面和第二表面。
晶粒120包括相對的主動面和背面。晶粒120的裝置層位於主動面，裝置層中包括電晶體以及諸如電阻器、電 容器和電感器等其他裝置。裝置層之上是多個金屬層，每個金屬層包括通常由銅形成的金屬互連以及對金屬互連進行電連接的通孔。金屬互連和通孔被絕緣的層間介電質包圍。在該多個金屬層之上是若干焊墊121。
晶粒120的背面和封裝基板220的第一表面通過黏接層221黏接。黏接層221可以是Au-Si合金、Pb-Sn合金、Sn-Ag-Cu合金以及導電膠(例如以環氧樹脂為基體加入導電粒子、分散劑的導電膠)等。
第一包封體321形成於晶粒120和封裝基板220的第一表面之上，用於密封並保護晶粒120，使其免受損壞和污染。第一包封體321可以由許多不同材料形成，如陶瓷、環氧樹脂等。第一包封體321上形成有與焊墊121對應的多個第一開口，以將焊墊121裸露出來。
互連結構包括圖案化的金屬層421和金屬層422。金屬層422位於金屬層421之上。層疊的金屬層421/金屬層422包括彼此隔開的多個互連區。互連區包括位於第一包封體321的平面表面之上的第一部分、位於第一包封體321的第一開口中直接電連接焊墊121的第二部分以及穿過第一包封體321和封裝基板220直接電連接重佈線結構的第三部分。其中，金屬層421為與第一包封體321共形的金屬種晶層，通過沉積方式形成。金屬層422通過電鍍形成於金屬層421之上。
第二包封體322形成於互連結構之上，用於密封並保護互連結構，使其免受損壞和污染。第二包封體322可以 由許多不同材料形成，包括陶瓷、環氧樹脂等。
重佈線結構設置於封裝基板220的第二表面。重佈線結構包括圖案化的金屬層522和可焊接層521。金屬層522形成於封裝基板220的第二表面，並於互連區的第三部分直接電連接。可焊接層521形成於金屬層522之上。可焊接層521由焊料材料構成，例如為W金屬。可焊接層521用於電連接引線框或PCB板或其他的電子裝置。
本實施例的封裝結構通過設置於封裝基板的第二表面的重佈線結構重構晶粒的焊墊的布局，增大了封裝結構的引腳間距，降低了對引腳的面積的約束，並且有利於散熱；並且由於不需要接合引線和導電凸塊，減小了封裝厚度和面積，提高了可靠性。
第三實施例
圖3示出了本發明第三實施例的封裝結構的結構圖。封裝結構30包括：封裝基板230、晶粒130、黏接層231、背面金屬層535、第一包封體331、互連結構、第二包封體332、貫穿通道以及重佈線結構。其中，互連結構包括圖案化的金屬層431和金屬層432；重佈線結構包括圖案化的金屬層531、金屬層532、金屬層533和可焊接層534。
封裝基板230可以包括半導體材料(如矽、鍺、銻化銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等) 或其組合。封裝基板230包括相對的第一表面和第二表面。
背面金屬層535設置於封裝基板的第二表面。背面金屬層535用於電連接其他晶片或者電阻、電感等裝置。在優選的實施例中，背面金屬層535為鋸齒結構用於散熱。
晶粒130包括相對的主動面和背面。晶粒130的裝置層位於主動面，裝置層中包括電晶體以及諸如電阻器、電容器和電感器等其他裝置。裝置層之上是多個金屬層，每個金屬層包括通常由銅形成的金屬互連以及對金屬互連進行電連接的通孔。金屬互連和通孔被絕緣的層間介電質包圍。在該多個金屬層之上是若干焊墊131。晶粒130的背面和封裝基板230的第一表面通過黏接層231黏接。
第一包封體331形成於晶粒130和封裝基板230的第一表面之上，用於密封並保護晶粒130，使其免受損壞和污染。第一包封體331可以由許多不同材料形成，如陶瓷、環氧樹脂等。第一包封體331上形成有與焊墊131對應的多個第一開口，以將焊墊131裸露出來；第一包封體331上還形成有穿過第一包封體331和封裝基板230的多個第三開口，以將預定的背面金屬層535裸露出來。
圖案化的金屬層431和金屬層432包括彼此隔離的多個貫穿通道的第一通道和多個互連區，其中，互連區包括在第一包封體331的平面表面延伸的第一部分以及位於第一開口中並與焊墊131直接電連接的第二部分。貫穿通道的第一通道包括在第一包封體331的平面表面延伸的第一 部分以及位於第三開口中並與背面金屬層535直接電連接的第二部分。
第二包封體332形成於互連結構之上，用於密封並保護互連結構，使其免受損壞和污染。第二包封體332上形成有多個第二開口，以裸露互連結構的預定區域。
金屬層531通過沉積形成在第二包封體332的第二開口之外的區域的表面上，金屬層531用於提高重佈線結構的厚度。金屬層532為金屬種晶層，通過沉積方式形成在金屬層531上以及第二包封體332的第二開口中，並且直接電連接互連結構的預定區域。金屬層533通過電鍍形成在金屬層532之上。可焊接層534形成在金屬層533之上，用於電連接引線框或PCB板或其他的電子裝置。層疊的金屬層531/金屬層532/金屬層533/可焊接層534包括多個相互隔離的重佈線區和多個相互隔離的貫穿通道的第二通道。重佈線區包括在第二包封體332的平面表面延伸的第一部分以及位於第二包封體332的第二開口中直接電連接第一類互連區的第二部分。貫穿通道的第二通道包括在第二包封體332的平面表面延伸的第一部分以及位於第二包封體332的第三開口中直接電連接對應的貫穿通道的第一通道的第二部分。
本實施例的封裝結構通過重佈線結構重構晶粒的焊墊的布局，增大了封裝結構的引腳間距，降低了對引腳的面積的約束，設置於封裝基板第二表面的金屬層有利於散熱；並且由於不需要接合引線和導電凸塊，減小了封裝厚 度和面積，提高了可靠性。
第四實施例
圖4示出了本發明第四實施例的封裝結構的結構圖。封裝結構40包括：封裝基板240、晶粒140、黏接層241、金屬層541、導電通道543、第一包封體341、互連結構、第二包封體342以及重佈線結構。其中，互連結構包括圖案化的金屬層441、金屬層442和金屬層443；重佈線結構包括圖案化的金屬層542和可焊接層544。
封裝基板240可以包括半導體材料(如矽、鍺、銻化銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等)或其組合。封裝基板240包括相對的第一表面和第二表面。封裝基板240上具有多個貫通的第三開口。
圖案化的金屬層541形成於封裝基板240的第一表面。金屬層541包括多個彼此隔離的區域。
重佈線結構包括圖案化的金屬層542和可焊接層544。金屬層542形成於封裝基板240的第二表面，可焊接層544形成於金屬層542之上。金屬層的材料為Ni、Al、Ti、W、Pt、Cu、Au、Co、Ta或合金材料如TiN、TiW等任何合適的金屬材料。可焊接層由焊料材料構成，例如為W金屬。可焊接層514用於電連接引線框或PCB板或其他的電子裝置。
導電通道543填充於封裝基板240的第三開口中。
晶粒140包括相對的主動面和背面。晶粒140的主動面上設有若干焊墊141；晶粒140的背面上也設有若干焊墊，晶粒140的背面上的焊墊並未在圖4中示出。晶粒140的背面和金屬層541的至少一個區域通過黏接層241黏接。黏接層241可以是AuSi合金、PbSn合金以及環氧樹脂等。晶粒140的背面上的焊墊電連接對應的的導電通道543。
第一包封體341形成於晶粒140和金屬層541之上，用於密封並保護晶粒140和金屬層541，使其免受損壞和污染。第一包封體341可以由許多不同材料形成如陶瓷、環氧樹脂等。第一包封體341上形成有多個第一開口和多個第二開口，其中，第一開口用於裸露焊墊141，第二開口用於裸露對應的導電通道543或金屬層541的對應區域。
互連結構包括圖案化的金屬層441、金屬層442和金屬層443。金屬層441位於第一包封體341除第一開口和第二開口之外的區域之上，用於增加互連結構的厚度。金屬層442位於金屬層441之上以及第一開口和第二開口中，金屬層442是與第一包封體341共形的金屬種晶層。金屬層443位於金屬層442之上。金屬層442包括在第一包封體331的平面表面延伸的第一部分、位於第一開口中與焊墊131直接電連接的第二部分以及位於第二開口中與導電通道543電連接的第三部分。
第二包封體342形成於互連結構之上，用於密封並保 護互連結構，使其免受損壞和污染。
晶粒140的主動面上的焊墊141通過互連結構和導電通道543電連接到重佈線結構，晶粒140的背面上的焊墊通過導電通道543電連接到重佈線結構，使得晶粒140的主動面上的焊墊141和背面上的焊墊得到重新布局。
本實施例的封裝結構通過重佈線結構重構晶粒的焊墊的布局，增大了封裝結構的引腳間距，降低了對引腳的面積的約束，由於不需要接合引線和導電凸塊，減小了封裝厚度和面積，提高了可靠性。
圖5a至5j示出了第一實施例的封裝結構的製造方法實例中各個階段的截面圖。
首先，如圖5a所示，提供封裝基板210。封裝基板210可以包括半導體材料(如矽、鍺、銻化銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等)或其組合。封裝基板210包括相對的第一表面和第二表面。
進一步地，如圖5b所示，通過黏接層211將晶粒110貼裝在封裝基板210的第一表面，其中，晶粒110包括相對的主動面和背面，黏接層211位於晶粒110的背面和封裝基板210的第一表面之間，晶粒110的主動面朝上，主動面上設有若干焊墊111。黏接層211可以是Au-Si合金、Pb-Sn合金、Sn-Ag-Cu合金以及導電膠等。
進一步地，如圖5c所示，形成第一包封體311，並在第一包封體311上形成多個第一開口，使得焊墊111裸 露。第一包封體311用於密封並保護晶粒110。形成第一包封體311的方法為塑封製程或半固化片製程等。在第一包封體311上形成第一開口的製程可以為化學腐蝕或雷射蝕刻或化學腐蝕與雷射蝕刻的組合等。
進一步地，如圖5d所示，在第一包封體311的表面以及第一開口中通過沉積製程形成金屬層411，並通過化學機械拋光(CMP)使得位於第一包封體311表面的金屬層411平坦化。金屬層411與第一包封體311共形，此外，必要時在沉積製程之前通過等離子體清潔焊墊111。
進一步地，如圖5e所示，在金屬層411上通過電鍍製程形成金屬層412，電鍍的金屬層412的厚度要完全填充第一開口，並通過化學機械拋光使得金屬層412平坦化。
進一步地，如圖5f所示，圖案化金屬層411和金屬層412以形成互連結構。圖案化的步驟包括：首先在金屬層412上形成一光阻層(PR)；然後對光阻層進行曝光和顯影，以形成圖案化的光阻層；然後對未被光阻層遮蓋的金屬層進行蝕刻，蝕刻停止於第一包封體311的表面；最後去除光阻層。
進一步地，如圖5g所示，形成第二包封體312，並在第二包封體上通過沉積形成金屬層511。其中，形成第二包封體312的方法為塑封製程或半固化片製程等。
進一步地，如圖5h所示，在第二包封體312和金屬層511上形成多個第二開口，使得互連結構裸露。其中形 成第二開口的步驟包括：首先在金屬層511上形成一光阻層；然後對光阻層進行曝光和顯影，以形成圖案化的光阻層，在第二開口區域裸露出金屬層511；然後對未被光阻層遮蓋的金屬層511進行蝕刻，蝕刻停止於第二包封體312的表面；然後通過化學腐蝕或雷射蝕刻在第二包封體312上形成第二開口；最後去除光阻層。
進一步地，如圖5i所示，首先通過沉積在金屬層511以及第二開口中形成金屬層512；然後通過電鍍在金屬層512上形成金屬層513；在金屬層513上形成可焊接層514。
進一步地，如圖5j所示，圖案化金屬層511、金屬層512、金屬層513和可焊接層514以形成重佈線結構。
圖6a至6h示出了第二實施例的封裝結構的製造方法實例中各個階段的截面圖。
首先，如圖6a所示，提供封裝基板220，並在封裝基板220的第二表面通過沉積形成金屬層522。封裝基板220可以包括半導體材料(如矽、鍺、銻化銦、砷化鎵、砷化銦、氮化鎵等)、絕緣材料(環氧樹脂、聚酯玻璃、二氧化矽、聚四氟乙烯、玻璃、陶瓷等)或其組合。封裝基板210包括相對的第一表面和第二表面。
進一步地，如圖6b所示，通過黏接層221將晶粒120貼裝在封裝基板220的第一表面，其中，晶粒120包括相對的主動面和背面，黏接層221位於晶粒120的背面和封裝基板220的第一表面之間，晶粒120的主動面朝 上，主動面上設有若干焊墊121。
進一步地，如圖6c所示，形成第一包封體321，並在第一包封體321上形成多個第一開口和多個第二開口，其中，第一開口穿過第一包封體321使得焊墊111裸露，第二開口穿過第一包封體321和封裝基板220使得金屬層522裸露。第一包封體321用於密封並保護晶粒120。形成第一包封體321的方法為塑封製程或半固化片製程等。在第一包封體321上形成第一開口和第二開口的製程可以為化學腐蝕或雷射蝕刻等。
進一步地，如圖6d所示，通過沉積製程在第一包封體321的表面、第一開口和第二開口中形成金屬層421，並平坦化第一包封體321表面的金屬層421。
進一步地，如圖6e所示，通過電鍍在金屬層421上形成金屬層422，並通過化學機械拋光使得金屬層422平坦化。
進一步地，如圖6f所示，圖案化金屬層421和金屬層422，以形成互連結構。
進一步地，如圖6g所示，形成第二包封體322，形成第二包封體322的方法為塑封製程或半固化片製程等。
進一步地，如圖6h所示，圖案化金屬層522。
圖7a至7k示出了第三實施例的封裝結構的製造方法實例中各個階段的截面圖。
首先，如圖7a所示，提供封裝基板230，並在封裝基板230的第二表面通過沉積形成背面金屬層535。
進一步地，如圖7b所示，通過黏接層231將晶粒130貼裝在封裝基板230的第一表面，其中，晶粒130包括相對的主動面和背面，黏接層231位於晶粒130的背面和封裝基板230的第一表面之間，晶粒130的主動面朝上，主動面上設有若干焊墊131。
進一步地，如圖7c所示，形成第一包封體331，並在第一包封體331上形成多個第一開口和多個第二開口，其中，第一開口穿過第一包封體331使得焊墊131裸露，第二開口穿過第一包封體331和封裝基板230使得背面金屬層535裸露。第一包封體331用於密封並保護晶粒130。形成第一包封體331的方法為塑封製程或半固化片製程等。在第一包封體331上形成第一開口和第二開口的製程可以為化學腐蝕或雷射蝕刻等。
進一步地，如圖7d所示，通過沉積製程在第一包封體331的表面、第一開口和第二開口中形成金屬層431，並平坦化第一包封體331表面的金屬層431。
進一步地，如圖7e所示，通過電鍍在金屬層431上形成金屬層432，並通過化學機械拋光使得金屬層432平坦化。
進一步地，如圖7f所示，圖案化金屬層431和金屬層432以形成互連結構和貫穿通道的第一通道。
進一步地，如圖7g所示，形成第二包封體332，並在第二包封體332上通過沉積形成金屬層531。其中，形成第二包封體332的方法為塑封製程或半固化片製程等。
進一步地，如圖7h所示，在第二包封體332和金屬層531上形成多個第二開口，使得互連結構的預定區域和貫穿通道的第一通道的預定區域裸露。
進一步地，如圖7i所示，首先通過沉積在金屬層531以及第二開口中形成金屬層532；然後通過電鍍在金屬層532上形成金屬層533；在金屬層533上形成可焊接層534。
進一步地，如圖7j所示，圖案化金屬層531、金屬層532、金屬層533和可焊接層534以形成重佈線結構和貫穿通道的第二通道。
進一步地，如圖7k所示，圖案化背面金屬層535。
圖8a至8j示出了第四實施例的封裝結構的製造方法實例中各個階段的截面圖。
首先，如圖8a所示：首先提供封裝基板240，封裝基板240包括相對的第一表面和第二表面；然後在封裝基板240的第一表面通過沉積形成金屬層541。
進一步地，如圖8b所示，形成穿過金屬層541和封裝基板240的多個通孔641。
進一步地，如圖8c所示，通過焊膏印刷在通孔641中形成導電通道543。
進一步地，如圖8d所示，首先圖案化金屬層541，使得金屬層541包括多個彼此隔離的區域；然後將晶粒140通過黏接層241貼裝於金屬層541的至少一個區域上。其中，晶粒140包括相對的主動面和背面，晶粒140的主動 面朝上，主動面上設有若干焊墊141。晶粒140的背面也設有焊墊，晶粒140的背面上的焊墊電連接對應的導電通道543。
進一步地，如圖8e所示，在封裝基板240的第二表面形成金屬層542和可焊接層544；然後圖案化金屬層542和可焊接層544的疊層形成重佈線結構。
進一步地，如圖8f所示，形成第一包封體341，並在第一包封體341的上表面通過沉積形成金屬層541。其中，形成第一包封體341的方法為塑封製程或半固化片製程等。
進一步地，如圖8g所示，在第一包封體341和金屬層541上形成多個第一開口642和多個第二開口643，其中，第一開口642使得晶粒140主動面上的焊墊141裸露，第二開口643使得對應的導電通道543裸露。
進一步地，如圖8h所示，首先通過沉積在金屬層541、第一開口642以及第二開口中643形成金屬層542；然後通過電鍍在金屬層542上形成金屬層543。金屬層542與第一包封體341共形。
進一步地，如圖8i所述，圖案化金屬層541、金屬層542以及金屬層543。
進一步地，如圖8j所示，形成第二包封體342。
根據本發明的封裝結構，使用互連結構和重佈線結構代替引線接合，不需要導電凸塊，具有小的封裝面積和封裝高度；避免了焊墊出坑、尾端線不一致、引線彎曲疲 勞、振動疲勞、斷裂和脫鍵等問題，提高了封裝結構的穩定性。本發明的封裝方法用於該封裝結構，通過圖案化的金屬層代替通過逐根引線製程，提高了效率。
以上該僅為本發明的優選實施例，並不用於限制本發明，對於所屬技術領域中具有通常知識者而言，本發明可以有各種改動和變化。凡在本發明的精神和原理之內所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
10‧‧‧封裝結構
110‧‧‧晶粒
111‧‧‧焊墊
210‧‧‧封裝基板
211‧‧‧黏接層
311‧‧‧第一包封體
312‧‧‧第二包封體
411‧‧‧金屬層
412‧‧‧金屬層
511‧‧‧金屬層
512‧‧‧金屬層
513‧‧‧金屬層
514‧‧‧可焊接層

Claims (26)

  1. 一種封裝結構，包括：基板，該基板具有相對的第一表面和第二表面；晶粒，該晶粒具有相對的主動面和背面，該晶粒設置於該基板的第一表面，該晶粒的背面鄰近該基板的第一表面並且該晶粒的主動面設置有焊墊；第一包封體，覆蓋該晶粒；互連結構，該互連結構穿過該第一包封體與該焊墊電連接；第二包封體，覆蓋該互連結構；以及重佈線結構，該重佈線結構與該互連結構電連接，並且提供外部電連接，該重佈線結構包括圖案化的第二金屬層和位於該第二金屬層上並且覆蓋該第二金屬層的可焊接層。
  2. 根據請求項第1項所述的封裝結構，其中，該互連結構包括第一金屬層，該第一金屬層包括彼此隔開的多個互連區，每個互連區包括在該第一包封體的表面延伸的第一部分，以及在該第一包封體中延伸至相應的焊墊的第二部分。
  3. 根據請求項第2項所述的封裝結構，其中，該第二金屬層包括彼此隔開的多個重佈線區，每個重佈線區包括在該第二包封體的表面延伸的第一部分，以及穿過該第二包封體延伸至相應的互連區的第二部分。
  4. 根據請求項第2項所述的封裝結構，其中，該第 二金屬層位於該基板的第二表面上，並且包括彼此隔開的多個重佈線區。
  5. 根據請求項第4項所述的封裝結構，其中，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
  6. 根據請求項第4項所述的封裝結構，還包括：第三金屬層，該第三金屬層位於該基板的第一表面，該第三金屬層包括彼此隔開的多個區域；以及多個導電通道，該多個導電通道在該多個區域中穿過該第三金屬層和該基板延伸至相應的重佈線區，其中，該晶粒黏接在該第三金屬層的至少一個區域上。
  7. 根據請求項第6項所述的封裝結構，其中，該晶粒經由該多個導電通道的至少一個導電通道連接至相應的重佈線區。
  8. 根據請求項第6項所述的封裝結構，其中，該多個互連區中的至少一個互連區還包括穿過該第一包封體延伸至相應的導電通道的第三部分。
  9. 根據請求項第3項所述的封裝結構，其中，該封裝結構還包括設置於該基板的第二表面上的背面金屬層，以及從封裝結構的第一表面延伸至第二表面的貫穿通道。
  10. 根據請求項第9項所述的封裝結構，其中，該貫穿通道包括與該互連結構同時形成的第一通道以及與該重佈線結構同時形成的第二通道。
  11. 根據請求項第10項所述的封裝結構，其中，該第一通道包括在該第一包封體的表面延伸的第一部分，以及在該第一包封體中延伸至背面金屬層的第二部分。
  12. 根據請求項第11項所述的封裝結構，其中，該第二通道包括在該第二包封體的表面延伸的第一部分，以及穿過該第二包封體延伸至第一通道的第二部分。
  13. 根據請求項第1項所述的封裝結構，其中，該晶粒的背面通過導電的黏接層設置於該基板的第一表面。
  14. 根據請求項第3項所述的封裝結構，其中，該互連結構還包括位於該第一金屬層下方的第一種晶層。
  15. 根據請求項第14項所述的封裝結構，其中，該重佈線結構還包括位於該第二金屬層下方的第二種晶層。
  16. 根據請求項第15項所述的封裝結構，其中，在該重佈線區的第一部分還包括位於該第二種晶層和該第二包封體之間的第四金屬層。
  17. 一種封裝方法，包括：提供基板；將晶粒設置於該基板的第一表面，其中，該晶粒具有相對的主動面和背面，該晶粒的背面鄰近該基板的第一表面並且該晶粒的主動面設置有焊墊；形成第一包封體以覆蓋該晶粒；形成互連結構，該互連結構穿過該第一包封體與該焊墊電連接；形成第二包封體以覆蓋該互連結構；以及 形成重佈線結構，該重佈線結構與該互連結構電連接，該重佈線結構包括圖案化的第二金屬層和位於該第二金屬層上並且覆蓋該第二金屬層的可焊接層。
  18. 根據請求項第17項所述的封裝方法，其中，形成互連結構包括：在該第一包封體中形成到達相應焊墊的多個第一開口；形成第一金屬層；以及圖案化第一金屬層以形成多個互連區，其中，每個互連區的第一部分在該第一包封體的表面延伸，每個互連區的第二部分填充第一開口。
  19. 根據請求項第18項所述的封裝方法，其中，在形成多個第一開口和形成第一金屬層的步驟之間，還包括：採用沉積製程形成共形的第一種晶層。
  20. 根據請求項第18項所述的封裝方法，其中，形成重佈線結構包括：在該第二包封體中形成到達該第一金屬層的多個第二開口；形成該第二金屬層；以及圖案化該第二金屬層以形成多個重佈線區，其中，每個重佈線區的第一部分在該第二包封體的表面延伸，每個重佈線區的第二部分填充第二開口。
  21. 根據請求項第20項所述的封裝方法，其中，在形成多個第二開口和形成該第二金屬層的步驟之間，還包 括：採用沉積製程形成共形的第二種晶層。
  22. 根據請求項第18項所述的封裝方法，其中，形成重佈線結構包括：在該基板的第二表面形成該第二金屬層；形成穿過該第一包封體和該基板到達該第一金屬層的多個第二開口；以及圖案化該第二金屬層以形成多個重佈線區，其中，在形成第一金屬層時，該第一金屬層填充該多個第二開口，從而在圖案化第一金屬層之後，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
  23. 根據請求項第18項所述的封裝方法，其中，在將晶粒設置於該基板的第一表面的方法包括：在該基板的第一表面形成第三金屬層；形成穿過該第三金屬層和該基板的多個第三開口；在該多個第三開口中形成多個導電通道；圖案化第三金屬層以形成彼此隔開的多個區域；以及將該晶粒黏接於在該第三金屬層的至少一個區域上。
  24. 根據請求項第23項所述的封裝方法，其中，形成重佈線結構包括：在該基板的第二表面形成該第二金屬層；形成穿過該第一包封體到達預定的導電通道的多個第二開口；以及圖案化該第二金屬層以形成多個重佈線區， 其中，在形成第一金屬層時，該第一金屬層填充該多個第二開口，從而在圖案化第一金屬層之後，該多個互連區中的至少一個互連區還包括穿過該第一包封體和該基板延伸至相應的重佈線區的第三部分。
  25. 根據請求項第20項所述的封裝方法，還包括形成貫穿通道，其中該貫穿通道的第一通道與該互連結構同時形成，該貫穿通道的第二通道與該重佈線結構同時形成。
  26. 根據請求項第17項所述的封裝方法，還包括形成導電的黏接層，該晶粒的背面通過該黏接層設置於該基板的第一表面。
TW105101565A 2015-06-16 2016-01-19 封裝結構及封裝方法 TWI593055B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510332646.4A CN105097726B (zh) 2015-06-16 2015-06-16 封装结构及封装方法

Publications (2)

Publication Number Publication Date
TW201701404A TW201701404A (zh) 2017-01-01
TWI593055B true TWI593055B (zh) 2017-07-21

Family

ID=54577838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105101565A TWI593055B (zh) 2015-06-16 2016-01-19 封裝結構及封裝方法

Country Status (3)

Country Link
US (2) US10319608B2 (zh)
CN (2) CN105097726B (zh)
TW (1) TWI593055B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011128065A2 (en) 2010-04-12 2011-10-20 Golden Crab, S.L. Automatic release control system for controlling the connection between two elements
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN106571351B (zh) * 2016-11-11 2020-04-24 上海伊诺尔信息电子有限公司 芯片级智能卡制造方法及智能卡
US10366953B2 (en) * 2016-12-05 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer structures for integrated circuit package
IT201700055921A1 (it) * 2017-05-23 2018-11-23 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti
US10347574B2 (en) * 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
TWI643307B (zh) * 2018-01-30 2018-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
CN109524377B (zh) * 2018-11-19 2020-05-08 武汉新芯集成电路制造有限公司 一种芯片的重布线结构
EP3723117A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN112530885A (zh) * 2019-09-18 2021-03-19 江苏长电科技股份有限公司 芯片封装结构及封装方法
EP3836208A1 (en) * 2019-11-19 2021-06-16 Mitsubishi Electric R & D Centre Europe B.V. Method and system for interconnecting a power device embedded in a substrate using conducting paste into cavities
US20220189880A1 (en) * 2020-12-16 2022-06-16 Srinivas V. Pietambaram Microelectronic structures including glass cores
US11887959B2 (en) * 2020-12-17 2024-01-30 Stmicroelectronics S.R.L. Chip-on-lead semiconductor device, and corresponding method of manufacturing chip-on-lead semiconductor devices
CN113257688A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法和芯片封装结构
CN113257689A (zh) * 2021-05-12 2021-08-13 华宇华源电子科技（深圳）有限公司 一种芯片封装方法及结构
US20230275502A1 (en) * 2022-02-25 2023-08-31 Stmicroelectronics Asia Pacific Pte Ltd Vertical metal sensing method for dc-dc converter
CN115116991B (zh) * 2022-08-29 2022-11-04 威海艾迪科电子科技股份有限公司 一种传感器及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
KR20050001159A (ko) 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
JP2005353911A (ja) 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
US7960997B2 (en) 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
CN101241904A (zh) 2008-02-20 2008-08-13 日月光半导体制造股份有限公司 四方扁平无接脚型的多芯片封装结构
JP2009302212A (ja) 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
CN101615609A (zh) 2008-06-27 2009-12-30 陈石矶 芯片封装的堆叠结构
KR20100020718A (ko) * 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
TW201023308A (en) * 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
TWI581384B (zh) 2009-12-07 2017-05-01 英特希爾美國公司 堆疊式電子電感封裝組件及其製造技術
US8338934B2 (en) * 2010-03-18 2012-12-25 Marvell World Trade Ltd. Embedded die with protective interposer
JP2011258623A (ja) 2010-06-07 2011-12-22 Toshiba Corp パワー半導体システム
WO2012107972A1 (ja) 2011-02-10 2012-08-16 パナソニック株式会社 半導体装置
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
US9059107B2 (en) * 2012-09-12 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged devices
TWI473544B (zh) * 2012-12-17 2015-02-11 Unimicron Technology Corp 內置式晶片封裝結構
US9171782B2 (en) * 2013-08-06 2015-10-27 Qualcomm Incorporated Stacked redistribution layers on die
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9355963B2 (en) * 2014-09-26 2016-05-31 Qualcomm Incorporated Semiconductor package interconnections and method of making the same

Also Published As

Publication number Publication date
TW201701404A (zh) 2017-01-01
US20160372432A1 (en) 2016-12-22
CN105097726B (zh) 2019-03-12
US20190198351A1 (en) 2019-06-27
CN109904127A (zh) 2019-06-18
CN109904127B (zh) 2023-09-26
CN105097726A (zh) 2015-11-25
US10319608B2 (en) 2019-06-11
US10734249B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
TWI593055B (zh) 封裝結構及封裝方法
US11424220B2 (en) Semiconductor structure and manufacturing method thereof
TWI633632B (zh) Wafer stacked package structure and stacked package method
US7242081B1 (en) Stacked package structure
TWI651828B (zh) 晶片封裝結構及其製造方法
TWI425581B (zh) 用於凹陷的半導體基底的技術和配置
US9502335B2 (en) Package structure and method for fabricating the same
TWI575624B (zh) 半導體封裝及其製作方法
KR20190003403A (ko) 반도체 패키지 및 방법
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
US10242972B2 (en) Package structure and fabrication method thereof
US8952528B2 (en) Semiconductor package and fabrication method thereof
US9613910B2 (en) Anti-fuse on and/or in package
TWI599008B (zh) 半導體封裝
CN113056097A (zh) 半导体器件及其形成方法
CN113471176A (zh) 封装结构及其形成方法
TW201834174A (zh) 包括互連結構之半導體系統及裝置封裝
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
TWI605556B (zh) 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝
TWI765601B (zh) 半導體裝置及製造方法
TWI567843B (zh) 封裝基板及其製法
CN114284240A (zh) 半导体封装结构