TWI473544B - 內置式晶片封裝結構 - Google Patents

內置式晶片封裝結構 Download PDF

Info

Publication number
TWI473544B
TWI473544B TW101147921A TW101147921A TWI473544B TW I473544 B TWI473544 B TW I473544B TW 101147921 A TW101147921 A TW 101147921A TW 101147921 A TW101147921 A TW 101147921A TW I473544 B TWI473544 B TW I473544B
Authority
TW
Taiwan
Prior art keywords
circuit layer
wafer
layer
package structure
chip package
Prior art date
Application number
TW101147921A
Other languages
English (en)
Other versions
TW201427503A (zh
Inventor
Tsung Yuan Chen
Wei Ming Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW101147921A priority Critical patent/TWI473544B/zh
Publication of TW201427503A publication Critical patent/TW201427503A/zh
Application granted granted Critical
Publication of TWI473544B publication Critical patent/TWI473544B/zh

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

內置式晶片封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種內置式晶片封裝結構。
一般而言，線路基板主要是由多層經過圖案化的線路層(patterned circuit layer)以及介電層(dielectric layer)交替疊合所構成。其中，圖案化線路層是由銅箔層(copper foil)經過微影與蝕刻製程定義形成，而介電層配置於圖案化線路層之間，用以隔離圖案化線路層。此外，相疊之圖案化線路層之間是透過貫穿介電層的鍍通孔(Plating Through Hole,PTH)或導電孔道(conductive via)而彼此電性連接。最後，在線路基板的表面配置晶片，並藉由內部線路之電路設計而達到訊號傳遞之目的。然而，隨著市場的需求，晶片封裝結構朝向輕薄短小且攜帶方便的方向設計，晶片所能配置在線路基板的空間受到限制。
此外，由於目前晶片的組裝方式通常是透過銲接以設置於電路板上。若遇到電磁干擾(Electro-Magnetic Interference，EMI)的話，通常會加上法拉第籠(Faraday cage)，以屏蔽電磁干擾。法拉第籠的原理是藉由一個導電的遮斷物(例如金屬蓋)將電的干擾沒有傷害性地反射或傳送到接地。然而，包圍在晶片外圍的法拉第籠也同時增加了配置晶片封裝結構所需的空間及重量，不利於晶片 封裝結構的薄型化及輕量化。
本發明提供一種內置式晶片封裝結構，其可降低晶片封裝結構的整體高度並具有電磁屏蔽功能。
本發明提出一種內置式晶片封裝結構，包括一核心層、一晶片、一第一線路層及一第二線路層。核心層包括相對之一第一表面及一第二表面、貫通於第一表面及第二表面之一晶片容置槽。晶片設置於晶片容置槽，晶片包括一主動表面及一凸出部，部份之主動表面位於凸出部。第一線路層設置於第一表面且電性連接於核心層及晶片。第一線路層包括一通孔，凸出部位於通孔內，位於凸出部上的主動表面外露以接收一外部訊號。第二線路層設置於第二表面且電性連接於核心層。
在本發明之一實施例中，上述之核心層、第一線路層及第二線路層分別包括多個導電柱，核心層之這些導電柱環設於晶片容置槽，第一線路層之這些導電柱環設於通孔，核心層、第一線路層及第二線路層之這些導電柱的位置相互對應，以提供晶片電磁屏蔽。
在本發明之一實施例中，上述之核心層、第一線路層及第二線路層之這些導電柱分別貫穿核心層、第一線路層及第二線路層且彼此相互連接。
在本發明之一實施例中，上述之核心層、第一線路層及第二線路層分別包括一環狀導電元件，核心層之環狀導 電元件包圍晶片容置槽，第一線路層之環狀導電元件包圍通孔，核心層、第一線路層及第二線路層之這些環狀導電元件的位置相互對應，以提供晶片電磁屏蔽。
在本發明之一實施例中，上述之核心層、第一線路層及第二線路層之這些環狀導電元件分別貫穿核心層、第一線路層及第二線路層且彼此相互連接。
在本發明之一實施例中，上述之晶片更包括相對於主動表面之一背面，第二線路層包括貫穿第二線路層之多個散熱柱，這些散熱柱之位置對應於晶片之位置以連接至晶片之背面。
在本發明之一實施例中，上述之晶片為3D感測晶片。
在本發明之一實施例中，上述之主動表面包括相互平行之一第一平面及一第二平面，第一平面位於凸出部上，且第二平面位於凸出部之周圍。
在本發明之一實施例中，上述之晶片更包括多個電極，這些電極配置於主動表面之第二平面，且第一線路層電性連接於這些電極。
在本發明之一實施例中，上述之通孔於第一表面之投影的尺寸實質上符合凸出部於第一表面之投影的尺寸。
基於上述，本發明之內置式晶片封裝結構藉由在核心層上設置晶片容置槽並在第一線路層上設置通孔，以供晶片內置於核心層與第一線路層內，而降低了整體厚度。並且，本發明之內置式晶片封裝結構可透過將晶片之凸出部上的主動表面外露於第一線路層之通孔，以接收外部訊 號。此外，相較於習知包圍在晶片外圍的電磁屏蔽罩(例如法拉第籠)，本發明之內置式晶片封裝結構藉由在核心層、第一線路層及第二線路層設置環繞於晶片的導電柱或是環形導電元件以提供晶片之電磁屏蔽的功能，可降低內置式晶片封裝結構的體積。另外，本發明之內置式晶片封裝結構在第二線路層設置連接至晶片之背面之散熱柱，使晶片之產熱可經散熱柱離開，以增加晶片之散熱效率。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明之一實施例之一種內置式晶片封裝結構的剖面示意圖。請參閱圖1A，本實施例之內置式晶片封裝結構100包括一核心層110、一晶片120、一第一線路層130及一第二線路層140。
核心層110包括相對之一第一表面112、一第二表面114及貫通於第一表面112及第二表面114之一晶片容置槽116。晶片120設置於晶片容置槽116。在本實施例中，晶片120包括一主動表面122、一凸出部124、相對於主動表面122之一背面126及多個電極128。主動表面122包括相互平行之一第一平面122a及一第二平面122b，部分之主動表面122(也就是第一平面122a)位於凸出部124上，且第二平面122b位於凸出部124之周圍。這些電極128配置於主動表面122之第二平面122b。
第一線路層130設置於核心層110之第一表面112且電性連接於核心層110及晶片120之這些電極128。第一線路層130包括一通孔132。在本實施例中，通孔132於第一表面112之投影的尺寸實質上符合凸出部124於第一表面112之投影的尺寸。凸出部124位於通孔132內，位於凸出部124上的主動表面122(也就是第一平面122a)外露於通恐132以接收一外部訊號。第二線路層140設置於核心層110之第二表面114且電性連接於核心層110。
在本實施例中，晶片120為3D感測晶片，可用以感測電壓或是光線，但晶片120之種類不以此為限制。此外，為避免晶片120被電磁干擾而影響效能。圖1B是圖1A之內置式晶片封裝結構的俯視示意圖。在圖1B中，為了能清楚表示導電柱118相對於晶片120的位置，省略第一線路層130上的其他接墊。請同時參閱圖1A及圖1B，在本實施例中，核心層110、第一線路層130及第二線路層140分別包括多個導電柱118、134、142。核心層110之這些導電柱118環設於晶片容置槽116，第一線路層130之這些導電柱134環設於通孔132，核心層110、第一線路層130及第二線路層140之這些導電柱118、134、142的位置相互對應(環置於晶片120)，以提供晶片120電磁屏蔽的功能。
如圖1A所示，核心層110、第一線路層130及第二線路層140之這些導電柱118、134、142分別貫穿核心層110、第一線路層130及第二線路層140且彼此相互連接。 在本實施例中，導電柱118、134、142的材質可為金屬，但不以此為限制。
相較於習知的法拉第籠佔用較大的空間及具有較大的重量，本實施例之內置式晶片封裝結構100透過核心層110、第一線路層130及第二線路層140的這些導電柱118、134、142將晶片120環繞而降低晶片120受到電磁干擾的程度，由於導電柱118、134、142直接埋置於核心層110、第一線路層130及第二線路層140內，因此，不會增加內置式晶片封裝結構100的厚度，而有助於內置式晶片封裝結構100的薄型化。
此外，隨著晶片120之內部線路的積集度(integration)不斷地攀升，晶片120在運作時所產生的熱能也不斷增加。為了使晶片201能夠維持正常運作，必須對晶片120進行散熱，以避免溫度過高造成效能下降或損壞。請回到圖1A，在本實施例中，第二線路層140包括貫穿第二線路層140之多個散熱柱144，這些散熱柱144在第二線路層140中之位置對應於晶片120之位置以連接至晶片120之背面126。在本實施例中，散熱柱144的材質可為金屬，藉由直接與晶片120的背面126接觸而將晶片120的產熱以傳導的方式帶離晶片120，當然，散熱柱144的材質不以此為限制。
此處提供內置式晶片封裝結構100的其中一種製造方式。圖2A至圖2M是圖1A之內置式晶片封裝結構的製造過程的示意圖。首先，提供一核心層110(如圖2A所示)， 核心層110包括一第一表面112及一第二表面114。接著，在核心層110上製作多個貫孔(如圖2B所示)。再來，沉積導電材料至這些貫孔內以於核心層110中形成多個導電柱118(如圖2C所示)，在本實施例中，導電柱118之材料可為金屬，但不以此為限制。接著，蝕刻核心層110之第一表面112與第二表面114的金屬層以形成圖案化金屬層(如圖2D所示)。然後，移除部分之核心層110，以形成貫通於第一表面112及第二表面114之一晶片容置槽116(如圖2E與2F所示)。
接著，將晶片120設置於晶片容置槽116內(如圖2G所示)，其中晶片120包括一主動表面122、凸出於核心層110的一凸出部124、一背面126及多個電極128。主動表面122包括相互平行之一第一平面122a及一第二平面122b，部份之主動表面122(也就是第一平面122a)位於凸出部124，且第二平面122b位於凸出部124之周圍。這些電極128配置於主動表面122之第二平面122b。在圖2G中，將核心層110的第二表面114以及晶片120之背面126放置於一黏著層150上，並在主動表面122位於凸出部124上的第一平面122a上預貼或塗佈一保護層160，以保護晶片120之後經過溼製程時的酸鹼侵蝕。在本實施例中，保護層160可為離形膜(release film)，但保護層160之種類不以此為限制。
再來，將一第一線路層130設置於核心層110的第一表面112上(如圖2H與圖2I所示)，第一線路層130包 括未貫穿第一線路層130之一孔洞136，孔洞136內設有一樣板樹脂138(template resin)，凸出部124伸入此孔洞136且保護層160接觸樣板樹脂138。接著，移除核心層110之第二表面114的黏著層150並將第二線路層140設置於核心層110之第二表面114(如圖2J所示)。由於核心層110若僅在第一表面112配置第一線路層130，而第二表面114未配置有線路層，可能會發生翹曲的情形，使得晶片120上的電極128可能會與第一線路層130脫離，而使晶片120無法正常運作，在本實施例中，在核心層110的第二表面114亦配置第二線路層140以降低發生翹曲的機率。
再來，在第一線路層130與第二線路層140中製作多個導電柱134、142，且於第二線路層140中製作多個散熱柱144(如圖2K所示)。第一線路層130及第二線路層140之導電柱134、142的位置對應於核心層110之導電柱118的位置，這些導電柱118、134、142以環繞於晶片120的方式設置。這些散熱柱144在第二線路層140中之位置對應於晶片120之位置以連接至晶片120之背面126。
最後，移除對應晶片120之第一平面122a的第一線路層110以及保護層160，以使晶片120之第一平面122a外露於第一線路層130之一通孔132(如圖2L與圖2M所示)。在本實施例中，先將第一線路層130對應晶片120之第一平面122a的區域以雷射的方式加工去除，再將保護層160自第一平面122a上吸起以形成最後結構。在本實施 例中，藉由保護層160的設置，在移除晶片120之主動表面122上方的局部第一線路層130時可確保不會損傷到晶片120的主動表面122。
相較於習知的晶片封裝結構將晶片焊接於線路基板上，本實施例之內置式晶片封裝結構100將晶片120埋設於核心層110與第一線路層130之內部，除了可降低厚度之外，亦可增加第一線路層130之表面佈局面積。
圖3A是依照本發明之另一實施例之一種內置式晶片封裝結構的剖面示意圖。圖3B是圖3A之內置式晶片封裝結構的俯視示意圖。請參閱圖3A及圖3B，圖3B之內置式晶片封裝結構200與圖1B之內置式晶片封裝結構100的主要差異在於，圖3B之內置式晶片封裝結構200的核心層210、第一線路層230及第二線路層240分別包括一環狀導電元件218、234、242，核心層210之環狀導電元件218包圍晶片容置槽216，第一線路層230之環狀導電元件234包圍通孔232，核心層210、第一線路層230及第二線路層240之這些環狀導電元件218、234、242的位置相互對應，以包圍晶片220，而提供晶片220電磁屏蔽的功能。在本實施例中，核心層210、第一線路層230及第二線路層240之這些環狀導電元件218、234、242分別貫穿核心層210、第一線路層230及第二線路層240且彼此相互連接。
也就是說，在圖1B中，內置式晶片封裝結構100是透過配置於晶片120周圍的導電柱118、134、142來對晶 片120提供電磁屏蔽的效果。而在本實施例中，內置式晶片封裝結構200是透過環繞晶片220的環狀導電元件218、234、242來達到電磁屏蔽的效果。當然，用以提供晶片220之電磁屏蔽的形式並不以上述為限制。
綜上所述，本發明之內置式晶片封裝結構藉由在核心層上設置晶片容置槽並在第一線路層上設置通孔，以供晶片可內置於核心層與第一線路層內，而降低了整體厚度。並且，本發明之內置式晶片封裝結構可透過將晶片之凸出部上的主動表面外露於第一線路層之通孔，以接收外部訊號。此外，相較於習知包圍在晶片外圍的電磁屏蔽罩(法拉第籠)，本發明之內置式晶片封裝結構藉由在核心層、第一線路層及第二線路層設置環繞於晶片的導電柱或是環形導電元件以提供晶片電磁屏蔽的功能，可降低內置式晶片封裝結構的體積。另外，本發明之內置式晶片封裝結構在第二線路層設置連接至晶片之背面之散熱柱，使晶片之產熱可經散熱柱離開，以增加晶片之散熱效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧內置式晶片封裝結構
110、210‧‧‧核心層
112‧‧‧第一表面
114‧‧‧第二表面
116、216‧‧‧晶片容置槽
118‧‧‧導電柱
120、220‧‧‧晶片
122‧‧‧主動表面
122a‧‧‧第一平面
122b‧‧‧第二平面
124‧‧‧凸出部
126‧‧‧背面
128‧‧‧電極
130、230‧‧‧第一線路層
132、232‧‧‧通孔
134‧‧‧導電柱
136‧‧‧孔洞
138‧‧‧樣板樹脂
140、240‧‧‧第二線路層
142‧‧‧導電柱
144‧‧‧散熱柱
150‧‧‧黏著層
160‧‧‧保護層
218、234、242‧‧‧環狀導電元件
圖1A是依照本發明之一實施例之一種內置式晶片封裝結構的剖面示意圖。
圖1B是圖1A之內置式晶片封裝結構的俯視示意圖。
圖2A至圖2M是圖1A之內置式晶片封裝結構的製造過程示意圖。
圖3A是依照本發明之另一實施例之一種內置式晶片封裝結構的剖面示意圖。
圖3B是圖3A之內置式晶片封裝結構的俯視示意圖。
100‧‧‧內置式晶片封裝結構
110‧‧‧核心層
112‧‧‧第一表面
114‧‧‧第二表面
116‧‧‧晶片容置槽
118‧‧‧導電柱
120‧‧‧晶片
122‧‧‧主動表面
122a‧‧‧第一平面
122b‧‧‧第二平面
124‧‧‧凸出部
126‧‧‧背面
128‧‧‧電極
130‧‧‧第一線路層
132‧‧‧通孔
134‧‧‧導電柱
140‧‧‧第二線路層
142‧‧‧導電柱
144‧‧‧散熱柱

Claims (10)

  1. 一種內置式晶片封裝結構，包括：一核心層，包括相對之一第一表面及一第二表面、貫通於該第一表面及該第二表面之一晶片容置槽；一晶片，設置於該晶片容置槽，該晶片包括一主動表面及一凸出部，部份之該主動表面位於該凸出部；一第一線路層，設置於該第一表面且電性連接於該核心層及該晶片，該第一線路層包括一通孔，該凸出部位於該通孔內，位於該凸出部上的該主動表面外露以接收一外部訊號；以及一第二線路層，設置於該第二表面且電性連接於該核心層。
  2. 如申請專利範圍第1項所述之內置式晶片封裝結構，其中該核心層、該第一線路層及該第二線路層分別包括多個導電柱，該核心層之該些導電柱環設於該晶片容置槽，該第一線路層之該些導電柱環設於該通孔，該核心層、該第一線路層及該第二線路層之該些導電柱的位置相互對應，以提供該晶片電磁屏蔽。
  3. 如申請專利範圍第2項所述之內置式晶片封裝結構，其中該核心層、該第一線路層及該第二線路層之該些導電柱分別貫穿該核心層、該第一線路層及該第二線路層且彼此相互連接。
  4. 如申請專利範圍第1項所述之內置式晶片封裝結構，其中該核心層、該第一線路層及該第二線路層分別包 括一環狀導電元件，該核心層之該環狀導電元件包圍該晶片容置槽，該第一線路層之該環狀導電元件包圍該通孔，該核心層、該第一線路層及該第二線路層之該些環狀導電元件的位置相互對應，以提供該晶片電磁屏蔽。
  5. 如申請專利範圍第4項所述之內置式晶片封裝結構，其中該核心層、該第一線路層及該第二線路層之該些環狀導電元件分別貫穿該核心層、該第一線路層及該第二線路層且彼此相互連接。
  6. 如申請專利範圍第1項所述之內置式晶片封裝結構，其中該晶片更包括相對於該主動表面之一背面，該第二線路層包括貫穿該第二線路層之多個散熱柱，該些散熱柱之位置對應於該晶片之位置以連接至該晶片之該背面。
  7. 如申請專利範圍第1、2或4項所述之內置式晶片封裝結構，其中該晶片為3D感測晶片。
  8. 如申請專利範圍第1項所述之內置式晶片封裝結構，其中該主動表面包括相互平行之一第一平面及一第二平面，該第一平面位於該凸出部上，且該第二平面位於該凸出部之周圍。
  9. 如申請專利範圍第8項所述之內置式晶片封裝結構，其中該晶片更包括多個電極，該些電極配置於該主動表面之該第二平面，且該第一線路層電性連接於該些電極。
  10. 如申請專利範圍第1、2或4項所述之內置式晶片封裝結構，其中該通孔於該第一表面之投影的尺寸實質上符合該凸出部於該第一表面之投影的尺寸。
TW101147921A 2012-12-17 2012-12-17 內置式晶片封裝結構 TWI473544B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101147921A TWI473544B (zh) 2012-12-17 2012-12-17 內置式晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101147921A TWI473544B (zh) 2012-12-17 2012-12-17 內置式晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201427503A TW201427503A (zh) 2014-07-01
TWI473544B true TWI473544B (zh) 2015-02-11

Family

ID=51725834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147921A TWI473544B (zh) 2012-12-17 2012-12-17 內置式晶片封裝結構

Country Status (1)

Country Link
TW (1) TWI473544B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904127B (zh) * 2015-06-16 2023-09-26 合肥矽迈微电子科技有限公司 封装结构及封装方法
TWI557844B (zh) * 2015-08-19 2016-11-11 矽品精密工業股份有限公司 封裝結構及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733842A (en) * 2005-12-16 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing the same
TW200944072A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
TW201248744A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200733842A (en) * 2005-12-16 2007-09-01 Ibiden Co Ltd Multilayer printed wiring board and method for producing the same
TW200944072A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
TW201248744A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
TW201427503A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
US9806050B2 (en) Method of fabricating package structure
WO2020228704A1 (zh) 一种埋入式封装结构及其制备方法、终端
TWI468086B (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
TW201312713A (zh) 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US9324580B2 (en) Process for fabricating a circuit substrate
US10483194B2 (en) Interposer substrate and method of fabricating the same
US9324664B2 (en) Embedded chip package structure
CN107622953B (zh) 封装堆迭结构的制法
TWI473544B (zh) 內置式晶片封裝結構
US9793241B2 (en) Printed wiring board
US9247632B2 (en) Cover structure and manufacturing method thereof
US9082723B2 (en) Semiconductor package and fabrication method thereof
US10134693B2 (en) Printed wiring board
US10957614B2 (en) Heat dissipation substrate and fabricating method thereof
TWI581376B (zh) 封裝結構及其製法
US8421173B2 (en) Chip package structure and chip packaging process
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
CN103904048A (zh) 内置式芯片封装结构
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
TWI782808B (zh) 電路板總成及其製造方法
US20180082941A1 (en) Substrate structure and manufacturing method thereof
TWI587456B (zh) 封裝基板與其製作方法
JP2013045796A (ja) 配線基板
TW201230273A (en) Package substrate having a via hole and fabrication method thereof