TWI587456B - 封裝基板與其製作方法 - Google Patents

Description

封裝基板與其製作方法

本發明是關於一種封裝基板與其製作方法。

由於消費性電子產品的發展已成為科技產品的主流，像是個人電腦、筆記型電腦、智慧型手機、數位相機或其他攜帶式電子產品，且其於消費市場之中也已受到熱烈關切。於此，攜帶式電子產品的發展更是近幾年來的開發重點。

對於攜帶式電子產品的可攜帶性及多功能性之需求，攜帶式電子產品內的電子元件也朝向小尺寸、高性能、及降低成本的方向前進。再者，在攜帶式電子產品的薄型化趨勢帶領下，晶圓級封裝的需求也將持續上升。對此，如何提升封裝結構的性能，例如使其厚度更薄或佈線密度更高，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本發明之一實施方式提供一種封裝基板，其包含第一線路層、第二線路層與封裝膠層，其中封裝膠層具有空腔，以做為電子元件的打件區域。第二線路層的部分線路可透 過導電盲孔電性連接至第一線路層的對應的線路，其中第二線路層的部分線路位於空腔內。當電子元件設置於空腔內，並與第二線路層的部分線路電性連接後，電子元件可透過第一線路層與第二線路層的線路配置而電性連接至位於空腔之外的其他元件。藉由此種線路配置，封裝基板可被設計成更薄或具有更高的佈線密度。另一方面，封裝基板的封裝膠層所具有之空腔可透過移除部分封裝膠層形成，或是，也可透過具有凸出部之模具形成。此外，封裝基板的製作是透過增層法製程完成。

本發明之一實施方式提供一種封裝基板，包含第一線路層、介電層、第二線路層、導電盲孔與封裝膠層。介電層覆蓋第一線路層。第二線路層設置於介電層上，其中第一線路層與第二線路層分別位於介電層的相對兩側。導電盲孔設置於介電層中，其中導電盲孔的相對兩端分別連接第一線路層與第二線路層。封裝膠層設置於介電層上，並覆蓋部分第二線路層，其中封裝膠層具有空腔。空腔暴露部分介電層與另一部分第二線路層。

於部分實施方式中，介電層具有相對的第一表面與第二表面。第一線路層之相對第二線路層的表面與第一表面實質上共平面，而第二線路層位於第二表面上。

於部分實施方式中，第二線路層凸出於第二表面，第二線路層包含線路，且第二線路層中的至少兩個互相毗鄰的線路之間具有空隙。

於部分實施方式中，至少部分第一線路層於介電層的垂直投影位於空腔於介電層的垂直投影的範圍之外。

於部分實施方式中，封裝基板更包含至少一防焊漆。防焊漆設置於第二線路層的表面，並至少由空腔暴露。

本發明之一實施方式提供一種封裝基板的製作方法，包含以下步驟。形成膠體層於基板上，並形成第一導電層於膠體層上。圖案化第一導電層，以形成第一線路層。形成介電層於第一線路層上，並形成第二導電層於介電層上。透過第二導電層形成導電盲孔與第二線路層，其中導電盲孔的相對兩端分別電性連接至第一線路層與第二線路層。形成封裝膠層於介電層上，並覆蓋第二線路層。形成空腔於封裝膠層之中，以暴露部分介電層與部分第二線路層。

於部分實施方式中，封裝基板的製作方法更包含以下步驟。形成輔助層於部分介電層與部分第二線路層上。形成金屬層於輔助層上。形成封裝膠層於介電層上，並覆蓋第二線路層、金屬層與輔助層。移除部分封裝膠層，以暴露部分金屬層，其中於移除部分封裝膠層之步驟後，封裝膠層具有第一部分與第二部分，封裝膠層之第一部分位於金屬層上方，封裝膠層之第二部分圍繞第一部分。透過封裝膠層暴露部分金屬層處，移除金屬層、輔助層與封裝膠層之第一部分，以形成空腔。

於部分實施方式中，封裝基板的製作方法更包含以下步驟。設置模具於介電層上，其中模具具有凸出部，且凸出部覆蓋部分介電層與部分第二線路層。填充封裝膠體於模具與介電層之間，以形成封裝膠層。移除模具，以於部分介電層與部分第二線路層上方形成空腔。

於部分實施方式中，封裝基板的製作方法更包含 以下步驟。形成輔助層於部分介電層與部分第二線路層上。設置模具於介電層與輔助層之上，其中凸出部連接輔助層，且移除模具之步驟包含移除輔助層。

於部分實施方式中，介電層與第二導電層為透過層壓堆疊而形成。

於部分實施方式中，封裝基板的製作方法更包含於形成封裝膠層於介電層上之步驟後，移除膠體層與基板。

於部分實施方式中，封裝基板的製作方法更包含設置防焊漆於第二線路層的表面，其中設置防焊漆之步驟早於形成封裝膠體之步驟。

100‧‧‧封裝基板

102‧‧‧基板

104‧‧‧膠體層

106‧‧‧第一導電層

108‧‧‧第二導電層

110‧‧‧第一線路層

112‧‧‧介電層

114‧‧‧第二線路層

115a、115b‧‧‧線路

116‧‧‧導電盲孔

118‧‧‧封裝膠層

120‧‧‧空腔

122‧‧‧第一部分

124‧‧‧第二部分

130‧‧‧輔助層

132‧‧‧金屬層

140‧‧‧模具

142‧‧‧凸出部

150‧‧‧電子元件

152‧‧‧焊球

L‧‧‧雷射

S1‧‧‧第一表面

S2‧‧‧第二表面

第1圖繪示本發明的封裝基板之一實施方式的側剖面示意圖。

第2A圖繪示將電子元件打件至第1圖的封裝基板的側剖面示意圖。

第2B圖繪示將封裝膠體填充至第2A圖的封裝膠層的空腔內的側剖面示意圖。

第3A圖至第3H圖繪示製作封裝基板之一實施方式於製作流程的不同階段的側剖面示意圖。

第4A圖至第4D圖繪示製作封裝基板之另一實施方式於製作流程的不同階段的側剖面示意圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

有鑑於攜帶式電子產品在薄型化趨勢帶領下，晶圓級封裝的需求也將持續上升，本發明之一實施方式提供一種封裝基板，其包含第一線路層、第二線路層與封裝膠層，其中封裝膠層具有空腔，以做為電子元件的打件區域。第二線路層的部分線路可透過導電盲孔電性連接至第一線路層的對應的線路，其中第二線路層的部分線路位於空腔內。當電子元件設置於空腔內，並與第二線路層的部分線路電性連接後，電子元件可透過第一線路層與第二線路層的線路配置而電性連接至位於空腔之外的其他元件。藉由此種線路配置，封裝基板可被設計成更薄或具有更高的佈線密度。另一方面，封裝基板的封裝膠層所具有之空腔可透過移除部分封裝膠層形成，或是，也可透過具有凸出部之模具形成。此外，封裝基板的製作是透過增層法製程完成。

請參照第1圖，其中第1圖繪示本發明的封裝基板100之一實施方式的側剖面示意圖。封裝基板100包含第一線路層110、介電層112、第二線路層114、導電盲孔116與封裝膠層118，其中第一線路層110與第二線路層114分別包含多條 線路。

介電層112覆蓋第一線路層110。第二線路層114設置於介電層112上，其中第一線路層110與第二線路層114分別位於介電層112的相對兩側。導電盲孔116設置於介電層112中，其中導電盲孔116的相對兩端分別連接第一線路層110與第二線路層114，使得第一線路層110的部分線路可透過導電盲孔116電性連接至第二線路層114的對應的線路。封裝膠層118設置於介電層112上，並覆蓋部分第二線路層114，其中封裝膠層118具有空腔120。空腔120暴露部分介電層112與另一部分第二線路層114。

介電層112具有第一表面S1與第二表面S2，其中第二表面S2為介電層112之朝向封裝膠層118與其空腔120的表面。第一表面S1與第二表面S2彼此相對，且其可為互相平行。由於介電層112覆蓋第一線路層110，故第一線路層110可視作設置於介電層112之中，且設置於介電層112之中的第一線路層110之相對第二線路層114的表面為暴露於介電層112之外。換言之，第一線路層110之相對第二線路層114的表面會與第一表面S1實質上共平面。具體而言，第一線路層110具有下表面，此下表面與第二線路層114相對，且與第一表面S1實質上共平面。除此之外，第二線路層114位於介電層112的第二表面S2上，並凸出於介電層112的第二表面S2，使得第二線路層114中的至少兩個互相毗鄰的線路間具有空隙。例如，第二線路層114的線路115a與115b之間具有空隙，且此空隙連接於介電層112的空腔120。另一方面，封裝基板100可更包含 防焊漆(未繪示)。防焊漆設置於第二線路層114的表面，其中一部分防焊漆被封裝膠層118覆蓋，而另一部分防焊漆由空腔120所暴露。防焊漆可提供後續打件時的電性絕緣用途。此外，防焊漆也可設置於第一線路層110的表面，並且與第二線路層114相對，以提供後續焊接錫球之用。

於此配置下，封裝膠層118的空腔120可做為電子元件的打件區域。亦即，當進行電子元件的封裝製程時，可將電子元件設置於封裝膠層118的空腔120內，並電性連接至第二線路層114的部分線路。接著，再填充封裝膠體於封裝膠層118的空腔120內，以完成電子元件的封裝製程，請見以下說明。

請參照第2A圖與第2B圖，其中第2A圖繪示將電子元件150打件至第1圖的封裝基板100的側剖面示意圖，而第2B圖繪示將封裝膠體填充至第2A圖的封裝膠層118的空腔120內的側剖面示意圖。

第2A圖中，可先將焊球152設置於第二線路層114的部分線路上，其中此第二線路層114的部分線路透過導電盲孔116電性連接至第一線路層110的對應的線路。接著，再將電子元件150設置於焊球152上，使得電子元件150可透過焊球152電性連接至第二線路層114的部分線路，並再透過導電盲孔116電性連接至第一線路層110的對應的線路。

此外，於第一線路層110的線路配置中，至少部分第一線路層110於介電層112的垂直投影會位於空腔120於介電層112的垂直投影的範圍之外。具體而言，第一線路層110 之與電子元件150電性連接的線路，可自介電層112於空腔120的下方向外延伸，並與其他電子元件(未繪示)電性連接。

另一方面，於第二線路層114的線路配置中，第二線路層114之與電子元件150電性連接的線路，也可自封裝膠層118的空腔120的下方延伸至空腔120之外，並與其他電子元件(未繪示)電性連接。於其他實施方式中，第二線路層114之與電子元件150電性連接的線路也可做為焊接墊使用。也就是說，透過第一線路層110與第二線路層114的線路配置，所設置的電子元件150可電性連接至位於空腔120之外的其他元件(未繪示)。藉由此種線路配置，封裝基板100可被設計成更薄或具有更高的佈線密度。

第2B圖中，當電子元件150透過焊球152固定於封裝膠層118的空腔120(請見第2A圖)內之後，可透過填充封裝膠體於封裝膠層118的空腔120內，完成電子元件150的封裝製程。

第1圖所繪的封裝基板100可透過多種方式製作而成，例如，請參照第3A圖至第3H圖，其中第3A圖至第3H圖繪示製作封裝基板之一實施方式於製作流程的不同階段的側剖面示意圖。

第3A圖中，先形成膠體層104於基板102上，並形成第一導電層106於膠體層104上，其中膠體層104具有可剝性，亦即膠體層104可自第一導電層106剝離。

第3B圖中，圖案化第一導電層106(請見第3A圖)，以形成第一線路層110，其中圖案化第一導電層106可透 過微影製程完成。同前所述，第一線路層110包含多條線路。

第3C圖中，形成介電層112於第一線路層110上，並形成第二導電層108於介電層112上，其中介電層112與第二導電層108可透過層壓堆疊而形成。介電層112覆蓋第一線路層110，且部分介電層112連接膠體層104。亦即，第一線路層110之相對第二導電層108的表面與介電層112之相對第二導電層108的表面為實質上共平面，並與膠體層104連接。具體而言，第一線路層110與介電層112皆具有下表面，此兩者的下表面皆與第二線路層114相對，且此兩者的下表面為實質上共平面。此外，由於第二導電層108是透過層壓堆疊而形成，故透過重複層壓後之第二導電層108的最終導電層層數可以是兩層或兩層以上。

第3D圖中，透過第二導電層108(請見第3C圖)形成導電盲孔116與第二線路層114，其中導電盲孔116的相對兩端分別電性連接至第一線路層110與第二線路層114。於形成導電盲孔116的製程中，可透過雷射移除部分第二導電層108與部分介電層112，以形成盲孔，其中此盲孔暴露第一線路層110的部分線路。接著，於盲孔中以電鍍或其他方式填充導電物質，使得此盲孔可成為導電盲孔116。於導電盲孔116形成後，再圖案化第二導電層108，以形成第二線路層114，其中圖案化第二導電層108可透過微影製程完成。此外，當第二導電層114完成後，可於第二線路層114的表面設置防焊漆(未繪示)，其中防焊漆與第一線路層110相對，以提供後續打件時的電性絕緣用途。

第3E圖中，形成輔助層130於部分介電層112與部分第二線路層114上，其中輔助層130位於待形成之空腔120(請見第1圖)的位置。輔助層130可以是具有可剝性的離型層，使得輔助層130可自部分介電層112與部分第二線路層114剝離。接著，形成金屬層132於輔助層130上。

第3F圖與第3G圖中，形成封裝膠層118於介電層112上，並覆蓋第二線路層114、金屬層132與輔助層130。接著，於形成封裝膠層118後，可透過膠體層104所具有的可剝性，將膠體層104自第一線路層110與介電層112剝離，以移除膠體層104與基板102。具體而言，由於基板102連接於膠體層104之相對第一線路層110與介電層112的一側，故基板102可與膠體層104一起脫離。此外，於完成封裝膠層118並將基板102與膠體層104脫離之後，可於第一線路層110表面設置防焊漆(未繪示)，其中防焊漆與第二線路層114相對，以提供後續焊接錫球之用。

第3H圖中，移除部分封裝膠層118，以暴露部分金屬層132，其中金屬層132被暴露的部分為位於金屬層132的邊緣。移除部分封裝膠層118可透過雷射L完成。具體而言，透過雷射L，封裝膠層118會被燒蝕出溝槽，其中溝槽位於待形成之空腔120(請見第1圖)的邊界處，並位於金屬層132的邊緣上方。此外，金屬層132可做為輔助層130的遮蔽層，以防止輔助層130被雷射L燒毀。

於移除部分封裝膠層118後，封裝膠層118會具有第一部分122與第二部分124，其中封裝膠層118之第一部分 122位於金屬層132上方，封裝膠層118之第二部分124圍繞第一部分122，且封裝膠層118被燒蝕出的溝槽位於第一部分122與第二部分124之間。

接著，於封裝膠層118透過雷射L形成第一部分122與第二部分124後，可透過輔助層130所具有的可剝性，將輔助層130自介電層112與第二線路層114剝離，以移除金屬層132、輔助層130與封裝膠層118之第一部分122，以形成如第1圖所示的空腔120。具體而言，可透過封裝膠層118暴露部分金屬層132處(即溝槽處)，將金屬層132取出，以使輔助層130自介電層112與第二線路層114剝離，並連同取出連接於金屬層132的封裝膠層118之第一部分122。

於移除金屬層132、輔助層130與封裝膠層118之第一部分122並形成空腔120後，即可形成如第1圖所示的封裝基板100，其中空腔120所暴露之部分介電層112與部分第二線路層114為原本受輔助層130所覆蓋的區域。

綜合前述，本發明之封裝基板的封裝膠層具有空腔，以做為電子元件的打件區域。於電子元件固定於封裝基板上之後，可再藉由填充封裝膠體，以完成電子元件的封裝製程。此外，於封裝基板的第一線路層與第二線路層的線路配置中，第一線路層與第二線路層的線路可根據欲設置的電子元件而設計，使得所設置的電子元件可電性連接至位於空腔之外的其他元件。藉由此種線路配置，封裝基板可被設計成更薄或具有更高的佈線密度。另一方面，封裝基板的封裝膠層所具有之空腔可透過移除部分封裝膠層形成。除此之外，封裝基板的製 作是透過增層製程完成。

同前所述，除了第3A圖至第3H圖所示的製作流程之外，第1圖所繪的封裝基板100也可透過其他方式製作而成，例如，請參照第4A圖至第4C圖，其中第4A圖至第4D圖繪示製作封裝基板之另一實施方式於製作流程的不同階段的側剖面示意圖。此外，本實施方式中，於第4A圖所示的製作階段之前，所進行的製作流程可同於第3A圖至第3D圖，亦即，第4A圖所示的製作階段可視為接續於第3D圖的製作階段。

第4A圖中，形成輔助層130於部分介電層112與部分第二線路層114上，其中輔助層130位於待形成之空腔120(請見第1圖)的位置。輔助層130可以是具有可剝性的離型層，使得輔助層130可自部分介電層112與部分第二線路層114剝離。接著，設置模具140於介電層112與輔助層130之上，其中模具140具有凸出部142，且凸出部142連接輔助層130。於其他實施方式中，模具140也可以直接設置於介電層112上，且其凸出部142覆蓋部分介電層112與部分第二線路層114。

第4B圖與第4C圖中，填充封裝膠體於模具140與介電層112之間，以形成封裝膠層118，其中所形成的封裝膠層118圍繞模具140的凸出部142，並覆蓋另一部分第二線路層114。接著，於形成封裝膠層118後，可透過膠體層104所具有的可剝性，將膠體層104自第一線路層110與介電層112剝離，以移除膠體層104與基板102。此外，於此步驟中，也可於第一線路層110表面設置防焊漆(未繪示)，在此不再贅述。

第4D圖中，可透過輔助層130所具有的可剝性， 沿箭頭方向移除模具140與輔助層130，以於部分介電層112與部分第二線路層114上方形成如第1圖所示的空腔120。

於移除模具140與輔助層130並形成空腔120後，即可形成如第1圖所示的封裝基板100，其中空腔120所暴露之部分介電層112與部分第二線路層114為原本受輔助層130所覆蓋的區域。

具體而言，本實施方式是透過模具的凸出部填充於欲形成空腔之位置，使得於將模具移除後，對應原本凸出部的位置將形成空腔。

綜上所述，本發明之封裝基板的封裝膠層具有空腔，以做為電子元件的打件區域。於封裝基板中，第二線路層的部分線路可透過導電盲孔電性連接至第一線路層的對應的線路，其中第二線路層的部分線路位於空腔內。當電子元件設置於空腔內，並與第二線路層的部分線路電性連接後，電子元件可透過第一線路層與第二線路層的線路配置而電性連接至位於空腔之外的其他元件。另一方面，封裝基板的封裝膠層所具有之空腔可透過移除部分封裝膠層形成，或是，也可透過具有凸出部之模具形成。此外，封裝基板的製作是透過增層製程完成。

雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧封裝基板

110‧‧‧第一線路層

112‧‧‧介電層

114‧‧‧第二線路層

115a、115b‧‧‧線路

116‧‧‧導電盲孔

118‧‧‧封裝膠層

120‧‧‧空腔

S1‧‧‧第一表面

S2‧‧‧第二表面

Claims (13)

1. 一種封裝基板，包含：一第一線路層；一介電層，覆蓋該第一線路層；一第二線路層，設置於該介電層上，其中該第一線路層與該第二線路層分別位於該介電層的相對兩側；至少一導電盲孔，設置於該介電層中，其中該導電盲孔的相對兩端分別連接該第一線路層與該第二線路層；以及一封裝膠層，設置於該介電層上，並覆蓋部分該第二線路層，其中該封裝膠層具有一空腔，該空腔暴露部分該介電層與另一部分該第二線路層。
2. 如申請專利範圍第1項的封裝基板，其中該介電層具有相對的一第一表面與一第二表面，該第一線路層之相對該第二線路層的表面與該第一表面實質上共平面，該第二線路層位於該第二表面上。
3. 如申請專利範圍第2項的封裝基板，其中該第二線路層凸出於該第二表面，該第二線路層包含複數個線路，且該第二線路層中的至少兩個互相毗鄰的該些線路之間具有空隙。
4. 如申請專利範圍第1項的封裝基板，其中至少部分該第一線路層於該介電層的垂直投影位於該空腔於該介電層的垂直投影的範圍之外。
5. 如申請專利範圍第1項的封裝基板，更包含至少一防焊漆，設置於該第二線路層的表面，並至少由該空腔暴露。
6. 一種封裝基板的製作方法，包含：形成一膠體層於一基板上，並形成一第一導電層於該膠體層上；圖案化該第一導電層，以形成一第一線路層；形成一介電層於該第一線路層上，並形成一第二導電層於該介電層上；透過該第二導電層形成至少一導電盲孔與一第二線路層，其中該導電盲孔的相對兩端分別電性連接至該第一線路層與該第二線路層；形成一封裝膠層於該介電層上，並覆蓋該第二線路層；以及形成一空腔於該封裝膠層之中，以暴露部分該介電層與部分該第二線路層。
7. 如申請專利範圍第6項的封裝基板的製作方法，其中至少部分該第一線路層於該介電層的垂直投影位於該空腔於該介電層的垂直投影的範圍之外。
8. 如申請專利範圍第6項的封裝基板的製作方法，更包含： 形成一輔助層於部分該介電層與部分該第二線路層上；形成一金屬層於該輔助層上；形成該封裝膠層於該介電層上，並覆蓋該第二線路層、該金屬層與該輔助層；移除部分該封裝膠層，以暴露部分該金屬層，其中於移除部分該封裝膠層之步驟後，該封裝膠層具有一第一部分與一第二部分，該封裝膠層之該第一部分位於該金屬層上方，該封裝膠層之該第二部分圍繞該第一部分；以及透過該封裝膠層暴露部分該金屬層處，移除該金屬層、該輔助層與該封裝膠層之該第一部分，以形成該空腔。
9. 如申請專利範圍第6項的封裝基板的製作方法，更包含：設置一模具於該介電層上，其中該模具具有一凸出部，且該凸出部覆蓋部分該介電層與部分該第二線路層；填充一封裝膠體於該模具與該介電層之間，以形成該封裝膠層；以及移除該模具，以於部分該介電層與部分該第二線路層上方形成該空腔。
10. 如申請專利範圍第9項的封裝基板的製作方法，更包含：形成一輔助層於部分該介電層與部分該第二線路層上；設置該模具於該介電層與該輔助層之上，其中該凸出部連接該輔助層，且移除該模具之步驟包含移除該輔助層。
11. 如申請專利範圍第6項的封裝基板的製作方法，其中該介電層與該第二導電層為透過層壓堆疊而形成。
12. 如申請專利範圍第6項的封裝基板的製作方法，更包含：於形成該封裝膠層於該介電層上之步驟後，移除該膠體層與該基板。
13. 如申請專利範圍第6項的封裝基板的製作方法，更包含：設置至少一防焊漆於該第二線路層的表面，其中設置該防焊漆之步驟早於形成該封裝膠體之步驟。