TWI559469B - 多晶片封裝結構及其製作方法 - Google Patents

Description

多晶片封裝結構及其製作方法

本發明是有關於一種封裝結構及其製作方法， 且特別是有關於一種多晶片封裝結構及其製作方法。

在半導體裝置中， 以多晶片封裝結構為例， 其係將多個晶片堆疊於線路載板上， 並使各個晶片與線路載板的線路層電性連接。通常而言， 線路層是被防焊層所覆蓋， 僅暴露出待與各個晶片電性連接的部分，藉以防止誤焊的情事產生。舉例來說， 這些晶片的其中一部分可以是並列於線路載板上， 且彼此間隔開來。此外， 這些晶片的另一部分可以是搭接於至少任兩相鄰的晶片上，而與防焊層之間具有一間隙。

在形成封裝膠體於線路載板上，以包覆堆疊於線路載板上的這些晶片時，可能因前述間隙過小以致模流無法通過，使得封裝膠體難以填滿前述間隙。甚至是，在模流無法順利通過前述間隙的情況下，造成堆疊於線路載板上的這些晶片產生偏移，或者是破壞這些晶片與線路載板的線路層之間的電性連接關係。

本發明提供一種多晶片封裝結構， 其封裝膠體能填滿晶片與線路載板之間的間隙。

本發明提供一種多晶片封裝結構的製作方法，其能使封裝膠體填滿晶片與線路載板之間的間隙，且避免堆疊於線路載板上的晶片受到模流的衝擊。

    本發明提出一種多晶片封裝結構，包括線路載板、第一防焊層、至少兩第一晶片、至少一第二晶片以及封裝膠體。線路載板包括基材以及位於基材上的第一線路層。第一防焊層局部覆蓋第一線路層。第一防焊層具有溝渠以及位於溝渠的相對兩側的至少兩晶片設置區。溝渠暴露出基材。各個第一晶片設置於對應的晶片設置區。第二晶片設置於這些第一晶片上，且局部覆蓋溝渠。這些第一晶片與第二晶片分別與第一線路層電性連接。封裝膠體位於基材上。封裝膠體包覆第一防焊層、這些第一晶片以及第二晶片，並填入溝渠。

    在本發明的一實施例中，上述的線路載板更包括位於基材上的第二線路層，且第二線路層與第一線路層分別位於基材的相對兩側。

    在本發明的一實施例中，上述的線路載板更包括第二防焊層，局部覆蓋第二線路層。

  在本發明的一實施例中，上述的多晶片封裝結構更包括多個焊球，設置於被第二防焊層所暴露出的第二線路層上。

在本發明的一實施例中，上述的第二晶片跨接於這些第一晶片，並與基材及這些第一晶片定義出模流通道。

在本發明的一實施例中，上述的模流通道與溝渠相連通。

本發明提出一種多晶片封裝結構的製作方法，包括下步驟。提供線路載板。線路載板包括基材以及位於基材上的第一線路層。形成第一防焊層於基材上，且覆蓋第一線路層。移除部分第一防焊層，以形成暴露出基材的溝渠，並且在第一防焊層上定義出至少兩晶片設置區，其中這些晶片設置區分別位於溝渠的相對兩側。使至少兩第一晶片分別設置於這些晶片設置區。使至少一第二晶片設置於這些第一晶片上，且局部覆蓋溝渠。使這些第一晶片與第二晶片分別與第一線路層電性連接。形成封裝膠體於基材上。封裝膠體包覆第一防焊層、這些第一晶片以及第二晶片，並填入溝渠。

   在本發明的一實施例中，上述的線路載板更包括位於基材上的第二線路層，且第二線路層與第一線路層分別位於基材的相對兩側。多晶片封裝結構的製作方法更包括形成第二防焊層於基材上，且覆蓋第二線路層。移除部分第二防焊層，以暴露出部分第二線路層。

    在本發明的一實施例中，上述的多晶片封裝結構的製作方法更包形成多個焊球於被第二防焊層所暴露出的第二線路層上。

   基於上述，本發明的多晶片封裝結構的製作方法是將覆蓋於線路層上的部分防焊層移除，以形成暴露出基材的溝渠。這些第一晶片分別設置於溝渠的相對兩側，其中第二晶片設置於這些第一晶片上，且橫跨於溝渠上方。如此一來，第二晶片與基材之間的間隙便能因此而擴大。由於第二晶片與基材之間的間隙被擴大，因此在形成封裝膠體於基材上以包覆的第二晶片與這些第一晶片時，模流便能順利地通過前述間隙，並且將前述間隙填滿。同時，堆疊於線路載板上的第二晶片與這些第一晶片便不會受到模流的衝擊而產生偏移，或造成第二晶片及這些第一晶片與線路載板之間的電性連接關係被破壞。據此，本發明的多晶片封裝結構可具有較佳的良率。

   為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A 至圖1F 為本發明一實施例的多晶片封裝結構的製作流程的局部剖面示意圖。為求清楚表示及便於說明，圖1D 至圖1F省略繪示焊線140、150。請先參考圖1A，提供一線路載板110。線路載板110 包括基材111 以及位於基材111的相對兩側的第一線 路層112 以及第二線路層113。基材111 例如是可撓性基材或硬式基材，可撓性基材的材質可包括聚醯亞胺(PI)、聚乙烯對苯二甲酸酯(PET)、聚醚(PES)、碳酸脂(PC)或其他適合的可撓性材料，而硬質基材的材質可包括玻璃、石英、半導體晶圓(如矽晶圓)、半導體合金晶圓(如矽化鍺晶圓)或其他適合的硬質材料。另一方面，第一線路層112第二線路層113的材料可以是鋁、銅、鋅、鎳、錫或前述材料的組合。

接著， 請參考圖1B， 分別形成第一防焊層114 與第二防焊層115 於基材111 的相對兩側， 使第一防焊層114 覆蓋第一線路層112，並使第二防焊層115 覆蓋二線路層113。在本實施例中，第一防焊層114 與第二防焊層115 可以是防焊油墨或感光油墨， 透過噴塗或印刷等方式形成於基材111 的相對兩側。在另一實施 例中， 第一防焊層114 與第二防焊層115 可以是防焊乾膜，例如 透過貼附的方式形成於基材111 的相對兩側。在使第一防焊層114 覆蓋第一線路層112 以及第二防焊層115 覆蓋二線路層113 後， 分別對第一線路層112 與第二防焊層115 進行曝光顯影製程， 以 移除部分的第一防焊層114 與部分的第二防焊層115，如圖1C 所 第6 頁，共9 頁(發明說明書)示。

在移除部分第一防焊層114 與第二防焊層115 之後，第 一防焊層114 局部覆蓋第一線路層112，而第二防焊層115 局部覆 蓋第二線路層113。如圖1C 所示，第一防焊層114 具有溝渠114a 以及位於溝渠114a 的相對兩側的至少兩晶片設置區114b，其中溝 渠114a 暴露出基材111。另一方面， 第一防焊層114 亦會露出部 分的第一線路層112(繪示於圖2)， 以作為後續與晶片電性連接所 用。第二防焊層115 會露出部分的第二線路層113，以作為後續設 置焊球所用。

接著，請參考圖1D，使至少兩第一晶片120(圖式繪示出 兩個)分別設置於這些晶片設置區114b。意即，每一個晶片設置區 114b 內設置有至少一個第一晶片120， 且各個第一晶片120 例如 是透過絕緣膠體與第一防焊層114 相連接。另一方面， 使至少一 第二晶片130(圖式繪示出一個)設置於這些第一晶片120 上，且局 部覆蓋溝渠114a。第二晶片130 例如是透過絕緣膠體與各個第一 晶片120 相連接。詳細而言， 第二晶片130 跨接於這些第一晶片 120，並與基材111 及這些第一晶片120 定義出模流通道101。換 個角度來說，第二晶片130 橫跨於溝渠114a 上方，其中模流通道 101 與溝渠114a 相連通(或稱彼此重疊)。因此， 橫跨於溝渠114a 上方的第二晶片130 的部分與基材111 之間的間隙G 例如是模流 通道101 與溝渠114a 的深度的總和(或稱高度的總和)。

接著， 透過打線接合的方式使這些第一晶片120 與第二 第7 頁，共9 頁(發明說明書) 晶片130 分別與第一線路層112 電性連接，其中連接第一晶片120 與被第一防焊層114 所暴露出的第一線路層112 的焊線140 以及 連接第二晶片130 與被第一防焊層114 所暴露出的第一線路層112 的焊線150 分別繪示於圖2。在其他實施例中，這些第一晶片120 可透過覆晶接合的方式， 以與第一線路層112 電性連接。

接著，請參考圖1E， 形成封裝膠體160 於基材111 上。 封裝膠體160 包覆第一防焊層114、這些第一晶片120 以及第二晶 片130， 並填入模流通道101 與溝渠114a。由於橫跨於溝渠114a 上方的第二晶片130 的部分與基材111 之間的間隙G 被擴大， 因 此在形成封裝膠體160 於基材111 上以包覆第一防焊層114、這些 第一晶片120 以及第二晶片130 時，模流便能順利地通過間隙G， 並且將間隙G 填滿。同時， 相堆疊於線路載板上的第二晶片130 與這些第一晶片120 便不會受到模流的衝擊而產生偏移， 或造成 第二晶片130 與這些第一晶片120 與線路載板110 之間的電性連 接關係被破壞。

圖2 是圖1F 的多晶片封裝結構的俯視示意圖。為求清楚 表示及便於說明， 圖2 省略繪示封裝膠體160。最後，請參考圖 1F 與圖2，形成多個焊球170 於被第二防焊層115 所暴露出的第 二線路層113 上。至此，多晶片封裝結構100 的製作已大致完成。

綜上所述， 本發明的多晶片封裝結構的製作方法是將覆 蓋於線路層上的部分防焊層移除， 以形成暴露出基材的溝渠。這 些第一晶片分別設置於溝渠的相對兩側， 其中第二晶片設置於這 第8 頁，共9 頁(發明說明書) 些第一晶片上， 且橫跨於溝渠上方。此外， 第二晶片與基材及這 些第一晶片定義出一模流通道， 且模流通道與溝渠相連通。如此 一來， 第二晶片與基材之間的間隙便能因此而擴大。由於第二晶 片與基材之間的間隙被擴大， 因此在形成封裝膠體於基材上以包 覆的第二晶片與這些第一晶片時， 模流便能順利地通過前述間 隙， 並且將前述間隙填滿。同時， 堆疊於線路載板上的第二晶片 與這些第一晶片便不會受到模流的衝擊而產生偏移， 或造成第二 晶片及這些第一晶片與線路載板之間的電性連接關係被破壞。據 此， 本發明的多晶片封裝結構可具有較佳的良率。

雖然本發明已以實施例揭露如上， 然其並非用以限定本 發明， 任何所屬技術領域中具有通常知識者， 在不脫離本發明的 精神和範圍內， 當可作些許的更動與潤飾， 故本發明的保護範圍 當視後附的申請專利範圍所界定者為準。

100‧‧‧多晶片封裝結構
101‧‧‧模流通道
110‧‧‧線路載板
111‧‧‧基材
112‧‧‧第一線路層
113‧‧‧第二線路層
第9頁，共9頁(發明說明書)
114‧‧‧第一防焊層
114a‧‧‧溝渠
114b‧‧‧晶片設置區
115‧‧‧第二防焊層
120‧‧‧第一晶片
130‧‧‧第二晶片
140、150‧‧‧焊線
160‧‧‧封裝膠體
170‧‧‧焊球
G‧‧‧間隙

圖1A 至圖1F 為本發明一實施例的多晶片封裝結構的製作流 程的局部剖面示意圖。 圖2 是圖1F 的多晶片封裝結構的俯視示意圖。

100‧‧‧多晶片封裝結構

101‧‧‧模流通道

110‧‧‧線路載板

111‧‧‧基材

112‧‧‧第一線路層

113‧‧‧第二線路層

114‧‧‧第一防焊層

114a‧‧‧溝渠

114b‧‧‧晶片設置區

115‧‧‧第二防焊層

120‧‧‧第一晶片

130‧‧‧第二晶片

160‧‧‧封裝膠體

170‧‧‧焊球

G‧‧‧間隙

Claims (10)

1. 一種多晶片封裝結構，包括： 一線路載板，包括一基材以及位於該基材上的一第一線路層； 一第一防焊層，局部覆蓋該第一線路層，其中該第一防焊層具有一溝渠以及位於該溝渠的相對兩側的至少兩晶片設置區，且該溝渠暴露出該基材； 至少兩第一晶片，分別設置於該至少兩晶片設置區； 至少一第二晶片，設置於該至少兩第一晶片上，且局部覆蓋該溝渠，其中該至少兩第一晶片與該至少一第二晶片分別與該第一線路層電性連接；以及 一封裝膠體，位於該基材上，該封裝膠體包覆該第一防焊層、該至少兩第一晶片以及該至少一第二晶片，並填入該溝渠。
2. 如申請專利範圍第1項所述的多晶片封裝結構，其中該線路載板更包括位於該基材上的一第二線路層，且該第二線路層與該第一線路層分別位於該基材的相對兩側。
3. 如申請專利範圍第2項所述的多晶片封裝結構，其中該線路載板更包括一第二防焊層，局部覆蓋該第二線路層。
4. 如申請專利範圍第3項所述的多晶片封裝結構，更包括： 多個焊球，設置於被該第二防焊層所暴露出的該第二線路層上。
5. 如申請專利範圍第1項所述的多晶片封裝結構，其中該至少一第二晶片跨接於該至少兩第一晶片，並與該基材及該至少兩第一晶片定義出一模流通道。
6. 如申請專利範圍第5項所述的多晶片封裝結構，其中該模流通道與該溝渠相連通。
7. 一種多晶片封裝結構的製作方法，包括： 提供一線路載板，該線路載板包括一基材以及位於該基材上的一第一線路層； 形成一第一防焊層於該基材上，且覆蓋該第一線路層； 移除部分該第一防焊層，以形成暴露出該基材的一溝渠，並且在該第一防焊層上定義出至少兩晶片設置區，其中該至少兩晶片設置區分別位於該溝渠的相對兩側； 使至少兩第一晶片分別設置於該至少兩晶片設置區； 使至少一第二晶片設置於該至少兩第一晶片上，且局部覆蓋該溝渠； 使該至少兩第一晶片與該至少一第二晶片分別與該第一線路層電性連接；以及 形成一封裝膠體於該基材上，該封裝膠體包覆該第一防焊層、該至少兩第一晶片以及該至少一第二晶片，並填入該溝渠。
8. 如申請專利範圍第7項所述的多晶片封裝結構的製作方法，其中該線路載板更包括位於該基材上的一第二線路層，且該第二線路層與該第一線路層分別位於該基材的相對兩側，該多晶片封裝結構的製作方法更包括： 形成一第二防焊層於該基材上，且覆蓋該第二線路層；以及 移除部分該第二防焊層，以暴露出部分該第二線路層。
9. 如申請專利範圍第8項所述的多晶片封裝結構的製作方法，更包括： 形成多個焊球於被該第二防焊層所暴露出的該第二線路層上。
10. 如申請專利範圍第7項所述的多晶片封裝結構的製作方法，其中該至少一第二晶片跨接於該至少兩第一晶片，並與該基材及該至少兩第一晶片定義出一模流通道。