DE10313047B3 - Verfahren zur Herstellung von Chipstapeln - Google Patents
Verfahren zur Herstellung von Chipstapeln Download PDFInfo
- Publication number
- DE10313047B3 DE10313047B3 DE10313047A DE10313047A DE10313047B3 DE 10313047 B3 DE10313047 B3 DE 10313047B3 DE 10313047 A DE10313047 A DE 10313047A DE 10313047 A DE10313047 A DE 10313047A DE 10313047 B3 DE10313047 B3 DE 10313047B3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- layer
- conductor
- track
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000004020 conductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000012986 modification Methods 0.000 title 1
- 230000004048 modification Effects 0.000 title 1
- 238000009413 insulation Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000005476 soldering Methods 0.000 claims description 14
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 73
- 239000000463 material Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Es wird eine Mehrzahl von Leiterbahnschichten (3, 13, 7) auf der Oberseite eines oder beider Halbleiterchips (11, 12) hergestellt, die untereinander jeweils durch Isolationsschichten (14) voneinander getrennt sind, die so strukturiert werden, dass eine als Brücke (20) aufgebrachte Leiterbahnschicht die zuvor aufgebrachten Leiterbahnen (3) kontaktiert. Bei diesem Verfahren braucht das Design der Halbleiterchips nicht an eine erst beim Herstellen des Halbleiterchipstapels vorgenommene Verdrahtung angepasst zu werden.
Description
- Stapel von Halbleiterchips können hergestellt werden, indem an den Oberseiten der Halbleiterchips in einer obersten Metalllage der Verdrahtungsebenen jeweils Kontaktflächen hergestellt werden, die mit einer Passivierung bedeckt werden, jeweils eine Durchkontaktierung durch diese Passivierung hergestellt wird und eine elektrisch leitende Verbindung dieser Durchkontaktierung mit einer auf der Oberseite aufgebrachten zugehörigen Leiterbahn hergestellt wird. Die Chips werden mit den betreffenden Oberseiten einander zugewandt und so einander gegenüber angeordnet, dass die miteinander zu verbindenden Leiterbahnen aufeinander zu liegen kommen. Unter Verwendung des an sich bekannten Diffusionslötens, insbesondere des SOLID-Prozesses, werden die Leiterbahnen dauerhaft miteinander verbunden (
DE 101 24 774 A1 ). Zur Herstellung der Lotverbindung wird auf die betreffenden Leiterbahnen zumindest eines der Halbleiterchips eine dünne Lotschicht aufgebracht. - Dieses Herstellungsverfahren bietet unter anderem den Vorteil einer zusätzlichen relativ dünnen Metallebene in der Verbindungszone (Interface) der beiden Chips, die zu Verdrahtungszwecken benutzt werden kann. Zum Beispiel kann in dieser Leiterbahnebene, die nur zur Verbindung der Chips vorgesehen wird, eine Umverdrahtung der Chipkontakte vorgenommen werden, oder die Chips können über diese Ebene mit hochfrequenztauglichen Leiterbahnen (strip lines) kontaktiert werden.
- Die Verbindungsebene ist jedoch einlagig ausgebildet, so dass die darin vorhandenen Leiterbahnen nicht überbrückt werden können. Eine Überbrückung der in der Verbindungsebene vorhan denen Leiterbahnen ist nur möglich, wenn in einer der Metallisierungsebenen der Verdrahtung der Halbleiterchips selbst geeignete elektrisch leitende Verbindungen vorgesehen werden, die über die Durchkontaktierungen zu den mittels Diffusions lötens miteinander verbundenen Leiterbahnen diese Leiterbahnen kurzschließen. Dazu sind zwei Durchkontaktierungen (Vias) und eine Metallbrücke in der obersten Metallisierungsebene eines der miteinander zu verbindenden Chips erforderlich. Eine entsprechende Anpassung im Design der Metallisierungsebenen ist daher bereits bei der Herstellung des Chips erforderlich.
- Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, mit dem sich bei der Herstellung von Chipstapeln mittels Diffusionslötens im Prinzip beliebige Verbindungen der obersten Leiterbahnen realisieren lassen.
- Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 bzw. des Anspruchs 4 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
- Bei dem Verfahren wird eine zu überbrückende Leiterbahn auf der Oberseite eines Halbleiterchips mit einer Isolationsschicht oder Isolationsabdeckung überdeckt. Die zu überbrückende Leiterbahn kann dann durch eine auf denselben Halbleiterchip aufgebrachte weitere Leiterbahnschicht überbrückt werden; oder die Überbrückung geschieht durch eine Leiterbahn des anderen Halbleiterchips beim Verbinden der beiden Halbleiterchips mittels Diffusionslötens. Es können insbesondere eine Mehrzahl von Leiterbahnschichten auf der Oberseite eines oder beider Halbleiterchips hergestellt werden, die untereinander jeweils durch Isolationsschichten voneinander getrennt sind. Diese Isolationsschichten werden so strukturiert, dass jeweils Bereiche der Oberflächen der zuvor aufgebrachten Leiterbahnebene freigelegt sind und an diesen Stellen die jeweils nachfolgende Leiterbahnschicht die zuvor aufgebrachten Leiterbahnen kontaktiert. Bei diesem Verfahren braucht daher das Design der Halbleiterchips nicht an eine erst beim Herstellen des Halbleiterchipstapels vorgenommene Verdrahtung angepasst zu werden.
- Es folgt eine genauere Beschreibung von Beispielen des erfindungsgemäßen Verfahrens anhand der
1 bis5 . - Die
1 bis4 zeigen Halbleiterchips im Querschnitt nach verschiedenen Schritten des Herstellungsverfahrens. - Die
5 zeigt eine Anordnung zweiter Halbleiterchips im Querschnitt für eine weitere Ausführungsform des Herstellungsverfahrens. - Die
1 zeigt im Querschnitt einen ersten Halbleiterchip11 , der sich vorzugsweise noch im Verbund eines Wafers aus Halbleitermaterial befindet. Auf der Oberseite des Halbleiterchips befinden sich die üblichen Metallisierungsebenen, die zwischen Dielektrikumschichten angeordnet sind und die Verdrahtung der integrierten Schaltung bilden. Es sind in der1 im Querschnitt schematisch Kontaktflächen1 in einer der Metalllagen, zum Beispiel der obersten Metalllage, dieser Verdrahtung eingezeichnet. Es sind Durchkontaktierungen2 (Vias) mit typisch etwa 2 μm Durchmesser vorhanden, die eine oberseitig aufgebrachte elektrisch isolierende Schicht, insbesondere auch eine gegebenenfalls vorhandene Passivierung, durchbrechen. Auf den Durchkontaktierungen2 befinden sich Leiterbahnen3 , die für die Verbindung mit Leiterbahnen eines weiteren Halbleiterchips mittels Diffusionslötens vorgesehen sind. Diese elektrischen Leiter werden daher entsprechend herkömmlichen Verfahren zur Herstellung von Chipstapeln mittels Diffusionslötens hergestellt. - In der
1 ist als Beispiel eine weitere Leiterbahn eingezeichnet, die eine zu überbrückende Leiterbahn13 darstellt. Diese Leiterbahn verläuft z. B. streifenförmig senkrecht zur Zeichenebene. Die links und rechts in den Querschnitt eingezeichneten Leiterbahnen3 sollen in diesem Beispiel bei der Herstellung des Chipstapels elektrisch leitend miteinander verbunden werden, wobei die zu überbrückende Leiterbahn13 von dieser Verbindung elektrisch isoliert bleiben soll. Bei einer herkömmlichen Verbindung face-to-face der beiden miteinander zu verbindenden Halbleiterchips würde die zu überbrückende Leiterbahn13 mit Leiterbahnen des weiteren Halbleiterchips elektrisch leitend verbunden, die nur für eine elektrisch leitende Verbindung der äußeren Leiterbahnen3 vorgesehen sind. Eine solche elektrische Verbindung der zu überbrückenden Leiterbahn13 soll aber vermieden werden. - Daher wird entsprechend dem Querschnitt der
2 zunächst auf die Oberseite des ersten Halbleiterchips11 eine Isolationsschicht4 aufgebracht, die die vorhandenen Leiterbahnen3 ,13 abdeckt. Die Isolationsschicht4 wird allerdings mit Öffnungen19 strukturiert. Das kann geschehen, indem nach einem zunächst ganzflächigen Aufbringen der Isolationsschicht4 diese Öffnungen19 in der Schicht ausgeätzt werden. Es kann aber bereits beim Aufbringen der Isolationsschicht durch eine geeignete Maskierung dafür gesorgt werden, dass das isolierende Material der Isolationsschicht 4 im Bereich der vorgesehenen Öffnungen19 ausgespart bleibt. Vorzugsweise wird die Isolationsschicht4 hergestellt, indem zunächst ein fotosensitives Material, insbesondere Polyimid, ganzflächig aufgebracht und anschließend fotolithographisch strukturiert wird. Statt der Fotolithographie kann aber auch ein drucktechnisches Verfahren angewendet werden. Vorzugsweise, aber nicht unbedingt erforderlich, wird dann ganzflächig eine Grundschicht5 aufgebracht, die vorzugsweise eine Haftschicht oder Barriereschicht (z. B. TiW, 50 nm dick) und gegebenenfalls eine dünne Keimschicht (typisch 100 nm dick) aus dem Metall (z. B. Kupfer) der vorgesehenen Leiterbahnen umfasst. Die Haftschicht ist insbesondere dafür vorgesehen, das Abscheiden einer nachfolgenden Schicht aus einem Metall (hier Kupfer) zu begünstigen. - In der
3 ist im Querschnitt dargestellt, dass dann eine erste weitere Leiterbahnschicht6 aufgebracht und unter Verwendung einer Maske16 strukturiert wird. Die Maske16 legt die späteren Isolationsgebiete fest und ist z. B. ein Foto lack. Die weitere Leiterbahnschicht6 wird vorzugsweise galvanisch abgeschieden und kann z. B., wie bereits erwähnt, Kupfer sein. Die Maske16 wird dann entfernt. In den dadurch gebildeten Öffnungen wird eine gegebenenfalls aufgebrachte Grundschicht5 entfernt. Die verschiedenen so gebildeten Anteile der ersten weiteren Leiterbahnschicht6 sind auf diese Weise voneinander elektrisch isoliert. - Die Leiterbahnschicht
6 kann dünn sein, wenn weitere Schichten vorgesehen sind, bevor die oberste Metalllage für die Verbindung mittels Diffusionslötens aufgebracht wird. Bis zum Erreichen dieser obersten Metalllage können daher die weiteren Leiterbahnschichten unabhängig von den durch das Diffusionslöten gestellten metallurgischen Anforderungen ausgebildet werden. Die Schichtdicke insbesondere richtet sich hier nur nach den elektrischen Erfordernissen und kann z. B. typisch 0,5 μm betragen. Die Leiterbahnschichten sind jedenfalls vorzugsweise dünner als 1 μm. Die zuerst aufgebrachten Leiterbahnen3 können ebenfalls diese geringe Dicke aufweisen. Sehr vorteilhaft wirken sich die planarisierenden Eigenschaften der galvanischen Abscheidung aus. Aufgrund der geringen Schichtdicke können die Schichten aber auch mit Sputter- und Ätzprozessen aufgebracht werden. - In der Darstellung der
4 sind als weitere Schichten eine weitere Isolationsschicht14 , eine weitere Grundschicht15 und schließlich eine oberste Metalllage7 eingezeichnet, die, falls erforderlich, mit einer Lotschicht8 (z. B. Zinn) für das Diffusionslöten versehen werden kann. Für alle Leiterbahnschichten, mit Ausnahme der obersten Metalllage7 , kann dieselbe Schichtdicke gewählt werden. Die oberste Metalllage7 wird entsprechend den metallurgischen Anforderungen des Diffusionsprozesses ausreichend dick aufgebracht. Die Lotschicht8 kann aufgebracht werden; ein Lot kann aber auch auf der Oberfläche einer obersten Metalllage des zweiten Chips des Chipstapels aufgebracht werden. - In dem Querschnitt der
4 ist oben der zweite Halbleiterchip12 dargestellt, der mit dem ersten Halbleiterchip11 zu dem Chipstapel vereinigt werden soll. Der zweite Halbleiterchip12 besitzt ebenfalls Kontaktflächen21 in einer der Metalllagen, auch hier zum Beispiel in der obersten Metalllage, die sich in der in der4 dargestellten Anordnung unten befindet. Die betreffende Oberseite des zweiten Halbleiterchips12 ist mit einer elektrisch isolierenden Schicht und gegebenenfalls mit einer Passivierung bedeckt. In dieser isolierenden Schicht sind Durchkontaktierungen22 vorhanden, um eine oberseitig aufgebrachte Leiterbahn23 mit einer jeweiligen Kontaktfläche21 elektrisch leitend zu verbinden. In der4 sind auf der dem ersten Halbleiterchip11 zugewandten Oberseite des zweiten Halbleiterchips12 noch Leiterbahnen9 eingezeichnet, die in diesem Beispiel streifenförmig senkrecht zur Zeichenebene verlaufen und nicht mit Anschlüssen des ersten Halbleiterchips11 verbunden werden sollen. In dem Bereich dieser Leiterbahnen9 ist daher die Oberseite des ersten Halbleiterchips11 nur durch einen freien Anteil10 der obersten Isolationsschicht, in diesem Fall der weiteren Isolationsschicht14 , gebildet. - In der
4 ist außerdem erkennbar, dass ein Anteil der ersten weiteren Leiterbahnschicht6 zwischen den Bereichen der in der Isolationsschicht4 vorgesehenen Öffnungen19 eine die zu verbindenden Leiterbahnen3 überspannende Brücke20 bildet. Entsprechend der Anordnung, die in der4 im Querschnitt dargestellt ist, können der erste Halbleiterchip11 und der zweite Halbleiterchip12 aufeinandergesetzt und durch Diffusionslöten miteinander verbunden werden. Aufgrund der weiteren Leiterbahnschichten, die jeweils durch Isolationsschichten4 ,14 voneinander getrennt sind, ist in der Verbindungsebene zwischen den Halbleiterchips11 ,12 eine kompliziertere Verdrahtung möglich, als das bei herkömmlichen einlagigen Verbindungsschichten der Fall war. - In der
5 ist eine Anordnung eines ersten Halbleiterchips11 und eines zweiten Halbleiterchips12 dargestellt, die in einem alternativen Herstellungsverfahren bei gleichzeitiger Bildung einer eine Leiterbahn überspannenden Brücke zum Halbleiterchipstapel verbunden werden. Bei dem Verfahren des Diffusionslötens werden beide Halbleiterchips bzw. Wafer metallisiert. Durch den Lötprozess werden die beiden Metallschichten zu einer einzigen Schicht zusammengelötet. Bei dem alternativen Ausführungsbeispiel werden diese speziell für das Diffusionslöten vorgesehenen Metallschichten bereits verwendet, um Leiterbahnen zu überbrücken, ohne dass eine weitere Metalllage entsprechend der weiteren Leiterbahnschicht6 des vorherigen Ausführungsbeispiels abgeschieden werden muss. Die zu überbrückende Leiterbahn13 wird zu diesem Zweck mit einer Isolationsabdeckung17 abgedeckt, die auf der Oberseite der zu überbrückenden Leiterbahn13 einen dünnen oberen Anteil18 besitzt. Dieser obere Anteil18 besitzt eine geringere Dicke als die Lotschicht8 , die bei diesem Ausführungsbeispiel auf einer Leiterbahn23 des zweiten Halbleiterchips12 aufgebracht ist. Die übrigen Komponenten entsprechen denjenigen der4 und sind daher mit denselben Bezugszeichen versehen. - Wenn die Leiterbahnen
3 ,23 der beiden Chips in Kontakt gebracht werden, wird das geschmolzene Lotmaterial der Lotschicht8 (z. B. Zinn) von dem oberen Anteil18 der Isolationsabdeckung17 seitlich verdrängt. Dieser Prozess ist für die Herstellung der Verbindung unkritisch, da sich das verdrängte Volumen des Lotmaterials auf die Breite der Leiterbahnen beschränkt und der obere Anteil18 der Isolationsabdeckung17 ausreichend dünn ist. Neben den Leiterbahnen ist daher ein genügend großes, zunächst noch freies Volumen vorhanden, in dem diese Anteile der Lotschicht8 aufgenommen werden. Als Material für die Isolationabdeckung17 kommt vorzugsweise fotostrukturierbares Polyimid in Frage. Die Isolationsabdeckung wird vorzugsweise mit einer Dicke von weniger als 1 μm abgeschieden. Statt Polyimid kann ein anderes Mate rial verwendet werden, das die Löttemperatur von typisch etwa 300° C verkraftet und mit dem Lotmaterial nicht reagiert. -
- 1
- Kontaktfläche
- 2
- Durchkontaktierung
- 3
- Leiterbahn
- 4
- Isolationsschicht
- 5
- Grundschicht
- 6
- erste weitere Leiterbahnschicht
- 7
- oberste Metalllage
- 8
- Lotschicht
- 9
- Leiterbahn
- 10
- freier Anteil der Isolationsschicht
- 11
- erster Halbleiterchip
- 12
- zweiter Halbleiterchip
- 13
- zu überbrückende Leiterbahn
- 14
- weitere Isolationsschicht
- 15
- weitere Grundschicht
- 16
- Maske
- 17
- Isolationsabdeckung
- 18
- oberer Anteil der Isolationsabdeckung
- 19
- Öffnung in der Isolationsschicht
- 20
- Brücke
- 21
- Kontaktfläche
- 22
- Durchkontaktierung
- 23
- Leiterbahn
Claims (5)
- Verfahren zur Herstellung von Chipstapeln, bei dem ein erster Halbleiterchip (
11 ) mit Kontaktflächen (1 ) in einer Metalllage versehen wird, die mit einer elektrisch isolierenden Schicht bedeckt wird, mindestens zwei Durchkontaktierungen (2 ) zu zwei dieser Kontaktflächen (1 ) und jeweils eine damit verbundene Leiterbahn (3 ) hergestellt werden, ein zweiter Halbleiterchip (12 ) mit Kontaktflächen (21 ) in einer Metalllage versehen wird, die mit einer elektrisch isolierenden Schicht bedeckt wird, mindestens eine Durchkontaktierung (22 ) zu einer dieser Kontaktflächen (21 ) und eine damit verbundene Leiterbahn (23 ) hergestellt werden, der erste Halbleiterchip (11 ) und der zweite Halbleiterchip (12 ) so einander gegenüber angeordnet werden, dass die Leiterbahnen (3 ,23 ) wie vorgesehen aufeinander liegen, und die Leiterbahnen (3 ,23 ) unter Verwendung einer auf zumindest eine der jeweils miteinander zu verbindenden Leiterbahnen aufgebrachten Lotschicht (8 ) mittels Diffusionslötens dauerhaft elektrisch leitend miteinander verbunden werden, dadurch gekennzeichnet, dass auf einer mit den Leiterbahnen (3 ) versehenen Oberseite des ersten Halbleiterchips (11 ) ebenso eine zu überbrückende Leiterbahn (13 ) hergestellt wird, vor dem Verbinden der Halbleiterchips (11 ,12 ) auf den ersten Halbleiterchip (11 ) eine die Leiterbahnen (3 ,13 ) überdeckende Isolationsschicht (4 ) aufgebracht wird, die mit je einer Öffnung (19 ) auf einer jeweiligen Oberseite einer zu verbindenden Leiterbahn (3 ) versehen wird, und mindestens eine weitere Leiterbahn (6 ) aufgebracht wird, die die zu verbindenden Leiterbahnen (3 ) in den betreffenden Öffnungen (19 ) der Isolationsschicht (4 ) kontaktiert. - Verfahren nach Anspruch 1, bei dem die weitere Leiterbahnschicht (
6 ) galvanisch in einer Dicke von weniger als 1 μm abgeschieden wird. - Verfahren nach Anspruch 1 oder 2, bei dem vor dem Aufbringen der weiteren Leiterbahnschicht (
6 ) eine Grundschicht (5 ) zur Verbesserung der nachfolgenden Abscheidung aufgebracht wird. - Verfahren zur Herstellung von Chipstapeln, bei dem ein erster Halbleiterchip (
11 ) mit Kontaktflächen (1 ) in einer Metalllage versehen wird, die mit einer elektrisch isolierenden Schicht bedeckt wird, mindestens zwei Durchkontaktierungen (2 ) zu zwei dieser Kontaktflächen (1 ) und jeweils eine damit verbundene Leiterbahn (3 ) hergestellt werden, ein zweiter Halbleiterchip (12 ) mit Kontaktflächen (21 ) in einer Metalllage versehen wird, die mit einer elektrisch isolierenden Schicht bedeckt wird, mindestens eine Durchkontaktierung (22 ) zu einer dieser Kontaktflächen (21 ) und eine damit verbundene Leiterbahn (23 ) hergestellt werden, auf die Leiterbahn (23 ) des zweiten Halbleiterchips (12 ) eine Lotschicht (8 ) aufgebracht wird, der erste Halbleiterchip (11 ) und der zweite Halbleiterchip (12 ) so einander gegenüber angeordnet werden, dass die Leiterbahnen (3 ,23 ) wie vorgesehen aufeinander liegen, und die Leiterbahnen (3 ,23 ) mittels Diffusionslötens dauerhaft elektrisch leitend miteinander verbunden werden, dadurch gekennzeichnet, dass auf einer mit den Leiterbahnen (3 ) versehenen Oberseite des ersten Halbleiterchips (11 ) ebenso eine zu überbrückende Leiterbahn (13 ) hergestellt wird, vor dem Verbinden der Halbleiterchips (11 ,12 ) auf den ersten Halbleiterchip (11 ) eine die zu überbrückende Leiterbahn (13 ) abdeckende Isolationsabdeckung (17 ) aufgebracht wird, die ei nen oberen Anteil (18 ) aufweist, der eine geringere Dicke als die Lotschicht (8 ) besitzt, und beim Verbinden der Halbleiterchips (11 ,12 ) die Lotschicht (8 ) zwischen der zu überbrückenden Leiterbahn (13 ) des ersten Halbleiterchips (11 ) und einer Leiterbahn (23 ) des zweiten Halbleiterchips (12 ) verdrängt wird. - Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Isolationsschicht (
4 ) oder die Isolationsabdeckung (17 ) ein fotolithographisch strukturierbares Polyimid ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10313047A DE10313047B3 (de) | 2003-03-24 | 2003-03-24 | Verfahren zur Herstellung von Chipstapeln |
JP2005518625A JP2006515470A (ja) | 2003-03-24 | 2004-03-17 | チップスタックの製造方法 |
PCT/DE2004/000544 WO2004086497A2 (de) | 2003-03-24 | 2004-03-17 | Verfahren zur herstellung von chipstapeln |
US11/236,311 US7253530B2 (en) | 2003-03-24 | 2005-09-26 | Method for producing chip stacks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10313047A DE10313047B3 (de) | 2003-03-24 | 2003-03-24 | Verfahren zur Herstellung von Chipstapeln |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10313047B3 true DE10313047B3 (de) | 2004-08-12 |
Family
ID=32695238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10313047A Expired - Fee Related DE10313047B3 (de) | 2003-03-24 | 2003-03-24 | Verfahren zur Herstellung von Chipstapeln |
Country Status (4)
Country | Link |
---|---|
US (1) | US7253530B2 (de) |
JP (1) | JP2006515470A (de) |
DE (1) | DE10313047B3 (de) |
WO (1) | WO2004086497A2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005022017B3 (de) | 2005-05-12 | 2006-10-26 | Infineon Technologies Ag | Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel |
DE102006031405B4 (de) * | 2006-07-05 | 2019-10-17 | Infineon Technologies Ag | Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben |
CN109904127B (zh) * | 2015-06-16 | 2023-09-26 | 合肥矽迈微电子科技有限公司 | 封装结构及封装方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
US4122479A (en) * | 1975-01-31 | 1978-10-24 | Hitachi, Ltd. | Optoelectronic device having control circuit for light emitting element and circuit for light receiving element integrated in a semiconductor body |
JPH07112041B2 (ja) * | 1986-12-03 | 1995-11-29 | シャープ株式会社 | 半導体装置の製造方法 |
US6683384B1 (en) * | 1997-10-08 | 2004-01-27 | Agere Systems Inc | Air isolated crossovers |
US5898223A (en) * | 1997-10-08 | 1999-04-27 | Lucent Technologies Inc. | Chip-on-chip IC packages |
JP2000228485A (ja) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | チップ・オン・チップ構造の半導体装置および半導体チップ |
JP4074721B2 (ja) * | 1999-02-23 | 2008-04-09 | ローム株式会社 | 半導体チップおよび半導体チップの製造方法 |
JP2000243876A (ja) * | 1999-02-23 | 2000-09-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
KR100333388B1 (ko) * | 1999-06-29 | 2002-04-18 | 박종섭 | 칩 사이즈 스택 패키지 및 그의 제조 방법 |
-
2003
- 2003-03-24 DE DE10313047A patent/DE10313047B3/de not_active Expired - Fee Related
-
2004
- 2004-03-17 JP JP2005518625A patent/JP2006515470A/ja active Pending
- 2004-03-17 WO PCT/DE2004/000544 patent/WO2004086497A2/de active Application Filing
-
2005
- 2005-09-26 US US11/236,311 patent/US7253530B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124774A1 (de) * | 2001-05-21 | 2002-12-12 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
US7253530B2 (en) | 2007-08-07 |
JP2006515470A (ja) | 2006-05-25 |
WO2004086497A2 (de) | 2004-10-07 |
US20060055051A1 (en) | 2006-03-16 |
WO2004086497A3 (de) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2637667C2 (de) | Halbleiteranordnung | |
DE10148120B4 (de) | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers | |
EP1351298B1 (de) | Method for producing a semiconductor wafer | |
DE69836944T2 (de) | Verbesserte luftisolierte Kreuzungsstruktur | |
EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
EP1412978A2 (de) | Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung | |
DE2554965A1 (de) | Elektrische kompaktschaltungsanordnung | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE69630169T2 (de) | Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger | |
DE10351028B4 (de) | Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren | |
WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
DE4134172A1 (de) | Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung | |
EP0152557B1 (de) | Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung | |
DE19507547A1 (de) | Verfahren zur Montage von Chips | |
DE10313047B3 (de) | Verfahren zur Herstellung von Chipstapeln | |
DE10333840B4 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung | |
DE102015109965A1 (de) | Eingebettete Chipverpackungstechnologie | |
DE10029269B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten | |
DE102007002807B4 (de) | Chipanordnung | |
DE19743289C2 (de) | Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung | |
DE10056281B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip | |
EP0090820A1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren. | |
WO2005091365A2 (de) | Kopplungssubstrat für halbleiterbauteile und verfahren zur herstellung desselben | |
WO2019192797A1 (de) | Bond-strukturen auf mems-element und asic-element | |
DE10339762B4 (de) | Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |