DE69836944T2 - Verbesserte luftisolierte Kreuzungsstruktur - Google Patents
Verbesserte luftisolierte Kreuzungsstruktur Download PDFInfo
- Publication number
- DE69836944T2 DE69836944T2 DE69836944T DE69836944T DE69836944T2 DE 69836944 T2 DE69836944 T2 DE 69836944T2 DE 69836944 T DE69836944 T DE 69836944T DE 69836944 T DE69836944 T DE 69836944T DE 69836944 T2 DE69836944 T2 DE 69836944T2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- crossover
- chip
- layer
- interconnect substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
- Gebiet der Erfindung
- Diese Erfindung bezieht sich auf die Herstellung eines integrierten Schaltkreises und insbesondere auf einen integrierten Leistungsschaltkreis, der zwischen Kontaktplätzen überbrückende luftisolierte Überkreuzungen verwendet.
- Hintergrund der Erfindung
- Luftisolierte Überkreuzungen werden allgemein in der integrierten Schaltkreistechnik verwendet, insbesondere in spezialisierten Vorrichtungsanwendungen wie Hochleistungstransistoren und -verstärkern. Bei Schaltkreisen, die unter 1 GHz arbeiten, ist die Eindringtiefe von Metallverbindungen größer als 2,5 μm, wobei Überkreuzungsbrücken aus Gold oder einer Goldlegierung mit geeigneten Abmessungen für diese Anwendungen teuer und schwer mit einer hohen Ausbeute herzustellen sind.
-
US 5.198.963 beschreibt ein Multichip-Modul, das verwendet wird, um mehrere integrierte Schaltkreise zu verbinden und unterzubringen. Das Modul verwendet eine Zwischenstruktur oder einen Brückenchip, um den integrierten Schaltkreis mit dem Modulsubstrat zu verbinden. - Darstellung der Erfindung
- Die Erfinder haben eine Alternative zu herkömmlichen luftisolierten Überkreuzungen entwickelt, die die Multichip-Modul-Technik (MCM-Technik) verwendet. Bei diesem Lösungsweg können weniger teure Metalle wie etwa Aluminium für eine Verbindung verwendet werden. Die MCM-Verbindungen sind robuster und besser für eine Vorrichtungspackung des Standes der Technik geeignet. Bei dem MCM-Lösungsweg wird der Transistor-IC auf das Verbindungssubstrat flip-chip-kontaktiert, wobei die Lüftbrücke zwischen dem Chip und dem Verbindungssubstrat gebildet wird. In einer alternativen Anordnung wird ein einem MCM-Chip gleichendes Überkreuzungs-Verbindungssubstrat auf einen integrierten Schaltkreis flip-chip-kontaktiert, der auf einem Multichip- oder einem Mehrkomponenten-Verbindungssubstrat angebracht ist. Der Ausdruck "luftisoliert", wie er hier verwendet wird, ist ein Ausdruck der Art, die bedeutet, dass zwischen dem kreuzenden Leiter und einem weiteren Leiter einen Spalt existiert. Der Spalt kann mit Luft oder mit einem isolierenden Füllstoffmaterial, wie es auf dem Gebiet gut bekannt ist, gefüllt sein.
- Kurzbeschreibung der Zeichnung
-
1 ist eine Schnittdraufsicht eines Abschnitts eines integrierten Leistungstransistor-Schaltkreischips, die einen Teil einer Anordnung von Transistoren zeigt, wobei die Drains durch eine herkömmliche luftisolierte Überkreuzung verbunden sind; -
2 ist ein Schnitt durch 2-2 von1 ; -
3 –7 sind schematische Darstellungen der Verarbeitungsschritte, die herkömmlich zur Herstellung der luftisolierten Struktur der1 und2 verwendet werden; -
8 –11 sind schematische Darstellungen der Prozessschritte, die für die MCM-Verbindung als einer Alternative zu herkömmlichen luftisolierten Strukturen verwendet werden; und -
12 –15 sind schematische Ansichten von Ausführungsformen der fertigen Vorrichtungsstrukturen gemäß der Erfindung. - Ausführliche Beschreibung
- In
1 ist ein Abschnitt eines Halbleiterchips11 in einer Draufsicht gezeigt. Ein herkömmlicher Metallkanal für den Gate-Verbindungskanal ist mit12 gekennzeichnet und ein herkömmlicher Metallkanal für die ineinander verschachtelten mehreren Source-Gebiete ist mit13 gekennzeichnet. Die Drains in diesem Chip-Layout sind isolierte Inselgebiete, wobei die Drain-Kontakte14 durch eine luftisolierte Überkreuzung15 verbunden sind. Die gezeigte Metallisierungsanordnung ist jedoch eine Option, wie sie den Fachmann auf dem Gebiet klar ist. Allerdings ist es am zweckmäßigsten, die luftisolierte Überkreuzung zur Verbindung für die größten Schaltkreismerkmale zu verwenden, wobei große Drain-Gebiete gegenüber großen Gate- oder Source-Gebieten vorzuziehen sind. Alternativ können benachbarte Transistoren angeordnet werden, wobei die Drain-Gebiete benachbarter Transistoren aneinander stoßen, so dass z.B. ein einzelnes Kontaktfenster für zwei benachbarte Drains oder einen gemeinsamen Drain ermöglicht wird. Bei diesem Entwurf müssen die Überkreuzungen von einer Vorrichtungslänge auf fast zwei Vorrichtungslängen verlängert werden. - Das Material einer luftisolierten Überkreuzung kann aus einer Vielzahl von Metallen ausgewählt werden. Überkreuzungsbalken aus Gold oder einer Goldlegierung sind relativ robust und werden in der GaAs-Technik verwendet. Luftisolierte Überkreuzungen müssen sowohl hinsichtlich Festigkeit als auch Leitfähigkeit relativ dick sein und erhöhen deshalb erheblich die Kosten für die Vorrichtung.
- Die luftisolierte Überkreuzung von
1 kann in dem in2 gezeigten Schnitt 2-2 ausführlicher betrachtet werden. Das Substrat, Source-, Gate- und Drain-Kontakte sind hier wie in1 als11 ,12 ,13 und14 gezeigt. Zur Einfachheit ist die Vorrichtungsstruktur innerhalb des Substrats selbst, d. h. Störstellengebiete usw., weggelassen worden. Der relevante Teil der Vorrichtungen im Kontext der Erfindung sind die Metallkontakte auf der Oberfläche des Substrats. In GaAs-Transistorvorrichtungen ist das übliche Kontaktmetall TiPdAu oder TiPtAu, obgleich andere Metalle verwendet werden können. Die luftisolierten Überkreuzungen sind mit15 gezeigt. - Techniken zur Herstellung luftisolierter Überkreuzungen folgen im Allgemeinen dem Lösungsweg des Füllens des zu überbrückenden Raums mit einem Photoresist oder einer Entsprechung, um als vorübergehender Träger zu dienen, des Ablagerns der Überkreuzungs-Metallbrücke auf dem Photoresistträger und des Herauslösens des Photoresists, so dass die den durch das Photoresist gefüllten Raum überspannende Metallbrücke stehen gelassen wird. Die Prozessfolge wird anhand der
3 –7 klar. - In
3 ist das Substrat11 mit der gleichen Anordnung von Oberflächenkontakten12 ,13 und14 wie in2 gezeigt. Wie gezeigt ist, wird die Oberfläche zum Planarisieren der Oberfläche mit einer Polyimidschicht21 beschichtet. Danach wird eine Photoresistschicht22 abgelagert und durch herkömmliche Mittel strukturiert, wie in4 gezeigt ist. Unter Verwendung der strukturierten Schicht22 als eine Maske werden die freiliegenden Gebiete der Schicht21 durch Ätzen in einem normalen O2-Plasma entfernt. Während dieses Schritts wird auch die Photomaske22 entfernt. Eine zweite Photoresistschicht wird aufgebracht und strukturiert, um die in5 gezeigte Struktur zu bilden. An diesem Punkt in der Folge werden Gebiete der zu verbindenden Drain-Kontakte14 freigelegt. - Eine dicke Metallschicht
23 für die Überkreuzungsbrücken wird auf der Photoresist/Polyimid-Schicht abgelagert, wie in6 gezeigt ist. Die Metallschicht ist typisch mehrere Mikrometer dick, um eine selbsttragende Spannweite zu erzeugen und den Widerstand zu verringern. Die Photoresist- und Polyimidschicht wird danach typischerweise unter Verwendung von Aceton für das Photoresist und Methylisobutylketon für das Polyimid herausgelöst, so dass die in7 gezeigte Struktur stehen gelassen wird, wobei die Metallüberkreuzung23 die Reihe von Drain-Kontakten14 über luftisolierte Gebiete hinüber verbindet, wie gezeigt ist. - Dieses Verfahren der luftisolierten Überkreuzung ist effektiv um wird viel verwendet. Allerdings ist die Verarbeitung kompliziert, wobei die Metallüberkreuzungen typischerweise dicke Goldbalken und deshalb teuer sind, und wobei die Überkreuzungen zerbrechlich und für einige Packungsmethoden des Standes der Technik, z.B. die MCM-Packung, nicht gut geeignet sind.
- Die Alternative gemäß der Erfindung wird in Verbindung mit den
8 –14 beschrieben. In8 weist das Substrat11 die gleichen Metallkontaktmerkmale12 ,13 und14 auf, wie sie bislang gezeigt sind. Die Schicht41 ist Si3N4, allgemein als SiNx-Abdeckungen bezeichnet, oder kann ein anderes IC-Deckmaterial sein, z.B. Polyimid. Dies ist die herkömmliche integrierte Schaltkreisstruktur nach Abschluss der Verarbeitung der Wafer-Ebene und der Chipaufteilung. Der in9 gezeigte nächste Schritt ist das photolithographische Strukturieren der Deckschicht (oder Deckschichten)41 zum Öffnen der Drain-Kontaktfenster42 . Es wird eine herkömmliche lithographische Strukturierung verwendet. Der Chip wird danach durch Aufbringen einer Unterbumpmetallisierung (UBM)43 in den Kontaktfenstern auf eine Flip-Chip-Kontaktierung vorbereitet, wie in10 gezeigt ist. Das Metall oder die Metalle, die für eine UBM verwendet werden, müssen gut an dem Material der Kontaktanschlussflächen14 haften, wobei sie durch typische Lötzinnmischungen benetzbar sein müssen und hoch leitend sein müssen. Eine diese Anforderungen erfüllende Struktur ist ein Verbund aus Chrom und Kupfer. Chrom wird zuerst abgelagert, so dass es auf der Kontaktanschlussfläche haftet, wobei Kupfer auf das Chrom aufgebracht wird, um eine für ein Lötmittel benetzbar Oberfläche zu schaffen. Chrom ist dafür bekannt, an einer Vielzahl von Materialien, sowohl organischen als auch anorganischen, gut zu haften. Folglich haftet es gut sowohl an dielektrischen Materialien, z.B. SiO2, SINCAPS, Polyimid usw., die üblicherweise bei der IC-Verarbeitung verwendet werden, als auch an Metallen wie etwa Kupfer und Aluminium. Allerdings lösen Lötmittellegierungen Kupfer und entnetzen von Chrom. Deshalb löst sich eine dünne Kupferschicht direkt auf dem Chrom in das geschmolzene Lötmittel, woraufhin das Lötmittel von der Chromschicht entnetzt. Um die Grenzflächenintegrität zwischen dem Lösungsmittel und der UBM sicherzustellen, wird typischerweise eine Verbund- oder Legierungsschicht aus Chrom und Kupfer zwischen der Chromschicht und der Kupferschicht verwendet. - Die oben erwähnten Schichten werden herkömmlich gesputtert, wobei daher verschiedene Optionen zu ihrer Ablagerung praktisch verfügbar sind. Die Schicht kann von einem Legierungstarget gesputtert werden. Sie kann unter Verwendung eines Chromtargets gesputtert werden, wobei danach zu einem Kupfertarget gewechselt wird. Oder sie kann unter Verwendung getrennter Chrom- und Kupfertargets gesputtert werden, wobei zwischen den beiden ein Übergang erfolgt. Die letztere Option erzeugt eine Schicht mit einer Übergangszusammensetzung und ist eine bevorzugte Technik.
- Die Mehrschichten für die UBM werden aufeinander folgend abgelagert, um die zusammengesetzte mehrschichtige Struktur zu bilden, die in
11 gezeigt ist. (Zur Einfachheit zeigt die ausführliche Ansicht von11 einen einzelnen Kontaktplatz.) In dem typischen Prozess werden die Schichten in einer Sputtervorrichtung, die sowohl ein Chromtarget also ein Kupfertarget enthält, gesputtert. Sputtertechniken sind gut bekannt, wobei die Einzelheiten für diese Beschreibung nicht erforderlich sind. Andere Techniken für das Ablagern der Metallschichten, z.B. Bedampfung, können ebenso verwendet werden. - Die Unterbumpmetallisierung, die an einem Drain-Kontakt
14 anliegt, ist allgemein mit43 gezeigt. Sie umfasst eine erste Schicht44 aus Chrom mit einer Dicke in der Größenordnung von 500–5000 Ångström und vorzugsweise 1000–3000 Ångström. Chrom haftet gut auf dem Kontakt14 , wobei es außerdem an in der Struktur vorhandenen dielektrischen Schichten haftet. Es ist außerdem hitzebeständig und bildet eine korrosionsbeständige Grenzfläche mit dem Aluminiumkontakt. Die zweite Schicht45 ist eine dünne Übergangsschicht aus Cr/Cu, die eine lötmittelbenetzbare und eine metallurgisch einwandfreie Grenzfläche zwischen der Chromschicht und der nachfolgend ausgebildeten Kupferschicht schafft. Die Schicht45 wird vorzugsweise durch Sputtern in einer Vorrichtung mit sowohl einem Chromtarget als auch einem Kupfertarget und durch einen Übergang zwischen den Targets gebildet. Dies führt zu einer gleichzeitig gesputterten Schicht, mit einer Zusammensetzung, die sich im Bereich von reinem Chrom bis reinem Kupfer ändert. Die Dicke der Übergangsschicht liegt in der Größenordnung von 1000–5000 Ångström und vorzugsweise 2000–3000 Ångström. - Die nächste Schicht
46 ist eine Kupferschicht mit einer Dicke in der Größenordnung von 1000–10000 Ångström und vorzugsweise 2000–6000 Ångström. Die Kupferschicht46 ist mit gewöhnlich für die Löthöcker verwendeten Lötmaterialien benetzbar. Der Schmelzpunkt der meisten eutektischen Lötmittel auf der Grundlage von Zinn ist relativ niedrig, wobei bei der Löttemperatur die Oberfläche der Kupferschicht mit dem Löthöcker reagiert, so dass eine physikalisch und elektrisch einwandfreie intermetallische Bindung gebildet wird. Selbst wenn das gesamte Kupfer durch die Lötschicht verbraucht ist, haftet das Lötmittel immer noch und benetzt die Cr/Cu-Verbundschicht. Zinn kann immer noch mit Cu in dem Verbund reagieren, während Cr es nicht kann, so dass die eine Reaktion eingegangene intermetallische Cu-Sn-Komponente in der Cr/Cu-Verbundstruktur eingeschlossen ist. -
11 zeigt eine optionale Schicht47 aus Gold, die auf die Oberfläche der Kupferschicht aufgebracht werden kann, um eine Oxidation der Kupferoberfläche zu verhindern. Die optionale Goldschicht besitzt eine Dicke von 500–3000 Ångström und vorzugsweise 1000–2000 Ångström. - Während dieses Metallisierungssystem insbesondere für den beschriebenen Verbindungsprozess effektiv ist, sind weitere Alternativen in dem Gebiet bekannt, wobei z.B. ebenso Ti/Ni/Au verwendet werden kann.
- Nach Abschluss der Mehrschicht-UBM von
11 oder einer alternativen Kontaktmetallisierung werden die Kontaktplätze mit Lötmittel beschichtet. Die Lötmittelbeschichtung wird durch irgendeine geeignete Technik wie etwa Bedampfung gebildet. Die Dicke eines typischen Löthöckers für diese Anwendung beträgt 0,25–0,5 mm (10–20 Millizoll). Beispiele für Lötmittelzusammensetzungen, die mit Erfolg in dem hier beschriebenen Prozess verwendet werden können, sind: - Das Substrat
11 von10 mit den Löthöckern an ihren Plätzen wird daraufhin an ein Verbindungssubstrat51 flip-chip-kontaktiert, wie in12 gezeigt ist. Die Kontaktierungsplätze auf dem Substrat können durch eine Unterbumpmetallisierung in derselben Weise wie die Kontaktierungsplätze auf dem Substrat11 vorbereitet werden. Das Verbindungssubstrat kann eine einer Vielzahl von gedruckten Leiterplatten sein, z.B. Epoxidglas, wobei es jedoch vorzugsweise Silicium ist. In der hier gezeigten Ausführungsform weist das Siliciumverbindungssubstrat51 eine Oxidschicht52 auf, die das Verbindungssubstrat bedeckt. Das Oxid wird typisch durch Aufwachsen bewirkt, wobei es jedoch abgelagert werden kann. Das Substrat kann außerdem Anordnungen weiterer Vorrichtungen aufweisen, wobei hier zur Veranschaulichung eine Anordnung53 aus Tantalkondensatoren und eine Anordnung54 aus Aluminiuminduktoren gezeigt ist. Diese Komponenten sind mit den gedruckten Standardschaltkreisen auf dem Verbindungssubstrat51 verbunden. Die Überkreuzung für die Transistorvorrichtungen auf dem Substrat11 umfasst eine Schicht55 auf dem Verbindungssubstrat51 , die die elektrische Verbindung von jedem Drain-Kontakt14 über Lötkugeln56 komplettiert. - Die luftisolierten Überkreuzungen sind in
13 ausführlicher zu sehen. Die Lufträume sind mit57 gezeigt. Die mit58 gezeigte Unterbumpmetallisierung auf dem Verbindungssubstrat kann auf dem Verbindungskanal61 in den Fenstern der dielektrischen Schicht59 unter Verwendung der oben beschriebenen Technik abgelagert werden. Der Kanal61 kann irgendein geeigneter Leiter sein, wobei er jedoch typisch Aluminium ist, an dem die hier beschriebene UBM haftet. Das Dielektrikum59 ist typisch SiO2 oder ein Polyimid. - In der vorhergehenden Folge von Prozessschritten ist beschrieben, dass die Löthöcker auf dem Transistorchip
11 abgelagert werden. Alternativ können die Löthöcker zu Beginn in den Aluminiumfenstern auf dem Verbindungssubstrat abgelagert werden. - Eine alternative Anordnung unter Verwendung eines Verbindungssubstrat-Flip-Chip-Moduls als eine reine Überkreuzungsverbindung ist in
14 gezeigt. In14 ist die aktive Vorrichtung, z.B. der Transistorleistungschip11 , auf einem Verbindungssubstrat oder einer gedruckten Leiterplatte51 in herkömmlicher Weise angebracht. Die Flip-Chip-Baueinheit62 schafft über die Löthöcker56 und die leitfähige Schicht55 luftisolierte Überkreuzungen für den IC-Chip11 . Die Flip-Chip-Baueinheit62 umfasst vorzugsweise ein Siliciumsubstrat, das der Gesamtbaueinheit Maßkontrolle und thermischmechanische Stabilität gibt. In diesem Fall kann das Verbindungsmodul62 einfach ein Silicium-Chip mit einer Oxidschicht63 , einer leitfähigen Metallisierung55 und einer Unterbumpmetallisierung64 (optional) sein. Wie in der in13 gezeigten Ausführungsform können die Löthöcker oder -kugeln zu Beginn entweder auf dem IC-Chip11 oder dem Überkreuzungs-Verbindungssubstrat62 aufgebracht werden. - Wie im Vorhergehenden beschrieben ist, umfasst die luftisolierte Überkreuzung des integrierten Schaltkreises der Erfindung ein Überkreuzungs-Verbindungssubstrat (CIS) als ein getrenntes Element, das von dem Verbindungssubstrat des integrierten Schaltkreises verschieden ist. Das Überkreuzungs-Verbindungssubstrat kann ein Keramiksubstrat oder eine gedruckte Schaltungsbaueinheit sein, d. h. eine gedruckte Leiterplatte, die eine normale Epoxid- oder Phenolharzplatte mit einer Metallisierung auf der Platte umfassen kann, oder es kann ein oxidbeschichtetes Halbleiterverbindungssubstrat, vorzugsweise Silicium, mit einer photolithographisch auf der Oxidschicht ausgebildeten Metallisierung sein. Siliciumverbindungssubstrate bieten den zusätzlichen Vorteil der Schaffung einer wirksamen Wärmeableitung von der Schaltkreisseite des aktiven Chips über die Vielzahl von Löthöckern. Eine Wärmeableitung für GaAs-Leistungschips wird beispielsweise oft auf der Rückseite des Chips vorgesehen, was weniger wirksam ist. Der Wärmeableitungsvorteil ist in
15 zu sehen, wobei der Wärmeableiter64 an dem Siliciumverbindungssubstrat63 befestigt gezeigt ist. - Bei der Erfindung, wie sie beschrieben ist, sind die Überkreuzungsverbindungen relativ unkompliziert, wobei eine einzelne Metallisierungsebene ausreichend sein kann. Allerdings können Überkreuzungsverbindungen auch in dieser Schaltungsanordnung gewünscht sein. Außerdem ist es möglich, dass ein normalerweise durch das primäre Verbindungssubstrat (z.B.
51 von14 ) getragener Teil der Schaltungsanordnung auf ein Überkreuzungs-Verbindungssubstrat übertragen werden kann, um die Komplexität oder Größe der Verbindungsschaltkreise auf dem primären Verbindungssubstrat zu verringern. In einem solchen Fall kann das Überkreuzungs-Verbindungssubstrat außerdem eine Mehrebenenschaltungsanordnung umfassen. - Bei einer typischen Anordnung gemäß der Erfindung ist der integrierte Schaltkreis mit den luftisolierten Überkreuzungen ein Teil einer Gesamtbaueinheit, die Multichips oder Mehrkomponenten umfasst, d. h. passive Komponenten oder ihrer Kombinationen. Wie anhand eines Vergleichs der
13 und14 offensichtlich ist, können diese Schaltkreiselemente Teil des primären Verbindungssubstrats oder Teil des Überkreuzungs-Verbindungssubstrats sein.
Claims (2)
- Vorrichtung mit integriertem Schaltkreis, umfassend: a. einen integrierten Schaltkreis (IC) Chip mit einem IC-Chipsubstrat, b. ein Überkreuzungs-Verbindungssubstrat (
51 ,62 ), das zumindest einen Teil des IC-Chipsubstrats bedeckend an diesem befestigt ist, das Überkreuzungs-Verbindungssubstrat weist eine erste Überkreuzungs-Verbindungssubstrat-Löthöckerverbindung und eine zweite Überkreuzungs-Verbindungssubstrat-Löthöckerverbindung auf, die einen Luftraum zwischen dem IC-Chipsubstrat und dem Überkreuzungs-Verbindungssubstrat belassen, c. einen sich in einer ersten Richtung erstreckenden IC-Leiter auf dem IC-Chipsubstrat, d. einen ersten Löthöckerverbindungsplatz auf dem IC-Chipsubstrat, der auf einer Seite des IC-Leiters liegt und davon beabstandet ist, und der an dem ersten Überkreuzungs-Verbindungssubstrat-Löthöcker befestigt ist, e. einen zweiten Löthöckerverbindungsplatz auf dem IC-Chipsubstrat, der auf der anderen Seite des IC-Leiters liegt und davon beabstandet ist, und der an dem zweiten Überkreuzungs-Verbindungssubstrat-Löthöcker befestigt ist, f. einen Überkreuzungs-Verbindungssubstratleiter auf dem Überkreuzungs-Verbindungssubstrat, der sich von dem ersten Überkreuzungs-Verbindungssubstrat-Löthöcker zu dem zweiten Überkreuzungs-Verbindungssubstrat-Löthöcker erstreckt und der sich in einer Richtung im Wesentlichen senkrecht zu der ersten Richtung erstreckt, wodurch zumindest ein Teil des Luftraumes den IC-Leiter und den Überkreuzungs-Verbindungssubstratleiter trennt. - Vorrichtung nach Anspruch 1, in der das Überkreuzungs-Verbindungssubstrat ein Siliziumsubstrat umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/946,693 US6683384B1 (en) | 1997-10-08 | 1997-10-08 | Air isolated crossovers |
US946693 | 1997-10-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69836944D1 DE69836944D1 (de) | 2007-03-15 |
DE69836944T2 true DE69836944T2 (de) | 2007-10-25 |
Family
ID=25484824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69836944T Expired - Lifetime DE69836944T2 (de) | 1997-10-08 | 1998-09-29 | Verbesserte luftisolierte Kreuzungsstruktur |
Country Status (4)
Country | Link |
---|---|
US (1) | US6683384B1 (de) |
EP (1) | EP0908951B1 (de) |
JP (2) | JPH11204646A (de) |
DE (1) | DE69836944T2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19734509C2 (de) * | 1997-08-08 | 2002-11-07 | Infineon Technologies Ag | Leistungstransistorzelle |
US6683384B1 (en) * | 1997-10-08 | 2004-01-27 | Agere Systems Inc | Air isolated crossovers |
TW464927B (en) * | 2000-08-29 | 2001-11-21 | Unipac Optoelectronics Corp | Metal bump with an insulating sidewall and method of fabricating thereof |
EP1219565A1 (de) * | 2000-12-29 | 2002-07-03 | STMicroelectronics S.r.l. | Herstellung integrierter Teile mit Verbindungen auf separaten Scheiben und Stapeln derselben |
KR100481216B1 (ko) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
US7145248B2 (en) * | 2002-06-28 | 2006-12-05 | Lucent Technologies Inc. | Common connection method for flip-chip assembled devices |
US20040075170A1 (en) * | 2002-10-21 | 2004-04-22 | Yinon Degani | High frequency integrated circuits |
DE10313047B3 (de) * | 2003-03-24 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung von Chipstapeln |
US7262508B2 (en) * | 2003-10-03 | 2007-08-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Integrated circuit incorporating flip chip and wire bonding |
US6884661B1 (en) * | 2003-11-04 | 2005-04-26 | Rf Micro Devices, Inc. | Method of fabricating posts over integrated heat sink metallization to enable flip chip packaging of GaAs devices |
JP3880600B2 (ja) * | 2004-02-10 | 2007-02-14 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
US7135766B1 (en) | 2004-11-30 | 2006-11-14 | Rf Micro Devices, Inc. | Integrated power devices and signal isolation structure |
US20080162855A1 (en) * | 2006-12-29 | 2008-07-03 | Tessil Thomas | Memory Command Issue Rate Controller |
US7872350B2 (en) * | 2007-04-10 | 2011-01-18 | Qimonda Ag | Multi-chip module |
TW201011878A (en) * | 2008-09-03 | 2010-03-16 | Phoenix Prec Technology Corp | Package structure having substrate and fabrication thereof |
KR101660871B1 (ko) * | 2009-04-08 | 2016-09-28 | 이피션트 파워 컨버젼 코퍼레이션 | 전기적으로 격리된 후면을 구비한 범프 자기격리형 GaN 트랜지스터 칩 |
JP5578012B2 (ja) * | 2010-10-15 | 2014-08-27 | 三菱電機株式会社 | エアブリッジの製造方法 |
JP6113154B2 (ja) | 2011-06-24 | 2017-04-12 | エーシーエム リサーチ (シャンハイ) インコーポレーテッド | 基板上に均一な金属膜を形成するための方法及び装置 |
US20150049443A1 (en) * | 2013-08-13 | 2015-02-19 | Infineon Technologies Ag | Chip arrangement |
CN113764261B (zh) * | 2020-10-15 | 2023-08-22 | 腾讯科技(深圳)有限公司 | 空桥结构及其制作方法、超导量子芯片及其制作方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6189657A (ja) * | 1984-10-08 | 1986-05-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
CA1226966A (en) * | 1985-09-10 | 1987-09-15 | Gabriel Marcantonio | Integrated circuit chip package |
JPS63293930A (ja) * | 1987-05-27 | 1988-11-30 | Hitachi Ltd | 半導体装置における電極 |
JPH01235257A (ja) * | 1988-03-15 | 1989-09-20 | Hitachi Ltd | 半導体装置の製造方法 |
US5399898A (en) * | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
US5319237A (en) * | 1990-03-09 | 1994-06-07 | Thomson Composants Microondes | Power semiconductor component |
JPH04179593A (ja) * | 1990-11-14 | 1992-06-26 | Casio Comput Co Ltd | Icモジュール |
JPH0714024B2 (ja) * | 1990-11-29 | 1995-02-15 | 川崎製鉄株式会社 | マルチチップモジュール |
JPH04321240A (ja) * | 1991-04-22 | 1992-11-11 | Nec Corp | 半導体装置 |
US5262660A (en) * | 1991-08-01 | 1993-11-16 | Trw Inc. | High power pseudomorphic gallium arsenide high electron mobility transistors |
US5614766A (en) * | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
JPH05136144A (ja) * | 1991-11-13 | 1993-06-01 | Hitachi Ltd | 半導体装置 |
US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
JPH0689940A (ja) * | 1992-09-08 | 1994-03-29 | Mitsubishi Electric Corp | エアブリッジ配線構造 |
US5376584A (en) * | 1992-12-31 | 1994-12-27 | International Business Machines Corporation | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress |
JPH06244231A (ja) * | 1993-02-01 | 1994-09-02 | Motorola Inc | 気密半導体デバイスおよびその製造方法 |
DE69517248T2 (de) * | 1994-07-15 | 2000-10-12 | Mitsubishi Materials Corp., Tokio/Tokyo | Keramik-Gehäuse mit hoher Wärmeabstrahlung |
US5825092A (en) * | 1996-05-20 | 1998-10-20 | Harris Corporation | Integrated circuit with an air bridge having a lid |
US5866949A (en) * | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
US6683384B1 (en) * | 1997-10-08 | 2004-01-27 | Agere Systems Inc | Air isolated crossovers |
-
1997
- 1997-10-08 US US08/946,693 patent/US6683384B1/en not_active Expired - Lifetime
-
1998
- 1998-09-29 DE DE69836944T patent/DE69836944T2/de not_active Expired - Lifetime
- 1998-09-29 EP EP98307916A patent/EP0908951B1/de not_active Expired - Lifetime
- 1998-10-06 JP JP10284522A patent/JPH11204646A/ja active Pending
-
2007
- 2007-05-25 JP JP2007138865A patent/JP4685834B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0908951B1 (de) | 2007-01-24 |
EP0908951A3 (de) | 2000-07-19 |
JPH11204646A (ja) | 1999-07-30 |
US6683384B1 (en) | 2004-01-27 |
DE69836944D1 (de) | 2007-03-15 |
JP2007274004A (ja) | 2007-10-18 |
EP0908951A2 (de) | 1999-04-14 |
JP4685834B2 (ja) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69836944T2 (de) | Verbesserte luftisolierte Kreuzungsstruktur | |
DE69523991T2 (de) | Löt-Anschlusskontakt und Verfahren zu seiner Herstellung | |
DE69915299T2 (de) | Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen | |
DE69526895T2 (de) | Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe | |
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE69628161T2 (de) | Eine löthöckerstruktur für ein mikroelektronisches substrat | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE102005046737B4 (de) | Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren | |
DE10250636A1 (de) | Übertragungsverkapselung auf Waferebene | |
DE102006036798B4 (de) | Elektronisches Bauteil und Verfahren zum Herstellen | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE112007000832T5 (de) | Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse | |
DE69209970T2 (de) | Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur | |
DE112013006790B4 (de) | Halbleitervorrichtungen und Verfahren zum Fertigen einer Halbleitervorrichtung | |
DE69630169T2 (de) | Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger | |
DE102012109319A1 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
DE112020004228T5 (de) | Bilden einer bump-struktur | |
EP0745274B1 (de) | Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung | |
DE102007057689A1 (de) | Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
DE3787772T2 (de) | Halbleiterchip mit einer Höckerstruktur für automatische Bandmontage. | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets | |
DE10239081B4 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |