JPH11204646A - 集積回路デバイス - Google Patents

集積回路デバイス

Info

Publication number
JPH11204646A
JPH11204646A JP10284522A JP28452298A JPH11204646A JP H11204646 A JPH11204646 A JP H11204646A JP 10284522 A JP10284522 A JP 10284522A JP 28452298 A JP28452298 A JP 28452298A JP H11204646 A JPH11204646 A JP H11204646A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
interconnect
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10284522A
Other languages
English (en)
Inventor
Dean Paul Kossives
ポール コッシヴス ディーン
Fan Ren
レン ファン
King L Tai
リエン タイ キング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11204646A publication Critical patent/JPH11204646A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Abstract

(57)【要約】 【課題】マルチチップモジュール（multi-chip module
−ＭＣＭ）技術を用いて空気絶縁クロスオーバーを改善
することである。 【解決手段】 本発明の集積回路デバイスの空気絶縁型
クロスオーバー相互接続領域は、クロスオーバー相互接
続用基板を有し、前記クロスオーバー相互接続用基板
は、前記少なくとも２つの接点部位を接続するハンダバ
ンプ相互接続構造を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路の製造に
関し、特に複数の接点部位間をブリッジする空気絶縁型
のクロスオーバー領域を採用したパワー集積回路に関す
る。
【０００２】
【従来の技術】空気絶縁型のクロスオーバー領域は、ハ
イパワーのトランジスタおよび増幅器のような特定のデ
バイスのアプリケーション用の集積回路に通常使用され
る。１ＧＨｚ以下で動作する回路においては、金属性相
互接続領域の表皮深さは２．５μｍ以上であり、これら
のアプリケーションに適した寸法の金または金合金製の
クロスオーバーブリッジは高価で、高い歩留まりで製造
することは困難である。
【０００３】
【発明が解決しようとする課題】したがって本発明の目
的は、マルチチップモジュール（multi-chip module −
ＭＣＭ）技術を用いた従来の空気絶縁クロスオーバーを
改善することである。
【０００４】
【課題を解決するための手段】本発明によれば、アルミ
のような安価な金属を相互接続用に使用することができ
る。本発明によるＭＣＭ相互接続構造は、頑強で現在の
デバイスのパッケージに適したものである。この本発明
のＭＣＭアプローチにおいては、トランジスタＩＣは、
相互接続用基板に結合されたフリップチップであり、エ
アブリッジ（空気ブリッジ）がこのチップと相互接続用
基板との間に形成される。
【０００５】本発明の別の構成例においては、ＭＣＭチ
ップに類似したクロスオーバー相互接続用基板は、マル
チチップまたはマルチ構成要素の相互接続用基板上に搭
載された集積回路に結合されるフリップチップである。
本明細書において、空気絶縁された「air isolated」と
は、導体と別の導体との間に存在するギャップを意味す
る。このギャップは、空気または当業者には公知の絶縁
性充填材料で充填してもよい。
【０００６】
【発明の実施の形態】図１は、半導体チップ１１の一部
の平面図である。ゲート相互接続用ランナーの従来の金
属製ランナーが１２で、櫛の歯状の複数のソース領域用
の従来の金属製ランナーが１３でそれぞれ示されてい
る。このチップレイアウトのドレインは、絶縁された島
状領域であり、複数のドレイン接点１４が空気絶縁型ク
ロスオーバー領域１５により相互に接続されている。金
属化領域の配置は一部のみ示している。
【０００７】空気絶縁型のクロスオーバー領域を最大の
回路特徴領域に接続するのが好ましく、ドレイン領域
が、ゲート領域とソース領域よりも大きい方が好まし
い。別の構成例として、隣接するトランジスタ相互のド
レイン領域が当接するように配置し、これにより例えば
２個の隣接する領域または共通ドレイン用に１個の接点
ウインドウを形成するだけでよい。しかしこのようなデ
ザインにおいては、クロスオーバー領域は１つのデバイ
スの長さから２個分のデバイスの長さにまで拡張しなけ
ればならない。
【０００８】この空気絶縁型クロスオーバー領域の材料
は、様々な種類の金属から選択できる。金および金合金
のクロスオーバーの料梁領域が比較的頑強で、ＧａＡｓ
テクノロジーに用いられる。空気絶縁型クロスオーバー
領域は、強度および導電性の両方の機能のために厚くな
ければならず、このため余分の大幅な製造コストがデバ
イスにかかることになる。
【０００９】図１の空気絶縁型クロスオーバー領域の断
面２−２に沿った詳細を図２に示す。ここでは、基板，
ソース接点，ゲート接点，ドレイン接点を図１の１１，
１２，１３，１４として示す。図面を明瞭にするため
に、基板内のデバイスの構造体そのもの即ち不純物領域
等は省略している。デバイスの関連部分は、本明細書に
おいては、基板の表面上の金属接点である。ＧａＡｓト
ランジスタデバイスにおいては、通常の接点金属は、Ｔ
ｉ／Ｐｄ／ＡｕまたはＴｉ／Ｐｔ／Ａｕであるが、別の
種類の金属も用いることができる。空気絶縁型クロスオ
ーバー領域を１５で示している。
【００１０】空気絶縁型クロスオーバー領域を形成する
技術は、ホトレジストあるいは等価なものとして一時的
なサポート部材として機能する材料でブリッジすべきス
ペースを充填し、このホトレジストサポート部材上にク
ロスオーバー金属ブリッジを堆積し、このホトレジスト
を溶解除去してホトレジストにより充填されていたスペ
ースに跨る金属ブリッジを残すようにするアプローチで
ある。このプロセスのシーケンスを図３−７に示す。
【００１１】図３において、基板１１には図２に示され
たのと同一のソース接点，ゲート接点，ドレイン接点１
２，１３，１４が形成されている。この表面は、ポリイ
ミド層２１によりコーティングされて表面が平面化され
ている。その後ホトレジスト層２２を堆積し、図４に示
す従来の手段によりパターン化される。このパターン化
された層であるホトレジスト層２２をマスクとして用
い、ポリイミド層２１が露出した領域を標準のＯ2プラ
ズマのエッチングで除去する。このステップの間ホトマ
スクで２２もまた除去される。次に第２ホトレジスト層
３２が塗布されパターン化されて図５に示す構造体を形
成する。接続されるべきドレイン接点１４の領域は、こ
の時点では露出されたままである。
【００１２】クロスオーバーブリッジ用の厚い金属層２
３が、図６に示すようにホトレジスト層３２／ポリイミ
ド層２１の上に堆積される。この金属層２３は、自己支
持スパンを形成するため、および抵抗を減らすために数
ミクロンの厚さを有する。このホトレジスト層３２とポ
リイミド層２１をその後ホトレジスト層３２に対しては
アセトンを、ポリイミド層２１に対してはメチルイソブ
チルケトンを用いて、溶解して除去すると図７に示す構
造体となり、金属層２３が空気絶縁しながら一連のドレ
イン接点１４を相互接続する。
【００１３】この空気絶縁型のクロスオーバーの方法
は、有効であり広く用いられている。しかし、その製造
プロセスは、困難で金属製のクロスオーバー領域は通常
厚い金製のビーム（梁）であり高価である。かつクロス
オーバー領域はもろく壊れ易く最新のパッケージアプロ
ーチ、例えばＭＣＭパッケージには十分に適したものと
は言えない。
【００１４】本発明による製造方法を図８−１４で示
す。図８においては、基板１１は従来と同様のソース接
点，ゲート接点，ドレイン接点１２，１３，１４を有す
る。キャップ層４１はＳｉ3Ｎ4製で、通常ＳｉＮx キャ
ップとも称するが、別のＩＣキャッピング材料、例えば
ポリイミドを用いることもできる。図８に示す構造は、
ウェハレベルの処理とダイ分離の完了後の従来の集積回
路構造を示す。
【００１５】次のステップは図９に示すように、ドレイ
ン接点ウインドウ４２を開口させるためにキャップ層４
１を光リソグラフ技術でもってパターン化することであ
る。ここでは従来の光リソグラフパターン化技術が用い
られる。このチップにアンダーバンプ金属化領域（ＵＢ
Ｍ）４３を接点ウインドウ内に形成することにより、フ
リップチップボンディング用に用いられる。ＵＢＭ４３
用に使用される金属は、接点パッドであるドレイン接点
１４の材料によく接着しなければならず、通常スズのハ
ンダ形成によりぬれ性でなければならず、そして高い導
電性を有しなければならない。
【００１６】これらの要件に合う構造体は、クロムと銅
の合金である。クロムを先ず堆積して接点パッドに接着
し、その後銅をクロムの上に形成してハンダぬれ性表面
を提供する。クロムは、様々な金属，有機物，無機物に
もよく接着する。したがってクロムは誘電体材料（Ｓｉ
Ｏ2 ，ＳＩＮＣＡＰＳ，ポリイミド等）および銅、アル
ミ等の金属にも十分接着する。
【００１７】しかし、ハンダは銅を溶解しクロムからぬ
れ性を奪いさる。クロムの上に直接形成された銅の薄い
層は溶解して溶融ハンダになり、その後このハンダがク
ロム層からぬれ性を奪いさる。ハンダとＵＢＭ４３との
間の界面の完全性を維持するため、クロムと銅の化合物
または合金層がクロム層と銅層の間に用いられる。
【００１８】前述した層は、一般的にはスパッタリング
により形成されるがそれらを堆積するいくつかの別の方
法も用いることができる。この層は、合金のターゲット
からスパッタリングで形成される。クロムターゲットを
用いてスパッタリングし、その後銅ターゲットに切り換
える。あるいは別々のクロムターゲットと銅ターゲット
を用いてそれらの間で切り換えることによりスパッタリ
ングを行うこともできる。後者の方法は傾斜組成を有す
る層を生成できるので好ましい。
【００１９】アンダーバンプ金属化層（ＵＢＭ）用の複
数の層は、順番に堆積して図１１に示すような合成層構
造を形成する。（図面を簡単にするために、図１１の詳
細図は１個の接点領域のみを示す。）一般的なプロセス
においては、層はクロムターゲットと銅ターゲットの両
方を有するスパッタリング装置内でスパッタにより形成
される。スパッタリングの技術は公知であるのでここで
はその説明は割愛する。金属層を堆積する他の技術例え
ば蒸着も使用することができる。
【００２０】図１１にドレイン接点１４に接触するアン
ダーバンプ金属化層をＵＢＭ４３で示す。このＵＢＭ４
３は，５００−５０００オングストローム（以下Ａで表
す）のオーダーの好ましくは１０００−３０００Ａの厚
さを有するクロム製の第１層４４を含む。クロムは、ド
レイン接点１４に十分に接着し、かつ基板内に存在する
誘電体層にも十分よく接着する。このクロムは耐火金属
でアルミ製接点と耐腐食性のインタフェースを形成す
る。
【００２１】第２層４５はＣｒ／Ｃｕの薄い遷移層であ
りハンダのぬれ性を与え、クロム層とその後に形成され
る銅層の間に金属学的に安定したインタフェースを与え
る。この第２層４５はクロムターゲットと銅ターゲット
の両方を有する装置内でスパッタリングをし、これらの
ターゲット間で移り変わらせることにより形成される。
その結果、純粋のクロム層と純粋の銅層との間で組成が
変化する共スパッタ層となる。この第２層４５である遷
移層の厚さは１０００−５０００Ａで、好ましくは２０
００−３０００Ａである。
【００２２】第３層４６は厚さが１０００−１００００
Ａで、好ましくは２０００−６０００Ａである銅層であ
る。この銅層である第３層４６は、ハンダバンプ用に通
常使用されるハンダ材料に対しぬれ性を有する。大部分
がスズのベースの共融ハンダの溶融点は比較的低く、そ
してハンダ付け温度においては、銅層の表面はハンダバ
ンプと反応して物理的かつ電気的に安定した金属間結合
を形成する。全ての銅がハンダ層により消費された場合
でも、ハンダはＣｒ／Ｃｕ合成層に対し接着しぬれ性を
有する。スズは合成層内のＣｕと反応するがクロムとは
反応しない、その結果反応したＣｕ−Ｓｎ金属間素子
は、Ｃｒ／Ｃｕ合成構造体の中に固定される。
【００２３】図１１は、また選択的な層である金製の層
４７が銅層である第３層４６の表面に形成され、銅層で
ある第３層４６の表面の酸化を阻止している。この選択
的な層である金層の厚さは５００−３０００Ａで、好ま
しくは１０００−２０００Ａである。
【００２４】この多層構造のアンダーバンプ金属化系の
製造プロセスの詳細な説明は、同出願人の米国特許出願
に開示されている。この金属化系は、前述した相互接続
プロセスに対し特に有効で、例えば他の別の構成例、例
えばＴｉ／Ｎｉ／Ａｕも使用することができる。
【００２５】図１１の多層構造のＵＢＭの形成完了後、
あるいは接点用金属の形成完了後、接点部位はその後ハ
ンダでコーティングされる。このハンダのコーティング
は、例えば蒸着のような他の適当な技術により行われ
る。本発明におけるハンダバンプの厚さは、１０−２０
ミル（０．２４５−０．４９ｍｍ）である。このハンダ
組成の例を次に示す。
【００２６】 例 Ｉ ＩＩ ＩＩＩ Ｓｎ ５ ６３ ９５ Ｐｂ ９５ ３７ ０ Ｓｂ ０ ０ ５
【００２７】ハンダバンプが形成された図１０の基板１
１は、図１２に示すような相互接続用基板５１に結合さ
れたフリップチップである。基板上のボンディング部位
は、基板１１上のボンディング部位と同様な方法により
アンダーバンプ金属化層で用意された。この相互接続用
基板は、様々な種類のプリント回路基板の一つで、例え
ばエポキシガラス好ましくはシリコン製である。ここに
示された実施例においては、シリコン製の相互接続用基
板５１は、この相互接続用基板５１を覆う酸化物層５２
を有する。
【００２８】酸化物層５２は通常成長により形成される
が、堆積により形成してもかまわない。この基板は様々
なデバイスの列を有し、ここに示したものはタンタル製
キャパシタ列５３とアルミ製インダクタ列５４である。
これらの素子は、相互接続用基板５１上の標準のプリン
ト回路により相互接続される。基板１１上のトランジス
タデバイスのクロスオーバーは、相互接続用基板５１上
の層５５を有し、この層５５がドレイン接点１４からメ
ッキボール５６を介した電気的接続を完成させる。
【００２９】空気絶縁型のクロスオーバー領域の詳細を
図１３に示す。空隙は５７で示され、相互接続用基板５
１上のアンダーバンプ金属化層は５８で示され、このア
ンダーバンプ金属化領域５８は上述した技術を用いて誘
電体層５９のウインドウ内の相互接続用ランナー６１の
上に堆積して形成される。この相互接続用ランナー６１
は、適切な材料の導電体であるが通常アルミ製であり、
ＵＢＭが接着し易いものである。誘電体層５９は一般的
にはＳｉＯ2 またはポリイミド製である。
【００３０】前述した製造ステップにおいては、ハンダ
バンプ（メッキボール５６）はトランジスタチップであ
る半導体チップ１１上に堆積したものとして記載されて
いるが、別の構成例としては、ハンダバンプ（メッキボ
ール５６）は相互接続用基板５１上のアルミ製のウイン
ドウの上に最初に堆積して形成することもできる。相互
接続用基板５１のフリップチップモジュールを純粋なク
ロスオーバー相互接続として用いる別の構成例を図１４
に示す。
【００３１】同図においては、例えばトランジスタチッ
プのような活性領域を有する半導体チップ１１が従来方
法により相互接続用基板（またはプリント回路ボード）
５１の上に搭載されている。フリップチップ組立体６２
がＩＣチップである半導体チップ１１に対しメッキボー
ル５６と層５５を介して空気絶縁型のクロスオーバー領
域を形成する。フリップチップ組立体６２は、シリコン
製基板を有し、この基板が全体の組立に対し寸法の制御
および熱に対する機械的安定性を提供する。
【００３２】この場合、相互接続用モジュールであるフ
リップチップ組立体６２は、酸化物層６３と層５５とア
ンダーバンプ金属化層６４（選択的なもの）を有するシ
リコン製チップである。図１３に示された実施例のよう
にハンダバンプ（メッキボール５６）がまずＩＣチップ
である半導体チップ１１またはクロスオーバーの相互接
続用基板であるフリップチップ組立体６２の上に形成さ
れる。
【００３３】前述したように本発明の集積回路の空気絶
縁型クロスオーバー領域は、クロスオーバー相互接続用
基板を集積回路の相互接続用基板とは別個の素子として
含んでいる。このクロスオーバー相互接続用基板は、セ
ラミックス製基板またはプリント回路組立体、その上に
金属化層を有する標準のエポキシ、またはフェノリック
レジンボードを含むプリント回路基板あるいは酸化物を
コーティングした半導体、好ましくはシリコン製で、酸
化物層の上に光リソグラフ技術でもって形成された金属
層を有する相互接続用基板である。
【００３４】シリコン製の相互接続用基板は複数のハン
ダバンプにより活性チップの回路から熱を有効に取り出
す利点がある。例えばＧａＡｓのパワーチップの熱の取
り出しは、チップの反対面から行われているがこれは余
り効果的ではない。熱の取り出し（Heat sinking）の利
点は、図１５においてヒートシンク６５がシリコン製の
相互接続用基板６３の上に固着されていることからも分
かる。
【００３５】本発明のクロスオーバー相互接続構造は、
構造が複雑ではなく単一層の金属層で十分構成できる。
しかし、クロスオーバー接続構造が回路に必要とされる
場合がある。主相互接続用基板（図１４の５１）によ
り、通常搭載される回路のある種の回路は、クロスオー
バーの相互接続用基板に変化し、主相互接続用基板上の
相互接続回路の複雑さおよび大きさを低減している。こ
のような場合、クロスオーバー相互接続用基板は、多層
レベルの回路を含む。
【００３６】本発明の装置においては、空気絶縁型のク
ロスオーバー領域を有する集積回路はマルチチップまた
はマルチ素子即ち受動型素子あるいはその組み合わせを
含む全体組立体の一部である。図１３，１４の比較から
明らかなようにこれらの回路素子は、主相互接続用基板
の一部またはクロスオーバー相互接続用基板の一部であ
る。多くの一般的な構成においては、両方の基板は、半
導体チップを含むフリップチップまたは受動型の素子あ
るいはその両方である。
【図面の簡単な説明】
【図１】従来の空気絶縁型のクロスオーバーで接続され
たドレインを有するトランジスタ列の一部を示すパワー
トランジスタ集積回路チップの平面図
【図２】図１の線２−２に沿った断面図
【図３】図１，２の空気絶縁型構造を形成するのに用い
られる従来技術に係る各製造ステップを表す図
【図４】図１，２の空気絶縁型構造を形成するのに用い
られる従来技術に係る各製造ステップを表す図
【図５】図１，２の空気絶縁型構造を形成するのに用い
られる従来技術に係る各製造ステップを表す図
【図６】図１，２の空気絶縁型構造を形成するのに用い
られる従来技術に係る各製造ステップを表す図
【図７】図１，２の空気絶縁型構造を形成するのに用い
られる従来技術に係る各製造ステップを表す図
【図８】従来の空気絶縁型構造に対する別の例としてＭ
ＣＭ相互接続用に用いられる各製造ステップを表す図
【図９】従来の空気絶縁型構造に対する別の例としてＭ
ＣＭ相互接続用に用いられる各製造ステップを表す図
【図１０】従来の空気絶縁型構造に対する別の例として
ＭＣＭ相互接続用に用いられる各製造ステップを表す図
【図１１】従来の空気絶縁型構造に対する別の例として
ＭＣＭ相互接続用に用いられる各製造ステップを表す図
【図１２】本発明によるデバイス構造の第１実施例を表
す側面図
【図１３】図１２のデバイス構造の部分拡大図
【図１４】本発明によるデバイス構造の第２実施例を表
す側面図
【図１５】本発明によるデバイス構造の第３実施例を表
す側面図
【符号の説明】
１１ 半導体チップ １２ ゲート接続用ランナー １３ ソース領域接続用ランナー １４ ドレイン接点 １５ 空気絶縁型クロスオーバー領域 ２１ ポリイミド層 ２２ ホトレジスト層 ２３ 金属層 ３２ 第１ホトレジスト層 ４１ キャップ層 ４２ ドレイン接点ウインドウ ４３ アンダーバンプ金属化領域（ＵＢＭ） ４４ 第１層 ４５ 第２層 ４６ 第３層 ４７ 第４層 ５１ 相互接続用基板 ５２ 酸化物層 ５３ タンタル製キャパシタ列 ５４ アルミ製インダクタ列 ５５ 層 ５６ メッキボール ５７ 空隙スペース ５８ アンダーバンプ金属化領域 ５９ 誘電体層 ６１ 相互接続用ランナー ６２ フリップチップ組立体 ６３ 酸化物層（相互接続用基板） ６４ アンダーバンプ金属化層 ６５ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ファン レン アメリカ合衆国，ニュージャージー，サマ ーセット，ウォーレン，バークシャイア ドライブ 13 (72)発明者 キング リエン タイ アメリカ合衆国，ニュージャージー，ユニ オン，バークレイ ハイツ，ハイランド サークル 95

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路チップ上の少なくとも２つの接
    点部位を相互接続する空気絶縁型クロスオーバー相互接
    続領域を有する集積回路チップを含む集積回路デバイス
    において、 前記空気絶縁型クロスオーバー相互接続領域は、クロス
    オーバー相互接続用基板を有し、前記クロスオーバー相
    互接続用基板には、前記少なくとも２つの接点部位を接
    続する相互接続手段を具備することを特徴とする集積回
    路デバイス。
  2. 【請求項２】 前記クロスオーバー相互接続用基板は、
    シリコン製基板を含むことを特徴とする請求項１記載の
    デバイス。
  3. 【請求項３】 集積回路チップ上の少なくとも２つの接
    点部位を相互接続する空気絶縁型クロスオーバー相互接
    続領域を有する集積回路チップを含む集積回路デバイス
    において、 前記集積回路チップは、プリント回路基板に接続された
    フリップチップであり、 前記空気絶縁型クロスオーバー相互接続領域は、前記プ
    リント回路基板上の導電層により形成されることを特徴
    とする集積回路デバイス。
  4. 【請求項４】 前記集積回路チップと前記プリント回路
    ボードとの間にハンダバンプ相互接続構造を有し、 前記空気絶縁型クロスオーバー相互接続領域は、前記ハ
    ンダバンプにより形成されることを特徴とする請求項３
    記載のデバイス。
  5. 【請求項５】 集積回路チップ上の少なくとも２つの接
    点部位を相互接続する空気絶縁型クロスオーバー相互接
    続領域を有する集積回路チップを含む集積回路デバイス
    において、 前記集積回路チップは、第１相互接続用基板に接続さ
    れ、 前記空気絶縁型クロスオーバー相互接続領域は、前記第
    １相互接続用基板上の前記集積回路チップに結合された
    第２相互接続用基板フリップチップを有することを特徴
    とする集積回路デバイス。
  6. 【請求項６】 前記第２相互接続用基板は、その上に絶
    縁層が形成されたシリコン製基板とこの絶縁層の上の導
    電性金属パターン層を有し、 前記導電性金属パターン層の少なくとも一部が前記２つ
    の接点部位を相互接続することを特徴とする請求項５記
    載のデバイス。
  7. 【請求項７】 前記ハンダバンプと前記集積回路との間
    および前記ハンダバンプと前記導電層との間にアンダー
    バンプ金属化層を含むことを特徴とする請求項４記載の
    デバイス。
  8. 【請求項８】 前記アンダーバンプ金属化層は、銅層と
    クロム層からなる多層構造金属化層であることを特徴と
    する請求項７記載のデバイス。
  9. 【請求項９】 前記シリコン製基板に取り付けられたヒ
    ートシンク手段をさらに有することを特徴とする請求項
    ６記載のデバイス。
JP10284522A 1997-10-08 1998-10-06 集積回路デバイス Pending JPH11204646A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/946,693 US6683384B1 (en) 1997-10-08 1997-10-08 Air isolated crossovers
US08/946693 1997-10-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007138865A Division JP4685834B2 (ja) 1997-10-08 2007-05-25 集積回路デバイス

Publications (1)

Publication Number Publication Date
JPH11204646A true JPH11204646A (ja) 1999-07-30

Family

ID=25484824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP10284522A Pending JPH11204646A (ja) 1997-10-08 1998-10-06 集積回路デバイス
JP2007138865A Expired - Fee Related JP4685834B2 (ja) 1997-10-08 2007-05-25 集積回路デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007138865A Expired - Fee Related JP4685834B2 (ja) 1997-10-08 2007-05-25 集積回路デバイス

Country Status (4)

Country Link
US (1) US6683384B1 (ja)
EP (1) EP0908951B1 (ja)
JP (2) JPH11204646A (ja)
DE (1) DE69836944T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005117038A (ja) * 2003-10-03 2005-04-28 Agilent Technol Inc 集積回路および集積回路アセンブリ
JP2007274004A (ja) * 1997-10-08 2007-10-18 Lucent Technol Inc 集積回路デバイス
JP2012089536A (ja) * 2010-10-15 2012-05-10 Mitsubishi Electric Corp エアブリッジの製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19734509C2 (de) * 1997-08-08 2002-11-07 Infineon Technologies Ag Leistungstransistorzelle
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
EP1219565A1 (en) 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices having connections on separate wafers and stacking the same
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7145248B2 (en) * 2002-06-28 2006-12-05 Lucent Technologies Inc. Common connection method for flip-chip assembled devices
US20040075170A1 (en) * 2002-10-21 2004-04-22 Yinon Degani High frequency integrated circuits
DE10313047B3 (de) * 2003-03-24 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung von Chipstapeln
US6884661B1 (en) * 2003-11-04 2005-04-26 Rf Micro Devices, Inc. Method of fabricating posts over integrated heat sink metallization to enable flip chip packaging of GaAs devices
JP3880600B2 (ja) * 2004-02-10 2007-02-14 松下電器産業株式会社 半導体装置およびその製造方法
US7135766B1 (en) 2004-11-30 2006-11-14 Rf Micro Devices, Inc. Integrated power devices and signal isolation structure
US20080162855A1 (en) * 2006-12-29 2008-07-03 Tessil Thomas Memory Command Issue Rate Controller
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
TW201011878A (en) * 2008-09-03 2010-03-16 Phoenix Prec Technology Corp Package structure having substrate and fabrication thereof
KR101660871B1 (ko) * 2009-04-08 2016-09-28 이피션트 파워 컨버젼 코퍼레이션 전기적으로 격리된 후면을 구비한 범프 자기격리형 ＧａＮ 트랜지스터 칩
US9666426B2 (en) 2011-06-24 2017-05-30 Acm Research (Shanghai) Inc. Methods and apparatus for uniformly metallization on substrates
US20150049443A1 (en) * 2013-08-13 2015-02-19 Infineon Technologies Ag Chip arrangement
CN113764261B (zh) * 2020-10-15 2023-08-22 腾讯科技（深圳）有限公司 空桥结构及其制作方法、超导量子芯片及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189657A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
CA1226966A (en) * 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
JPS63293930A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置における電極
JPH01235257A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置の製造方法
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
JPH04179593A (ja) * 1990-11-14 1992-06-26 Casio Comput Co Ltd Ｉｃモジュール
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
JPH04321240A (ja) * 1991-04-22 1992-11-11 Nec Corp 半導体装置
US5262660A (en) * 1991-08-01 1993-11-16 Trw Inc. High power pseudomorphic gallium arsenide high electron mobility transistors
US5614766A (en) * 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05136144A (ja) * 1991-11-13 1993-06-01 Hitachi Ltd 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH0689940A (ja) * 1992-09-08 1994-03-29 Mitsubishi Electric Corp エアブリッジ配線構造
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
DE69517248T2 (de) * 1994-07-15 2000-10-12 Mitsubishi Materials Corp Keramik-Gehäuse mit hoher Wärmeabstrahlung
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US6683384B1 (en) * 1997-10-08 2004-01-27 Agere Systems Inc Air isolated crossovers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274004A (ja) * 1997-10-08 2007-10-18 Lucent Technol Inc 集積回路デバイス
JP4685834B2 (ja) * 1997-10-08 2011-05-18 アルカテル−ルーセント ユーエスエー インコーポレーテッド 集積回路デバイス
JP2005117038A (ja) * 2003-10-03 2005-04-28 Agilent Technol Inc 集積回路および集積回路アセンブリ
JP2012089536A (ja) * 2010-10-15 2012-05-10 Mitsubishi Electric Corp エアブリッジの製造方法

Also Published As

Publication number Publication date
EP0908951B1 (en) 2007-01-24
DE69836944T2 (de) 2007-10-25
JP4685834B2 (ja) 2011-05-18
DE69836944D1 (de) 2007-03-15
EP0908951A3 (en) 2000-07-19
EP0908951A2 (en) 1999-04-14
US6683384B1 (en) 2004-01-27
JP2007274004A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4685834B2 (ja) 集積回路デバイス
JP3521117B2 (ja) 集積回路パッケージ
US8742580B2 (en) Method of wire bonding over active area of a semiconductor circuit
US6511901B1 (en) Metal redistribution layer having solderable pads and wire bondable pads
JP2589940B2 (ja) 相互接続構造
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
US6011314A (en) Redistribution layer and under bump material structure for converting periphery conductive pads to an array of solder bumps
US20030022477A1 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
JPH11340265A (ja) 半導体装置及びその製造方法
JP2004048012A (ja) 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
JP2007317979A (ja) 半導体装置の製造方法
JP2003224158A (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
JP2003142624A (ja) 受動素子を内臓した半導体装置の製造方法、中継基板及びその製造方法
US20030073300A1 (en) Method of forming a bump on a copper pad
EP0037852B1 (en) Connection for superconductive circuitry
KR20030016773A (ko) 솔더 터미널 및 그 제조방법
US6429046B1 (en) Flip chip device and method of manufacture
US20090168380A1 (en) Package substrate embedded with semiconductor component
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP2000306938A (ja) 半導体集積回路装置およびその製造方法
US20070176240A1 (en) Wafer level package having floated metal line and method thereof
US7868452B2 (en) Ultrathin semiconductor circuit having contact bumps
JPH0997795A (ja) バンプ形成方法
JPH0917795A (ja) バンプ構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040804

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041005

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070305