JPH04179593A - Icモジュール - Google Patents

Icモジュール

Info

Publication number
JPH04179593A
JPH04179593A JP2306094A JP30609490A JPH04179593A JP H04179593 A JPH04179593 A JP H04179593A JP 2306094 A JP2306094 A JP 2306094A JP 30609490 A JP30609490 A JP 30609490A JP H04179593 A JPH04179593 A JP H04179593A
Authority
JP
Japan
Prior art keywords
control chip
chip unit
memory chip
wiring board
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2306094A
Other languages
English (en)
Inventor
Michihiko Onozaki
小野崎 通彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2306094A priority Critical patent/JPH04179593A/ja
Publication of JPH04179593A publication Critical patent/JPH04179593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ICカード等におけるICモジュールに関
するものである。
【従来技術1 従来、ICカード等のICモジュールにおいては、メモ
リチップ、コントロールチップが共に一枚の配線基板に
並へられているものであった。そこで、容量の異なるI
Cモジュールを得るには、各容量専用の配線基板を用意
し、これらによって必要な容量のICモジュールが形成
されていた。
しかし、このような各容量専用の配線基板が用意される
となると多種類になり、多種類の配線基板を用意してお
かなければならないことは望ましくない、そこで、異な
る容量のICモジュールが同一種類の配線基板で共用で
きるようにしたものがある。・それには求めるICモジ
ュールで最大容量となる配線基板が用意され、各容量の
ICモジュールに対する共通の配線基板として供してい
た。
また、これらICモジュールにおいて、配線基板ヘボン
ディングされる各種ICチップには、潜夜釣に含む欠陥
を有するものがあり、この欠陥を八−ンインと言われる
スクリーニングによって除去することが行われている。
このスクリーニングは電圧1時間など実装状態より厳し
い動作条件のもとで行われ、潜在的な欠陥を強制的に顕
在化するものである。このスクリーニングは1回の所要
時間が12〜24時間位である為、各種ICチップを個
々にスクリーニングするのではかなりの時間が必要とさ
れる。そこで、実装状態とは異なる試験の為の配線基板
に上記各種ICチップが仮付けされ、実装の疑似状態で
複数個のスクリーニングを一度に行い、実装の配線基板
への移し換えが行われた後に、再度、スクリーニングを
行い、ボンディングの良、不良が検査されていた。
[発明が解決しようとする課題] しかしながら、上述したICモジュールでは一枚の配線
基板にメモリチップとコントロールチップとをボンディ
ングしているので、メモリの記憶容量別生産個数に対す
るフレキシビリティがない。この場合、各容量専用の配
線基板を用いる場合では、無駄の配線がなくでよいが、
配線基板の種類を増加させる欠点があった0例えば、安
価な256Kb (キロビット)のメモリチップを使用
する場合、必要とされる容量毎に何種類かの配線基板が
必要であり、かつ、ICカードに収納できる限界の員数
である16個を搭載させても512KB(キロバイト)
にしかならない為、IMB(メガバイト)の容量を得る
には512KbまたはIMb (メガビット)のメモリ
チップの使用ができる配線基板の必要を生じる。このよ
うに搭載するメモリチップの容量の異なるごとに配線基
板の種類が増加することになり、生産性を著しく低減す
′る。これに対し、各容量共通の配線基板を用いる場合
には、最大容量の配線基板で共通化しているので、li
類を減少できるが、未使用の配線を増し、高価なものに
する欠点があった0例えば、256Kbのメモリチップ
が使用される場合で、そのメモリチップ16個を搭載で
きる最大搭載容量の配線基板に統一共用化させるとする
と、1〜2個搭載するICモジュールが必要とされたと
3には、未使用の配線が配線基板上を殆んど占め。
無駄な配線により割高になるという不都合さが生じるの
である。
しかも、上述のいずれの場合でも各種ICチップを配線
基板ヘボンディングした実装状態でのスクリーニングは
行われていないので、実装状態と疑似状態との差違によ
り、信頼性が乏しいものとなる上、各種ICチー2プの
配線基板へのボンディングの良、不良は別に試験しなけ
れば判明できず、その為の手間と時間とを要する等の不
都合があった。
この発明は上記のような実情に鑑みてなされたもので、
その目的は、メモリチップユニットと、コントロールチ
ー、プユニ−/ )を有し、能率的に且つ安価に生産す
ることが可能であり1合わせて、ボンディング後の@額
性も確保することのできるICモジュールを提供するこ
とにある。
[課題を解決するための手段] コノ発明のICモジュールは、上記課題を解決するため
に、コントロールチップ、メモリチップをその各々の配
線基板にボンディングしたコントロールチー、プユニッ
トとメモリチップユニットとが電気的に接続されてなる
ものである。この場合、各ユニットのICチップのスク
リーニングは、各ICチップを各々の配線基板にボンデ
ィングした後、行なうことを請求項第2項とする。
[作 用] この発明によれば、コントロールチップユニットをボン
ディングした配線基板と、メモリチップをボンディング
した配線基板とに分けられ、これらからなるコントロー
ルチー2プユニ−/ トとメモリチップユニットとが電
気的に接続されているので、コントロールチップユニッ
トを共通化し、容量の異なる各種のメモリチップユニッ
トと選択的に結合することが可能となる。このため、コ
ントロールチップユニットの生産能率は、従来の配線基
板全体を共通化するのと同等となり、また、メモリチッ
プユニットの各配線基板は容量に合わせて専用化する安
価な構造とすることができる。しかも、両ユニットの結
合に際しては1両ユニット共にICチップをボンディン
グした後の良品のみを結合ラインに投入できるので、ス
ループットが向上する。従って、生産性の向上をし、価
格の低減ができる。
また、請求項第2項によれば、コントロールチップ及び
メモリチップを各々の配線基板にボンディングした後の
コントロールチップユニット及びメモリチップユニット
状態でスクリーニングされるので、スクリーニングをコ
ントロールチップユニット及びメモリチップユニットの
状態で一挙に行うことができて所要時間を軽減し、しか
も、コントロールチップ及びメモリチップが配線基板に
ボンディングされた実装状態での実施であって、ボンデ
ィングにおける接続の良、不良を試験する必要なく、そ
の為の手間と時間を省くことができる。
[実施例] 以下、第1図及び第2図を参照して、この発明の一実施
例を説明する。
第1図はICカードにおけるICモジュールの断面を示
す。
このICモジュールは2枚の配線基板l、2の各々に複
数のICチップが並べて搭載され、該配線基板1.2を
電気的に接続しているものである。
ICチップはコントロールチップ3とメモリチップ4で
あって、この各々は分けられて別々の配線基板l、2に
フェースダウンボンディングされている。そして、コン
トロールチップ3がボンディングされた配線基板1によ
ってコントロールチップユニッ)Aを形成し、メモリチ
ップ4がボンディングされた配線基板2はメモリチップ
ユニツ)Bを形成する。配線基板l、2は硬質基板でも
、フレキシブル基板でもよく、メモリチップユニットB
ではメモリチップ4をフェースダウンボンディングとす
ることにより配線基板2に32個位まで搭載できるよう
に構成している。
配線基板1.2へのコントロールチップ3及びメモリチ
ップ4のフェースダウンボンディングはチップ電極に、
Cr、Cu等のアンダパンプメタルを介してハンダバン
プをメツキや蒸着によって形成し、このハンダバンプを
配線基板1.2上に熱圧着してボンディングするもので
ある。しかし、本発明のチップユニー/ トはフェーズ
ダウンボンディングのみに限定するものではない。
上記構成されたコントロールチップユニツ)Aとメモリ
チップユニットBの電気的接続は異方導電性接着剤5を
介して、接続用リード6aを有する接続用基板6を熱圧
着することによって行い、該接続用基板6は硬質基板で
もよいが、フレキシブル基板であることが望ましい、こ
の接続部分には接続用間隙に充填させた補強用樹脂接着
剤8を施して補強されている。
コントロールチップユニッ)Aにはコネクター10のコ
ンタクトビン9が電気的に接続され、このコネクターl
Oを上ケース11及び下ケース12よりなるケースCで
挾み込まれることによってICカードを形成している。
このようなICモジュールにおいて、潜在的に含むIC
チップの欠陥をスクリーニングして除去するにはICチ
ップがボンディングされた実装状態のコントロールチッ
プユニッ)A及びメモリチップユニツ)Bで分けてスク
リーニングすることになる。
第2図に示すフローチャートでスクリーニングが施され
るICカードにおけるICモジュールの工程を説明する
と、配線基板はコントロールチップユニットAと、メモ
リチップユニットB用とに分けられる。これら配線基板
の中、コントロールチップ3を搭載する配線基板lの工
程aでは、先ず、複数の配線基板lを一体化した基板に
コントロール用配線基板パターンが形成(i工程)され
る0次に、そのパターンにハンダメツキ等のメツキ(i
i工程)が施され、その上で、−枚ごとに切断(iii
工程)してコントロールチップユニットAに供する為、
用意しておく、一方、コントロールチップ3の工程Cは
、多数のコントロールICが一枚のウェハに形成(I工
程)され、バンプ電極を形成(■工程)する6次に、ウ
ェハに形成されたコントロールチップがダイシング(■
工程)によって個々に分割される。これらコントロール
チップは初期検査として回路が接続されているかどうか
を検査する回路検査(■工程)が行われる0回路検査の
済んだコントロールチップ3は上記で用意された配線基
板lにボンディング(V工程)する、そこで、配線基板
lにボンディングされたコントロールチップ3は一度に
バーンインと言われるスクリーニング(■工程)し、欠
陥が潜在しないかどうかを検査(■工程)される、依っ
て、使用に供するコントロールチップユニットAが得ら
れる。
そして、配線基板の中、メモリチップ4を搭載する配、
銀基板2の工程すは、コントロールチップユニツ)Aと
同様に、先ず、複数の配線基板2を一体化した基板にメ
モリ用配線基板パターンが形成(i′l工程される0次
に、そのパターンにメツキ(11′工程)が施され、そ
のLで、−枚ことに切断(iii′工程)してメモリチ
ップユニットBに供する為、用意される。メモリチップ
4の工程dにおいても、コントロールチップ3と同様に
、多数のメモリチップICが一枚のウェハに形成(I′
工程〕され、バンプ電極を形成(r1′工程)する0次
に、ウェハに形成されたメモリチップがダイシング(m
′l工程によって個々に分割され、回路検査(IT′工
程)される、これら検査済みのメモリチップ4は上記で
用意された配線基板2にボンディング(V′工程)する
、そこで、配線基板2にボンディングされたメモリチッ
プ4は一挙にスクリーニング(vr′工程)し、その結
果が検査(■′l工程される、依って、使用に供するメ
モリチップユニットが得られる。
以上によりなるコントロールチップユニッ)Aとメモリ
チップユニッ)Bとを電気的に接続(Vl工程)し、そ
の後、ICカードに組付け(■工程)られることになる
したがって、このような工程でされるICモジュールの
スクリーニングは、その為の電圧1時間等の動作条件の
印加が、コントロールチップユニッ)Aとメモリチップ
ユニッ)Bとで分けてできるので対応し易く、最も合理
的で生産性の向上に寄与することになる。
なお、コントロールチップユニッ)Aとメモリチップユ
こツ)Bとを電気的に接続するには、配線基板lと2の
接続端子部を対向して積層し、両端子接続部間に異方導
電性接着剤等の接合剤を介在させて接続するようにして
もよい。
[発明の効果] 以上詳細に説明したように、この発明によれば、コント
ロールチップ、メモリチップをその各々の配線基板にボ
ンディングしたコントロールチップユニットとメモリチ
ップユニットとに分け、これらが電気的に接続されてい
るので、コントロールチップユニットと搭載容量の異な
るメモリチップユニットとを選択交換可能とし、生産の
フレキシビリティが向上する。また、コア)0−ルチッ
プユニットの生産能率は配線基板全体が共通化された従
来のICモジュールと同等であり、且つメモリチップユ
ニットは各容量に合わせて専用化することも可能なので
生産性を向上し、しかもコスト低減を図ることができる
。さらに、コントロールチップユニットとメモリチップ
ユニットを結合するに際しては、両者共にボンディング
した後の良品のみを結合ラインに投入することができる
ので、スループットが大幅に向上する。
また、請求項第2項によれば、スクリーニングが、コン
トロールチップ及びメモリチップを各々の配線基板にボ
ンディングした後のコントロールチップユニット及びメ
モリチップユニット状態で行われるので、コントロール
チップ及びメモリチップを試験用配線基板に仮付けして
行う従来より、実装状態で行う為に手間と時間を軽減し
、更に、印加する電圧及び時間の異なるコントロールチ
ップユニ7トとメモリチップユニットとが分けられてス
クリーニングされるので合理的であり、生産性を向上す
ることができる。
【図面の簡単な説明】
第1図及び第2図はこの発明の実施例を示い。 第1図はICカードによるICモジュール構造断面図、
第2図はそのICモジュールのフローチャートである。 A・・・・・・コントロールチップユニット、B・・・
・・・メモリチップユニット、C・・・・・・ケース、
1.2・・・・・・配線基板、3・・・・・・コントロ
ールチップ、4・・・・・・メモリチップ、5・・・・
・・異方導電性接着剤、6・・・・・・接続用基板、8
・・・・・・補強用樹脂接着剤、a・・・・・・配線基
板の工程、b・・・・・・コントロールチップの工程、
C・・・・・・配線基板の工程、d・・・・・・メモリ
チップの工程。 特許出願人  カシオ計算機株式会社 りニー 代理人 弁理士  長南満輝男シ、、T、、7..′l
−一−−〜 0’)(J

Claims (2)

    【特許請求の範囲】
  1. (1)配線基板にコントロールチップを搭載したコント
    ロールチップユニットと、配線基板にメモリチップを搭
    載したメモリチップユニットとが電気的に接続されてな
    ることを特徴とするICモジュール。
  2. (2)コントロールチップ及びメモリチップが各々の配
    線基板にボンディングされたコントロールチップユニッ
    ト及びメモリチップユニットの状態でスクリーニングさ
    れることを特徴とする請求項1項記載のICモジュール
JP2306094A 1990-11-14 1990-11-14 Icモジュール Pending JPH04179593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2306094A JPH04179593A (ja) 1990-11-14 1990-11-14 Icモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2306094A JPH04179593A (ja) 1990-11-14 1990-11-14 Icモジュール

Publications (1)

Publication Number Publication Date
JPH04179593A true JPH04179593A (ja) 1992-06-26

Family

ID=17952962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2306094A Pending JPH04179593A (ja) 1990-11-14 1990-11-14 Icモジュール

Country Status (1)

Country Link
JP (1) JPH04179593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0908951A3 (en) * 1997-10-08 2000-07-19 Lucent Technologies Inc. Improved air isolated crossovers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0908951A3 (en) * 1997-10-08 2000-07-19 Lucent Technologies Inc. Improved air isolated crossovers

Similar Documents

Publication Publication Date Title
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US6812048B1 (en) Method for manufacturing a wafer-interposer assembly
US6630372B2 (en) Method for routing die interconnections using intermediate connection elements secured to the die face
US6392428B1 (en) Wafer level interposer
US6018462A (en) Multi-tip module
US8461588B2 (en) In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
US20020020914A1 (en) Method and apparatus providing redundancy for fabricating highly reliable memory modules
US7808092B2 (en) Semiconductor device with a plurality of ground planes
US7342248B2 (en) Semiconductor device and interposer
JPH04179593A (ja) Icモジュール
US6479306B1 (en) Method for manufacturing semiconductor device
KR100375177B1 (ko) 반도체 장치의 검사방법
US7141996B2 (en) Flip chip test structure
Mathewson et al. Detailed characterisation of Ni microinsert technology for flip chip die on wafer attachment
JP2630295B2 (ja) マルチ・チップ・モジュール
JPH03131048A (ja) ベアチップicのバーンイン方法
JPH0513662A (ja) マルチチツプモジユール
JPH11330256A (ja) 半導体装置およびその製造方法
US5691243A (en) Process for manufacturing composite semiconductor device
JP2002280693A (ja) 電子部品の実装方法
KR940006872Y1 (ko) 멀티 칩 모듈(Multi Chip Module)의 회로기판 구조
WO1999026288A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
WO1999028970A1 (fr) Dispositif a semi-conducteur et procede de production
KR0125970B1 (ko) 노운 굳 다이 어레이용 테스트 소켓
JP2002270757A (ja) Mcmおよびmcmの製造方法とテスト方法