JP2630295B2 - マルチ・チップ・モジュール - Google Patents
マルチ・チップ・モジュールInfo
- Publication number
- JP2630295B2 JP2630295B2 JP4022395A JP4022395A JP2630295B2 JP 2630295 B2 JP2630295 B2 JP 2630295B2 JP 4022395 A JP4022395 A JP 4022395A JP 4022395 A JP4022395 A JP 4022395A JP 2630295 B2 JP2630295 B2 JP 2630295B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- substrate
- board
- chip
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップを
予めサブ基板に実装し、そのサブ基板を更に一つの基板
上に実装した構造のマルチ・チップ・モジュールに関
し、特に、チップ実装済みサブ基板の検査、選別を容易
にするための技術に関する。
予めサブ基板に実装し、そのサブ基板を更に一つの基板
上に実装した構造のマルチ・チップ・モジュールに関
し、特に、チップ実装済みサブ基板の検査、選別を容易
にするための技術に関する。
【０００２】
【従来の技術】マルチ・チップ・モジュール（以下ＭＣ
Ｍと略す）の組み立て技術としては、従来、特開昭６４
−７２５３８号公報に開示されているように、サブ基板
（中間基板）に一旦部品を実装し、検査したものを、Ｍ
ＣＭ基板への組み立てを行なうことにより、ＭＣＭ基板
全ての部品を実装してから検査を行なうよりも組み立て
歩留まりをあげるという従来技術が知られている。
Ｍと略す）の組み立て技術としては、従来、特開昭６４
−７２５３８号公報に開示されているように、サブ基板
（中間基板）に一旦部品を実装し、検査したものを、Ｍ
ＣＭ基板への組み立てを行なうことにより、ＭＣＭ基板
全ての部品を実装してから検査を行なうよりも組み立て
歩留まりをあげるという従来技術が知られている。
【０００３】一方、サブ基板を用いると部品の実装面積
が大きくなるという欠点があることから、特開平３−１
０１２８９号公報に開示されているように、サブ基板を
フィルム状のものにすることで、部品を直付けした場合
と実装面積を同じにする技術が開発されている。
が大きくなるという欠点があることから、特開平３−１
０１２８９号公報に開示されているように、サブ基板を
フィルム状のものにすることで、部品を直付けした場合
と実装面積を同じにする技術が開発されている。
【０００４】図３は、従来のＭＣＭ全体を表す図であ
る。ＭＣＭ基板５０上に、サブ基板２０Ａ、２０Ｂが実
装され、それぞれのサブ基板上にはチップ１０Ａと１０
Ｂ、１０Ｃと１０Ｄがワイヤー・ボンディング実装され
ている。チップのリード１１をサブ基板上のパッド２１
に接続することで、配線はサブ基板の内部を通ってサブ
基板のリード２２まで通じ、またＭＣＭ基板上のパッド
５１とサブ基板のリード２２とを接続することにより、
ＭＣＭ基板からチップまでの配線がすべて接続されるこ
とになる。
る。ＭＣＭ基板５０上に、サブ基板２０Ａ、２０Ｂが実
装され、それぞれのサブ基板上にはチップ１０Ａと１０
Ｂ、１０Ｃと１０Ｄがワイヤー・ボンディング実装され
ている。チップのリード１１をサブ基板上のパッド２１
に接続することで、配線はサブ基板の内部を通ってサブ
基板のリード２２まで通じ、またＭＣＭ基板上のパッド
５１とサブ基板のリード２２とを接続することにより、
ＭＣＭ基板からチップまでの配線がすべて接続されるこ
とになる。
【０００５】図４は、チップ実装前のサブ基板のみの上
面図である。サブ基板２０は、表側にチップのリードと
の接点になるパッド２１を持ち、側面にはＭＣＭ基板と
の接点になるリード２２が並んでいる。
面図である。サブ基板２０は、表側にチップのリードと
の接点になるパッド２１を持ち、側面にはＭＣＭ基板と
の接点になるリード２２が並んでいる。
【０００６】このＭＣＭを組み立てる際は、まずチップ
をサブ基板に実装し、専用装置を用いてサブ基板の検
査、選別を行ない（中間選別）、合格したサブ基板のみ
を基板に実装するという手順が必要である。
をサブ基板に実装し、専用装置を用いてサブ基板の検
査、選別を行ない（中間選別）、合格したサブ基板のみ
を基板に実装するという手順が必要である。
【０００７】ところで上記の中間選別では、サブ基板が
正常動作するかを確認するため、各端子の状態を確認す
る必要がある。実際の作業としては、サブ基板を専用装
置上に装着し、検査プログラムを実行させ、表示される
結果を装置上で確認する。このとき、サブ基板に実装さ
れているチップのワイヤーボンディングされた部分は微
細なので、市販のピンやクリップでそれぞれの端子に接
続することは実際上不可能である。また、サブ基板のリ
ード部分に接続するには、まずサブ基板を何らかの方法
で固定しておいてから、各端子への接続を行わなければ
ならない。この解決策として、サブ基板実装用のソケッ
トを作成するのが一般的である。しかしその場合、検査
するサブ基板の大きさやピン配置に合わせソケットを個
別に設計、製作する必要がある。
正常動作するかを確認するため、各端子の状態を確認す
る必要がある。実際の作業としては、サブ基板を専用装
置上に装着し、検査プログラムを実行させ、表示される
結果を装置上で確認する。このとき、サブ基板に実装さ
れているチップのワイヤーボンディングされた部分は微
細なので、市販のピンやクリップでそれぞれの端子に接
続することは実際上不可能である。また、サブ基板のリ
ード部分に接続するには、まずサブ基板を何らかの方法
で固定しておいてから、各端子への接続を行わなければ
ならない。この解決策として、サブ基板実装用のソケッ
トを作成するのが一般的である。しかしその場合、検査
するサブ基板の大きさやピン配置に合わせソケットを個
別に設計、製作する必要がある。
【０００８】
【発明が解決しようとする課題】サブ基板を用いると装
置全体の歩留まり上がるという利点があるが、一方で、
中間選別専用の検査装置を作成しなければならないの
で、選別作業の準備に多大な工数と費用がかかるという
問題点があった。
置全体の歩留まり上がるという利点があるが、一方で、
中間選別専用の検査装置を作成しなければならないの
で、選別作業の準備に多大な工数と費用がかかるという
問題点があった。
【０００９】
【課題を解決するための手段】本発明は、上記問題点を
解決するため、サブ基板に、実装用の端子群の他に、テ
スト用の端子群を設け、これらの端子同士を一対ずつ接
続させることを特徴とする。
解決するため、サブ基板に、実装用の端子群の他に、テ
スト用の端子群を設け、これらの端子同士を一対ずつ接
続させることを特徴とする。
【００１０】
【実施例】次に、本発明の好適な実施例を、図面を用い
て説明する。図１は本発明の第一の実施例によるサブ基
板を側面および裏面から見た図である。サブ基板３０上
にチップ１０Ａ、１０Ｂが実装されているという構成は
従来と変わらないが、サブ基板３０裏面にテスト端子３
１を設けている点が従来と異なる。このテスト端子３１
は、表面のチップ実装用パッド（図示せず）を裏面に引
き出したものである。裏面のテスト端子３１は、表面の
チップ実装用パッドに対して表裏対称の位置に配置さ
れ、表面のパッドより大きく設定されている。
て説明する。図１は本発明の第一の実施例によるサブ基
板を側面および裏面から見た図である。サブ基板３０上
にチップ１０Ａ、１０Ｂが実装されているという構成は
従来と変わらないが、サブ基板３０裏面にテスト端子３
１を設けている点が従来と異なる。このテスト端子３１
は、表面のチップ実装用パッド（図示せず）を裏面に引
き出したものである。裏面のテスト端子３１は、表面の
チップ実装用パッドに対して表裏対称の位置に配置さ
れ、表面のパッドより大きく設定されている。
【００１１】このテスト端子３１を利用することで、サ
ブ基板３０の裏側にピンを圧着させて導通させるだけで
ソケットから配線したときと同様に端子情報を得ること
ができる。従って、例えば市販のピンを検査用基板上に
並べるといった、従来より簡単な検査装置で中間選別を
行うことができ、専用ソケットの設計、製作の必要がな
くなる。従って、中間選別の準備にかかる工数と費用を
大幅に削減することができる。
ブ基板３０の裏側にピンを圧着させて導通させるだけで
ソケットから配線したときと同様に端子情報を得ること
ができる。従って、例えば市販のピンを検査用基板上に
並べるといった、従来より簡単な検査装置で中間選別を
行うことができ、専用ソケットの設計、製作の必要がな
くなる。従って、中間選別の準備にかかる工数と費用を
大幅に削減することができる。
【００１２】次に、本発明の第２の実施例を、図４を用
いて説明する。図２は、本発明の第２の実施例によるサ
ブ基板を裏面からみた底面図である。第１の実施例でサ
ブ基板裏面の中央部に配置していたテスト端子を、テス
ト端子４１のように、サブ基板４０の周縁部に配置し、
ＩＣテスター用プローブ・カードのピン配置と同じ配置
にしている。これにより、本サブ基板４０は、裏面をプ
ローブ・カードに装着することで、ＩＣテスターで中間
選別を行なうことができ、専用装置の準備が不要とな
る。以上のように、サブ基板４０のテスト端子４１をＩ
Ｃテスターと共有することで、検査の準備及び検査にか
かる工数と費用を大幅に削減することができる。
いて説明する。図２は、本発明の第２の実施例によるサ
ブ基板を裏面からみた底面図である。第１の実施例でサ
ブ基板裏面の中央部に配置していたテスト端子を、テス
ト端子４１のように、サブ基板４０の周縁部に配置し、
ＩＣテスター用プローブ・カードのピン配置と同じ配置
にしている。これにより、本サブ基板４０は、裏面をプ
ローブ・カードに装着することで、ＩＣテスターで中間
選別を行なうことができ、専用装置の準備が不要とな
る。以上のように、サブ基板４０のテスト端子４１をＩ
Ｃテスターと共有することで、検査の準備及び検査にか
かる工数と費用を大幅に削減することができる。
【００１３】
【発明の効果】本発明は、マルチ・チップ・モジュール
のサブ基板に、テスト端子を設けることで、テスタビリ
ティを向上させ、その結果検査装置の簡素化、装置作成
のための工数削減、検査工数の削減という効果がある。
のサブ基板に、テスト端子を設けることで、テスタビリ
ティを向上させ、その結果検査装置の簡素化、装置作成
のための工数削減、検査工数の削減という効果がある。
【図１】本発明の第１の実施例によるサブ基板の側面図
および底面図である。
および底面図である。
【図２】本発明の第２の実施例によるサブ基板の底面図
である。
である。
【図３】従来の技術によるＭＣＭの一例の斜視図であ
る。
る。
【図４】図３に示すＭＣＭに用いられるサブ基板の平面
図である。
図である。
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ チップ １１ リード ２０，２０Ａ，２０Ｂ サブ基板 ２１ パッド ２２ リード ３０，４０ サブ基板 ３１，４１ テスト端子 ５０ ＭＣＭ基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (3)
- 【請求項１】 一方の主面上に予め複数の半導体チップ
が実装されたサブ基板を、一つの基板に実装して成るマ
ルチ・チップ・モジュールにおいて、 前記サブ基板の前記主面上に半導体チップ実装用電極を
設けると共に、前記主面とは反対の面上に、前記主面上
のチップ実装用電極に一対一対応で電気的に接続するテ
スト用電極を設けたことを特徴とするマルチ・チップ・
モジュール。 - 【請求項２】 請求項１記載のマルチ・チップ・モジュ
ールにおいて、 前記テスト用電極を、前記サブ基板を挟んで、前記チッ
プ実装用電極と対称になるように配置したことを特徴と
するマルチ・チップ・モジュール。 - 【請求項３】 請求項１記載のマルチ・チップ・モジュ
ールにおいて、 前記テスト用電極を、サブ基板の周に沿って配置したこ
とを特徴とするマルチ・チップ・モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022395A JP2630295B2 (ja) | 1995-02-28 | 1995-02-28 | マルチ・チップ・モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022395A JP2630295B2 (ja) | 1995-02-28 | 1995-02-28 | マルチ・チップ・モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236693A JPH08236693A (ja) | 1996-09-13 |
| JP2630295B2 true JP2630295B2 (ja) | 1997-07-16 |
Family
ID=12574770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022395A Expired - Lifetime JP2630295B2 (ja) | 1995-02-28 | 1995-02-28 | マルチ・チップ・モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630295B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW338180B (en) * | 1996-03-29 | 1998-08-11 | Mitsubishi Electric Corp | Semiconductor and its manufacturing method |
| US6764869B2 (en) | 2001-09-12 | 2004-07-20 | Formfactor, Inc. | Method of assembling and testing an electronics module |
| JP2005123542A (ja) | 2003-10-20 | 2005-05-12 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
| JP6235423B2 (ja) * | 2014-06-30 | 2017-11-22 | 東芝メモリ株式会社 | 半導体装置 |
-
1995
- 1995-02-28 JP JP4022395A patent/JP2630295B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236693A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262610B2 (en) | Method for manufacturing and testing semiconductor devices on a resin-coated wafer | |
| US5726580A (en) | Universal wafer carrier for wafer level die burn-in | |
| JP3063687B2 (ja) | マルチチップモジュール | |
| US6825678B2 (en) | Wafer level interposer | |
| JP4252491B2 (ja) | 検査機能付きモジュール及びその検査方法。 | |
| US20090108393A1 (en) | Semiconductor Device With a Plurality of Ground Planes | |
| US5150047A (en) | Member for use in assembly of integrated circuit elements and a method of testing assembled integrated circuit elements | |
| US20020025608A1 (en) | Memory module, method of manufacturing the memory module, and test connector using the memory module | |
| JP2630295B2 (ja) | マルチ・チップ・モジュール | |
| JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
| US5239747A (en) | Method of forming integrated circuit devices | |
| US5461544A (en) | Structure and method for connecting leads from multiple chips | |
| KR100347863B1 (ko) | 프로브 카드 | |
| JP3130769B2 (ja) | 半導体装置 | |
| US20020024350A1 (en) | Method and apparatus for testing a semiconductor package | |
| JP2817782B2 (ja) | プローブカード検査システム | |
| JPH1038972A (ja) | テスト用ｉｃソケット | |
| JP2609591B2 (ja) | 集積回路装置の製造方法 | |
| JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
| JP2921995B2 (ja) | 多層配線基板の検査方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP2669337B2 (ja) | マルチチップ型半導体装置 | |
| JPH04144266A (ja) | 混成集積回路の製造方法 | |
| JPH08316407A (ja) | 複合形半導体パッケージの製造方法 | |
| JPH10125740A (ja) | 半導体パッケージ用検査治具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |