JP2000306938A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2000306938A
JP2000306938A JP11113657A JP11365799A JP2000306938A JP 2000306938 A JP2000306938 A JP 2000306938A JP 11113657 A JP11113657 A JP 11113657A JP 11365799 A JP11365799 A JP 11365799A JP 2000306938 A JP2000306938 A JP 2000306938A
Authority
JP
Japan
Prior art keywords
layer
barrier metal
metal layer
integrated circuit
passivation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11113657A
Other languages
English (en)
Other versions
JP3563635B2 (ja
Inventor
Soichi Honma
荘一 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11365799A priority Critical patent/JP3563635B2/ja
Publication of JP2000306938A publication Critical patent/JP2000306938A/ja
Application granted granted Critical
Publication of JP3563635B2 publication Critical patent/JP3563635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 再配線層に“マイグレーション”や“コロー
ジョン”の発生を抑制できる構造を持つ半導体集積回路
装置を提供すること。 【解決手段】 集積回路に電気的に接続されたパッド3
と、パッド3に通じる開孔5を有するパッシベーション
膜4と、開孔5を介してパッド3に電気的に接続される
とともにパッシベーション膜4上に引き出された再配線
層6と、再配線層6を完全に被覆するとともに、パッシ
ベーション膜4上に張り出した張出部位9を有するバリ
アメタル層8と、再配線層6上のバリアメタル層8に達
する開孔11を有する有機膜10と、開孔11およびバ
リアメタル層8を介して再配線層6に電気的に接続され
るバンプ電極12とを具備することを特徴としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップの
パッドを再配線し、外部端子をチップ上に再配置する再
配置技術を用いた半導体集積回路装置に関する。
【0002】
【従来の技術】再配置技術を用いた半導体集積回路装置
としては、チップを配線基板にフリップチップ接続する
装置が良く知られており、たとえば特開平9−2603
89号公報に開示されている。
【0003】さらに近年の再配置技術は、チップサイズ
パッケージ(CSP)と呼ばれ、パッケージのサイズ
が、チップのサイズとほぼ同等の大きさの極小パッケー
ジ製品等にも、広く利用されるようになってきている。
【0004】従来、再配置技術を用いた装置は、パッド
を再配線する再配線層に、アルミニウム合金を用いるこ
とが多い。
【0005】
【発明が解決しようとする課題】しかし、再配線層にア
ルミニウム合金を用いた場合、下記の事情があった。
【0006】再配線層間のピッチが狭くなると、再配線
層間の電位差に起因したアルミニウムのマイグレーショ
ンやコロージョンが発生する可能性が高まる。マイグレ
ーションが発生すると再配線層どうしが短絡、あるいは
断線し、また、コロージョンが発生すると再配線層が電
気的に分解され、最後は消失する。これらの現象が発生
すると、もはや集積回路として正常に動作しない。
【0007】なお、マイグレーションのうち、エレクト
ロマイグレーションを解消できる装置が、たとえば特開
平10−261663号公報に開示されている。これに
開示された装置では、エレクトロマイグレーションを、
再配線層の最上層に形成される金属層に、硬度の大きい
材料を用いることで解消している。
【0008】しかし、再配線層自体は、銅、銀、ニッケ
ルなどの材料が選択されており、たとえばアルミニウム
合金のように製造コスト的に有利であるが“マイグレー
ション”や“コロージョン”が発生し易い材料を用いる
ことは前提とされていない。したがって、“マイグレー
ション”や“コロージョン”に対しては、より充分な対
策を施すことが望ましい。
【0009】この発明は、上記の事情に鑑み為されたも
ので、その目的は、再配線層にアルミニウム合金のよう
に製造コスト的に有利であるが“マイグレーション”や
“コロージョン”が発生し易い材料を用いたとしても、
これらの発生を抑制できる構造を持つ半導体集積回路装
置およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体集積回路装置は、集積回路が
形成され、この集積回路に電気的に接続されるパッドを
有する半導体基板と、前記基板上に形成され、前記パッ
ドに通じる開孔を有するパッシベーション膜と、前記パ
ッシベーション膜の開孔を介して前記パッドに電気的に
接続されるとともに前記パッシベーション膜上に引き出
された再配線層と、前記再配線層を完全に被覆するとと
もに、前記パッシベーション膜上に張り出した張出部位
を有するバリアメタル層と、前記バリアメタル層および
前記パッシベーション膜上に形成され、前記再配線層上
の前記バリアメタル層に達する開孔を有する有機膜と、
前記有機膜の開孔および前記バリアメタル層を介して前
記再配線層に電気的に接続されるバンプ電極とを具備す
ることを特徴としている。
【0011】上記半導体集積回路装置によれば、バリア
メタル層が、再配線層を完全に被覆するとともに、パッ
シベーション膜上に張り出した張出部位を有する。特に
張出部位を有するバリアメタル層は、再配線層が機械的
な力あるいは電気的な力によって移動しようとすると
き、移動しようとする力に対して反発する。これによ
り、再配線層の強度が構造的に高まり、再配線層の“マ
イグレーション”の発生を抑制できる。
【0012】また、張出部位は、たとえば有機膜が吸収
した水分などにより、たとえば有機膜とパッシベーショ
ン膜との界面に沿って電解質が生じたとき、電解質と再
配線層とを接触し難くする。これにより、再配線層の
“コロージョン”の発生を抑制できる。
【0013】したがって、再配線層にたとえばアルミニ
ウム合金のように製造コスト的に有利であるが“マイグ
レーション”や“コロージョン”が発生し易い材料を用
いたとしても、これらの発生を抑制できる構造を持つ半
導体集積回路装置が得られる。
【0014】また、その製造方法は、半導体集積回路が
形成され、この集積回路に電気的に接続されるパッドを
有する半導体基板を用意し、前記基板上に、前記パッド
に通じる開孔を有するパッシベーション膜を形成し、前
記パッシベーション膜の開孔を介して前記パッドに電気
的に接続されるとともに前記パッシベーション膜上に引
き出された再配線層を形成し、前記再配線層および前記
パッシベーション膜上にバリアメタル層を形成し、前記
バリアメタル層を前記再配線層を完全に被覆するととも
に、前記パッシベーション膜上に張り出した張出部位を
有するようにパターニングし、前記パッシベーション膜
および前記バリアメタル層上に、前記再配線層上の前記
バリアメタルに達する開孔を有する有機膜を形成し、前
記有機膜の開孔および前記バリアメタル層を介して前記
再配線層に電気的に接続されるバンプ電極を形成するこ
とを特徴としている。
【0015】上記製造方法によれば、バリアメタル層
を、再配線層を完全に被覆するとともに、パッシベーシ
ョン膜上に張り出した張出部位を有するようにパターニ
ングするので、この発明に係る半導体集積回路装置を、
製造コストの無用な増加を抑制して製造することができ
る。
【0016】
【発明の実施の形態】以下、この発明の実施形態を、図
面を参照して説明する。この説明に際し、全図面にわた
り、共通する箇所には共通する参照符号を付す。
【0017】[第1の実施形態]図1(A)はこの発明
の第1の実施形態に係る半導体集積回路装置を概略的に
示した平面図、図1(B)は図1(A)中のB−B線に
沿う断面図である。
【0018】図1(A)、(B)それぞれに示すよう
に、シリコンチップ(シリコン基板)1内には集積回路
2が形成されている。チップ1のサイズの一例は6mm
×8mmである。チップ1の上方にはパッド3が形成さ
れている。パッド3は集積回路2に電気的に接続されて
おり、集積回路2の外部端子として機能する。この実施
形態ではパッド3の配置の一例として、パッド3をチッ
プ1の縁に沿って配置したものを示す。パッド3のサイ
ズの一例は約90μm×90μmであり、約200μm
のピッチで配置されている。パッド3の好ましい材質の
一例は、アルミニウムを主成分とする導電体、たとえば
アルミニウム(Al)、シリコン(Si)および銅(C
u)を含むようなアルミニウム合金である。チップ1上
にはパッシベーション膜4が形成されている。パッシベ
ーション膜4は、パッド3に通じる開孔5を有する。
【0019】パッシベーション膜4上には再配線層6が
形成されている。再配線層6は、チップ1の縁に沿って
配置されたパッド3をチップ1の中央の部分に引き出
し、パッド3、つまり外部端子をチップ1の中央の部分
に二次元的に再配置するための配線である。このため、
再配線層6は、その一端にパッド3に接続される領域7
-1(以下接続部と呼ぶ)、その他端にバンプ電極12に
接続される領域7-2(以下再配置パッド部と呼ぶ)、お
よび接続部7-1と再配置パッド部7-2とを接続する配線
部7-3をそれぞれ有する。接続部7-1は開孔5を介して
パッド3に電気的に接続される。接続部7-1のサイズの
一例は約100μm×100μmである。また、再配置
パッド部7-2のサイズの一例は約300〜400μm×
300〜400μm、また、配線部7-3のサイズの一例
は幅約30〜60μmである。再配線層6の好ましい材
質の一例は、パッド3と同様、アルミニウム合金であ
り、その厚さの一例は0.1〜5μmである。厚さが
0.1μm未満では抵抗値が高くなり過ぎ、また、厚さ
が5μmを超えると再配線層6にクラックが入りやすく
なるためである。特に好ましい範囲は0.5〜3μmで
あり、第1の実施形態では、約0.8μmとした。再配
線層6の上にはバリアメタル層8が形成されている。バ
リアメタル層8は、再配線層6の酸化を抑制したり、再
配線層6とバンプ電極12との反応の抑制、および再配
線層6とバンプ電極12との密着性を向上させる役目を
持つ。
【0020】図2(A)は、図1(A)中の一点鎖線枠
2A内を拡大した拡大図である。また、図2(B)は図
2(A)中のB−B線に沿う断面図、図2(C)は図2
(A)中のC−C線に沿う断面図である。
【0021】図2(A)〜(C)それぞれに示すよう
に、バリアメタル層8は、再配線層6の表面を完全に被
覆している。バリアメタル層8の一例を、図3(A)、
(B)に詳細に示す。図3(A)は図2(B)に示す再
配置パッド部7-2およびその近傍の断面に対応し、図3
(B)は図2(C)に示す配線部7-3の断面に対応す
る。
【0022】図3(A)、(B)に示すように、バリア
メタル層8の一例は、再配線層6の表面上に、チタン
(Ti)層8-1、ニッケル(Ni)層8-2、およびパラ
ジウム(Pd)層8-3を順次積層した三層構造膜であ
る。Ti層8-1の厚さの一例は0.05〜0.3μmで
ある。厚さが0.05μm未満では再配線層6(アルミ
ニウム合金)との密着性が悪化する可能性があり、ま
た、厚さが0.3μmを超えるとTi層8-1にクラック
が入りやすくなるためである。Ni層8-2の厚さの一例
は0.1〜3μmである。厚さが0.1μm未満ではバ
ンプ電極12を構成する低融点金属、たとえばハンダの
場合、スズ(Sn)の拡散の影響を受け、Ti層8-1と
の界面、およびPd層8-3との界面との信頼性が悪化す
る。また、厚さが3μmを超えるとスパッタ装置や蒸着
装置での形成が困難となる。Pd層8-3の厚さの一例は
0.01〜0.3μmである。厚さが0.01μm未満
ではNi層8-2の酸化を抑制できない。また、厚さが
0.3μmを超えるとハンダとの濡れ性が悪くなるため
である。第1の実施形態では、Ti層8-1、Ni層8-
2、Pd層8-3の厚さの一例としてそれぞれ、0.1μ
m、0.3μm、0.05μmとした。
【0023】さらにバリアメタル層8は、パッシベーシ
ョン膜4上に張り出した張出部位9を有する。張出部位
9のサイズの一例は2〜20μmである。第1の実施形
態では、再配線層6の配線部7-3の幅を約50μmとし
たとき、特に好ましい例として張出部位9のサイズを約
10μmとした。
【0024】このようなバリアメタル層8、およびパッ
シベーション膜4上には、有機膜10が形成されてい
る。有機膜10は、再配線層6の再配置パッド部7-2に
通じる開孔11を有し、開孔11の底にはバリアメタル
層8が露出する。有機膜10の厚さの一例は約50μm
であり、また、その材質の例としては、ポリイミド系樹
脂、ベンゾシクロブテン(BCB)系樹脂、エポキシ系
樹脂、アクリル系樹脂、シリコーン系樹脂などを挙げる
ことができる。
【0025】開孔11内にはバンプ電極12が形成され
ている。バンプ電極12はバリアメタル層8に接触さ
れ、バリアメタル層8を介して再配線層6の再配置パッ
ド部7-2に電気的に接続される。バンプ電極12は有機
膜10の表面から凸状に突出されており、接続機能付き
の外部端子を構成する。即ち、突出したバンプ電極12
は図示せぬ配線基板に仮り止めされた後リフローされ
る。これにより、チップ1は配線基板に接続され、配線
基板上に実装される。このため、バンプ電極12には比
較的低い温度でリフローされるような低融点金属が用い
られる。低融点金属の例としてはSn/Pbハンダの
他、スズ(Sn)、鉛(Pb)、銀(Ag)、ビスマス
(Bi)、インジウム(In)、ゲルマニウム(G
e)、アンチモン(Sb)、銅(Cu)、および金(A
u)の単体、もしくはこれらの合金、もしくはこれらの
複合層などを挙げることができる。
【0026】このような第1の実施形態によれば、バリ
アメタル層8が再配線層6の表面を完全に被覆し、かつ
パッシベーション膜4上に張り出した張出部位9を有す
る。この構成を具備することにより、再配線層6の“マ
イグレーション”や“コロージョン”の発生を抑制する
ことができる。
【0027】特に張出部位9は、再配線層6の表面上か
らパッシベーション膜4上に張り出している。このた
め、張出部位9は、再配線層6が機械的な力あるいは電
気的な力によって移動しようとするとき、移動しようと
する力に対して反発する。この作用により、再配線層6
の強度が構造的に高まる。再配線層6の強度が構造的に
高まることで、再配線層6の“マイグレーション”の発
生を抑制できる。
【0028】また、張出部位9は、有機膜10が吸収し
た水分などにより、再配線層6間を接続するような電解
質が、たとえばパッシベーション膜4と有機膜10との
界面に沿って生じたとき、この電解質と再配線層6とを
接触し難くする。電界質と再配線層6とを接触し難くす
ることで、再配線層6の“コロージョン”の発生を抑制
できる。
【0029】このように第1の実施形態によれば、再配
線層6にたとえばアルミニウム合金のように製造コスト
的に有利な材料を用いたとしても、再配線層6に“マイ
グレーション”や“コロージョン”の発生を抑制するこ
とができる。よって、信頼性の高い半導体集積回路装置
を、安価に得ることが可能である。
【0030】また、図3(A)、(B)それぞれの破線
円中に示すように、バリアメタル層8の再配線層6の角
に対応する部位(バリアメタル層8の角)は丸められる
ことが好ましい。バリアメタル層8の角を丸めること
で、再配線層6の角に集中していた電界を緩和すること
ができる。再配線層6の角の電界を緩和できることで、
上記“マイグレーション”や“コロージョン”を抑制す
る効果は、より高まる。
【0031】なお、角が丸いバリアメタル層8は、スパ
ッタ法、あるいは電子ビーム蒸着法を用いることで、容
易に形成することができる。たとえば第1の実施形態で
は、Ti層8-1、Ni層8-2およびPd層8-3をそれぞ
れ、スパッタ法、あるいは電子ビーム蒸着法を用いて形
成すれば良い。
【0032】また、再配線層6は、アルミニウム合金の
他、銅、銀、ニッケル等、他の導電体により形成するこ
とも可能である。しかし、再配線層6は、アルミニウム
合金により形成されるのが、製造コストの面から好まし
い。たとえば再配線層6に銅を用いると、アルミニウム
合金からなるパッド3とのコンタクトとのために、再配
線層6とパッド3との間にバリアメタル層をさらに形成
する必要があること、有機膜と銅との反応を抑えるため
に、チタンなどのバリア層が必要になることなどから、
製造工程が複雑になる。製造工程が複雑になれば、製造
コストの削減に不利である。
【0033】また、再配線層6をバリアメタル層8のみ
で形成することも考えられるが、再配線層6の抵抗値の
面から、再配線層6と、張出部位9を持つバリアメタル
層8との組み合わせが望ましい。バリアメタル層8は薄
いために抵抗値が高い。このため、配線抵抗が上昇し、
信号遅延が顕著となり、動作の高速化に対応しづらくな
ってしまう。
【0034】さらに張出部位9を持つバリアメタル層8
を持つ装置は、張出部位9のサイズを調節することで再
配線層6の抵抗値を制御できる、という利点も得ること
ができる。つまり張出部位9のサイズを大きくすれば、
再配線層6の抵抗値を低く設定でき、反対に小さくすれ
ば再配線層6の抵抗値を高く設定できる。このように再
配線層6の抵抗値を制御すれば、たとえばパッド3から
バンプ電極12までの信号遅延量の最小限化、あるいは
パッド3からバンプ電極12までの信号遅延量の均一化
などを図ることができる。このような利点は、たとえば
集積回路の高速動作化に有用である。
【0035】また、バリアメタル層8は、Ti/Ni/
Pdの三層構造膜の他、バリアメタルとして機能する導
電体であれば、使用することができる。しかし、バリア
メタル層8は、Pd層を含むものを使用することが好ま
しく、特にPd層を有機膜10に接触させるようにする
のが良い。Pd層は、有機膜10との密着性に優れてい
るからである。バリアメタル層8と有機膜10との密着
性が高まると、装置の信頼性を向上できる。
【0036】次に、第1の実施形態に係る半導体集積回
路装置の製造方法の一例を説明する。
【0037】図4(A)〜図4(F)は第1の実施形態
に係る半導体集積回路装置を主要な製造工程毎に示した
断面図である。なお、図4(A)〜図4(F)は図2
(B)に示した断面に対応している。
【0038】まず、図4(A)に示すように、パッド3
を有するチップ1が形成されたシリコンウェーハ100
を用意する。図5(A)にシリコンウェーハ100の外
観を示す。図5(A)に示すように、ウェーハ100に
はチップ1が複数形成されている。ウェーハ100のサ
イズの一例は、直径6インチ、厚さ625μmである。
次いで、プラズマCVD法を用いて、ウェーハ100の
全面上に二酸化シリコン、あるいは窒化シリコンを堆積
し、パッシベーション膜4を形成する。次いで、ホトリ
ソグラフィ法を用いて、パッシベーション膜4にパッド
3に達する開孔5を形成する。
【0039】次に、図4(B)に示すように、スパッタ
法を用いて、ウェーハ100の全面上にアルミニウム合
金をスパッタリングし、アルミニウム合金膜を形成す
る。このとき、アルミニウム合金膜とアルミニウム合金
であるパッド3との密着性を良好とするために、Ti
膜、あるいは窒化チタン(TiN)膜、あるいはTiと
TiNとの複合膜を形成した後、アルミニウム合金膜を
形成するようにしても良い。次いで、ホトリソグラフィ
法を用いて、アルミニウム合金膜をパターニングし、再
配線層6を形成する。
【0040】次に、図4(C)に示すように、スパッタ
法、あるいは電子ビーム蒸着法を用いて、ウェーハ10
0の全面上にTi、Ni、Pdを順次、スパッタリン
グ、あるいは蒸着し、Ti/Ni/Pdの三層構造膜1
01を形成する。
【0041】次に、図4(D)に示すように、ウェーハ
100の全面上にホトレジストを塗布し、ホトレジスト
膜を形成する。次いで、ホトレジスト膜を露光/現像
し、バリアメタル層パターンに対応したホトレジストパ
ターン102を形成する。このとき、ホトレジストパタ
ーン102は、再配線層6の上方を完全に被覆するとと
もに、パッシベーション膜4上に張り出すように形成す
る。
【0042】次に、図4(E)に示すように、ホトレジ
ストパターン2をマスクに用いて、、三層構造膜101
をエッチングし、バリアメタル層8を形成する。これに
より、再配線層6を完全に被覆するとともに、パッシベ
ーション膜4上に張り出した張出部位9を有するバリア
メタル層8が形成される。このように張出部位9を有す
るバリアメタル層8は、ホトリソグラフィ法を用いて形
成することができるので、この発明を実施するにあた
り、製造コストの無用な増加がない。
【0043】次に、図4(F)に示すように、ウェーハ
100の全面上に有機物を塗布し、有機膜10を形成す
る。次いで、ホトリソグラフィ法を用いて、有機膜10
に再配線層6上のバリアメタル層8に達する開孔11を
形成する。このとき、有機膜10が感光性を持つもので
あれば、有機膜10を露光/現像することで、開孔11
を形成しても良い。
【0044】次に、図2(A)〜(C)に示すように、
印刷法、あるいはボール搭載法を用いて、開孔部11内
にハンダを印刷、あるいは搭載し、バンプ電極12を形
成する。
【0045】次に、図5(B)に示すように、ウェーハ
100をダイシングし、バンプ電極12を有したチップ
1に分割する。
【0046】ここまでの工程で、この発明に係る半導体
集積回路装置が得られる。
【0047】さらにこの発明に係る半導体集積回路装置
を電子機器に組み込む場合、以下のようにすれば良い。
【0048】図5(C)に示すように、チップ1のバン
プ電極12を、配線基板103上の配線パターン104
上に仮止めする。次いで、チップ1が仮止めされた配線
基板103を、温度を約220℃に設定した窒素リフロ
ー炉に入れ、バンプ電極12を溶融させる。これによ
り、バンプ電極12が配線パターン104に固着され、
チップ1が配線基板103上に実装される。このように
して、この発明に係る半導体集積回路装置を用いた電子
機器が完成する。なお、配線基板103上に実装された
チップ1の周囲、およびチップ1と配線基板103との
間にシリコーン系樹脂などを充填した後、硬化させても
良い。この場合、シリコーン系樹脂の他、エポキシ系樹
脂、アクリル系樹脂などを用いることができる。
【0049】このようにして形成した電子機器を、温度
サイクル試験に供して、その信頼性を調べた。試験した
チップ1のサイズは6mm×8mm、バンプ電極12の
数は49個である。試験の条件は、−65℃(30分)
〜25℃(5分)〜150℃(30分)を1サイクルと
した。このサイクルを3000回繰り返したが、バンプ
電極12と配線パターンとの接続箇所に破断の発生は認
められなかった。
【0050】[第2の実施形態]図6はこの発明の第2
の実施形態に係る半導体集積回路装置の主要な部分を示
した断面図である。なお、図6に示す断面は図2(B)
に示した断面に対応している。
【0051】図6に示すように、開孔11内に、金など
の導電体21を形成した後、バンプ電極12を形成する
ようにしても良い。
【0052】このような装置であると、第1の実施形態
と同様の効果を得られる他、開孔11内に形成された導
電体21を用いて、パッド3からバンプ電極12までの
配線抵抗を制御できる利点がある。
【0053】[第3の実施形態]図7はこの発明の第3
の実施形態に係る半導体集積回路装置の主要な部分を示
した断面図である。なお、図7に示す断面は図2(B)
に示した断面に対応している。
【0054】図7に示すように、開孔11内に、バリア
メタル層31を形成した後、バンプ電極12を形成する
ようにしても良い。
【0055】このような装置であると、第1の実施形態
と同様の効果を得られる他、バリアメタル層31が開孔
11の底、および側壁に沿って形成されているので、バ
ンプ電極12と再配線層6との密着性が高まる利点があ
る。
【0056】また、第3の実施形態は、第2の実施形態
と組み合わせることも可能である。
【0057】
【発明の効果】以上説明したように、この発明によれ
ば、再配線層にアルミニウム合金のように製造コスト的
に有利であるが“マイグレーション”や“コロージョ
ン”が発生し易い材料を用いたとしても、これらの発生
を抑制できる構造を持つ半導体集積回路装置およびその
製造方法を提供できる。
【図面の簡単な説明】
【図1】図1(A)はこの発明の第1の実施形態に係る
半導体集積回路装置を概略的に示した平面図、図1
(B)は図1(A)中のB−B線に沿う断面図。
【図2】図2(A)は図1(A)中の一点鎖線枠2A内
を拡大した拡大図、図2(B)は図2(A)中のB−B
線に沿う断面図、図2(C)は図2(A)中のC−C線
に沿う断面図。
【図3】図3(A)、(B)はそれぞれバリアメタル層
8の一例を詳細に示す断面図。
【図4】図4(A)〜図4(F)は第1の実施形態に係
る半導体集積回路装置を主要な製造工程毎に示した断面
図。
【図5】図5(A)はこの発明の第1の実施形態に係る
半導体集積回路装置が形成されるシリコンウェーハの外
観を示す斜視図、図5(B)はこの発明の第1の実施形
態に係る半導体集積回路装置の外観を示す斜視図、図5
(C)はこの発明の第1の実施形態に係る半導体集積回
路装置を用いた電子機器の外観を示す斜視図。
【図6】図6はこの発明の第2の実施形態に係る半導体
集積回路装置の主要な部分を示した断面図。
【図7】図7はこの発明の第3の実施形態に係る半導体
集積回路装置の主要な部分を示した断面図。
【符号の説明】
1…シリコンチップ(シリコン基板)、 2…集積回路、 3…パッド、 4…パッシベーション膜、 5…開孔、 6…再配線層、 7-1…接続部、 7-2…再配置パッド部、 7-3…配線部、 8…バリアメタル層、 8-1…チタン層、 8-2…ニッケル層、 8-3…パラジウム層、 9…張出部位、 10…有機膜、 11…開孔、 12…バンプ電極。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 集積回路が形成され、この集積回路に電
    気的に接続されるパッドを有する半導体基板と、 前記基板上に形成され、前記パッドに通じる開孔を有す
    るパッシベーション膜と、 前記パッシベーション膜の開孔を介して前記パッドに電
    気的に接続されるとともに前記パッシベーション膜上に
    引き出された再配線層と、 前記再配線層を完全に被覆するとともに、前記パッシベ
    ーション膜上に張り出した張出部位を有するバリアメタ
    ル層と、 前記バリアメタル層および前記パッシベーション膜上に
    形成され、前記再配線層上の前記バリアメタル層に達す
    る開孔を有する有機膜と、 前記有機膜の開孔および前記バリアメタル層を介して前
    記再配線層に電気的に接続されるバンプ電極とを具備す
    ることを特徴とする半導体集積回路装置。
  2. 【請求項2】 前記バリアメタル層の角が丸まっている
    ことを特徴とする請求項1に記載の半導体集積回路装
    置。
  3. 【請求項3】 前記再配線層はアルミニウムを主成分と
    する導電体により形成されていることを特徴とする請求
    項1および請求項2いずれかに記載の半導体集積回路装
    置。
  4. 【請求項4】 前記バリアメタル層はチタン、ニッケ
    ル、パラジウムの3層構造でなることを特徴とする請求
    項1乃至請求項3いずれか一項に記載の半導体集積回路
    装置。
  5. 【請求項5】 半導体集積回路が形成され、この集積回
    路に電気的に接続されるパッドを有する半導体基板を用
    意する工程と、 前記基板上に、前記パッドに通じる開孔を有するパッシ
    ベーション膜を形成する工程と、 前記パッシベーション膜の開孔を介して前記パッドに電
    気的に接続されるとともに前記パッシベーション膜上に
    引き出された再配線層を形成する工程と、 前記パッシベーション膜および前記再配線層上にバリア
    メタル層を形成する工程と、 前記バリアメタル層を前記再配線層を完全に被覆すると
    ともに、前記パッシベーション膜上に張り出した張出部
    位を有するようにパターニングする工程と、 前記パッシベーション膜および前記バリアメタル層上
    に、前記再配線層上の前記バリアメタル層に達する開孔
    を有する有機膜を形成する工程と、 前記有機膜の開孔および前記バリアメタル層を介して前
    記再配線層に電気的に接続されるバンプ電極を形成する
    ことを特徴とする半導体集積回路装置の製造方法。
JP11365799A 1999-04-21 1999-04-21 半導体集積回路装置およびその製造方法 Expired - Fee Related JP3563635B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11365799A JP3563635B2 (ja) 1999-04-21 1999-04-21 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11365799A JP3563635B2 (ja) 1999-04-21 1999-04-21 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000306938A true JP2000306938A (ja) 2000-11-02
JP3563635B2 JP3563635B2 (ja) 2004-09-08

Family

ID=14617846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11365799A Expired - Fee Related JP3563635B2 (ja) 1999-04-21 1999-04-21 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3563635B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373958A (ja) * 2001-06-15 2002-12-26 Casio Micronics Co Ltd 半導体チップの実装構造及び半導体チップの実装方法
JP2002373959A (ja) * 2001-06-14 2002-12-26 Hitachi Maxell Ltd 半導体装置及びその製造方法
JP2003282788A (ja) * 2002-03-25 2003-10-03 Ricoh Co Ltd Cspにおける抵抗素子およびcspを備えた半導体装置
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
JP2010098064A (ja) * 2008-10-15 2010-04-30 Fujikura Ltd 積層配線基板及びその製造方法
KR101011860B1 (ko) * 2008-05-07 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101148601B1 (ko) 2010-07-05 2012-05-25 삼성전기주식회사 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법
JP2012129570A (ja) * 2012-04-03 2012-07-05 Megica Corp チップの製造方法
WO2016075791A1 (ja) 2014-11-13 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107527886A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 用于稳定的电连接的集成电路及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220056309A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373959A (ja) * 2001-06-14 2002-12-26 Hitachi Maxell Ltd 半導体装置及びその製造方法
JP2002373958A (ja) * 2001-06-15 2002-12-26 Casio Micronics Co Ltd 半導体チップの実装構造及び半導体チップの実装方法
JP2003282788A (ja) * 2002-03-25 2003-10-03 Ricoh Co Ltd Cspにおける抵抗素子およびcspを備えた半導体装置
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
KR101011860B1 (ko) * 2008-05-07 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2010098064A (ja) * 2008-10-15 2010-04-30 Fujikura Ltd 積層配線基板及びその製造方法
KR101148601B1 (ko) 2010-07-05 2012-05-25 삼성전기주식회사 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법
JP2012129570A (ja) * 2012-04-03 2012-07-05 Megica Corp チップの製造方法
WO2016075791A1 (ja) 2014-11-13 2016-05-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10083924B2 (en) 2014-11-13 2018-09-25 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN107527886A (zh) * 2016-06-15 2017-12-29 三星显示有限公司 用于稳定的电连接的集成电路及其制造方法

Also Published As

Publication number Publication date
JP3563635B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
US10734347B2 (en) Dummy flip chip bumps for reducing stress
TWI582930B (zh) 積體電路裝置及封裝組件
US6459150B1 (en) Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US7056818B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US6583039B2 (en) Method of forming a bump on a copper pad
US20090174071A1 (en) Semiconductor device including electrically conductive bump and method of manufacturing the same
US6756184B2 (en) Method of making tall flip chip bumps
JP2003045877A (ja) 半導体装置およびその製造方法
JP2007317979A (ja) 半導体装置の製造方法
KR20070058298A (ko) 다중 비어를 포함하는 반도체 패키지용 범프 및 그 제조방법, 이 범프를 이용한 반도체 패키지
JP5064632B2 (ja) 相互接続構造を形成するための方法及び装置
US6902997B2 (en) Process of forming bonding columns
US7250362B2 (en) Solder bump structure and method for forming the same
JP3563635B2 (ja) 半導体集積回路装置およびその製造方法
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US7176117B2 (en) Method for mounting passive components on wafer
JP2012190939A (ja) 半導体装置およびその製造方法
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2002222898A (ja) 半導体装置及びその製造方法
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
KR100597994B1 (ko) 반도체 패키지의 솔더 범프 및 그 제조 방법
JP3615628B2 (ja) 半導体チップの製造方法及びその実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees