KR100597994B1 - 반도체 패키지의 솔더 범프 및 그 제조 방법 - Google Patents

반도체 패키지의 솔더 범프 및 그 제조 방법 Download PDF

Info

Publication number
KR100597994B1
KR100597994B1 KR1020050007762A KR20050007762A KR100597994B1 KR 100597994 B1 KR100597994 B1 KR 100597994B1 KR 1020050007762 A KR1020050007762 A KR 1020050007762A KR 20050007762 A KR20050007762 A KR 20050007762A KR 100597994 B1 KR100597994 B1 KR 100597994B1
Authority
KR
South Korea
Prior art keywords
solder
metal
base layer
metal base
solder bump
Prior art date
Application number
KR1020050007762A
Other languages
English (en)
Inventor
여용운
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020050007762A priority Critical patent/KR100597994B1/ko
Application granted granted Critical
Publication of KR100597994B1 publication Critical patent/KR100597994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11526—Self-assembly, e.g. self-agglomeration of the bump material in a fluid involving the material of the bonding area, e.g. bonding pad or under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 솔더 범프는, 하나 이상의 전극 패드가 있는 반도체 웨이퍼에 금속 배선을 재배치하여 솔더 범프를 함에 있어서, 단층으로 금속기저층이 구성되며, 솔더 형성 후 리플로우 공정을 진행하면서 솔더와 금속기저층 및 재배치 배선 간에 금속간 화합물이 형성되어 솔더 범프의 접착력이 더욱 향상된다. 상기 솔더 범프는 금속 배선을 재배치하는 단계, 금속기저층을 형성하는 단계, 상기 금속기저층층 위에 감광성 재료를 도포하고 선택적으로 식각하는 단계, 솔더를 형성하는 단계, 감광성 재료를 제거하는 단계, 상기 금속기저층 선택적으로 에칭하는 단계, 및 솔더를 용융시켜 금속간 화합물을 형성하는 단계를 포함하여 이루어진다.
솔더 범프, 금속기저층, 재배치 배선

Description

반도체 패키지의 솔더 범프 및 그 제조 방법{SOLDER BUMP FOR SEMICONDUCTOR PACKAGE AND FABRICATION METHOD THEREOF}
도 1은 종래 기술에 따른 솔더 범프 구조를 보인 단면도.
도 2a 내지 2g는 종래 기술에 의한 솔더 범프 제조 단계를 보인 단면도.
도 3은 본 발명에 따른 솔더 범프 구조를 보인 단면도.
도 4a 내지 4f는 본 발명에 따른 솔더 범프 제조 단계를 보인 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
201: 반도체 기판 201: 패드 보호막
210: 재배치 배선 211: 재배치 배선 보호막
212: 금속기저층 213: 포토레지스트
214: 솔더 215: 솔더 범프
216: 금속간 화합물
본 발명은 반도체 패키지의 솔더 범프 및 그 제조방법에 관한 것으로, 보다 구체적으로는 구조 및 제조 공정을 단순화 시킨 반도체 패키지의 솔더 범프 및 그 제조방법에 관한 것이다.
전자 산업에 있어서 기술 개발의 주요 추세 중의 하나는 소자의 크기를 축소하는 것이다. 반도체 패키지 분야에 있어서도 패키지의 크기를 칩 수준으로 축소하는 것이 주요 관심사 중의 하나이며, 특히 재배치(redistribution, 또는 재배선(rerouting)이라고도 함) 기술을 이용하여 웨이퍼 상태에서 칩 사이즈 패키지를 구현하고자 하는 것이 최근의 경향이다.
흔히 '웨이퍼 레벨 칩 사이즈 패키지(wafer level chip scale package; WLCSP)'라고 불리기도 하는 이 패키지 유형은 플립 칩(flip chip)의 일종으로서, 칩에 형성된 알루미늄 패드로부터 다른 위치의 보다 큰 패드로 배선을 유도하는 재배치 기술을 사용하게 된다.
재배치된 패드에는 솔더 범프(solder bump)와 같은 외부접속용 단자가 형성되며, 일련의 패키지 제조 공정들이 웨이퍼 상태에서 일괄적으로 이루어진다.
기존의 재배치에 의한 웨이퍼 레벨 페키지의 경우 재배치 터미널 지역에 솔더 범핑 공정을 진행시 Al 패드 위에 형성하는 금속기저층(under bump metal: UBM)을 이용한 범프 구조는 공정 수가 많아 소요 시간이 길고 제조 단가가 증가하는 문제점이 있었다.
기존의 솔더 범프 구조의 예로서 도 1을 참조하면, 솔더 범핑에 사용되는 금속기저층 구조로서, 전극 패드 또는 재배치 배선과 접착력이 우수한 Ti 또는 Ti 합금층(112), Cu 박막(113), Cu mini 범프(115)의 다층 구조로 이루어진다.
도 2a 내지 도 2g를 참조하여 상기 구조와 같은 종래의 솔더 범프 제조 공정 을 살펴보면 다음과 같다.
먼저, 도 2a에 도시된 바와 같이, 전극 패드용 보호막(101)이 상면에 형성된 기판(100)에 재배치 배선(110)과 절연막(111)을 순차적으로 형성하고, 상기 절연막(111)의 일부를 노출시킨 후, 금속기저층으로서 Ti층(112) 및 Cu 박막(113)을 다시 순차적으로 형성한다.
그 다음, 도 2b에 도시된 바와 같이 포토리지스트(114)를 형성하고 그 일부를 노출시킨 후, 도 2c에 도시된 바와 같이 노출된 부위에 또 다른 금속기저층으로서 Cu mini 범프(115)를 형성한다.
3 개의 층으로 이루어진 금속기저층 위에 솔더(116)를 형성한 후(도 2d), 포토레지스트(114)를 제거하며(도 2e), 순차적으로 Cu 박막의 일부를 제거하고(도 2f) Ti층의 일부를 제거한다(도 2g).
이러한 구조의 금속기저층은 리플로우 공정에서 Sn 계의 솔더와 금속기저층인 Cu와의 반응성이 우수하여 솔더와 Cu mini 범프 사이에 금속 간 화합물이 발생하여 Cu 가 완전히 소모되며, 나아가 Ti층(또는 Ti 합금층)과 Sn 계의 솔더가 접촉하게 되면 Ti 또는 Ti 합금층들은 솔더와 젖음성이 매우 약하기 때문에 솔더 범프의 접착력이 악화되어 패키지의 신뢰성에 치명적이 될 수 있다.
Cu mini 범프를 약 5 ~ 10um의 높이를 갖게 하면 Cu의 양이 충분하기 때문에 솔더와 Cu mini 범프의 사이에서 금속간 화합물이 생성하더라도 Ti또는 Ti 합금층과 솔더가 접촉하는 것을 방지할 수 있었다.
그러나 상기 종래 기술에 따른 솔더 범프 제조 공정은 2개의 박막 공정과 선 택적으로 패드를 열어주는 포토 공정과 Cu mini 범프를 형성하는 공정과, 솔더를 도금하는 공정과, 감광성 포토 레지스트를 제거하는 공정과, Cu 박막을 제거하는 공정과, Ti 또는 Ti 합금층을 제거하는 공정으로 진행되므로 공정 단계가 복잡하여 패키지 공정에 필요한 범핑 단가를 향상시키는 주요 원인으로 작용하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 반도체 웨이퍼 상에 범프를 형성함에 있어서 금속기저층을 포함하는 범프 패드 구조를 단순하게 하여 범핑 공정에서 제조비용을 줄일 수 있는 솔더 범프 및 그 제조 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여, 본 발명은 반도체 칩의 표면에 금속패드와; 상기 금속 패드에서 중앙 혹은 칩 외부로 배선을 형성한 재배치 배선과; 재배치 배선 위에 선택적으로 오픈된 절연막과; 상기 절연막의 선택적으로 오픈된 영역에 금속기저층으로 형성된 솔더 터미널과; 상기 터미널 상에 형성된 솔더로 구성되며, 상기 솔더 터미널은 상기 솔더, 금속기저층 및 재배치 배선 간의 반응에 의하여 금속간 화합물이 형성되어 있는 반도체 패키지용 솔더 범프를 제공한다.
또한, 본 발명은 보호막에 의해 선택적으로 노출되는 적어도 하나의 전극패드가 형성된 반도체 칩상에 금속 배선을 칩 중앙 혹은 칩 외각으로 재배치 하는 공정과; 상기 금속 배선의 상부에 보호막을 도포하고 선택적으로 노출하는 공정과; 상기 반도체 칩 전면에 금속 박막을 증착하는 공정과; 상기 금속 박막에 감광성 포 토레지스트를 도포하고 선택적으로 노출하는 공정과; 상기 감광성 포토레지스트가 현상되어 노출되는 금속 박막 상에 솔더 범프를 형성하는 공정과; 상기 감광성 포토 레지스트를 제거하는 공정과; 상기 금속 박막층을 선택적으로 에칭하는 공정과; 상기 솔더 범프를 열을 가하여 구형의 범프를 형성하면서, 이와 동시에 상기 솔더 범프와 금속 박막 및 금속 재배선 간에 금속간 화합물을 형성하는 공정을 포함하여 구성되는 솔더 범프 제조방법을 제공한다.
이와 같은 본 발명의 솔더 범프는 솔더 터미널에 해당하는 금속기저층의 적층 수가 단층으로서 기존의 다층 구조와 비교할 때 구조적으로 단순하여 솔더 범프 형성 공정이 간단하게 된다.
본 발명에 의한 반도체 패키지용 솔더 범프 및 제조 방법을 첨부한 도면을 참조하여 보다 상세히 설면하면 다음과 같다.
먼저, 도 3을 참조하면 본 발명에 따른 솔더 범프의 단면 구조가 도시되어 있다.
반도체 기판(200) 위에는 반도체 전극패드(미도시)를 보호하는 보호막(201)이 형성되어 있으며, 그 상부에는 전극패드로부터 연장되어 재배치된 금속 배선(210)과 상기 금속 배선을 보호하기 위한 절연막(211)이 형성되어 있다.
상기 절연막(211)은 솔더부가 형성될 솔더 터미널 영역이 선택적으로 노출되어 있으며, 이 솔더 터미널 영역에는 전기 도금을 위한 금속기저층이 단층으로 형성되며, 그 상부에는 구형의 솔더 범프(215)가 형성되어 있다.
상기 금속기저층이 형성되어 있는 영역에는 솔더에 열을 가하여 솔더를 리플 로우 시켜 구형으로 형성하는 과정에서 상기 재배치된 금속 배선, 금속기저층 및 솔더가 상호 반응하여 금속간화합물(216)이 형성된다. 따라서, 솔더 터미널에 솔더 범프(215)의 접착력이 더욱 향상된다.
뿐만 아니라, 솔더 범프의 전체적인 구조가 단순해졌으므로 특히 후술하는 제조 방법으로부터 상세하게 알 수 있는 바와 같이 금속기저층이 단층으로 구성된다.
도 4a 내지 도 4f는 본 발명에 의한 반도체 패키지의 솔더 범프 제조방법을 순차적으로 보인 단면도로서, 이를 참조하여 본 발명에 의한 반도체 패키지의 제조방법을 상세히 설명하면 다음과 같다.
먼저, 도 4a에 도시한 바와 같이, 반도체 웨이퍼(201)에 전극패드(미도시)에서 재배치 된 금속 배선(210)을 형성한다.
재배치 배선은 전극패드의 재배치를 위한 배선 패턴이며, 재배치 배선의 한쪽 끝은 반도체칩의 전극 패드와 전기적으로 연결되는 한편, 다른쪽 끝은 솔더 범프가 형성될 범프 패드, 즉 솔더 터미널 부위가 된다. 도금 또는 스퍼터링 등의 증착 방법으로 재배치 배선을 형성할 수 있으며, 재배치 배선의 두께는 0.001 ~ 200 ㎛인 것이 바람직하다. 재배치 배선으로는 전기적 특성이 우수한 Cu를 주로 사용하지만, 경우에 따라서는 Al, Zn, Fe, Pt, Co, Pb, Ni, 또는 그 합금들을 사용할 수도 있다.
그 다음 상기 재배치 금속 배선을 보호하기 위한 절연막(211)을 도포하고, 일부 영역을 선택적으로 노출시킨다.
그 다음, 상기 절연막(211) 위에 전기도금을 위한 금속기저층(212)을 형성한다. 금속기저층은 잘 알려진 바와 같이 접착, 확산방지, 도금 토대 등의 기능을 하며, 스퍼터링 등의 방법으로 형성된다. 금속기저층으로 사용되는 물질로는 Cu, Au ,Fe, Al, Ni 및 이들의 합금 중에서 선택되는 어느 하나가 바람직하다.
상기 금속기저층의 두께는 0.0001 ~ 1 ㎛의 범위에서 단층으로 형성한다.
금속기저층(212)을 형성한 다음, 도 4b에서와 같이 감광성 포토레지스트(213)를 도포한 후 선택적으로 노출 시킨 후, 도 4c에서와 같이 솔더(214)를 노출된 영역에 증착시킨다.
상기 솔더는 Sn, Pb, Ag, Ni, Cu, V, Fe, In 및 이들의 합금중에서 선택되는 어느 하나의 물질로 형성한다.
그 다음, 도 4d와 같이 감광성 포토레지스트를 제거하고, 도 4e와 같이 금속기저층(212)을 선택적으로 식각한다.
마지막으로, 도 4f와 같이, 열을 가하여 솔더를 구형의 솔더 범프(215)으로 변형시킨다. 이 과정에서, 솔더와 금속기저층 및 재배치 배선 간에 반응이 일어나 금속기저층이 형성되어 있던 솔더 터미널 영역에 금속간화합물(216)이 형성된다. 이 금속간 화합물은 솔더 범프의 접착력을 증가시켜 반도체 패키지의 신뢰성을 더욱 향상시킨다.
이상에서와 같이 본 발명에 따른 솔더 범프는 금속기저층의 적층 수가 감소되어 구조가 간단할 뿐만 아니라, 솔더 범프 형성시 공정의 단순화로 인하여 제조 단가를 낮출 수 있다.

Claims (7)

  1. 반도체 칩의 표면에 금속패드와;
    상기 금속 패드에서 중앙 혹은 칩 외부로 배선을 형성한 재배치 배선과;
    재배치 배선 위에 선택적으로 오픈된 절연막과; 상기 절연막의 선택적으로 오픈된 영역에 금속기저층으로 형성된 솔더 터미널과; 상기 터미널 상에 형성된 솔더로 구성되며,
    상기 솔더 터미널은 상기 솔더, 금속기저층 및 재배치 배선 간의 반응에 의하여 금속간 화합물이 형성되어 있는 것을 특징으로 하는
    반도체 패키지의 솔더 범프.
  2. 제1항에 있어서, 상기 금속기저층은 단층인 것을 특징으로 하는 솔더 범프.
  3. 제2항에 있어서, 금속 기저층은 Cu, Au ,Fe, Al, Ni 및 이들의 합금 중에서 선택되는 어느 하나의 물질로 형성된 것을 특징으로 하는 솔더 범프.
  4. 제2항에 있어서, 상기 금속기저층의 두께는 0.0001 ~ 1 ㎛인 것을 특징으로 하는 솔더 범프.
  5. 제1항에 있어서, 상기 재배치 배선의 두께는 0.001 ~ 200 ㎛인 것을 특징으 로 하는 솔더 범프.
  6. 제1항에 있어서, 상기 솔더는 Sn, Pb, Ag, Ni, Cu, V, Fe, In 및 이들의 합금중에서 선택되는 어느 하나의 물질로 형성된 것을 특징으로 하는 솔더 범프.
  7. 보호막에 의해 선택적으로 노출되는 적어도 하나의 전극패드가 형성된 반도체 칩상에 금속 배선을 칩 중앙 혹은 칩 외각으로 재배치하는 공정과;
    상기 금속 배선의 상부에 보호막을 도포하고 선택적으로 노출하는 공정과;
    상기 반도체 칩 전면에 금속 박막을 증착하는 공정과;
    상기 금속 박막에 감광성 포토레지스트를 도포하고 선택적으로 노출하는 공정과;
    상기 감광성 포토레지스트가 현상되어 노출되는 금속 박막 상에 솔더 범프를 형성하는 공정과;
    상기 감광성 포토 레지스트를 제거하는 공정과;
    상기 금속 박막층을 선택적으로 에칭하는 공정과;
    상기 솔더 범프를 열을 가하여 구형의 범프를 형성하면서, 이와 동시에 상기 솔더 범프와 금속 박막 및 금속 재배선 간에 금속간 화합물을 형성하는 공정을 포함하여 구성되는 솔더 범프 제조방법.
KR1020050007762A 2005-01-27 2005-01-27 반도체 패키지의 솔더 범프 및 그 제조 방법 KR100597994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007762A KR100597994B1 (ko) 2005-01-27 2005-01-27 반도체 패키지의 솔더 범프 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007762A KR100597994B1 (ko) 2005-01-27 2005-01-27 반도체 패키지의 솔더 범프 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100597994B1 true KR100597994B1 (ko) 2006-07-10

Family

ID=37183779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007762A KR100597994B1 (ko) 2005-01-27 2005-01-27 반도체 패키지의 솔더 범프 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100597994B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317801A (en) 1990-04-23 1994-06-07 Nippon Mektron, Ltd. Method of manufacture of multilayer circuit board
US6204074B1 (en) 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US6630736B1 (en) 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6756294B1 (en) 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317801A (en) 1990-04-23 1994-06-07 Nippon Mektron, Ltd. Method of manufacture of multilayer circuit board
US6204074B1 (en) 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US6630736B1 (en) 2000-07-27 2003-10-07 National Semiconductor Corporation Light barrier for light sensitive semiconductor devices
US6756294B1 (en) 2002-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Company Method for improving bump reliability for flip chip devices

Similar Documents

Publication Publication Date Title
USRE46466E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US6417089B1 (en) Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
US7091616B2 (en) Semiconductor device having a leading wiring layer
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US8035215B2 (en) Semiconductor device and manufacturing method of the same
US20070087544A1 (en) Method for forming improved bump structure
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
JP4021104B2 (ja) バンプ電極を有する半導体装置
JP2002190550A (ja) 半導体装置の製造方法
KR100818902B1 (ko) 상호 접속 구조체 제조 방법 및 장치
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6639314B2 (en) Solder bump structure and a method of forming the same
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US7375020B2 (en) Method of forming bumps
US20060244109A1 (en) Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions
EP1003209A1 (en) Process for manufacturing semiconductor device
US7176117B2 (en) Method for mounting passive components on wafer
JP2000306938A (ja) 半導体集積回路装置およびその製造方法
US20020086512A1 (en) Method of forming solder bumps
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
KR100597994B1 (ko) 반도체 패키지의 솔더 범프 및 그 제조 방법
US20220148990A1 (en) Semiconductor Structure And Manufacturing Method Thereof
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 14