JP2002373959A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002373959A
JP2002373959A JP2001180487A JP2001180487A JP2002373959A JP 2002373959 A JP2002373959 A JP 2002373959A JP 2001180487 A JP2001180487 A JP 2001180487A JP 2001180487 A JP2001180487 A JP 2001180487A JP 2002373959 A JP2002373959 A JP 2002373959A
Authority
JP
Japan
Prior art keywords
insulating film
bonding pad
semiconductor device
bump electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001180487A
Other languages
English (en)
Inventor
Yuichi Sukegawa
裕一 助川
Seiji Kishimoto
清治 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2001180487A priority Critical patent/JP2002373959A/ja
Publication of JP2002373959A publication Critical patent/JP2002373959A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 温度変化や湿度の影響を受けにくく、耐久性
及び外部基板との接続信頼性に優れた半導体装置を提供
すること、並びに、このような半導体装置を低コストに
製造する方法を提供すること。 【解決手段】 主面に半導体素子領域1が形成され、当
該半導体素子領域1の外周部に第1のボンディングパッ
ド2が形成された半導体素子3と、前記第1のボンディ
ングパッド2の一部を除く前記主面の全面に被覆された
第1の絶縁膜4と、一端が前記第1のボンディングパッ
ド2に接続され、他端が前記第1の絶縁膜4上に配置さ
れた配線5と、当該配線5と一体に形成され、前記第1
の絶縁膜3上に配置された第2のボンディングパッド6
と、当該第2のボンディングパッド6の一部を除く前記
主面の全面に被覆された第2の絶縁膜7と、前記第2の
ボンディングパッド6に形成されたバンプ電極8とをも
って半導体装置を構成する。第2の絶縁膜7を第2のボ
ンディングパッド6の一部にも被着し、バンプ電極8の
周面に第2の絶縁膜7に開設された開口7aの周縁を密
着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子領域上
に絶縁膜を介して外部接続用のバンプ電極が設けられた
半導体装置とその製造方法とに係り、特に、前記バンプ
電極とボンディングパッドとの接続界面の保護手段に関
する。
【0002】
【従来の技術】近年、電気機器の小型軽量化、高速化、
高機能化という要求に対応するため、小型かつ薄形にし
て高集積化された新しい形態の半導体装置が次々と開発
されている。
【0003】図13は従来より提案されているこの種の
半導体装置と外部基板との接続状態を示す要部断面図、
図14はバンプ電極を除去した従来例に係る半導体装置
の要部平面図であって、符号100は従来例に係る半導
体装置、符号200は外部基板を示している。
【0004】これらの図から明らかなように、従来例に
係る半導体装置100は、主面に半導体素子領域101
が形成され、当該半導体素子領域101の外周部に第1
のボンディングパッド102が形成された半導体素子1
03と、前記第1のボンディングパッド102の一部を
除く前記主面の全面に被覆された無機絶縁膜113及び
第1の絶縁膜104と、一端が前記第1のボンディング
パッド102に接続され、他端が前記第1の絶縁膜10
4上に配置された配線105と、当該配線105と一体
に形成され、前記第1の絶縁膜104上に配置された第
2のボンディングパッド106と、当該第2のボンディ
ングパッド106を除く前記主面の全面に被覆された第
2の絶縁膜107と、前記第2のボンディングパッド1
06に形成されたバンプ電極108とから構成されてい
る。
【0005】前記第2の絶縁膜107には、前記第2の
ボンディングパッド106を露出して当該第2のボンデ
ィングパッド106上への前記バンプ電極108の形成
を可能にするための開口107aが開設される。従来例
に係る半導体装置100においては、第2のボンディン
グパッド106に対する開口107aの開設位置がずれ
た場合にも、バンプ電極108を所定の位置に確実に設
定できるようにするため、図14に示すように、開口1
07aの直径Dが第2のボンディングパッド106の直
径dよりも大きく設定されている。例えば、直径が40
0μmの第2のボンディングパッド106上に直径が5
00μmのはんだボ−ルからなるバンプ電極108を形
成する場合、前記開口107aの直径Dは、800μm
程度に設定される場合が多い。
【0006】本例の半導体装置100は、図13に示す
ように、バンプ電極108を外部基板200の片面に形
成されためっき配線201にワイヤレスボンディング方
式の一種であるフリップチップ方式にて接続することが
できるので、半導体装置に形成されたボンディングパッ
ドと外部基板に形成された配線とをワイヤボンディング
方式で接続する場合に比べて、半導体装置と外部基板と
の接続の容易化、薄形化及び小型化を図れると共に、半
導体装置の多ピン化、即ち、高集積化を図ることができ
る。
【0007】
【発明が解決しようとする課題】しかるに、従来例に係
る半導体装置100は、前記したように、第2の絶縁膜
107に開設された開口107aの直径Dが第2のボン
ディングパッド106の直径dよりも大きく設定されて
おり、第2のボンディングパッド106とバンプ電極1
08との接続界面が第2の絶縁膜107にて被覆されて
いないので、水分などの付着によって当該界面に腐食を
生じやすいという問題がある。また、バンプ電極108
が第2の絶縁膜107にて支持されていないので、図1
3に示すように、外部基板200に実装した後におい
て、半導体装置100と外部基板200との間に温度変
化等による応力Fが作用した場合に、当該応力が第2の
ボンディングパッド106とバンプ電極108との接続
界面に集中し、剥離が生じやすいという問題もある。
【0008】本発明は、かかる従来技術の不備を解決す
るためになされたものであって、その目的は、温度変化
や湿度の影響を受けにくく、耐久性及び外部基板との接
続信頼性に優れた半導体装置を提供すること、並びに、
このような半導体装置を低コストに製造する方法を提供
することにある。
【0009】
【課題を解決するための手段】本発明は、前記の課題を
解決するため、半導体装置については、第1に、主面に
半導体素子領域が形成され、当該半導体素子領域の外周
部に第1のボンディングパッドが形成された半導体素子
と、前記第1のボンディングパッドの一部を除く前記主
面の全面に被覆された第1の絶縁膜と、一端が前記第1
のボンディングパッドに接続され、他端が前記第1の絶
縁膜上に配置された配線と、当該配線と一体に形成さ
れ、前記第1の絶縁膜上に配置された第2のボンディン
グパッドと、当該第2のボンディングパッドの一部を除
く前記主面の全面に被覆された第2の絶縁膜と、前記第
2のボンディングパッドに形成されたバンプ電極とを有
し、前記第2のボンディングパッドと前記バンプ電極と
の接続界面が前記第2の絶縁膜にて被覆されているとい
う構成にした。
【0010】かように、第2のボンディングパッドとバ
ンプ電極との接続界面を第2の絶縁膜にて被覆すると、
当該接続界面への水分等の進入を防止することができる
ので、当該接続界面の腐食を防止することができ、第1
の絶縁膜上に配置された配線にバンプ電極を形成してな
る半導体装置の耐久性を改善することができる。また、
第2のボンディングパッドとバンプ電極との接続界面を
第2の絶縁膜にて被覆すると、必然的にバンプ電極の外
周面に第2の絶縁膜が密着され、バンプ電極が第2の絶
縁膜によって補強されるので、温度変化等による応力が
第2のボンディングパッドとバンプ電極との接続界面に
集中しにくくなり、当該接続界面の剥離が防止される。
【0011】本発明は、半導体装置について、第2に、
前記第1の課題解決手段におけるバンプ電極を、前記第
1のボンディングパッドの設定部外に配置するという構
成にした。
【0012】本発明の半導体装置は、主面に半導体素子
領域が形成され、当該半導体素子領域の外周部にボンデ
ィングパッド(第1のボンディングパッド)が形成さ
れ、当該ボンディングパッドの形成部を除く主面に絶縁
膜(第1の絶縁膜)が被覆された半導体装置を基として
作製される。かように、半導体素子領域の外周部にボン
ディングパッドが形成された半導体装置は、半導体装置
の高集約化に伴って半導体装置に形成すべきボンディン
グパッドの数量が多くなると、必然的に各ボンディング
パッドの設定間隔が小さくなるので、当該ボンディング
パッドの設定位置にバンプ電極を設定すると、バンプ電
極が小型化すると共にバンプ電極の配列ピッチが小さく
なって、外部基板との電気的な接続が困難になる。これ
に対して、バンプ電極をボンディングパッドの設定部外
に配置すると、半導体装置の面内でバンプ電極を自由に
配列することができるので、バンプ電極を大型化できる
と共にバンプ電極の配列ピッチを大きくすることができ
るので、外部基板との電気的接続を容易化することがで
きる。
【0013】本発明は、半導体装置について、第3に、
前記第1の課題解決手段におけるバンプ電極の配列ピッ
チを、前記第1のボンディングパッドの配列ピッチより
も大きくするという構成にした。
【0014】バンプ電極の配列ピッチを第1のボンディ
ングパッドの配列ピッチよりも大きくすると、第1のボ
ンディングパッドの設定位置にバンプ電極を形成する場
合に比べてバンプ電極を大型化できるので、外部基板と
の電気的接続を容易化することができる。特に、半導体
装置に形成すべき第1のボンディングパッドの数量が多
く、第1のボンディングパッドの配列ピッチが小さい場
合に有効である。
【0015】一方、本発明は、前記の課題を解決するた
め、半導体装置の製造方法については、主面に複数の半
導体素子領域が形成され、各半導体素子領域の外周部に
第1のボンディングパッドが形成された半導体基板を用
い、前記第1のボンディングパッドの一部を除く前記主
面の全面に第1の絶縁膜を被覆する工程と、一端が前記
第1のボンディングパッドに接続され、第2のボンディ
ングパッドを有する他端が前記第1の絶縁膜上に配置さ
れた配線を形成する工程と、前記第2のボンディングパ
ッドの一部を除く前記主面の全面に第2の絶縁膜にて被
覆する工程と、前記第2のボンディングパッド上にバン
プ電極を形成し、当該バンプ電極を前記第2の絶縁膜の
開口縁に密着させる工程とを含んで半導体装置を製造す
るという構成にした。
【0016】かように、第2の絶縁膜の被覆工程におい
て、第2のボンディングパッドの一部を残して配線の他
の部分を当該第2の絶縁膜にて被覆すると、適切な直径
のバンプ電極用金属ボールを用いることによって、第2
のボンディングパッドに対するバンプ電極の形成工程に
おいて、第2のボンディングパッド上にバンプ電極を形
成したときに、当該バンプ電極を第2の絶縁膜の開口縁
に密着させることができるので、従来例に係る半導体装
置の製造方法と同一の工程数で所望の半導体装置を製造
することができる。また、主面に多数の半導体素子領域
が形成された半導体基板、即ち、完成ウエハを用いて所
要の配線の形成と、第2の絶縁膜の被覆、及び第2のボ
ンディングパッド上へのバンプ電極の形成を行うので、
半導体基板より切り出された個々の半導体素子を基にし
て半導体装置を製造する場合に比べて、半導体装置の製
造効率を良好なものにすることができ、低価格の半導体
装置を量産性良く製造することができる。
【0017】
【発明の実施の形態】以下、本発明に係る半導体装置の
一実施形態例を図1乃至図3に基づいて説明する。図1
は実施形態例に係る半導体装置の一部切断して内部の構
造を示す斜視図、図2は実施形態例に係る半導体装置の
要部断面図、図3はバンプ電極を破線で示した実施形態
例に係る半導体装置の要部平面図である。
【0018】これらの図に示すように、実施形態例に係
る半導体装置1Aも、基本的な構成については図8に示
した従来例に係る半導体装置と同じであり、主面に半導
体素子領域1が形成され、当該半導体素子領域1の外周
部に第1のボンディングパッド2が形成された半導体素
子3と、前記第1のボンディングパッド2の一部を除く
前記主面の全面に被覆された無機絶縁膜13及び第1の
絶縁膜4と、一端が前記第1のボンディングパッド2に
接続され、他端が前記第1の絶縁膜4上に配置された配
線5と、当該配線5と一体に形成され、前記第1の絶縁
膜3上に配置された第2のボンディングパッド6と、当
該第2のボンディングパッド6の一部を除く前記主面の
全面に被覆された第2の絶縁膜7と、前記第2のボンデ
ィングパッド6に形成されたバンプ電極8とから構成さ
れている。
【0019】第2の絶縁膜7は、図3に示すように、配
線5のみならず第2のボンディングパッド6の一部にも
被着されていて、開口7aの直径Dが第2のボンディン
グパッド6の直径dよりも小さくなっており、バンプ電
極8の周面には、図2に拡大して示すように、第2の絶
縁膜7に開設された開口7aの周縁が密着されている。
したがって、実施形態例に係る半導体装置においては、
第2のボンディングパッド6とバンプ電極8との接続界
面9が、第2の絶縁膜7をもって被覆されている。
【0020】また、バンプ電極8は、図3に示すよう
に、第1のボンディングパッド2の設定部外に配置され
ており、その配列ピッチP2は、第1のボンディングパ
ッド2の配列ピッチP1よりも大きく設定されている。
【0021】本例の半導体装置1Aは、第2のボンディ
ングパッド6とバンプ電極8との接続界面9を第2の絶
縁膜7をもって被覆し、バンプ電極8の外周面に第2の
絶縁膜7を密着したので、接続界面9への水分等の進入
を防止することができ、当該接続界面9の腐食を防止で
きると共に、接続界面9への温度変化等による応力の集
中を防止することができ、接続界面9の剥離を防止する
ことができる。
【0022】また、本例の半導体装置1Aは、第1のボ
ンディングパッド2の設定部外にバンプ電極8を配置し
たので、半導体装置の面内でバンプ電極8を自由に配列
することができ、バンプ電極8の大型化とその配列ピッ
チの大型化とを図ることができるので、外部基板との電
気的接続を容易化することができる。
【0023】さらに、本例の半導体装置1Aは、バンプ
電極8の配列ピッチP2を第1のボンディングパッド2
の配列ピッチP1よりも大きくしたので、第1のボンデ
ィングパッド2の設定位置にバンプ電極8を形成する場
合に比べてバンプ電極8を大型化することができ、外部
基板との電気的接続を容易化することができる。
【0024】次いで、本発明に係る半導体装置1Aの製
造方法の一例を、図4乃至図11に基づいて説明する。
図4は本発明に係る半導体装置の基になる半導体基板の
平面図、図5は本発明に係る半導体装置の基になる半導
体基板の要部断面図、図6は第1の絶縁膜が形成された
半導体基板の要部断面図、図7は所望の配線が形成され
た半導体基板の要部断面図、図8は第2の絶縁膜が形成
された半導体基板の要部断面図、図9はバンプ電極が形
成された半導体基板の要部断面図、図10はバンプ電極
が形成された半導体基板の平面図、図11は半導体基板
より切り出された本発明に係る半導体装置の斜視図であ
る。
【0025】まず、図4に示すように、主面に複数の半
導体素子領域1が形成され、各半導体素子領域1の周囲
に各半導体装置に付属する第1のボンディングパッド2
が形成され、かつ、相隣接する各半導体素子領域1に付
随する各第1のボンディングパッド2の間にスクライブ
エリア11が設定された半導体基板12を、周知の半導
体基板製造方法にしたがって作製する。この半導体基板
12の主面には、図5に示すように、前記第1のボンデ
ィングパッド2の一部を除く全面に無機絶縁膜13が被
覆されている。
【0026】次に、図6に示すように、前記半導体基板
12の主面に、ポリイミドなどの絶縁性樹脂よりなる第
1の絶縁膜4を形成する。当該第1の絶縁膜4の形成
は、前記半導体基板12の主面全面にポリイミドなどの
絶縁性樹脂をスピンコートした後、周知の露光、エッチ
ング技術により前記第1のボンディングパッド2及びス
クライブエリア11を開口することにより行われる。な
お、本例においては、半導体素子領域1の保護を完全な
ものにするため、ポリイミドからなる第1の絶縁膜4の
厚さを5μmとした。
【0027】次に、図7に示すように、一端が第1のボ
ンディングパッド2に接続され、他端が第1の絶縁膜4
を介して半導体素子領域1上に配置された配線5を形成
する。この配線5の他端には、第2のボンディングパッ
ド6が一体に形成される(図3参照)。この配線5は、
スパッタなどの薄膜形成技術でめっき導電層を形成し、
その上に周知のレジスト形成技術で配線5となる部分の
めっき導電層が露出するようにレジストを形成し、露出
した導電層に銅めっきなどを電解めっきで形成し、当該
銅めっき上ははんだのバリアメタルになりうる金属、例
えばニッケルを形成し、めっき形成後、不要なレジスト
及びめっき導電層をエッチングすることによって形成さ
れる。また、この配線5は、マスクを利用し、スパッタ
などの薄膜形成技術のみにより行うこともできる。
【0028】次に、図8に示すように、前記半導体基板
9の主面に、ソルダレジストとしてポリイミドなどの絶
縁性樹脂よりなる第2の絶縁膜7を形成する。当該第2
の絶縁膜7の形成は、前記半導体基板9の主面全面にポ
リイミドなどの絶縁性樹脂をスピンコートした後、周知
の露光、エッチング技術により前記第2のボンディング
パッド6と対応する部分及びスクライブエリア11と対
応する部分を開口することにより行われる。当該第2の
絶縁膜7は、配線5を完全に覆うため、その厚さを15
μmとした。第2のボンディングパッド6と対応する部
分に開設される開口7aは、底側に至るにしたがって直
径が小さくなる円錐形に形成され、底部の直径は、第2
のボンディングパッド6の直径よりも小さく形成される
(図3参照)。例えば、第2のボンディングパッド6の
直径が280μmである場合、開口7aにおける底部の
直径は、250μm程度に形成される。しかる後に、開
口7aより露出される第2のボンディングパッド6の表
面(ニッケル層の表面)に、例えば無電解めっき等によ
り金めっき処理を施す。なお、第2のボンディングパッ
ド6と対応する部分に開設される開口7a及びスクライ
ブエリア11と対応する部分に開設される開口は、露
光、エッチング技術のほか、レーザ加工によっても形成
できる。
【0029】次に、図9に示すように、各開口7aより
露出された第2のボンディングパッド6の表面(金めっ
き層の表面)に、それぞれバンプ電極8としてはんだバ
ンプを形成する。このはんだバンプ8は、メタルマスク
を用いて開口部上にフラックスを塗布し、当該フラック
ス上にメタルマスクを用いてはんだボールを固着し、最
後に、熱処理およびフラックス洗浄するという方法で形
成できる。はんだボールとしては、直径が300μm程
度のものが用いられる。前記したように、開口7aは底
側に至るにしたがって直径が小さくなる円錐形に形成さ
れ、かつ、開口7aにおける底部の直径が250μm程
度に形成されているので、前記はんだボールを第2のボ
ンディングパッド6の表面に固着することによって、は
んだボールの外周面に開口7aの周縁が密着され、第2
のボンディングパッド6とはんだボールとの接続界面が
第2の絶縁膜7によって被覆される。
【0030】図10に、バンプ電極8が形成された半導
体基板12を示す。この図から明らかなように、バンプ
電極8は、スクライブエリア11を除く半導体基板12
の全面に格子状に形成される。また、このバンプ電極8
は、第1のボンディングパッド2を避けて形成される。
【0031】最後に、図10に示した半導体基板12を
所定のスクライブライン11aに沿ってダイシングし、
図11に示す個片の半導体装置1Aを得る。
【0032】本実施形態例に係る半導体装置1Aの製造
方法によると、第2の絶縁膜7の被覆工程において第2
のボンディングパッド6の一部を残して配線5の他の部
分を当該第2の絶縁膜7にて被覆し、かつ、第2のボン
ディングパッド6に対するはんだボールの形成工程にお
いて適切な直径のはんだボール(バンプ電極)8を用い
ることによって、第2のボンディングパッド6上にはん
だボールを形成したときに、当該はんだボールを第2の
絶縁膜の開口縁に密着させることができるので、従来例
に係る半導体装置の製造方法と同一の工程数で所望の半
導体装置を製造することができる。また、主面に多数の
半導体素子領域1が形成された半導体基板12を用いて
所要の配線5の形成と、第2の絶縁膜7の被覆、及び第
2のボンディングパッド6へのはんだボールの形成を行
うので、半導体基板より切り出された個々の半導体素子
を基にして半導体装置を製造する場合に比べて、半導体
装置1Aの製造効率を良好なものにすることができ、低
価格の半導体装置を量産性良く製造することができる。
【0033】本発明の半導体装置1Aは、図12に示す
ように、はんだボール8を介して外部基板200の片面
に形成されためっき配線201にフリップチップ方式に
て接続することができる。
【0034】以上、本発明を実施形態例によって説明し
たが、本発明の要旨は前記実施形態例のみに限定される
ものではなく、本発明の趣旨を逸脱しない範囲内での種
々の変形・変更が可能である。例えば、バンプ電極8と
してはんだボールの代わりに金めっきバンプを使用して
も良い。この場合は、配線5上にニッケルめっきを施す
工程や金めっき処理を省くことができる。また、本発明
では配線5を一層で形成したが、必要に応じて第2の絶
縁膜7との積層構造を用い、配線5を多層構造にするこ
とも可能である。
【0035】
【発明の効果】請求項1に記載の発明は、第2のボンデ
ィングパッドとバンプ電極との接続界面を第2の絶縁膜
にて被覆したので、当該接続界面への水分等の進入を防
止することができ、当該接続界面の腐食を防止すること
ができて、バンプ電極を有する半導体装置の耐久性を改
善することができる。また、第2のボンディングパッド
とバンプ電極との接続界面を第2の絶縁膜にて被覆した
ので、バンプ電極が第2の絶縁膜によって補強され、温
度変化等による応力が第2のボンディングパッドとバン
プ電極との接続界面に集中しにくくなって、当該接続界
面の剥離が防止される。
【0036】請求項2に記載の発明は、バンプ電極をボ
ンディングパッドの設定部外に配置したので、半導体装
置の面内でバンプ電極を自由に配列することができ、バ
ンプ電極の大型化及びバンプ電極の配列ピッチの大型化
を図ることができて、外部基板との電気的接続を容易化
することができる。
【0037】請求項3に記載の発明は、バンプ電極の配
列ピッチを第1のボンディングパッドの配列ピッチより
も大きくしたので、第1のボンディングパッドの設定位
置にバンプ電極を形成する場合に比べてバンプ電極を大
型化することができ、外部基板との電気的接続を容易化
することができる。
【0038】請求項4に記載の発明は、第2の絶縁膜の
被覆工程において、第2のボンディングパッドの一部を
除く主面全面に第2の絶縁膜にて被覆し、かつ、第2の
ボンディングパッドに対するバンプ電極の形成工程にお
いて、バンプ電極を第2の絶縁膜の開口縁に密着させる
ので、従来例に係る半導体装置の製造方法と同一の工程
数で所望の半導体装置を製造することができる。また、
主面に多数の半導体素子領域が形成された半導体基板を
用いて所要の配線の形成と、第2の絶縁膜の被覆、及び
第2のボンディングパッド上へのバンプ電極の形成を行
うので、半導体基板より切り出された個々の半導体素子
を基にして半導体装置を製造する場合に比べて、半導体
装置の製造効率を良好なものにすることができ、低価格
の半導体装置を量産性良く製造することができる。
【図面の簡単な説明】
【図1】実施形態例に係る半導体装置の一部切断して内
部の構造を示す斜視図である。
【図2】実施形態例に係る半導体装置の要部断面図であ
る。
【図3】バンプ電極を破線で示した実施形態例に係る半
導体装置の要部平面図である。
【図4】本発明に係る半導体装置の基になる半導体基板
の平面図である。
【図5】本発明に係る半導体装置の基になる半導体基板
の要部断面図である。
【図6】第1の絶縁膜が形成された半導体基板の要部断
面図である。
【図7】所望の配線が形成された半導体基板の要部断面
図である。
【図8】第2の絶縁膜が形成された半導体基板の要部断
面図である。
【図9】バンプ電極が形成された半導体基板の要部断面
図である。
【図10】バンプ電極が形成された半導体基板の平面図
である。
【図11】半導体基板より切り出された本発明に係る半
導体装置の斜視図である。
【図12】本発明に係る半導体装置と外部基板との接続
状態を示す要部断面図である。
【図13】従来より提案されている半導体装置と外部基
板との接続状態を示す要部断面図である。
【図14】バンプ電極を除去した従来例に係る半導体装
置の要部平面図である。
【符号の説明】
1A 半導体装置 1 半導体素子領域 2 第1のボンディングパッド 3 半導体素子 4 第1の絶縁膜 5 配線 6 第2のボンディングパッド 7 第2の絶縁膜 7a 開口 8 バンプ電極 9 接続界面 11 スクライブエリア 12 半導体基板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 主面に半導体素子領域が形成され、当該
    半導体素子領域の外周部に第1のボンディングパッドが
    形成された半導体素子と、前記第1のボンディングパッ
    ドの一部を除く前記主面の全面に被覆された第1の絶縁
    膜と、一端が前記第1のボンディングパッドに接続さ
    れ、他端が前記第1の絶縁膜上に配置された配線と、当
    該配線と一体に形成され、前記第1の絶縁膜上に配置さ
    れた第2のボンディングパッドと、当該第2のボンディ
    ングパッドの一部を除く前記主面の全面に被覆された第
    2の絶縁膜と、前記第2のボンディングパッドに形成さ
    れたバンプ電極とを有し、前記第2のボンディングパッ
    ドと前記バンプ電極との接続界面が前記第2の絶縁膜に
    て被覆されていることを特徴とする半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置において、
    前記バンプ電極を、前記第1のボンディングパッドの設
    定部外に配置したことを特徴とする半導体装置。
  3. 【請求項3】 請求項1に記載の半導体装置において、
    前記バンプ電極の配列ピッチを、前記第1のボンディン
    グパッドの配列ピッチよりも大きくしたことを特徴とす
    る半導体装置。
  4. 【請求項4】 主面に複数の半導体素子領域が形成さ
    れ、各半導体素子領域の外周部に第1のボンディングパ
    ッドが形成された半導体基板を用い、前記第1のボンデ
    ィングパッドの一部を除く前記主面の全面に第1の絶縁
    膜を被覆する工程と、一端が前記第1のボンディングパ
    ッドに接続され、第2のボンディングパッドを有する他
    端が前記第1の絶縁膜上に配置された配線を形成する工
    程と、前記第2のボンディングパッドの一部を除く前記
    主面の全面に第2の絶縁膜にて被覆する工程と、前記第
    2のボンディングパッド上にバンプ電極を形成し、当該
    バンプ電極を前記第2の絶縁膜の開口縁に密着させる工
    程とを含むことを特徴とする半導体装置の製造方法。
JP2001180487A 2001-06-14 2001-06-14 半導体装置及びその製造方法 Pending JP2002373959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001180487A JP2002373959A (ja) 2001-06-14 2001-06-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001180487A JP2002373959A (ja) 2001-06-14 2001-06-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002373959A true JP2002373959A (ja) 2002-12-26

Family

ID=19020900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001180487A Pending JP2002373959A (ja) 2001-06-14 2001-06-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002373959A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306938A (ja) * 1999-04-21 2000-11-02 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001093932A (ja) * 1999-09-20 2001-04-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306938A (ja) * 1999-04-21 2000-11-02 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001093932A (ja) * 1999-09-20 2001-04-06 Matsushita Electronics Industry Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP4611943B2 (ja) 半導体装置
US6528881B1 (en) Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US20060017161A1 (en) Semiconductor package having protective layer for re-routing lines and method of manufacturing the same
US6841853B2 (en) Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP3538029B2 (ja) 半導体装置の製造方法
JP3693056B2 (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
US7202421B2 (en) Electronic elements, method for manufacturing electronic elements, circuit substrates, method for manufacturing circuit substrates, electronic devices and method for manufacturing electronic devices
JP4693855B2 (ja) 半導体パッケージ及びその製造方法
JP4264823B2 (ja) 半導体装置の製造方法
JP4638614B2 (ja) 半導体装置の作製方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3957928B2 (ja) 半導体装置およびその製造方法
JP5238929B2 (ja) 半導体装置及びその製造方法
JP4722690B2 (ja) 半導体装置およびその製造方法
JPH11191571A (ja) 半導体装置およびその製造方法
JP3664707B2 (ja) 半導体装置及びその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP3639265B2 (ja) 半導体装置及びその製造方法
JP2002373959A (ja) 半導体装置及びその製造方法
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2021061364A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316