JP2001093932A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001093932A JP2001093932A JP26583199A JP26583199A JP2001093932A JP 2001093932 A JP2001093932 A JP 2001093932A JP 26583199 A JP26583199 A JP 26583199A JP 26583199 A JP26583199 A JP 26583199A JP 2001093932 A JP2001093932 A JP 2001093932A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- external electrode
- main body
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
載されるマザーボードの電極との接続強度を向上させ
る。 【解決手段】 半導体集積回路が形成されている半導体
基板10の上には、半導体集積回路と電気的に接続され
た素子電極11が形成されている。半導体基板10の上
には、素子電極11を露出させる開口部を有する第1の
絶縁膜12が形成されている。第1の絶縁膜12の上に
は、本体部15aと、該本体部15aの上に形成され該
本体部15aよりも面積が大きい頂部15bとを有し外
部に対して信号の入出力を行なうための外部電極15、
及び素子電極11と外部電極15とを接続する金属配線
16が形成されている。第1の絶縁膜12の上には、金
属配線16を全面的に覆っていると共に外部電極15の
頂部15bの周縁部を覆っている第2の絶縁膜18が形
成されている。
Description
事務用電子機器等に組み込まれ、半導体基板上に半導体
集積回路を内蔵すると共に該半導体集積回路と接続され
る素子電極を有する半導体装置及びその製造方法に関す
る。
伴って、半導体集積回路を内蔵する半導体装置は小型化
及び高密度化を要求されるようになっており、例えば特
開平8−102466号公報に示され、いわゆるウエハ
レベルCSP(Chip Scale Package )と称される半導体
装置及びその製造方法が提案されている。
図11の断面図を参照しながら説明する。
1には、半導体集積回路と接続された素子電極2が形成
されており、半導体ウエハ1の表面における素子電極2
を除く領域はパッシベーション膜3によって覆われてい
る。パッシベーション膜3の上には、外部に対して信号
の入出力を行なうための外部電極及び該外部電極と素子
電極2とを接続するアルミ配線からなる金属パターン4
が形成されており、該金属パターン4の表面にはニッケ
ルめっき層5が形成されている。ニッケルめっき層5の
表面は、バンプ形成領域を除いてアルミ配線を保護する
カバーコート膜6が形成されていると共に、ニッケルめ
っき層5のバンプ形成領域にははんだバンプ7が設けら
れている。
法について説明する。
と接続される素子電極2を形成した後、スピンコート法
により半導体ウエハ1の表面にパッシベーション膜3を
全面に亘って堆積し、その後、周知のリソグラフィ法に
よりパッシベーション膜3に素子電極2を露出させる開
口部を形成する。
ン膜3の上にアルミ膜を堆積した後、該アルミ膜を選択
的にエッチングすることにより、パッシベーション膜3
の上に、外部に対して信号の入出力を行なうための外部
電極及び該外部電極と素子電極2とを接続するアルミ配
線からなる金属パターン4を形成する。その後、金属パ
ターン4の表面にニッケルめっき層5を形成する。
カバーコート膜6を堆積した後、該カバーコート膜6に
おける、格子状に分布するバンプ形成領域に開口部を形
成した後、金属パターン4におけるカバーコート膜6の
開口部に露出する部分にはんだバンプ7を形成する。
半導体チップ毎に分離すると、CSPからなる半導体装
置が得られる。
のマザーボードに搭載された後、情報通信機器又は事務
用電子機器等の電子機器に組み込まれる。
半導体基板1上に形成されている半導体集積回路は、パ
ッシベーション膜3上に二次元的に分布する多数のはん
だバンプ7を介してマザーボードの電極と電気的に接続
されるので、該半導体装置が搭載される電子機器の小型
化を図ることができる。
半導体装置においては、外部電極及びアルミ配線を構成
する金属パターンのピール強度(剥離強度)が弱いた
め、半導体装置と、該半導体装置が搭載されるマザーボ
ードとの接続強度が弱いので、半導体装置とマザーボー
ドとの間の熱膨張率差に起因する応力が接続部に加わっ
たときに、金属パターンが剥離して接続部の信頼性が損
なわれるいう問題がある。
半導体装置が搭載されるマザーボードとの接続部の強度
を向上させることを目的とする。
る第1の半導体装置は、半導体集積回路が形成されてい
る半導体基板の上に形成され、半導体集積回路と電気的
に接続された素子電極と、半導体基板の上に形成され、
素子電極を露出させる開口部を有する第1の絶縁膜と、
第1の絶縁膜の上に形成された本体部と、該本体部の上
に形成され該本体部よりも面積が大きい頂部とを有し、
外部に対して信号の入出力を行なうための外部電極と、
第1の絶縁膜の上に形成され、素子電極と外部電極とを
接続する金属配線と、第1の絶縁膜の上に形成され、金
属配線を全面的に覆っていると共に外部電極の頂部の周
縁部を覆っている第2の絶縁膜とを備えている。
本体部の上に形成され該本体部よりも面積が大きい頂部
とを有する外部電極における頂部の周縁部は第2の絶縁
膜に覆われているため、外部電極と第2の絶縁膜との密
着面積が増大するので、外部電極のピール強度が向上す
るので、外部電極の上に設けられるバンプ又は金属ボー
ルを介して半導体装置の外部電極とマザーボードの電極
とを接続したときの接続部の強度も向上する。このた
め、マザーボードが曲げ変形したときに外部電極に応力
が加わっても、外部電極が第1の絶縁膜から剥離する事
態を防止できるので、信頼性の高い配線構造を実現する
ことができる。
電極の頂部が変形することにより応力を吸収できるの
で、外部電極に加わる応力を緩和することができる。
集積回路が形成されている半導体基板の上に形成され、
半導体集積回路と電気的に接続された素子電極と、半導
体基板の上に形成され、素子電極を露出させる開口部を
有する第1の絶縁膜と、第1の絶縁膜の上に形成された
本体部と、該本体部の上に形成され該本体部よりも面積
が小さい頂部とを有し、外部に対して信号の入出力を行
なうための外部電極と、第1の絶縁膜の上に形成され、
素子電極と外部電極とを接続する金属配線と、第1の絶
縁膜の上に形成され、金属配線を全面的に覆っていると
共に外部電極の本体部の周縁部を覆っている第2の絶縁
膜とを備えている。
本体部の上に形成され該本体部よりも面積が小さい頂部
とを有する外部電極における本体部の周縁部は第2の絶
縁膜に覆われているため、外部電極と第2の絶縁膜との
密着面積が増大するので、外部電極のピール強度が向上
するので、外部電極の上に設けられるバンプ又は金属ボ
ールを介して半導体装置の外部電極とマザーボードの電
極とを接続したときの接続部の強度も向上する。このた
め、マザーボードが曲げ変形したときに外部電極に応力
が加わっても、外部電極が第1の絶縁膜から剥離する事
態を防止できるので、信頼性の高い配線構造を実現する
ことができる。
体基板は、半導体ウエハであってもよいし、半導体ウエ
ハから切り出された半導体チップであってもよい。
は、半導体集積回路が形成されている半導体基板の上
に、半導体集積回路と電気的に接続される素子電極を形
成する素子電極形成工程と、素子電極の上を含む半導体
基板の上に、素子電極を露出させる開口部を有する第1
の絶縁膜を形成する第1の絶縁膜形成工程と、第1の絶
縁膜の上に、本体部と該本体部の上に形成され該本体部
よりも面積が大きい頂部とを有し外部に対して信号の入
出力を行なうための外部電極、及び素子電極と外部電極
とを接続する金属配線を形成する配線パターン形成工程
と、第1の絶縁膜の上に、金属配線を全面的に覆うと共
に外部電極の頂部の周縁部を覆う第2の絶縁膜を形成す
る第2の絶縁膜形成工程とを備えている。
1の絶縁膜の上に、本体部と該本体部の上に形成され該
本体部よりも面積が大きい頂部とを有する外部電極を形
成した後、該外部電極の頂部の周縁部を第2の絶縁膜に
より覆うため、外部電極と第2の絶縁膜との密着面積が
増大して外部電極のピール強度が向上する第1の半導体
装置を形成することができる。
を接続する金属配線とを同時に形成するため、工程数の
増加を招くことなく外部電極のピール強度を向上させる
ことができる。
線パターン形成工程は、第1の絶縁膜の上に金属薄膜を
形成する工程と、金属薄膜の上に、金属配線及び外部電
極の本体部を形成する領域に開口部を有するレジストパ
ターンを形成する工程と、金属薄膜の上に金属めっき層
をレジストパターンの膜厚よりも大きい膜厚を有するよ
うに成長させることにより、第1の絶縁膜の上に外部電
極の本体部及び頂部並びに金属配線を形成する工程と、
レジストパターンを除去した後、金属薄膜に対して外部
電極の本体部及び金属配線をマスクとしてエッチングを
行なって、金属薄膜をパターン化する工程とを有してい
ることが好ましい。
外部電極の本体部を形成する領域に開口部を有するレジ
ストパターンを形成した後、金属薄膜の上に金属めっき
層をレジストパターンの膜厚よりも大きい膜厚を有する
ように成長させるため、本体部と該本体部の上に形成さ
れ該本体部よりも面積が大きい頂部とを有する外部電極
及び金属配線を簡易且つ確実に形成することができる。
は、半導体集積回路が形成されている半導体基板の上
に、半導体集積回路と電気的に接続される素子電極を形
成する素子電極形成工程と、素子電極の上を含む半導体
基板の上に、素子電極を露出させる開口部を有する第1
の絶縁膜を形成する第1の絶縁膜形成工程と、第1の絶
縁膜の上に、本体部と該本体部の上に形成され該本体部
よりも面積が小さい頂部とを有し外部に対して信号の入
出力を行なうための外部電極、及び素子電極と外部電極
とを接続する金属配線を形成する配線パターン形成工程
と、第1の絶縁膜の上に、金属配線を全面的に覆うと共
に外部電極の本体部の周縁部を覆う第2の絶縁膜を形成
する第2の絶縁膜形成工程とを備えている。
1の絶縁膜の上に、本体部と該本体部の上に形成され該
本体部よりも面積が小さい頂部とを有する外部電極を形
成した後、該外部電極の本体部の周縁部を第2の絶縁膜
により覆うため、外部電極と第2の絶縁膜との密着面積
が増大して外部電極のピール強度が向上する第2の半導
体装置を形成することができる。
を接続する金属配線とを同時に形成するため、工程数の
増加を招くことなく外部電極のピール強度を向上させる
ことができる。
線パターン形成工程は、第1の絶縁膜の上に金属薄膜を
形成する工程と、金属薄膜の上に、金属配線及び外部電
極の本体部を形成する領域に開口部を有する第1のレジ
ストパターンを形成する工程と、金属薄膜の上に金属め
っき層を第1のレジストパターンの膜厚と同程度に成長
させることにより、第1の絶縁膜の上に外部電極の本体
部及び金属配線を形成する工程と、第1のレジストパタ
ーンの上に、外部電極の頂部を形成する領域に開口部を
有する第2のレジストパターンを形成する工程と、外部
電極の本体部の上に金属めっき層を第2のレジストパタ
ーンの膜厚と同程度に成長させることにより、外部電極
の本体部の上に頂部を形成する工程と、第1及び第2の
レジストパターンを除去した後、金属薄膜に対して外部
電極の本体部及び金属配線をマスクとしてエッチングを
行なって、金属薄膜をパターン化する工程とを有してい
ることが好ましい。
本体部を形成する領域に開口部を有する第1のレジスト
パターンを形成した後、金属めっき層を第1のレジスト
パターンの膜厚と同程度に成長させ、次に、外部電極の
頂部を形成する領域に開口部を有する第2のレジストパ
ターンを形成した後、金属めっき層を第2のレジストパ
ターンの膜厚と同程度に成長させるため、本体部と該本
体部の上に形成され該本体部よりも面積が小さい頂部と
を有する外部電極を簡易且つ確実に形成することができ
る。
いて、半導体基板は半導体ウエハであり、第2の絶縁膜
形成工程の後に、半導体ウエハを半導体チップ毎に分離
する工程をさらに備えていてもよい。
法において、半導体基板は、半導体ウエハから切り出さ
れた半導体チップであってもよい。
の第1の実施形態に係る半導体装置について、図1及び
図2を参照しながら説明する。尚、図1は第1の実施形
態に係る半導体装置の平面構造を示し、図1における破
断線よりも上側の部分は第2の絶縁膜18を除いて示し
ている。
等の半導体素子が集積されてなる半導体集積回路が形成
されている半導体基板10に素子電極11が形成されて
おり、半導体基板10の表面における素子電極11を除
く領域はパッシベーション膜(図示は省略している)に
よって全面的に覆われている。
ハであってもよいし、半導体ウエハから切り出された半
導体チップでもよいが、図1は半導体基板10が半導体
チップである場合を示しており、素子電極11は、半導
体集積回路の周縁部つまり半導体基板10の周縁部に形
成されている。
対応する部分に開口部を有する第1の絶縁膜12が形成
されている。第1の絶縁膜12の上には、それぞれが例
えばCu膜からなり、格子状に配置された外部電極15
と、一端部が外部電極15に接続され他端部が素子電極
11に向かって延びる金属配線16とが形成されてお
り、該金属配線16の他端部と素子電極11とはコンタ
クト17を介して接続されている。尚、外部電極15
は、半導体基板10上の半導体集積回路と外部の電子機
器との間を伝送される信号の入出力端子となる。
5は、本体部15aと、該本体部15aの上に形成され
該本体部15aよりも面積が大きい頂部15bとからな
り、T字状の断面を持つネールヘッド状に形成されてい
ると共、金属配線16は、本体部16aと、該本体部1
6aの上に形成され該本体部16aよりも面積が大きい
頂部16bとからなり、T字状の断面を持つネールヘッ
ド状に形成されている。
ト17の下側には、例えば下層のTi膜と上層のCu膜
との積層体からなりパターン化された金属薄膜13が形
成されている。
5及び金属配線16が形成されていない領域は、金属配
線16を溶融状態のはんだから保護する第2の絶縁膜1
8により覆われていると共に、該第2の絶縁膜18は外
部電極15の頂部15b及び金属配線16の頂部16b
の周縁部をそれぞれ覆っている。
び金属配線16は、本体部15a、16aと該本体部1
5a、16aよりも面積が大きい頂部15b、16bと
からなるネールヘッド状に形成されていると共に、外部
電極15の頂部15bの周縁部及び金属配線16は第2
の絶縁膜18により覆われているため、外部電極15及
び金属配線16と第2の絶縁膜18との密着面積が増大
するので、外部電極15及び金属配線16のピール強度
が向上する。
極とを、外部電極15の上に形成されるバンプ又は金属
ボールを介して接続することにより、半導体装置をマザ
ーボードに搭載したときの半導体装置とマザーボードと
の接続強度が向上する。このため、マザーボードが曲げ
変形したときに外部電極15又は金属配線16に応力が
加わっても、外部電極15又は金属配線16が第1の絶
縁膜12から剥離する事態を防止することができるの
で、信頼性の高い配線構造を実現することができる。
力が加わっても、外部電極15の頂部15b又は外部配
線16の頂部16bが変形することにより応力を吸収で
きるので、外部電極15又は金属配線16に加わる応力
を緩和することができる。
5が二次元的に配置されているため、狭い面積で多数の
外部電極15を配置できると共に、パターニングにより
形成可能な金属配線16によって外部電極15と素子電
極11とを接続できるので、小型で且つ薄型であると共
に多ピン化に対応できる半導体装置を実現することがで
きる。
製造方法について、図3(a)〜(d)、図4(a)〜
(c)及び図5(a)〜(c)を参照しながら説明す
る。
積回路が形成されている半導体基板10の上に素子電極
11を形成した後、従来と同様の方法により、半導体基
板10の上にパッシベーション膜(図示は省略してい
る)を全面に亘って堆積する。
10の上に全面に亘って、感光性を有する液状の絶縁性
材料を約10μmの厚さに塗布した後、該絶縁性材料を
乾燥させることにより、図3(b)に示すように、半導
体基板10の上に絶縁性材料膜12Aを形成する。
を介してパターン露光した後、現像することにより、図
3(c)に示すように、素子電極11と対応する部分に
開口部12aを有する第1の絶縁膜12を形成する。
例えばエステル結合型ポリイミド又はアクリレート系エ
ポキシ等のポリマー等を用いることができる。
ては、塗布された液状の絶縁性材料を乾燥させる代わり
に、半導体基板10の上に絶縁性のフィルムを貼着して
もよい。この場合にも、絶縁性材料膜12Aに対してパ
ターン露光を行なった後、現像することにより、素子電
極11と対応する部分に開口部12aを有する第1の絶
縁膜12を形成することができる。
縁性材料は感光性を有していなくてもよい。この場合に
は、絶縁性材料膜12Aに対して、レーザー若しくはプ
ラズマ等の機械的加工又はエッチング等の化学的加工を
行なうことにより、開口部12aを有する第1の絶縁膜
12を形成する。
VD法又は無電解めっき法等により、図3(d)に示す
ように、第1の絶縁膜12の上に、例えば約0.2μm
のTi膜と約0.5μmのCu膜との積層体からなる金
属薄膜13Aを形成する。
の感光性レジスト膜を堆積した後、該感光性レジスト膜
に対してパターン露光を行ない、その後、感光性レジス
ト膜の露光部を除去することにより、図4(a)に示す
ように、金属薄膜13Aの上に、外部電極15の本体部
15a、金属配線16及びコンタクト17を形成する領
域に開口部を有するメッキ用のレジストパターン14を
形成する。尚、ポジ型の感光性レジスト膜に代えて、ネ
ガ型の感光性レジスト膜を用い、該感光性レジスト膜の
未露光部を除去することにより、メッキ用のレジストパ
ターン14を形成してもよい。
電解めっきを行なうことにより、レジストパターン14
よりも大きい膜厚を有するCuめっき層を形成する。こ
の場合、Cuめっき層は、レジストパターン14の開口
部において成長した後、レジストパターン14の表面よ
りも高く成長する際にレジストパターン14の上にも拡
がるので、図4(b)に示すように、それぞれがCuめ
っき層からなり、本体部15aと該本体部15aよりも
面積が大きい頂部15bとからなりT字状の断面を持つ
ネールヘッド状の外部電極15(図2を参照)、本体部
16aと該本体部16aよりも面積が大きい頂部16b
とからなりT字状の断面を持つネールヘッド状の金属配
線16(図2を参照)、及び金属配線16と素子電極1
1とを接続するコンタクト17が同時に形成される。
パターン14を除去した後、図5(a)に示すように、
金属薄膜13Aにおける外部電極15の本体部15a及
び金属配線16から露出している部分をウェットエッチ
ングにより除去する。この場合、エッチング液として
は、Cu膜に対しては例えば塩化第二銅溶液を用いると
共に、Ti膜に対しては例えばEDTA溶液を用いる。
このようにしてウェットエッチングを行なうと、金属薄
膜13A、外部電極15及び金属配線16はいずれもエ
ッチングされるが、金属薄膜13Aはその膜厚が小さい
ため速やかに除去される。このため、外部電極15にお
けるレジストパターン14の上に拡がっていた部分が残
存するので、外部電極15及び金属配線16のT字状の
断面形状が維持されると共に、外部電極15及び金属配
線16の下にパターン化された金属薄膜13が形成され
る。
縁膜12の上に全面に亘って感光性のレジスト膜18A
を堆積した後、該レジスト膜18Aに対してフォトリソ
グラフィ技術を施して、図5(c)に示すように、外部
電極15の頂部15bにおける周縁部を除く領域を露出
させると共に、金属配線16を溶融状態のはんだから保
護する第2の絶縁膜18を形成する。
の方法により、外部電極15の上に、Au、Cu若しく
ははんだ等からなり、マザーボードの電極と接続される
バンプ又は金属ボールを形成すると、第1の実施形態に
係る半導体装置が得られる。
場合には、第2の絶縁膜18を形成した後、ウエハ状の
半導体基板10を半導体チップ毎に切り出すと第1の実
施形態に係る半導体装置が得られる。
の上にメッキ用のレジストパターン14を形成した後、
第1の金属膜13Aの上にレジストパターン14よりも
大きい膜厚を有するCuめっき層を形成するため、本体
部15aと該本体部15aよりも大きい面積を持つ頂部
15bとからなる外部電極15、及び本体部16aと該
本体部16bよりも大きい面積を持つ頂部16bとから
なる金属配線16を確実に形成することができる。
15、金属配線16及びコンタクト17を構成する材料
としてCu膜を用いたが、Cu膜に代えて、Cr膜、W
膜、Ti/Cu膜又はNi膜等を用いてもよい。また、
金属薄膜13Aと、外部電極15、金属配線16及びコ
ンタクト17とを異なる金属材料により形成しておき、
金属薄膜13Aのみを選択的にエッチングするエッチャ
ントを用いてウェットエッチングを行なって、パターン
化された金属薄膜13を形成してもよい。
実施形態の変形例に係る半導体装置及びその製造方法に
ついて、図6を参照しながら説明する。
に示すように、半導体基板10上の第1の絶縁膜12の
上には、本体部15aと、該本体部15aの上に形成さ
れ該本体部15aよりも面積が大きい中間部15cと、
該中間部15cの上に形成され該中間部15cよりも面
積が大きい頂部15bとからなり、上側に向かうにつれ
て面積が段階的に大きくなる外部電極15が形成されて
いる。尚、図示は省略しているが、外部電極15と同
様、本体部と、該本体部の上に形成され該本体部よりも
面積が大きい中間部と、該中間部の上に形成され該中間
部よりも面積が大きい頂部とからなり、上側に向かうに
つれて面積が段階的に大きくなる金属配線16が形成さ
れている。
5の頂部15bの周縁部及び金属配線16は、金属配線
16を溶融状態のはんだから保護する第2の絶縁膜18
により覆われている。
の製造方法は以下の通りである。すなわち、第1の実施
形態の半導体装置の製造方法と同様、第1の金属膜13
AにCuの電解めっきを行なうことにより、外部電極1
5の本体部15a及び中間部15c、並びに金属配線1
6の本体部及び中間部を形成した後(尚、外部電極の中
間部は第1の実施形態における外部電極の頂部に相当
し、金属配線の中間部は第1の実施形態における外部電
極の頂部に相当する。)、レジストパターン14の上に
おける、外部電極15の中間部同士の間、金属配線16
の中間部同士の間及び外部電極15の中間部と金属配線
16の中間部との間に、各中間部と同じ高さまで他のレ
ジストパターンを形成し、その後、外部電極15及び金
属配線16の各中間部にCuの電解めっきを行なうこと
により、外部電極15及び金属配線の各頂部を同時に形
成する。
極15及び金属配線16は、本体部と、該本体部よりも
面積が大きい中間部と、該中間部よりも面積が大きい頂
部とからなり、上側に向かうにつれて面積が段階的に大
きくなる構造を有しているため、外部電極15及び金属
配線16と第2の絶縁膜18との密着面積が一層増大す
るので、外部電極15及び金属配線16のピール強度が
一層向上する。
実施形態に係る半導体装置について、図7及び図10
(d)を参照しながら説明する。
半導体素子が集積されてなる半導体集積回路が形成され
た半導体基板20に素子電極21がそれぞれ形成されて
おり、半導体基板20の表面における素子電極21を除
く領域は全面に亘ってパッシベーション膜(図示は省略
している)によって覆われている。尚、半導体基板20
としては、半導体ウエハであってもよいし、半導体ウエ
ハから切り出された半導体チップでもよいが、素子電極
21は半導体集積回路の周縁部にそれぞれ形成されてい
る。
対応する部分に開口部を有する第1の絶縁膜22が形成
されている。第1の絶縁膜22の上には、それぞれが例
えばCu膜からなり、格子状に配置された外部電極25
と、一端部が外部電極25に接続され他端部が素子電極
21に向かって延びる金属配線26とが形成されてお
り、該金属配線26の他端部と素子電極21とはコンタ
クト27を介して接続されている。
5は、本体部25aと、該本体部25aの上に形成され
該本体部25aよりも面積が小さい頂部25bとからな
り、断面が凸字状に形成されている。尚、第2の実施形
態においては、金属配線26は、本体部のみからなり矩
形状の断面を有している。
ト27の下側には、例えば下層のTi膜と上層のCu膜
との積層体からなりパターン化された金属薄膜23が形
成されている。
5及び金属配線26が形成されていない領域は、金属配
線26を溶融状態のはんだから保護する第2の絶縁膜2
8により覆われていると共に、該第2の絶縁膜28は外
部電極25の本体部25aの周縁部及び金属配線26を
それぞれ覆っている。
本体部25aと該本体部25aよりも面積が小さい頂部
25bとからなると共に、第2の絶縁膜28が外部電極
25の本体部25aの周縁部を覆っているため、外部電
極25と第2の絶縁膜28との密着面積が増大すると共
に外部電極25のピール強度が向上する。
えばはんだバンプをマザーボードの電極に接続して、半
導体装置をマザーボードに搭載したときの半導体装置と
マザーボードとの接続強度が向上する。このため、マザ
ーボードが曲げ変形したときに外部電極25に応力が加
わっても、外部電極25が第1の絶縁膜22から剥離す
る事態を防止することができるので、信頼性の高い配線
構造を実現することができる。
が二次元的に配置されているため、狭い面積で多数の外
部電極25を配置できると共に、パターニングにより形
成可能な金属配線26によって外部電極25とコンタク
ト27とを接続できるので、小型で且つ薄型であると共
に多ピン化に対応できる半導体装置を実現することがで
きる。
製造方法について、図8(a)〜(d)、図9(a)〜
(d)及び図10(a)〜(d)を参照しながら説明す
る。
積回路が形成された半導体基板20の上に素子電極21
を形成した後、半導体基板20の上にパッシベーション
膜(図示は省略している)を全面的に堆積する。
20の上に全面に亘って、感光性を有する液状の絶縁性
材料を約10μmの厚さに塗布した後、該絶縁性材料を
乾燥させることにより、図8(b)に示すように、半導
体基板20の上に絶縁性材料膜22Aを形成する。
を介してパターン露光した後、現像することにより、図
8(c)に示すように、素子電極21と対応する部分に
開口部22aを有する第1の絶縁膜22を形成する。
例えばエステル結合型ポリイミド又はアクリレート系エ
ポキシ等のポリマー等を用いることができる。
ては、塗布された液状の絶縁性材料を乾燥させる代わり
に、半導体基板20の上に絶縁性のフィルムを貼着して
もよい。この場合にも、絶縁性材料膜22Aに対してパ
ターン露光を行なった後、現像することにより、素子電
極21と対応する部分に開口部22aを有する第1の絶
縁膜22を形成することができる。
縁性材料は感光性を有していなくてもよい。この場合に
は、絶縁性材料膜22Aに対して、レーザー若しくはプ
ラズマ等の機械的加工又はエッチング等の化学的加工を
行なうことにより、開口部22aを有する第1の絶縁膜
22を形成する。
VD法又は無電解めっき法等により、図8(d)に示す
ように、第1の絶縁膜22の上に、例えば約0.2μm
のTi膜と約0.5μmのCu膜との積層体からなる金
属薄膜23Aを形成する。
の感光性レジスト膜を堆積した後、該感光性レジスト膜
に対してパターン露光を行ない、その後、感光性レジス
ト膜の露光部を除去することにより、図9(a)に示す
ように、金属薄膜23Aの上に、外部電極25の本体部
25a、金属配線26及びコンタクト27を形成する領
域に開口部を有するメッキ用の第1のレジストパターン
24を形成する。尚、ポジ型の感光性レジスト膜に代え
て、ネガ型の感光性レジスト膜を用い、該感光性レジス
ト膜の未露光部を除去することにより、メッキ用の第1
のレジストパターン24を形成してもよい。
電解めっきを行なって、第1のレジストパターン24と
ほぼ等しい膜厚を有するCuめっき層を形成することに
より、図9(b)に示すように、外部電極25の本体部
25a、金属配線26及びコンタクト27を同時に形成
する。
25の本体部25a及び金属配線26の上に、外部電極
25の頂部25bを形成する領域に開口部を有する第2
のレジストパターン29を形成した後、外部電極25の
本体部25aに例えばCuの電解めっきを行なうことに
より、図9(d)に示すように、外部電極25の本体部
25aの上に該本体部25aよりも面積が小さい頂部2
5bを形成する。
び第2のレジストパターン24、29を除去した後、図
10(b)に示すように、金属薄膜23Aにおける外部
電極25及び金属配線26から露出している部分をウェ
ットエッチングにより除去する。この場合、エッチング
液としては、Cu膜に対しては例えば塩化第二銅溶液を
用いると共に、Ti膜に対しては例えばEDTA溶液を
用いる。このようにしてウェットエッチングを行なう
と、金属薄膜23A、外部電極25及び金属配線26は
いずれもエッチングされるが、金属薄膜23Aはその膜
厚が小さいため速やかに除去される。このため、外部電
極25の凸字状の断面形状が維持されると共に、外部電
極25及び金属配線26の下にパターン化された金属薄
膜23が形成される。
絶縁膜22の上に全面に亘って感光性のレジスト膜28
Aを堆積した後、該レジスト膜28Aに対してフォトリ
ソグラフィ技術を施して、図10(d)に示すように、
外部電極25の頂部25bを露出させると共に、金属配
線26を溶融状態のはんだから保護する第2の絶縁膜2
8を形成する。
の方法により、外部電極25の上に、Au、Cu若しく
ははんだ等からなり、マザーボードの電極と接続される
バンプ又は金属ボールを形成すると、第2の実施形態に
係る半導体装置が得られる。
場合には、第2の絶縁膜28を形成した後、ウエハ状の
半導体基板20を半導体チップ毎に切り出すと第2の実
施形態に係る半導体装置が得られる。
本体部25aよりも小さい面積の開口部を有する第2の
レジストパターン29を形成した後、外部電極25の本
体部25aにCuの電解めっきを行なうため、外部電極
25の本体部25aの上に該本体部25aよりも面積が
小さい頂部25bを形成できるので、凸字状の断面を有
する外部電極25を確実に形成することができる。
25、金属配線26及びコンタクト27を構成する材料
としてCu膜を用いたが、Cu膜に代えて、Cr膜、W
膜、Ti/Cu膜又はNi膜等を用いてもよい。また、
金属薄膜23Aと、外部電極25、金属配線26及びコ
ンタクト27とを異なる金属材料により形成しておき、
金属薄膜23Aのみを選択的にエッチングするエッチャ
ントを用いてウェットエッチングを行なって、パターン
化された金属薄膜23を形成してもよい。
部電極のピール強度が向上すると共に、外部電極の上に
設けられるバンプ又は金属ボールを介して半導体装置の
外部電極とマザーボードの電極とを接続したときの接続
部の強度が向上するため、マザーボードが曲げ変形した
ときに外部電極に応力が加わっても、外部電極が第1の
絶縁膜から剥離する事態を防止できるので、信頼性の高
い配線構造を実現することができる。
部電極と第2の絶縁膜との密着面積が増大して外部電極
のピール強度が向上する第1の半導体装置を形成するこ
とができ、第2の半導体装置の製造方法によると、外部
電極と第2の絶縁膜との密着面積が増大して外部電極の
ピール強度が向上する第2の半導体装置を形成すること
ができる。
示す図である。
示す図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
す断面図である。
である。
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
導体装置の製造方法の各工程を示す断面図である。
Claims (10)
- 【請求項1】 半導体集積回路が形成されている半導体
基板の上に形成され、前記半導体集積回路と電気的に接
続された素子電極と、 前記半導体基板の上に形成され、前記素子電極を露出さ
せる開口部を有する第1の絶縁膜と、 前記第1の絶縁膜の上に形成された本体部と、該本体部
の上に形成され該本体部よりも面積が大きい頂部とを有
し、外部に対して信号の入出力を行なうための外部電極
と、 前記第1の絶縁膜の上に形成され、前記素子電極と前記
外部電極とを接続する金属配線と、 前記第1の絶縁膜の上に形成され、前記金属配線を全面
的に覆っていると共に前記外部電極の前記頂部の周縁部
を覆っている第2の絶縁膜とを備えていることを特徴と
する半導体装置。 - 【請求項2】 半導体集積回路が形成されている半導体
基板の上に形成され、前記半導体集積回路と電気的に接
続された素子電極と、 前記半導体基板の上に形成され、前記素子電極を露出さ
せる開口部を有する第1の絶縁膜と、 前記第1の絶縁膜の上に形成された本体部と、該本体部
の上に形成され該本体部よりも面積が小さい頂部とを有
し、外部に対して信号の入出力を行なうための外部電極
と、 前記第1の絶縁膜の上に形成され、前記素子電極と前記
外部電極とを接続する金属配線と、 前記第1の絶縁膜の上に形成され、前記金属配線を全面
的に覆っていると共に前記外部電極の前記本体部の周縁
部を覆っている第2の絶縁膜とを備えていることを特徴
とする半導体装置。 - 【請求項3】 前記半導体基板は、半導体ウエハである
ことを特徴とする請求項1又は2に記載の半導体装置。 - 【請求項4】 前記半導体基板は、半導体ウエハから切
り出された半導体チップであることを特徴とする請求項
1又は2に記載の半導体装置。 - 【請求項5】 半導体集積回路が形成されている半導体
基板の上に、前記半導体集積回路と電気的に接続される
素子電極を形成する素子電極形成工程と、 前記素子電極の上を含む前記半導体基板の上に、前記素
子電極を露出させる開口部を有する第1の絶縁膜を形成
する第1の絶縁膜形成工程と、 前記第1の絶縁膜の上に、本体部と該本体部の上に形成
され該本体部よりも面積が大きい頂部とを有し外部に対
して信号の入出力を行なうための外部電極、及び前記素
子電極と前記外部電極とを接続する金属配線を形成する
配線パターン形成工程と、 前記第1の絶縁膜の上に、前記金属配線を全面的に覆う
と共に前記外部電極の頂部の周縁部を覆う第2の絶縁膜
を形成する第2の絶縁膜形成工程とを備えていることを
特徴とする半導体装置の製造方法。 - 【請求項6】 前記配線パターン形成工程は、 前記第1の絶縁膜の上に金属薄膜を形成する工程と、 前記金属薄膜の上に、前記金属配線及び前記外部電極の
本体部を形成する領域に開口部を有するレジストパター
ンを形成する工程と、 前記金属薄膜の上に金属めっき層を前記レジストパター
ンの膜厚よりも大きい膜厚を有するように成長させるこ
とにより、前記第1の絶縁膜の上に前記外部電極の本体
部及び頂部並びに前記金属配線を形成する工程と、 前記レジストパターンを除去した後、前記金属薄膜に対
して前記外部電極の本体部及び前記金属配線をマスクと
してエッチングを行なって、前記金属薄膜をパターン化
する工程とを有していることを特徴とする請求項5に記
載の半導体装置の製造方法。 - 【請求項7】 半導体集積回路が形成されている半導体
基板の上に、前記半導体集積回路と電気的に接続される
素子電極を形成する素子電極形成工程と、 前記素子電極の上を含む前記半導体基板の上に、前記素
子電極を露出させる開口部を有する第1の絶縁膜を形成
する第1の絶縁膜形成工程と、 前記第1の絶縁膜の上に、本体部と該本体部の上に形成
され該本体部よりも面積が小さい頂部とを有し外部に対
して信号の入出力を行なうための外部電極、及び前記素
子電極と前記外部電極とを接続する金属配線を形成する
配線パターン形成工程と、 前記第1の絶縁膜の上に、前記金属配線を全面的に覆う
と共に前記外部電極の本体部の周縁部を覆う第2の絶縁
膜を形成する第2の絶縁膜形成工程とを備えていること
を特徴とする半導体装置の製造方法。 - 【請求項8】 前記配線パターン形成工程は、 前記第1の絶縁膜の上に金属薄膜を形成する工程と、 前記金属薄膜の上に、前記金属配線及び前記外部電極の
本体部を形成する領域に開口部を有する第1のレジスト
パターンを形成する工程と、 前記金属薄膜の上に金属めっき層を前記第1のレジスト
パターンの膜厚と同程度に成長させることにより、前記
第1の絶縁膜の上に前記外部電極の本体部及び前記金属
配線を形成する工程と、 前記第1のレジストパターンの上に、前記外部電極の頂
部を形成する領域に開口部を有する第2のレジストパタ
ーンを形成する工程と、 前記外部電極の本体部の上に金属めっき層を前記第2の
レジストパターンの膜厚と同程度に成長させることによ
り、前記外部電極の本体部の上に前記頂部を形成する工
程と、 前記第1及び第2のレジストパターンを除去した後、前
記金属薄膜に対して前記外部電極の本体部及び前記金属
配線をマスクとしてエッチングを行なって、前記金属薄
膜をパターン化する工程とを有していることを特徴とす
る請求項7に記載の半導体装置の製造方法。 - 【請求項9】 前記半導体基板は半導体ウエハであり、 前記第2の絶縁膜形成工程の後に、前記半導体ウエハを
半導体チップ毎に分離する工程をさらに備えていること
を特徴とする請求項5又は7に記載の半導体装置の製造
方法。 - 【請求項10】 前記半導体基板は、半導体ウエハから
切り出された半導体チップであることを特徴とする請求
項5又は7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26583199A JP3916348B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26583199A JP3916348B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001093932A true JP2001093932A (ja) | 2001-04-06 |
JP3916348B2 JP3916348B2 (ja) | 2007-05-16 |
Family
ID=17422671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26583199A Expired - Fee Related JP3916348B2 (ja) | 1999-09-20 | 1999-09-20 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3916348B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373959A (ja) * | 2001-06-14 | 2002-12-26 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
US6914331B2 (en) * | 2002-05-27 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an inductor formed on a region of an insulating film |
JP2005327994A (ja) * | 2004-05-17 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2010092943A (ja) * | 2008-10-03 | 2010-04-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US7981792B2 (en) | 2003-06-30 | 2011-07-19 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
JP2011211229A (ja) * | 2011-06-22 | 2011-10-20 | Shinko Electric Ind Co Ltd | 配線基板 |
-
1999
- 1999-09-20 JP JP26583199A patent/JP3916348B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373959A (ja) * | 2001-06-14 | 2002-12-26 | Hitachi Maxell Ltd | 半導体装置及びその製造方法 |
US6914331B2 (en) * | 2002-05-27 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an inductor formed on a region of an insulating film |
US7279357B2 (en) | 2002-05-27 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a chip-scale-packaging (CSP) having an inductor |
US7981792B2 (en) | 2003-06-30 | 2011-07-19 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
JP2005327994A (ja) * | 2004-05-17 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置 |
JP4627632B2 (ja) * | 2004-05-17 | 2011-02-09 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2010092943A (ja) * | 2008-10-03 | 2010-04-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2011211229A (ja) * | 2011-06-22 | 2011-10-20 | Shinko Electric Ind Co Ltd | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3916348B2 (ja) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3871609B2 (ja) | 半導体装置及びその製造方法 | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
US6852616B2 (en) | Semiconductor device and method for producing the same | |
US6197613B1 (en) | Wafer level packaging method and devices formed | |
KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
US20110156237A1 (en) | Fan-out chip scale package | |
JP3916348B2 (ja) | 半導体装置及びその製造方法 | |
JPH08340002A (ja) | 半導体装置の製造方法 | |
JPH11204678A (ja) | 半導体装置及びその製造方法 | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
JPH11204560A (ja) | 半導体装置及びその製造方法 | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
JP2004134708A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
JP2001077237A (ja) | 半導体装置およびその製造方法 | |
US7144760B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic equipment | |
JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
JP3639265B2 (ja) | 半導体装置及びその製造方法 | |
JP2862510B2 (ja) | シャドーマスク(shadow mask)を用いたバンプ(bump)の形成方法 | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
JP2001077229A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070206 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |