JP2004048012A - 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 - Google Patents

細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 Download PDF

Info

Publication number
JP2004048012A
JP2004048012A JP2003193323A JP2003193323A JP2004048012A JP 2004048012 A JP2004048012 A JP 2004048012A JP 2003193323 A JP2003193323 A JP 2003193323A JP 2003193323 A JP2003193323 A JP 2003193323A JP 2004048012 A JP2004048012 A JP 2004048012A
Authority
JP
Japan
Prior art keywords
metal
column
coating
windows
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003193323A
Other languages
English (en)
Other versions
JP2004048012A5 (ja
Inventor
Diane Arbuthnot
ダイアン　アーバスノット
Jeff R Emmett
ジェフ　アール　エメット
Gonzalo Amador
ゴンザロ　アマダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004048012A publication Critical patent/JP2004048012A/ja
Publication of JP2004048012A5 publication Critical patent/JP2004048012A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05672—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、複数のコンタクトパッド及び被膜層によって保護されたパターン化されたメタライゼーションを有するＩＣ用の金属構造体である。
【解決手段】本発明の構造体３００は、被膜３０３、３０６に複数の窓３０１ａを有し、選択的にチップのメタライゼーション３０１を露出する。これらの窓は、中心から中心まで１５０μｍより小さく離間されている。金属コラム３０８が各々の窓上に配置される。好適な金属は銅であり、コラムは、１．２５より大きな高さと幅のアスペクト比及びリフロー可能な金属によってぬれ可能な上部表面を有している。好適なコラムの高さと幅のアスペクト比は、２．０〜４．０の間にあり、熱機械的ストレスを吸収するために動作可能である。リフロー可能な金属のキャップ３０９が各々のコラム上に配置される。本金属構造体は、ＩＣチップを外部パーツ３１１に取り付けるために用いられる。
【選択図】　　　　　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、一般に半導体デバイス及びその製造方法の分野に関し、特に、細かいピッチの、高アスペクト比のはんだ接続のウエハレベル製造に関する。
【０００２】
【従来の技術】
集積回路（ＩＣ）チップを半導体パッケージまたは外部パーツへ接続するためのコンタクトパッドメタライゼーション及びはんだバンプの構造ばかりでなく、熱機械ストレス及び信頼性のリスクについて、非特許文献１に記載されている。
【０００３】
これらの文献に基づいて、図１は一般にＩＣチップ１００の小さな部分のコンタクトパッドの例を概略示している。半導体材料１０１、一般にシリコンは、パターン化されたアルミニウムのメタライゼーション１０２を有し、誘電体の湿気を通さない保護被膜１０３、通常はシリコンナイトライド、またはオキシナイトライドによって保護されている。メタライゼーション１０２を露出し、メタライゼーション１０２の周りの保護周囲１０３ａを残すために、この被膜１０３に窓が開けられている。追加の「アンダーバンプ」メタライゼーション１０４が被膜１０３上である距離だけ重なるように、「アンダーバンプ」メタライゼーション１０４がメタライゼーション１０２に堆積され、パターン化されている。この追加のメタライゼーション１０４は、通常一連の薄い層からなっている。下層は、一般に、例えばクロム、チタン、またはタングステンのような耐熱性金属で、オーミックコンタクトをアルミニウム１０２に与え、そして湿気が通らない境界面を被膜１０３に与える。上層の金属１０６は、例えば、金、銅、ニッケル、またはパラジウムで、はんだ付け可能でなければらない。最後に、はんだ物質が、一般に、蒸着、メッキ、またはスクリーン印刷によって堆積され、バンプ１０７を形成するためにリフローされる。リフロープロセス中に表面張力によって影響されて、これらのはんだバンプは、リフロープロセス後にいろいろな形状（例えば、半球状、ドーム状及び一部切り取られた球状）をとる。高さ／幅のアスペクト比は１．０より小さい。
【０００４】
はんだのリフローによって、例えば基板または回路板のような外部パーツへのＩＣチップの組み立て中及び組み立て後に、及びその後のデバイスの動作中に、著しい温度差及び温度サイクルが半導体チップ１００と基板の間に現れる。はんだ接続の信頼性は、半導体材料と基板材料の熱膨張係数によって非常に影響される。例えば、シリコンとＦＲ−４の熱膨張係数間に１桁以上の大きさの差がある。この差によってはんだ接合が吸収しなければならない熱機械的ストレスを生じる。はんだ接続の最適な高さと体積、及び疲労とひび割れの予期された発生を含む上記の非特許文献１および１９８９年代の初期の他の文献（非特許文献２）における詳細な計算が、多くのはんだ設計の解決策を提案している。はんだに対して、１．０より大きなアスペクト比が熱機械的ストレスを減少し、接合のひび割れを遅らせることがわかった。
【０００５】
１つの、一般に実用化された方法は、接合の周りのプラスチック材料によってはんだ接合上の熱機械的ストレスの一部を吸収すること及びチップと基板の間のギャップを充填することを目的としている。例えば、特許文献１ないし３を参照されたい。しかし、このアンダーフィル（ｕｎｄｅｒｆｉｌｌ）方法は、母板（マザーボード）へのデバイスの取り付け後に好ましくないプロセスステップを呈する。
【０００６】
他の方法は、被膜の周囲やコンタクトパッドの下にある誘電体材料へのストレスを減少する目的で、保護被膜の上部にポリマー層を与える。例えば、非特許文献５を参照されたい。この記事は、アンダーバンプメタライゼーション上にはんだバンプを用いるフリップチップをパッケージする技術の記載を含んでおり、それは、その周辺を厚いポリイミド層の上に置いている。バンプ構造は、他のポリイミド層によってしばしば支持されている。
【０００７】
図２は、ポリマー被膜を含み、一般にコンタクトパッド２００の例を概略示している。シリコンチップ２０１はパターン化されたアルミニウムのメタライゼーション２０２を有し、湿気を通さない無機被膜２０３（シリコンナイトライド）及びポリマー層２１０（ベンゾシクロブテンまたはポリイミド）によって保護されている。アンダーバンプ（バンプ下の）メタライゼーションの層２０４は、アルミニウムへのコンタクト、２つの被膜への接着、及びはんだバンプ２０７へのはんだ付けの可能性を確立する。
【０００８】
高速で、低いエレクトロマイグレーションＩＣにおいて、アルミニウムは、チップメタライゼーションとして銅によって置き換えられている。酸化銅のボンドの可能性及びコンタクト抵抗の問題のために、はんだ材料の信頼性のあるコンタクトを確立することは問題がある。アルミニウムまたは高い密着性のある金属の境界面層を銅より酸素に加えることに基づいた手法は費用がかかるし、非常に効果的でない。一方、銅の層に続いてはんだボールを銅の金属処理されたパッド上に形成する方法が特許文献４に記載されている。
【０００９】
【特許文献１】米国特許第６，２２８，６８０号　（ｉｓｓｕｅｄ　ｏｎ　Ｍａｙ　８，　２００１）
【特許文献２】米国特許第６，２１３，３４７号　（ｉｓｓｕｅｄ　ｏｎ　Ａｐｒｉｌ　１０，　２００１）
【特許文献３】米国特許第６，２４５，５８３号　（ｉｓｓｕｅｄ　ｏｎ　Ｊｕｎｅ　１２，　２００１）
（Ｔｈｏｍａｓ　ｅｔ　ａｔ．，　Ｌｏｗ　Ｓｔｒｅｓｓ　Ｍｅｔｈｏｄ　ａｎｄ　Ａｐｐａｒａｔｕｓ　ｆｏｒ　Ｕｎｄｅｒｆｉｌｌｉｎｇ　Ｆｌｉｐ−Ｃｈｉｐ　Ｅｌｅｃｔｒｏｎｉｃ　Ｄｅｖｉｃｅｓ）
【特許文献４】０２／２６／０２に出願された米国特許出願１０／０８６，１１７（Ｂｏｊｋｏｖ　ｅｔ　ａｌ．，”Ｗａｆｅｒ−ｌｅｖｅｌ　Ｍｅｔｈｏｄ　ｆｏｒ　Ｄｉｒｅｃｔ　Ｂｕｍｐｉｎｇ　ａｎ　Ｃｏｐｐｅｒ　Ｐａｄｓ　ｉｎ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ”）
【非特許文献１】Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｂｕｓｉｎｅｓｓ　Ｍａｃｈｉｎｅｓ　Ｃｏｒｐｏｒａｔｉｏｎによる１９６９発行，　ＩＢＭ　Ｊ．　Ｒｅｓ．　Ｄｅｖｅｌｏｐ．　Ｖｏｌ．　１３，　ｐｐ．　２２６−２９６／　Ｐ．　Ａ．　Ｔｏｔｔａ　ｅｔ　ａｌ．，　ＳＬＴ　Ｄｅｖｉｃｅ　Ｍｅｔａｌｌｕｒｇｙ　ａｎｄ　ｉｔｓ　Ｍｏｎｏｌｉｔｈｉｃ　Ｅｘｔｅｎｓｉｏｎ，　Ｌ．　Ｆ．　Ｍｉｌｌｅｒ，　Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｒｅｆｌｏｗ　Ｃｈｉｐ　Ｊｏｉｎｉｎｇ，　Ｌ．　Ｓ．　Ｇｏｌｄｍａｎｎ，　Ｇｅｏｍｅｔｒｉｃ　Ｏｐｔｉｍｉｚａｔｉｏｎ　ｏｆ　Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ，　Ｋ．　Ｃ．　Ｎｏｒｒｉｓ　ｅｔ　ａｌ．，　Ｒｅｌｉａｂｉｌｉｔｙ　ｏｆ　Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｓ，　Ｓ．　Ｏｋｔａｙ，　Ｐａｒａｍｅｔｒｉｃ　Ｓｔｕｄｙ　ｏｆＴｅｍｐｅｒａｔｕｒｅ　Ｐｒｏｆｉｌｅｓ　ｉｎ　Ｃｈｉｐｓ　Ｊｏｉｎｅｄ　ｂｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｔｅｃｈｎｉｑｕｅｓ，Ｂ．　Ｓ．　Ｂｅｒｒｙ　ｅｔ　ａｌ．，　Ｓｔｕｄｉｅｓ　ｏｆ　ｔｈｅ　ＳＬＴ　Ｃｈｉｐ　Ｔｅｒｍｉｎａｌ　Ｍｅｔａｌｌｕｒｇｙ．
【非特許文献２】Ｃ．　Ｇ．　Ｍ．　Ｖａｎ　Ｋｅｓｓｅｌ　ｅｔ　ａｌ．，　”Ｔｈｅ　Ｑｕａｌｉｔｙ　ｏｆ　Ｄｉｅ　Ａｔｔａｃｈｍｅｎｔ　ａｎｄ　ｉｔｓ　Ｒｅｌａｔｉｏｎｓｈｉｐ　ｔｏ　Ｓｔｒｅｓｓｅｓ　ａｎｄ　Ｖｅｒｔｉｃａｌ　Ｄｉｅ−Ｃｒａｃｋｉｎｇ”，　ＩＥＥＥ１９８３
【非特許文献３】Ｅ．　Ｓｕｈｉｒ，　”Ｃａｌｃｕｌａｔｅｄ　Ｔｈｅｒｍａｌｌｙ　Ｉｎｄｕｃｅｄ　Ｓｔｒｅｓｓｅｓ　ｉｎ　Ａｄｈｅｓｉｖｅｌｙ　Ｂｏｎｄｅｄ　ａｎｄ　Ｓｏｌｄｅｒｅｄ　Ａｓｓｅｍｂｌｉｅｓ，　ＩＳＨＭ　Ｉｎｔ．　Ｓｙｍｐ．　Ｍｉｒｏｅｌ．，　Ｏｃｔ．１８８６
【非特許文献４】”Ｄｉｅ　Ａｔｔａｃｈｍｅｎｔ　ｄｅｓｉｇｎ　ａｎｄ　ｉｔｓ　Ｉｎｆｌｕｅｎｃｅ　ｏｎ　ｔｈｅｒｍａｌ　Ｓｔｒｅｓｓｅｓ　ｉｎ　ｔｈｅ　Ｄｉｅ　ａｎｄ　ｔｈｅ　Ａｔｔａｃｈｍｅｎｔ”，　ＩＥＥＥ　１９８７
【非特許文献５】ＩＢＭ　Ｊ．　Ｒｅｓ．　Ｄｅｖｅｌｏｐ．，　ｖｏｌ．２４，　Ｍａｙ　１９８０，　ｐｐ．　２６８−２８２，”Ａ　Ｓｉｌｉｃｏｎ　ａｎｄ　Ａｌｕｍｉｎｕｍ　Ｄｙｎａｍｉｃ　Ｍｅｍｏｒｙ　Ｔｅｃｈｎｏｌｏｇｙ”　ｂｙ　Ｒｉｃｈａｒｄ　Ａ．　Ｌａｒｓｅｎ
【００１０】
【発明の概要】
従って、銅への金属コンタクト及び熱機械的なストレスの信頼性の基本的な解決を提供する半導体デバイスのフリップチップアッセンブリのコヒーレントで、低コストの方法に対する緊急な必要性がある。本方法は、いろいろな半導体製品のファミリ及び設計やプロセス変化の広い範囲に対して与えるのに十分な柔軟性がなければらない。好ましくは、これらの革新は、新しい製造機械の投資の必要性がないように既存の装置を用いて行なわれなければならない。
【００１１】
本発明は、複数のコンタクトパッド及び被膜層によって保護されたパターン化されたメタライゼーションを有する集積回路用の金属構造体に関する。この構造体は、被膜に複数の窓を有して、チップメタライゼーションを選択的に露出し、この窓は、中心から中心まで１５０μｍより小さく離間されている。金属コラムが各々の窓に配置される。公的な金属は銅であり、このコラムは１．２５より大きな高さと幅のアスペクト比及びリフロー金属によってぬらすことができる上面を有している。公的な、高さと幅のアスペクト比は２．０と４．０の間であり、熱機械的なストレスを吸収するように働くことができる。リフロー金属のキャップがこれらコラムの各々の上に配置される。
【００１２】
本発明は、銅の相互接続メタライゼーションを有する高密度、高速ＩＣに関し、特に、それらはフリップチップアッセンブリ用の、高い数の金属化された入力／出力を有する。これらの回路は、多くのデバイス群、例えばプロセッサ、ディジタル及びアナログデバイス、論理デバイス、高周波及び高電力デバイスにおいて、及び大小の面積チップカテゴリーにおいて知られている。
【００１３】
本発明の目的は、コンタクトパッド面積の減少及び細かなピッチの相互接続に応用可能であり、従って、ＩＣチップの縮小化を支えることである。結果として、本発明は、絶えず縮小化する応用、例えば携帯電話通信、ページャ、ハードディスドライブ、ラップトップコンピュータ、及び他の携帯電子装置のスペース制約を楽にするのに役立つ。
【００１４】
本発明の他の目的は、いかなる中間バリアー層もないＩＣの銅メタライゼーション上に直接銅のコンタクトパッドコラムを製造し、その結果最小の電気的抵抗がＩＣの高速性能を増進することである。
【００１５】
本発明の他の目的は、銅のメタライゼーション上に、またはメッキされた被膜を受けるのに適した金属層上に銅のコラムを電気めっきすることによって厚いホトレジスト（好ましくは、ノボラック樹脂：Ｎｏｖｏｌａｋ　ｒｅｓｉｎ）の窓に銅のコラムを堆積する適応性であり、それによって、銅のコラムを堆積するための電気メッキプロセスを可能にし、中心から中心までの小さなピッチのコラムを提供する。
【００１６】
本発明の他の目的は、最適な熱機械的ストレスを吸収するためコラムの高さと幅のアスペクト比を選択することによってチップアッセブリの信頼性を増進することである。
【００１７】
本発明の他の目的は、設計及び製造コンセプトが多くの半導体製品群に応用されるように適応性があり、またそれらが製品の数世代まで適用されるように一般的である設計及び製造コンセプトを提供することである。
【００１８】
本発明の他の目的は、ＩＣデバイスの製造に最も一般的に用いられ、受け入れられる設計およびプロセスのみを用いることであり、したがって、新規な資本投資の費用を避け、据付けられた既存の製造装置を用いることができる。
【００１９】
これらの目的は、大量生産に適した選択規準及びプロセスフローに関する本発明の教示によって達成された。いろいろな材料の選択及びメッキ技術を満足するために、いろいろな変更が成功裡に採用された。
【００２０】
本発明の第１の実施の形態では、金属コラムの全表面はぬらすことができ、結果的にコラム表面全体は、キャップリフロープロセスの完了後にキャップ金属の膜によって覆われ、コラム金属の如何なる酸化をも防止する。
【００２１】
本発明の第２の実施の形態では、金属コラムはぬらすことができず、リフロー金属の信頼できる取付けのために、追加のぬらすことができる金属層がコラムの上部表面に必要とされる。結果的に、キャップのリフロープロセス後にリフローされた金属はコラムの上部表面上だけに残る。
【００２２】
接続コラムを製造する好適な方法は電気メッキである。ホトレジスト層、好ましくは、ノボラック樹脂がコラムの予定された高さに匹敵する厚さを有して、与えられる。その後複数の窓がこのホトレジスト層に開けられ、コラムがこれらの窓に電気メッキされる。好適なコラム金属は、銅、ニッケル、金、及び銅の合金である。
【００２３】
本発明によって示された技術的進歩ばかりでなく、それらの特徴は、添付図面及び請求項に記載された新規な特徴とともに考慮されるならば、本発明の最適な実施の形態の以下の説明から明らかになるであろう。
【００２４】
【発明の実施の形態】
本発明は、２００２年２月２６日に出願された米国特許出願１０／０８６，１１７号（Ｂｏｊｋｏｖ　ｅｔ　ａｌ．，　”Ｗａｆｅｒｌｅｖｅｌ　Ｍｅｔｈｏｄ　ｆｏｒ　Ｄｉｒｅｃｔ　Ｂｕｍｐｉｎｇ　ｏｎ　Ｃｏｐｐｅｒ　Ｐａｄｓ　ｉｎ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ”）に関し、レファレンスによってここに含まれる。
【００２５】
図３は、集積回路（ＩＣ）チップのコンタクトパッドと外部のパーツ、例えばプリント回路板の端子パッド間の金属による相互接続（配線）３００の概略断面図を示す。図示された相互接続の例は、本発明の製造方法によって与えられた高アスペクト比を示す。
【００２６】
上部のメタライゼーション、すなわちＩＣのパターン化された層３０１は絶縁材料３０２上に配置され、無機被膜３０３と高分子被膜３０６によって保護される。パターン化されたメタライゼーション３０１は、アルミニウム、アルミニウム合金、銅及び銅合金からなる群から選択される。無機の被膜３０３は、好ましくは、湿気を通さないシリコンナイトライド、シリコンオキシナイトライド、シリコンカーバイド、またはそれらの多層からなり、好ましくは０．２〜２．５μｍの厚さである。有機被膜３０６は、好ましくはポリイミド、ベンゾシクロブテンまたは関連する材料からなり、好ましくは２．０〜８．０の厚さである。被膜３０３は長さ３０３ａだけメタライゼーション３０１と重なっている。有機材料３０６の主な機能は、外部のパーツ上へのデバイスアッセンブリの完了後に熱機械的ストレスを吸収するのに役立つことである。被膜３０３と特に厚い被膜３０６は、メタライゼーション３０１を露出するための窓の開口プロセス中に被膜のエッチングによってもたらされるメタライゼーション層３０１に向かう傾斜３０６ａを示す。
【００２７】
メタライゼーション３０１が銅である場合、露出された銅の表面３０１ｂは、窓３０１ａを開けた後に入念にクリーニングされる（以下のプロセス詳細を参照されたい）。“アンダーバンプ（バンプ下の）金属”３０７も銅である。銅３０１と銅層３０７の境界面は、コンタクトパッド３００の抵抗に対して測定可能な電気抵抗を示さない。メタライゼーション３０１がアルミニウムまたはアルミニウム合金である場合、アンダーバンプ金属３０７は、チタン、タングステン、タンタル、ニッケル、バナジウム、または他の耐熱金属から選択された１つまたはそれより多い層から一般に作られる。アンダーバンプ金属層３０７の好適な厚さの範囲は、０．１〜２．０μｍである。以下に説明されるように、背の高いコラム用のメッキプロセスの後、アンダーバンプ金属層３０７は、パターン化され、その後、図３に示されるように、メタライゼーション表面３０１ｂと被膜の傾斜３０６ａにかぶさるような形状を有する。
【００２８】
アンダーバンプ金属層３０７上に金属コラム３０８がメッキされる。この金属は、銅、金、銀、ニッケル、パラジウム、及びそれらの合金からなる群から選ばれる。合金の例は、好ましくは、２８．１重量％の銅を有する銅／ニッケル合金である。コラム３０８用の金属は、半導体チップと外部のパーツが異なる熱膨張係数を有するとき、温度サイクル中に相互接続３００に生じる熱機械的ストレスを吸収するのに適した剛性（スティッフネス）をコラム３０８に与えるように選ばれる。（ここで定義されるように、弾性ストレス（応力）／ストレイン（歪）の値において、“スティフ（ｓｔｉｆｆ）”は高い比率に対して用いられ、“コンプライアント（ｃｏｍｐｌｉａｎｔ）”は低い比率に対して用いられる。）
【００２９】
コラム３０８が１．２５と５．０の間、好ましくは２．０と４．０の間の高さと幅のアスペクト比を有することが本発明にとって非常に重要である。図３において、コラムの高さは、被膜３０６の表面から測定され、３０８ａで示され、そしてコラムの幅は３０８ｂで示される。２．０と４．０の範囲にあるアスペクト比、高さ／幅について、コラム３０８は熱機械的ストレスを吸収するようにに最適に働く。
【００３０】
コラム３０８に用いられる金属は、一般的なアッセンブリの温度範囲では溶けないので、リフローすることができる金属または合金から作られる、更なる層３０９が必要とされる。図３の層３０９の輪郭は概略を示すだけである。より現実的な実施例が図１０Ａ、図１０Ｂ、図１０Ｃ、図１１Ａ及び図１１Ｂに示されている。層３０９用の金属は、チタン、インジウム、チタン／インジウム、チタン／銀、チタン／ビスマス、及びチタン／鉛を含むチタン合金から成る群から選ばれる。他の選択は、導電性接着材及びｚ−軸導電性材料を含む。金属のための好適な堆積方法はメッキである。コラム３０８上のキャップとしての層３０９は、１．０から２５．０μｍまでの範囲の好適な厚さを有する。
【００３１】
図３に示されるように、リフロー可能な金属３０９は、外部のパーツ３１１の端子パッド３１０に取付けられる。一般に、パーツ３１１は、プリント配線板、セラミック基板、またはフレキシブルなポリマー基板である。端子パッド３１０は、一般に銅から作られ、しばしば金のフラッシュを有する。
【００３２】
本発明の相互接続構造の他の重要な特徴は、相互接続するコラムの中心から中心までの細かなピッチである。図４Ａの斜視図は、ＩＣチップ４０３上の被膜４０２にある窓に取付けられた相互接続コラム４０１の２行分を示している。それぞれのコラム４０１は、リフロー可能な金属から作られるキャップ４０４を有している。
【００３３】
図４Ｂの上面図において、図４Ｂは中心から中心までの距離を測ることができるようにリフロー可能なキャプ４０４を示す。図４Ｂに示された例において、相互接続は“最も接近したパッキング”形状で配列されており、それらの中心は等距離ピッチを有している。相互接続４１０、４１１及び４１２間で、ピッチは４２０で示されている。本発明によって提供される、コラムの大きなアスペクト比は、ピッチの最小化を可能にする。中心から中心までの間隔は１５０μｍより小さい。５０μｍの直径と１００μｍの高さを有するコラムに対して、そのピッチは、好ましくは８０μｍより小さく、例えば７５μｍである。
【００３４】
図５乃至図１１の概略断面図は、ＩＣチップのコンタクトパッド上の高アスペクト比の相互接続（配線）を形成するためのプロセスフローを示す。このプロセスフローは、本発明の２つの実施の形態の形成ばかりでなく２つの変形を示すために区別される。製造プロセスは全体の半導体ウエハに対してであることが強調される必要がある。
【００３５】
図５は、絶縁材料５０３上に配置され、１つまたはそれより多い被膜層５０６によって保護された、ＩＣウエハ５０１の上部メタライゼーションのパターン化された層５０２を示す。パターン化されたメタライゼーション５０２はアルミニウム合金または銅であるのが好ましい。被膜５０６は、好ましくは無機の、湿気を通さない層及び有機のストレスを吸収する層からなる。被膜５０６は、短い、傾斜した長さ５０６ａに対してメタライゼーションに重なる。窓５０８が被膜５０６に開けられて、メタライゼーションを露出する。電気メッキをするために、“アンダーバンプ”金属層５０７が全体のウエハ上に連続して堆積される。このメタライゼーション５０２が銅である場合、層５０７は銅であるのが好ましく、メタライゼーションがアルミニウムである場合、層５０７は耐熱金属を含む。
【００３６】
パターン化された銅のメタライゼーション５０２上に堆積された、特に銅の“アンダーバンプ”（ＵＢＭ）層５０７の場合、露出した銅のメタライゼーション５０２は、ウエハを以下のステップに従わせることによって堆積する前に入念にクリーニングされなければならない。
・ウエハを有機溶剤に曝し、それによりメタライゼーションコンタクトパッドから有機汚染及び機械的粒子を除去し、その後ウエハを乾燥する；
・ウエハを酸素及び窒素／アルゴン／ヘリウムプラズマに曝し、それによりメタライゼーションコンタクトパッド上の全ての有機残留物をアッシングし、かつメタライゼーション表面を１０ｎｍより小さい制御された厚さに酸化する；
・真空を保ち、ウエハを酸素及び窒素／アルゴン／ヘリウムのプラズマに曝し、それによりパッド表面から制御されたメタライゼーションの酸化物を除去し、かつクリーニングされた表面を不動態化する；及び
・不動態化したパッド表面を活性化イオンでスパッタエッチングし、それによりフレッシュ表面を形成し及びそれを同時に活性化する。
【００３７】
図６において、ホトレジスト層６１０が全体の半導体ウエハ上に設けられる。好ましくは、このレジストは、クレゾールノボラック樹脂であり、一般にプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）を含む。適したレジストは、例えばＣｌａｒｉａｎｔ　Ｃｏｒｐ．　Ｓｏｍｅｒｖｉｌｌｅ，　ＮＪ，　ＵＳＡからＡＺ４６２０、ＰＬＰ１００、及びＡＺ４９ｘｔのブランド名で商業的に利用可能である。層６１０の厚さ６１０ａは、図５の被膜窓の直径５０８より少なくとも５０％大きく、代表的な厚さは１００μｍである。レジストの型に依存して、層の厚さは、単一または多層被膜の応用により製造することができる。窓６１１はレジストを広い帯域すなわちＩ−ライン光源にさらすことによってレジスト６１０に開けられる。窓６１１の直径は、意図した電気メッキされたコラムが１．２５と５．０の間、好ましくは２．０と４．０の間の所望の高さと幅のアスペクト比を得るようにレジストの厚さ６１０ａに関連する。実際の製造において、コラムの壁は互いに正確に平行でないが、しかしコラムがＩＣコンタクトパッドとの下部の境界面上より上部で幾らか広いように僅かに傾斜される。
【００３８】
ホトレジストの窓６１１がそれぞれの被膜の窓５０８の位置に一致するように、ホトレジストの窓を配置するのに注意が払われなければならない。ホトレジストの窓６１１が被膜の窓５０８の直径より５％以上大きい直径を有するように、被膜の窓５０８は、それぞれのホトレジストの窓６１１内に収められる。
【００３９】
図７は、ホトレジストの窓にある電気メッキされた金属コラム７０１を示す。コラム７０１用の好適な金属は、銅または銅／ニッケル合金である。明らかに、コラム７０１の直径７１１は、ホトレジストの窓の直径６１１と同じであるが、コラムの高さ７１０ａは、リフロー可能な金属をメッキするための（図９参照）幾らかの残りの高さを保つために、ホトレジストの厚さ６１０ａより小さくするのが好ましい。コラムの電気メッキをするステップの前に、アンダーバンプ層５０７の表面は、ウエハを水素及び窒素／アルゴンのプラズマに曝すことによって入念にクリーニングされなければならない、それによりホトレジストの窓においてアンダーバンプ層をクリーニングし、不動態化する。この不動態化したアンダーバンプ層５０７を新たな汚れに露出することなく、金属コラム７０１は、露出したアンダーバンプ層５０７上に電気メッキされる。ぬれることができる金属から作られるコラム７０１は、７０１ａで示されており、ぬれることができない金属から作られるコラム７０１は、７０１ｂで示されている。
【００４０】
図８は、リフロー可能な金属によってぬらされないコラム７０１に対して金属または金属合金が選ばれる場合でも行なわれなければならないプロセスステップを含む本発明の第２の実施の形態を示す。コラム７０１ｂのためのこのような金属は、チタン、タンタル、タングステン、ニッケル、バナジウム、またはそれらの合金を含む。本発明のこの第２の実施の形態において、層８０１がコラム７０１ｂの上端に電気メッキされなければならず、コラム７０１ｂの金属へ付着し、その外面上ではぬれることができる。層８０１に対する好適な選択は約１５〜２０μｍの範囲の厚さのニッケルであり、外面はパラジウムのフラッシュを有することができる。さらに、境界面の層８０１は、コラム７０１ｂの幾つかの金属に対して拡散バリアーとして働く。
【００４１】
図９Ａ、９Ｂ及び９Ｃは、リフロー可能な金属または金属合金（“はんだ”）のキャップを電気メッキするプロセスステップを示す。これらのはんだは、錫、インジウム、錫／インジウム、錫／銀、錫／ビスマス、及び錫／鉛等の錫合金を含む。キャップの厚さは、オーバメッキすることなく約１．０μｍから約２５．０μｍまで、及びオーバメッキをして１．０μｍから６５．０μｍまで広く変化することができる。いわゆるオーバメッキは、図９Ａに示されるようにマッシュルーム形状のキャップ９０１を生じるであろう。ホトレジストの厚さの上部までの丁度のメッキは、ぬれることができるコラム７０１ａの場合には図９Ｂに示される層９０２を、またはぬれることができないコラム７０１ｂ上のぬれることができる境界面の層８０１の場合には図９Ｃに示される層９０３を形成する。図９Ｃに対する例示によって、１００μｍの高さの全体のホトレジストの窓は、７０μｍの高さの金属コラム７０１ｂで充填され、次いで１５μｍの境界面層８０１、さらに１５μｍのはんだキャップ９０３によって充填される。
【００４２】
ホトレジスト６１０を除去し及びアンダーバンプ金属（ＵＢＭ）層５０７をエッチングした後、仕上げの、高アスペクト比の相互接続がオーバメッキされたはんだキャップ９０１の場合には図１０Ａに、オーバメッキされないはんだキャップ９０３の場合には図１０Ｂに、そしてぬれることができる境界面層８０１上にオーバメッキされないはんだキャップの場合には図９Ｃに、それぞれ示されている。図１０Ａ、１０Ｂ、１０Ｃに示された相互接続は、はんだのリフローを含むアッセンブリに対して便利である。
【００４３】
図１１Ａ、１１Ｂ及び１１Ｃは、はんだの溶解温度においてはんだをリフローする追加のプロセスステップの効果を示す。図１１Ａ、１１Ｂにおいて、メッキされたコラム７０１ａはぬれることができる金属から作られ、結果的に、はんだ９０１ａ、９０２ａは、全体のコラム表面上に分布される。図１１Ｃにおいては、メッキされたコラム７０１ｂはぬれることができない金属から作られており、結果的に、はんだはバリア層８０１の上部にだけキャップ９０３ａとして残る。
【００４４】
図１２は、本発明の第１及び第２の実施の形態である、細かいピッチの、高アスペクト比のチップ相互接続を形成するための好適なウエハレベルのプロセスフローのブロック図を示す。
・ステップ１２０１：入力：ウエハＦＡＢからＩＣウエハを入力する。ウエハは銅の相互接続メタライゼーションを有している。
【００４５】
・ステップ１２０２：コンタクト窓のエッチング：コンタクトパッド用の窓を開けるためにベースデベロッパー（テトラメチルアンモンニウムハイドロオキサイド）においてホットウエットエッチングを用いて、高分子の被膜をエッチングする。ウエットエッチングは、パッドの銅に向かって窓の周辺の周りに被膜の比較的緩やかな傾斜を生じる。
ＩＣメタライゼーションの銅パッドを露出するために、フッ素を含むプラズマを用いて無機被膜（例えば、シリコンナイトライド、またはシリコンオキシナイトライド）をエッチングする。このステージにおいて、パッドは、まだ（制御されない）酸化銅の表面を有している。さらに、パッドは有機残留物（例えば、ホトレジスト）及び／または粒子によって汚染されるかもしれない。
【００４６】
・ステップ１２０３：ウエハを有機溶剤に曝し、それにより有し汚染および機械的粒子を銅のコンタクトパッドから除去する。適したクリーニングプロセスの例は、以下のステップを含む。
・ウエハを攪拌されたイソプロピルアルコール、メタノール、グリコール、Ｎ−メチルピロリジン及び他の溶剤に浸す。
・超音波／メガソニック（ｍｅｇａｓｏｎｉｃ）のエネルギーをこれらの溶剤に加える。
・ウエハを有機溶剤でスプレーする。
・ウエハを乾燥した化学蒸気中で扱う。
【００４７】
・ステップ１２０４：ウエハを酸素及び窒素／ヘリウム／アルゴンのプラズマに曝し、それにより銅のコンタクトパッド上の更なる有機残留物をアッシングし、銅の表面を１０ｎｍより小さな制御された厚さに酸化する。好適なプラズマの圧力は、０．２〜０．１モルの僅かな酸素及び０〜０．８モルの僅かなヘリウム／アルゴンで０．１〜１０トルの間、流量は２．０〜４．０ｓｌｐｍの間、温度範囲は２５〜２５０℃、時間は０．５〜５分である。
【００４８】
・ステップ１２０６：真空を保って、ウエハを第１の水素及び窒素／ヘリウム／アルゴンのプラズマに曝し、それによりパッド表面から制御された酸化銅を除去し、クリーニングされた表面を不動態化する。好適なプラズマの圧力は、０．２〜０．１モルの僅かな水素、０〜０．８モルの僅かな窒素及び０〜０．８モルの僅かなヘリウム／アルゴンで０．１〜１０トルの間、流量は２．０〜４．０ｓｌｐｍの間、温度範囲は２５〜２５０℃、時間は０．５〜５分である。
【００４９】
・ステップ１２０７：真空の下でウエハを更に処理するために直接移送するか、あるいは代わりにウエハをウエットクリーニングするかを決定する。
・ステップ１２０８：酸化された（“アッシュされた”）材料を除去するために、ウエハをウエットクリーニングする。ウエットクリーニング剤は、例えば薄いクエン酸、酢酸、または蓚酸を含む。温度範囲は、２５〜８０℃の間で、時間は０．５〜１５分である。
【００５０】
・ステップ１２０９：ウエハを水素及び窒素／アルゴンのプラズマに曝し、それによりホトレジスト窓における銅の層をクリーニングし、不動態化する。
・ステップ１２１０：不動態化したパッド表面を活性化イオンでスパッタエッチングし、それにより新しい表面を形成し、同時にそれを活性化する。好適なプラズマ圧力は７５０〜１０００Ｖのバイアスで５〜１００ｍＴｏｒｒ（ミリトル）の間である。温度範囲は２５〜４００℃の間で、時間は１．０〜４．０分である
【００５１】
・ステップ１２１１：ＵＢＭまたは銅の層をスパッタ堆積し、新しいパッド表面及びパッドの周囲を覆う。この層は最小の熱機械的ストレスをパッドに与える。
・ステップ１２１２：厚いホトレジスト被膜に窓を形成する：
・ウエハを厚いホトレジストで被覆する；
・窓を露出して、残りをマスクする；
・ホトレジストを現像する；及び
・ホトレジストを紫外線（ＵＶ）硬化する。
【００５２】
・ステップ１２１３：ウエハを水素及び窒素／アルゴンのプラズマに曝し、それによりホトレジスト窓におけるＵＢＭまたは銅の層をクリーニングし、不動態化する。
・ステップ１２１４：ＵＢＭ／不動態化した銅の層を新しい汚染に曝すことなく、露出したＵＢＭ／銅の層上に銅のコラムを電気メッキする。
【００５３】
・ステップ１２１５：錫／はんだのキャップを銅のコラム上に電気メッキする。錫／はんだによってぬらされない金属または合金のコラムがメッキされる場合、金属の層（好ましくは、ニッケル）が、先ず、コラム金属に付着し、その外表面上にぬれることができるコラム上にメッキさらなければならない。
【００５４】
・ステップ１２１６：ホトレジストを除去する。
・ステップ１２１７：キャップを有するコラムを互いに電気的に絶縁するためにＵＢＭ／銅の層をエッチングする。
・ステップ１２１８：ＤＩ水でクリーニングする。
【００５５】
・ステップ１２１９：出力：高アスペクト比の相互接続（コラム及びはんだ可能なキャップ）を有するＩＣウエハを得る。
・第２の実施の形態：
ステップ１２１８ａ：フラックスるを塗布し、はんだキャップをリフローする。
ステップ１２１８ｂ：クリーニングし、フラックスを除去する。
【００５６】
図示された実施の形態を参照して、本発明を説明したけれども、この説明は限定した意味に解釈されることを意図していない。図示された実施の形態ばかりでなく本発明の他の実施の形態のいろいろな変更及び組合せが上記説明を参照することによって当業者に明らかであろう。例として、本発明は、従来の錫またははんだ技術によってコンタクトするのが困難または不可能である銅以外のＩＣボンドパッドメタライゼーション、例えば耐熱金属及び貴金属に適用できる。他の例として、本発明はバッチ処理に広げることができ、さらに製造コストを削減できる。他の例として、本発明は、ワイヤ／リボンのボンディング及びはんだの相互接続のハイブリッド技術に用いることもできる。従って、請求項はこのような変更または実施の形態を含むことが意図される。
以上の記載に関連して、以下の各項を開示する。
（１）複数のコンタクトパッド及び被膜層によって保護されたパターン化されたメタライゼーションを有する集積回路用の金属構造体であって、
選択的に前記メタライゼーションを露出する前記被膜に複数の窓を有し、前記窓は中心から中心まで１５０μｍより小さく離間されており、
前記窓の各々に配置された金属コラムを有し、前記コラムは、１．２５より大きい高さと幅のアスペクト比、及びリフロー可能な金属によってぬらすことができる表面を有し、及び
前記コラムの各々に配置されたリフロー可能な金属のキャップを有することを特徴とする構造体。
（２）前記露出しためたりゼーション上に金属の層をさらに有する前記（１）に記載の構造体。
（３）前記金属の層は、チタン、タンタル、タングステン、ニッケルバナジウム、及び銅からなる群から選ばれることを特徴とする前記（２）に記載の構造体。
（４）前記コラムは、銅、金、銀、ニッケル、パラジウム、及びそれらの合金から成る群から選ばれた金属であることを特徴とする前記（１）に記載の構造体。
（５）前記コラムの高さと幅のアスペクト比は、１．２５〜５．０の間であることを特徴とする前記（１）に記載の構造体。
（６）前記コラムの高さと幅のアスペクト比は、２．０〜４．０の間であることを特徴とする前記（１）に記載の構造体。
（７）アッセンブリ及び外部パーツとの相互接続に適した集積回路のコンタクトパッド上に細かいピッチで、高アスペクト比の金属相互接続を形成する方法であって、
被膜層によって保護されるパターン化されたメタライゼーションを有する集積回路ウエハを備えるステップと、
前記メタライゼーションを選択的に露出するために、前記被膜に複数の窓を開けるステップを有し、前記窓は、中心から中心まで１５０μｍより小さく離間され、
メッキされた被膜を受けるのに適した第１の金属層を堆積するステップと、
前記窓の直径より大きな厚さを有するホトレジスト層を堆積するステップと、前記第１の金属を露出するために、前記ホトレジスト層に複数の窓を開けるステップを有し、前記ホトレジストの窓の各々は、前記被膜窓の直径より大きな直径を有し、前記ホトレジストの窓の位置は、それぞれ前記被膜窓の位置に一致し、前記被膜窓の各々は、そのそれぞれのホトレジストの窓内に嵌められ、かつ
前記ホトレジスト窓の各々に露出した前記第１の金属上に第２の金属のコラムを堆積するステップを有し、前記コラムは１．２５より大きな高さと幅のアスペクト比を有していることを特徴とする方法。
（８）前記被膜における各窓は、８０μｍより小さな直径を有することを特徴とする前記（７）に記載の方法。
（９）前記コラムの各々は、リフロー可能な金属によってぬれることができる上部表面を有し、前記方法は、さらに、前記コラムの各々上にリフロー可能な金属のキャップを堆積するステップを有することを特徴とする上記（７）に記載の方法。
（１０）前記コラムの各々の上端部に第３の金属を堆積する更なるステップを有し、前記第３の金属は、前記上端部に付着し、かつその外表面上でぬれることができることを特徴とする前記（７）に記載の方法。
（１１）複数のコンタクトパッド及び被膜層３０３、３０６によって保護されたメタライゼーションを有する集積回路用の金属構造体３００である。この構造体は、被膜に複数の窓を有し、選択的にチップのメタライゼーションを露出する。これらの窓は、中心から中心まで１５０μｍより小さく離間されている。金属コラム３０８が各々ノ窓上に配置される。好適な金属は銅であり、コラムは、１．２５より大きな高さと幅のアスペクト比及びリフロー可能な金属によってぬれ可能な上部表面を有している。好適なコラムの高さと幅のアスペクト比は、２．０〜４．０の間にあり、熱機械的ストレスを吸収するために動作可能である。リフロー可能な金属のキャップ３０９が各々のコラム上に配置される。本金属構造体は、ＩＣチップを外部パーツ３１１に取り付けるために用いられる。
【図面の簡単な説明】
【図１】既知の技術によって製造された、フリップチップアッセンブリ用のはんだバンプ及び下層金属層の概略断面図。
【図２】既知の技術による、フリップチップの応用のためのチップコンタクトパッドメタライゼーション上のはんだバンプ及び下層金属配置の概略断面図。
【図３】外部のパーツに取付けられる、本発明による電気メッキによって製造されたリフロー可能なキャップを有する高アスペクト比の相互接続コラムの概略断面図。
【図４Ａ】本発明による細かいピッチのＩＣチップコンタクトパッド上に製造される、複数の高アスペクト比の相互接続コラムの概略斜視図。
【図４Ｂ】図４Ａの相互接続コラムの概略上面図で、細かいピッチの、コラムの中心から中心までの間隔を示す。
【図５】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図６】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図７】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図８】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図９Ａ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図９Ｂ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図９Ｃ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１０Ａ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１０Ｂ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１０Ｃ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１１Ａ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１１Ｂ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１１Ｃ】チップコンタクトの概略断面図で、外部のパーツへの取付けに適したコラム形状の相互接続を製造するための主なプロセスステップを示す。
【図１２】ウエハレベルの細かなピッチの高アスペクト比チップの相互接続を製造するためのプロセスフローのブロック図。

Claims (2)

  1. 複数のコンタクトパッド及び被膜層によって保護されたパターン化されたメタライゼーションを有する集積回路用の金属構造体であって、
    選択的に前記メタライゼーションを露出する前記被膜に複数の窓を有し、前記窓は中心から中心まで１５０μｍより小さく離間されており、
    前記窓の各々に配置された金属コラムを有し、前記コラムは、１．２５より大きい高さと幅のアスペクト比、及びリフロー可能な金属によってぬらすことができる表面を有し、及び
    前記コラムの各々に配置されたリフロー可能な金属のキャップを有することを特徴とする構造体。
  2. アッセンブリ及び外部パーツとの相互接続に適した集積回路のコンタクトパッド上に細かいピッチで、高アスペクト比の金属相互接続を形成する方法であって、
    被膜層によって保護されるパターン化されたメタライゼーションを有する集積回路ウエハを備えるステップと
    前記メタライゼーションを選択的に露出するために、前記被膜に複数の窓を開けるステップと、前記窓は中心から中心まで１５０μｍより小さく離間され、
    メッキされた被膜を受けるのに適した第１の金属層を堆積するステップと、
    前記窓の直径より大きな厚さを有するホトレジスト層を堆積するステップと、前記第１の金属を露出するために、前記ホトレジスト層に複数の窓を開けるステップと、前記ホトレジストの窓の各々は、前記被膜窓の直径より大きな直径を有し、前記ホトレジストの窓の位置は、それぞれ前記被膜窓の位置に一致し、前記被膜窓の各々は、そのそれぞれのホトレジストの窓内に収められ、かつ
    前記ホトレジスト窓の各々に露出した前記第１の金属上に第２の金属のコラムを堆積するステップと、前記コラムは１．２５より大きな高さと幅のアスペクト比を有していることを特徴とする方法。
JP2003193323A 2002-07-15 2003-07-08 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 Pending JP2004048012A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/195,273 US20040007779A1 (en) 2002-07-15 2002-07-15 Wafer-level method for fine-pitch, high aspect ratio chip interconnect

Publications (2)

Publication Number Publication Date
JP2004048012A true JP2004048012A (ja) 2004-02-12
JP2004048012A5 JP2004048012A5 (ja) 2006-08-24

Family

ID=30114947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193323A Pending JP2004048012A (ja) 2002-07-15 2003-07-08 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法

Country Status (3)

Country Link
US (1) US20040007779A1 (ja)
EP (1) EP1387402A3 (ja)
JP (1) JP2004048012A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642647B2 (en) 2004-05-20 2010-01-05 Nec Electronics Corporation Semiconductor device
JP2010508673A (ja) * 2006-10-31 2010-03-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 終端アルミニウム金属層のないメタライゼーション層積層体
JP2011228704A (ja) * 2010-04-19 2011-11-10 General Electric Co <Ge> マクロピンハイブリッド相互接続アレイ及びその製造方法
KR101208758B1 (ko) 2009-11-05 2012-12-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 구리 필라 범프를 형성하는 메카니즘
KR101283432B1 (ko) 2012-11-27 2013-07-08 민선미 철도차량 검수용 이동식 상부 작업대
US9293433B2 (en) 2013-12-10 2016-03-22 Shinko Electric Industries Co., Ltd. Intermetallic compound layer on a pillar between a chip and substrate
JP2018529238A (ja) * 2015-09-11 2018-10-04 クァン ケ フリップチップのパッケージ方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20040084206A1 (en) * 2002-11-06 2004-05-06 I-Chung Tung Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
TWI221335B (en) * 2003-07-23 2004-09-21 Advanced Semiconductor Eng IC chip with improved pillar bumps
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7332422B2 (en) * 2005-01-05 2008-02-19 Chartered Semiconductor Manufacturing, Ltd. Method for CuO reduction by using two step nitrogen oxygen and reducing plasma treatment
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI320219B (en) * 2005-07-22 2010-02-01 Method for forming a double embossing structure
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
US8399989B2 (en) * 2005-07-29 2013-03-19 Megica Corporation Metal pad or metal bump over pad exposed by passivation layer
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4270282B2 (ja) * 2007-01-23 2009-05-27 セイコーエプソン株式会社 半導体装置の製造方法
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
US7855137B2 (en) * 2008-08-12 2010-12-21 International Business Machines Corporation Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US9627254B2 (en) 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
WO2011002778A2 (en) * 2009-07-02 2011-01-06 Flipchip International, Llc Methods and structures for a vertical pillar interconnect
KR20110036450A (ko) * 2009-10-01 2011-04-07 삼성전기주식회사 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
US8431492B2 (en) * 2010-02-02 2013-04-30 Sandisk 3D Llc Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
US20110186989A1 (en) 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US20110227216A1 (en) * 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8703546B2 (en) * 2010-05-20 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Activation treatments in plating processes
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8664760B2 (en) 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
US8610285B2 (en) 2011-05-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC packaging structures and methods with a metal pillar
US8373282B2 (en) * 2011-06-16 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package with reduced stress on solder balls
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US9324667B2 (en) 2012-01-13 2016-04-26 Freescale Semiconductor, Inc. Semiconductor devices with compliant interconnects
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) * 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9082828B2 (en) * 2012-10-24 2015-07-14 Applied Materials, Inc. Al bond pad clean method
US9053990B2 (en) * 2012-10-25 2015-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bump interconnection techniques
US20150048499A1 (en) * 2013-08-16 2015-02-19 Macrotech Technology Inc. Fine-pitch pillar bump layout structure on chip
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10163661B2 (en) 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
WO2017199468A1 (ja) 2016-05-16 2017-11-23 株式会社アルバック 内部応力制御膜の形成方法
KR20180041811A (ko) * 2016-10-14 2018-04-25 삼성전자주식회사 반도체 소자
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US10833036B2 (en) 2018-12-27 2020-11-10 Texas Instruments Incorporated Interconnect for electronic device
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5059553A (en) * 1991-01-14 1991-10-22 Ibm Corporation Metal bump for a thermal compression bond and method for making same
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JP2716336B2 (ja) * 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
ATE210895T1 (de) * 1995-03-20 2001-12-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
TW318321B (ja) * 1995-07-14 1997-10-21 Matsushita Electric Ind Co Ltd
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
KR100234694B1 (ko) * 1996-10-29 1999-12-15 김영환 비지에이 패키지의 제조방법
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6285085B1 (en) * 1997-08-13 2001-09-04 Citizen Watch Co., Ltd. Semiconductor device, method of fabricating the same and structure for mounting the same
JP3699828B2 (ja) * 1997-10-06 2005-09-28 シャープ株式会社 液晶表示素子およびその製造方法
US5975408A (en) * 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
JP3654485B2 (ja) * 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6107180A (en) * 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
US6245583B1 (en) * 1998-05-06 2001-06-12 Texas Instruments Incorporated Low stress method and apparatus of underfilling flip-chip electronic devices
JPH11345837A (ja) * 1998-05-06 1999-12-14 Texas Instr Inc <Ti> アンダフィリングのフリップチップ電子デバイスの歪み低減方法及びその装置
KR100643105B1 (ko) * 1998-05-06 2006-11-13 텍사스 인스트루먼츠 인코포레이티드 플립-칩 전자 디바이스를 언더필링하는 저응력 방법 및 장치
JP3960445B2 (ja) * 1998-10-12 2007-08-15 新光電気工業株式会社 半導体装置とその製造方法
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
JP3387083B2 (ja) * 1999-08-27 2003-03-17 日本電気株式会社 半導体装置及びその製造方法
US6312830B1 (en) * 1999-09-02 2001-11-06 Intel Corporation Method and an apparatus for forming an under bump metallization structure
US6372622B1 (en) * 1999-10-26 2002-04-16 Motorola, Inc. Fine pitch bumping with improved device standoff and bump volume
KR100345035B1 (ko) * 1999-11-06 2002-07-24 한국과학기술원 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
US6346469B1 (en) * 2000-01-03 2002-02-12 Motorola, Inc. Semiconductor device and a process for forming the semiconductor device
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
GB0001918D0 (en) * 2000-01-27 2000-03-22 Marconi Caswell Ltd Flip-chip bonding arrangement
US6620720B1 (en) * 2000-04-10 2003-09-16 Agere Systems Inc Interconnections to copper IC's
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6492197B1 (en) * 2000-05-23 2002-12-10 Unitive Electronics Inc. Trilayer/bilayer solder bumps and fabrication methods therefor
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
AU2002234755A1 (en) * 2001-02-26 2002-09-12 Pharma Pacific Pty Ltd Interferon-alpha induced gene
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6596611B2 (en) * 2001-05-01 2003-07-22 Industrial Technology Research Institute Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
US20040130034A1 (en) * 2001-06-13 2004-07-08 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6649507B1 (en) * 2001-06-18 2003-11-18 Taiwan Semiconductor Manufacturing Company Dual layer photoresist method for fabricating a mushroom bumping plating structure
US20030006062A1 (en) * 2001-07-06 2003-01-09 Stone William M. Interconnect system and method of fabrication
US6605524B1 (en) * 2001-09-10 2003-08-12 Taiwan Semiconductor Manufacturing Company Bumping process to increase bump height and to create a more robust bump structure
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TW200423344A (en) * 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642647B2 (en) 2004-05-20 2010-01-05 Nec Electronics Corporation Semiconductor device
JP2010508673A (ja) * 2006-10-31 2010-03-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 終端アルミニウム金属層のないメタライゼーション層積層体
KR101208758B1 (ko) 2009-11-05 2012-12-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 구리 필라 범프를 형성하는 메카니즘
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
JP2011228704A (ja) * 2010-04-19 2011-11-10 General Electric Co <Ge> マクロピンハイブリッド相互接続アレイ及びその製造方法
KR101283432B1 (ko) 2012-11-27 2013-07-08 민선미 철도차량 검수용 이동식 상부 작업대
US9293433B2 (en) 2013-12-10 2016-03-22 Shinko Electric Industries Co., Ltd. Intermetallic compound layer on a pillar between a chip and substrate
JP2018529238A (ja) * 2015-09-11 2018-10-04 クァン ケ フリップチップのパッケージ方法
US10985300B2 (en) 2015-09-11 2021-04-20 Quan Ke Encapsulation method for flip chip

Also Published As

Publication number Publication date
US20040007779A1 (en) 2004-01-15
EP1387402A3 (en) 2013-09-04
EP1387402A2 (en) 2004-02-04

Similar Documents

Publication Publication Date Title
JP2004048012A (ja) 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
EP1321982B1 (en) Wafer-level method of fabricating a contact pad copper cap layer
TWI582930B (zh) 積體電路裝置及封裝組件
US6914332B2 (en) Flip-chip without bumps and polymer for board assembly
US7364998B2 (en) Method for forming high reliability bump structure
US8481418B2 (en) Low fabrication cost, high performance, high reliability chip scale package
US7338890B2 (en) Low fabrication cost, high performance, high reliability chip scale package
TWI413225B (zh) 半導體結構以及半導體元件的形成方法
US6989326B2 (en) Bump manufacturing method
US6583039B2 (en) Method of forming a bump on a copper pad
US6768210B2 (en) Bumpless wafer scale device and board assembly
US20050014355A1 (en) Under-bump metallization layers and electroplated solder bumping technology for flip-chip
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
TWI720371B (zh) 半導體裝置及其製作方法
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
EP1316998B1 (en) Bumpless Chip Scale Device (CSP) and board assembly
US6723630B2 (en) Solder ball fabrication process
US6716739B2 (en) Bump manufacturing method
US7910471B2 (en) Bumpless wafer scale device and board assembly

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100218