KR101208758B1 - 구리 필라 범프를 형성하는 메카니즘 - Google Patents

구리 필라 범프를 형성하는 메카니즘 Download PDF

Info

Publication number
KR101208758B1
KR101208758B1 KR1020110011567A KR20110011567A KR101208758B1 KR 101208758 B1 KR101208758 B1 KR 101208758B1 KR 1020110011567 A KR1020110011567 A KR 1020110011567A KR 20110011567 A KR20110011567 A KR 20110011567A KR 101208758 B1 KR101208758 B1 KR 101208758B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
opening
copper
bump
Prior art date
Application number
KR1020110011567A
Other languages
English (en)
Other versions
KR20120011768A (ko
Inventor
밍다 쳉
웬시웅 루
치웨이 린
칭웬 첸
위웬 유
치아퉁 창
밍체 호
충시 리우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20120011768A publication Critical patent/KR20120011768A/ko
Application granted granted Critical
Publication of KR101208758B1 publication Critical patent/KR101208758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/11452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11827—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

위에 설명된 금속 범프 구조체를 형성하는 메카니즘은 전도성 층에 연결된 금속 범프와, 기판 상의 전도성 층 사이의 계면 열화 문제를 해결한다. 전도성 층(105)은 금속 패드, 포스트 패시베이션 상호접속(post passivation interconnect; PPI) 층, 또는 상단 금속 층일 수 있다. 전도성 층(또는 전도성 베이스 층) 상의 전도성 보호 층의 인시츄 성막을 수행함으로써, 금속 범프의 UBM(under bump metallurgy) 층이 전도성 층에 보다 양호하게 접착하고 계면 열화의 발생을 감소시킨다. 일부 실시예에서, UBM 층 내의 구리 확산 장벽 서브 층이 제거될 수 있다. 일부 다른 실시예에서, 금속 범프가 비도금 프로세스에 의해 성막되고 금속 범프가 구리로 형성되지 않으면, UBM 층은 필요하지 않다.

Description

구리 필라 범프를 형성하는 메카니즘{MECHANISMS FOR FORMING COPPER PILLAR BUMPS}
본 발명은 2009년 11월 5일자로 출원된 발명의 명칭이 "Copper Pillar Bump with Barrier Layer for Reducing The Thickness of Intermetallic Compound"인 미국 특허 가출원 번호 제61/258,393호 및 2010년 2월 9일자로 출원된 발명의 명칭이 "Semiconductor Device And Semiconductor Assembly With Lead-Free Solder"인 미국 특허 출원 번호 제12/702,636호에 관한 것이다. 상기 특허 출원 둘다 본 명세서에서는 참조로서 포함한다.
본 발명은 집적 회로 디바이스의 제조에 관한 것으로, 보다 자세하게는, 집적 회로 디바이스에서의 범프 구조체의 제조에 관한 것이다.
최신의 집적 회로는 트랜지스터 및 커패시터와 같은 사실상 수백만개의 능동 디바이스로 형성된다. 이들 디바이스는 초기에 서로 분리되어 있지만, 이후에 공동으로 상호접속되어 기능 회로를 형성한다. 통상의 상호접속 구조체는 금속 라인(배선들)과 같은 측면 방향의 상호접속부 및 비아 및 컨택트와 같은 수직 방향의 상호접속부를 포함한다. 상호접속부는 최신의 집적 회로의 밀도 및 성능의 한계를 점점더 정하고 있다. 상호접속 구조체의 상단에는 본드 패드가 형성되어 있고 각각의 칩의 표면 상에서 노출된다. 전기 접속부는 패키지 기판 또는 다른 다이에 칩을 연결하도록 본드 패드를 통하여 이루어진다. 본드 패드는 와이어 본딩 또는 플립 칩 본딩에 이용될 수 있다.
플립 칩 패키징은 범프를 이용하여 칩의 I/O 패드와 패키지의 기판 또는 리드 프레임 사이의 전기적 접촉을 확립한다. 구조상, 범프는 실제적으로 범프 자체 및 범프와 I/O 패드 사이에 위치된 소위 UBM(under bump metallurgy) 층을 포함한다. 최근에, 구리 필라 범프 기술이 출현하였다. 솔더 범프를 이용하는 것 대신에, 전자 컴포넌트는 범프 브리징의 최소의 가능성을 갖는 더욱 정교한 피치를 실현하는 구리 필라 범프에 의해 기판에 상호접속되는데 이 구리 필라 범프는 회로에 대한 커패시턴스 부하를 감소시키고 전자 컴포넌트가 더 높은 주파수에서 수행하도록 허용한다. 이는 다음에 오는 설명의 문맥 내에 있다.
본 발명은 전도성 층에 연결된 금속 범프와, 기판 상의 전도성 층 사이의 계면 열화 문제를 해결하기 위한 것이다.
기판 상의 범프 구조체는, 기판 상의 복합 전도성 층 - 상기 복합 전도성 층은 전도성 베이스 층 상의 전도성 보호 층을 포함하며, 상기 전도성 보호 층 및 상기 전도성 베이스 층은 상기 전도성 베이스 층의 산화를 방지하는 시스템 내에 성막되며, 상기 복합 전도성 층은 상기 전도성 베이스 층에 대한 물질보다 공기 또는 물의 존재에 산화되기 더 어려운 물질로 형성됨 - 과, 상기 복합 전도성 층 상의 유전체 층과, 상기 유전체 층 상의 폴리머 층과, 금속 범프 - 상기 금속 범프는 포토레지스트 층의 제2 개구부를 채우고, 상기 제2 개구부는 상기 복합 전도성 층의 전도성 보호 층과 접촉하기 위해 상기 폴리머 층 내에 생성된 제1 개구부 상에 형성되며, 상기 금속 범프는 상기 전도성 보호 층과의 강한 본딩을 형성함 - 를 포함한다.
상기 구성에 의해 본 발명은 금속 범프의 UBM(under bump metallurgy) 층이 전도성 층에 보다 양호하게 접착하여 계면 열화의 발생을 감소시킬 수 있다.
본 발명은 첨부된 도면과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이며, 유사한 도면 부호는 동일한 구조적 엘리먼트를 나타낸다.
도 1a 내지 도 1d는 일부 실시예에 따른 Cu 필라 범프 프로세스의 횡단면도를 나타낸다.
도 2a는 일부 실시예에 따라 전도성 층을 통해 성막된 보호층을 나타낸다.
도 2b는 일부 실시예에 따라 하위 UBM 층이 없는 도 1d 및 도 2a의 동일한 영역의 횡단면도를 나타낸다.
도 2c는 일부 실시예에 따라 도 2b에 도시된 바와 같이 하위 UBM 층 없이 전도성 층 상에 Cu 필라 범프를 형성하는 프로세스 흐름을 나타낸다.
도 2d는 일부 실시예에 따라 기판이 리플로우된 후의 도 2b의 구조체를 나타낸다.
도 3a는 일부 실시예에 따른 기판 상의 솔더 범프 구조체의 횡단면도를 나타낸다.
도 3b는 일부 실시예에 따른 도 3a의 솔더 범프 구조체를 형성하는 프로세스 흐름을 나타낸다.
도 4a는 일부 실시예에 따른 기판 상의 솔더 범프 구조체의 횡단면도를 나타낸다.
도 4b는 일부 실시예에 따라, 포토레지스트가 제거되고 기판이 리플로우된 후 도 4a의 솔더 범프 구조체의 횡단면도를 나타낸다.
도 4c는 일부 실시예에 따라, 도 4a 및 도 4b의 솔더 범프 구조체를 형성하는 프로세스 흐름을 나타낸다.
다음 설명은 본 발명의 여러 특징을 구현하는 많은 여러 실시예들 또는 예들을 제공하는 것으로 이해되어야 한다. 본 발명을 간략히 하도록 컴포넌트 및 배치의 특정예들이 아래 설명된다. 물론, 이는 단지 일례에 불과하며 제한을 의도하려 한 것은 아니다. 추가로, 본 발명은 여러 예들에서 도면 부호 및/또는 문자를 반복할 수 있다. 이 반복은 간략화 및 명료화를 위한 것이며, 개시된 여러 실시예들 및/또는 구성 사이의 관계 자체를 설명하지 않는다.
도 1a 내지 도 1d는 일부 실시예에 따른 범프 프로세스를 진행하는 구조체의 횡단면도를 나타낸다. 이용된 물질에 기초하는 범프 자체는 솔더 범프, 금 범프, 구리 필라 범프 및 금속이 혼합된 범프로서 분류된다. 도 1a는 일부 실시예들에 따른 범프 형성 영역(100)을 나타낸다. 범프 형성 영역(100)은 반도체 기판(101) 상에 형성된다. 반도체 기판(101)은 이들에 한정되는 것은 아니지만, 벌크 실리콘, 반도체 웨이퍼, 실리콘 온 인슐레이터(SOI) 기판 또는 실리콘 게르마늄 기판을 포함한 실리콘 물질을 포함하는 어떠한 구성도 의미하는 것으로 정의된다. III족, IV족 및 V족 원소를 포함하는 다른 반도체 물질도 또한 이용될 수 있다. 기판(101)은 쉘로우 트렌치 절연(STI; shallow trench isolation) 피쳐부 또는 국부 실리콘 산화(LOCOS) 피쳐부와 같은 복수의 절연 피쳐부(도시생략)를 더 포함할 수 있다. 절연 피쳐부는 여러 마이크로전자 소자(도시 생략)를 한정 및 절연시킬 수 있다. 기판(101)에 형성될 수 있는 여러 마이크로전자 소자의 예들은 트랜지스터(예를 들어, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 상보형 금속 산화물 반도체(CMOS) 트랜지스터, 바이폴라 접합 트랜지스터(BJT), 고전압 트랜지스터, 고주파 트랜지스터, p-채널 및/또는 n-채널 전계 효과 트랜지스터(PFET/NFET) 등); 레지스터; 다이오드; 커패시터; 인덕터; 퓨즈; 및 기타 적절한 소자를 포함한다. 성막, 에칭, 주입, 포토리소그래피, 어닐링, 및 기타 적절한 프로세스를 포함한 여러 프로세스를 수행하여, 여러 마이크로전자 소자를 형성한다. 마이크로전자 소자들은 논리 디바이스, 메모리 디바이스(예를 들어, SRAM), RF 디바이스, 입력/출력(I/O) 디바이스, 시스템 온 칩(SoC) 디바이스, 이들의 조합, 및 기타 적절한 유형의 디바이스와 같은 집적 회로 디바이스를 형성하도록 상호접속된다.
기판(101)은 또한 집적 회로 위에 놓이는 금속화 구조체 및 층간 절연층을 포함할 수 있다. 금속화 구조체 내의 층간 절연층은 저유전상수 물질(low-k dielectric material), USG(un-doped silicate glass), 실리콘 질화물, 실리콘 산질화물, 또는 다른 일반적으로 이용되는 물질을 포함한다. 저유전상수의 물질의 유전 상수(k 값)은 약 3.9보다 작을 수 있거나 또는 약 2.8보다 작을 수 있다. 금속화 구조체 내의 금속 라인은 구리 또는 구리 합금으로 형성될 수 있다. 당해 기술 분야의 숙련된 자는 금속화 층들의 형성 세밀화를 실현할 것이다.
도 1a는 기판(101) 상에 형성된 전도성 층(105)을 보여준다. 전도성 층(105)은 일부 실시예에 따라 금속 패드, 포스트 패시베이션 상호접속(post passivation interconnect; PPI) 층, 또는 상단 금속 층일 수 있다. 금속 패드는 하부에 있는 디바이스와의 상호접속을 위해 입력/출력(I/O) 전기 접촉을 제공한다. 일부 실시예에서, 금속 패드는 또한 금속 상호접속부의 재분배(또는 리라우팅(re-route))를 제공한다. 포스트 패시베이션 상호접속(PPI) 프로세스에서, 콘택트 패드와 다른 컨덕터들이 패시베이션 층(도시 생략)의 상단에 제조되고, 기판(101) 내의 집적 회로의 콘택트 영역에 연결된다. PPI는 패키지에 대한 접촉을 용이하게 하도록 집적 회로에 대한 상호접속부를 리라우팅하는데 이용될 수 있다.
전도성 층(105)에 이용되는 물질은 이들에 한정되는 것은 아니지만, 예를 들어, 구리, 알루미늄, 구리 합금, 또는 기타 이동성 전도 물질을 포함할 수 있다. 전도성 층(105)이 구리로 이루어진다면, 구리 확산 장벽층(도시 생략)이 전도성 층(105)을 둘러싸서, Cu가 기판(101)의 디바이스 영역으로 확산하는 것을 방지한다. 구리 확산 장벽에 이용될 수 있는 예시적인 물질은 티타늄, 티타늄 질화물, 탄탈 탄탈 질화물, 및 이들의 조합을 포함할 수 있다.
전도성 층(105)은 전기화학적 도금, 무전해 도금, 스퍼터링, 화학적 기상 증착(CVD) 등에 의해 형성될 수 있다. 구리로 이루어진 전도성 층(105)을 형성하기 위해 도금 프로세스를 이용하면, 구리 시드 층(도시 생략)을 이용하여 구리 도금 속도와 품질을 증가시킬 수 있다. 일부 실시예에서, 구리 시드 층은 스퍼터링 또는 CVD 프로세스에 의해 성막된다. 전도성 층(105)은 바로 아래에 있는 금속 상호접속부와 범프 피쳐부를 연결시킨다. 전도성 층(105)은 급전 라인 및 재분배 라인(RDL; re-distribution line)으로서 기능할 수 있다. 추가로, 전도성 층(105)은 또한 인덕터, 커패시터, 또는 임의의 수동 소자로서 기능할 수 있다. 금속 층(105)은 약 30㎛보다 작은 예를 들어, 약 2㎛ 내지 약 25㎛ 사이의 두께를 가질 수 있다.
다음, 절연체 층 또는 패시베이션 층으로서 또한 지칭되는 유전체 층(109)이 기판(101) 및 전도성 층(105) 상에 형성된다. 유전체 층(109)은 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물 또는 다른 적용가능한 물질과 같은 유전체 물질로 형성될 수 있다. 형성 방법은 플라즈마 강화 화학적 기상 증착(PECVD) 또는 다른 일반적으로 이용되는 CVD 방법들을 포함한다. 일부 실시예에서, 유전체 층(109)은 선택적이다. 예를 들어, 유전체 층(105)이 PPI 층이면, 패시베이션 층이 이미 PPI 층 아래에 성막되어 있기 때문에 유전체 층(109)은 요구되지 않는다. 유전체 층(109)이 패터닝된 후, 폴리머 층(110)이 성막된다. 폴리머 층(110)의 성막에 후속하여, 다른 리소그래픽 프로세스 및 다른 에칭 프로세스를 수행하여 폴리머 층(110)을 패터닝한다. 그 결과, 후속하는 범프 프로세스를 가능하게 하기 위해, 폴리머 층(110)과 유전체 층(109)을 관통하여 전도성 층(105)의 일부분을 노출시키도록 개구부(120)를 형성한다. 층(109 및 110)의 측벽이 도 1a에서는 기울어진 것으로 도시되어 있지만, 일부 실시예에서는 층들(109 및/또는 110)의 측벽은 실질적으로 수직으로 될 수 있다.
이름으로 연상되는 바와 같이, 폴리머 층(110)은 에폭시, 폴리이미드, 벤조시클로부텐(BCB; benzocyclobutene), 폴리벤족사졸(PBO; polybenzoxazole) 등과 같은 폴리머로 형성되지만, 다른 비교적 연성이고 종종 유기성인 유전체 물질이 또한 이용될 수 있다. 일부 실시예에서, 폴리머 층(110)은 폴리이미드 층이다. 일부 다른 실시예에서, 폴리머 층(110)은 폴리벤족사졸(PBO)이다. 폴리머층(110)은 연성이며, 따라서 각각의 기판 상의 내부 응력을 감소시키는 기능을 갖고 있다. 따라서, 폴리머 층(110)은 수십 마이크론의 두께로 쉽게 형성된다.
도 1b를 참조하여 보면, UBM(under-bump-metallurgy) 층(111)은 도 1a의 결과적인 구조체 상에 형성된다. 일부 실시예에서, UBM 층은 확산 장벽층과 시드 층을 포함한다. UBM 층(111)은 폴리머 층(110), 및 전도성 층(105)의 노출된 부분 상에 형성되며, 개구부(120)의 측벽과 하단부를 라이닝한다. 확산 장벽층은 또한 일부 실시예에서, 접착층(또는 글루 층(glue layer))으로서 기능할 수 있다. 확산 장벽층은 개구부(120)의 하단부와 측벽을 덮도록 형성된다. 확산 장벽층은 탄탈 질화물로 형성될 수 있지만, 이는 또한 티타늄 질화물, 탄탈, 티타늄 등과 같은 다른 물질로 형성될 수 있다. 일부 실시예에서, 확산 장벽층의 두께는 약 500 Å 내지 약 5000 Å 사이의 범위에 있을 수 있다. 일부 실시예에서, 형성 방법은 물리적 기상 증착(PVD)(또는 스퍼터링)을 포함한다. 시드 층은 확산 장벽층 상에 형성된 구리 시드 층일 수 있다. 구리 시드 층은 은, 크롬, 니켈, 주석, 금 및 이들의 조합을 포함하는 구리 합금 중 하나 또는 구리로 형성될 수 있다. 일부 실시예에서, 구리 시드 층의 두께는 약 2000 Å 내지 약 8000 Å 사이의 범위에 있을 수 있다. 일부 실시예에서, UBM 층(111)은 Ti로 형성된 확산 장벽층과 Cu로 형성된 시드 층을 포함한다. 일부 실시예에서, Ti 층과 같은 확산 장벽 층 및 Cu 층과 같은 시드 층 양쪽 모두는 물리적 기상 증착(PVD)(또는 스퍼터링) 방법에 의해 성막된다.
다음, 마스크 층(112)이 UBM 층(111) 상에 제공되며, 개구부(123)로 패터닝되어, Cu 필라 범프 형성을 위하여 UBM 층(111)의 일부분을 노출시킨다. 일부 실시예에서, 개구부(123)는 개구부(120) 상에 있다. 일부 다른 실시예에서, 개구부(123)의 직경은 개구부(120)의 직경 보다 크거나 같다. 일부 실시예에서, 개구부(123)의 크기는 약 5 ㎛ 내지 약 100 ㎛의 사이에 있다. 마스크 층(112)은 드라이필름 또는 포토레지스트 필름일 수 있다. 개구부(123)는 그 후 솔더 가용성을 갖는 전도성 물질로 부분적으로 또는 전체적으로 충전된다. 일 실시예에서, 금속 층(125)은 하부에 있는 UBM 층(111)과 접촉하기 위해 개구부(123) 내에 형성된다. 금속(125)은 두께 "D"를 갖고 폴리머 층(110)의 표면 상에서 돌출한다. 일부 실시예에서, 두께 "D"는 약 5 ㎛ 내지 약 100 ㎛의 사이에 있다. 높은 전도율을 갖는 다른 유형의 금속을 또한 이용하여, Cu 대신에 개구부(123)를 충전시킬 수 있다.
일부 실시예에서, 금속 층(125)은 구리로 형성된다. 명세서 전반에 걸쳐 이용된 바와 같이, 용어 "구리(Cu) 층"은 순수 구리 원소, 불가피한 불순물을 포함하는 구리, 및 탄탈, 인듐, 주석, 아연, 망간, 크롬, 티타늄, 게르마늄, 스트론튬, 백금, 마그네슘, 알루미늄 또는 지르코늄과 같은 소량의 원소를 함유하는 구리 합금을 포함하는 층을 실질적으로 포함하는 것으로 의도된다. 형성 방법은 스퍼터링, 프린팅, 전기도금, 무전해 도금, 및 일반적으로 이용되는 화학적 기상 증착(CVD) 방법을 포함할 수 있다. 예를 들어, Cu 금속 층(125)을 형성하기 위해 전기 화학적 도금(ECP)을 수행한다. 일부 실시예에서, Cu 금속 층(125)의 두께는 30㎛보다 크다. 일부 다른 실시예에서, Cu 금속 층(125)의 두께는 40㎛보다 크다. 일부 실시예에서, Cu 금속 층(125)의 두께(도 1b에 나타낸 두께 H)는 약 40 내지 50 ㎛이다. 일부 실시예에서, Cu 금속 층(125)의 두께는 약 40 내지 70 ㎛이다. 일부 다른 실시예에서, Cu 금속 층(125)의 두께는 약 2 내지 150㎛이다.
일부 실시예에서, 금속 층(125)은 솔더로 형성된다. 솔더 금속 층(125)은 Sn, SnAg, Sn-Pb, SnAgCu(0.3% 미만의 Cu중량%), SnAgZn, SnZn, SnBi-In, Sn-In, Sn-Au, SnPb, SnCu, SnZnIn, 또는 SnAgSb 등으로 형성될 수 있다. 형성 방법은 스퍼터링, 프린팅, 전기도금, 무전해 도금 및 일반적으로 이용되는 화학적 기상 증착(CVD) 방법을 포함할 수 있다. 예를 들어, 솔더 금속 층(125)을 형성하기 위해 전기 화학적 도금을 형성하기 위해 전기 화학적 도금(ECP)을 수행한다. 일부 실시예에서, 솔더 금속 층(125)의 두께는 30 ㎛보다 크다. 일부 다른 실시예에서, 솔더 금속 층(125)의 두께는 40 ㎛보다 크다. 일부 실시예에서, 솔더 금속 층(125)의 두께(도 1b에 나타낸 두께 H)는 약 40 내지 50 ㎛이다. 일부 다른 실시예에서, 솔더 금속 층(125)의 두께는 약 40 내지 70 ㎛이다. 일부 다른 실시예에서, 솔더 금속 층(125)의 두께는 약 2 내지 150㎛이다.
이 후, 캡층(126)이 일부 실시예에 따라 Cu 구리 층(125)의 상단 표면에 형성된다. 캡 층(126)은 Cu 필라(125) 내의 구리가 솔더 합금과 같은 본딩 물질 - 기판(101)을 외부 피쳐부들에 본딩시키는데 이용됨 - 내에 확산하는 것을 방지시키는 장벽 층으로서 기능할 수 있다. 구리 확산 방지는 신뢰도와 패키지의 본딩 강도를 증가시킨다. 캡 층(126)은 니켈, 주석, 주석-납(SnPb), 금(Au), 은, 백금(Pd), 인듐(In), 니켈-팔라듐 -금(NiPdAu), 니켈-금(NiAu), 기타 유사한 물질 또는 합금을 포함할 수 있다. 일부 실시예에서, 캡 층(126)은 약 1 내지 5㎛의 두께를 갖는 니켈 층이다. 일부 실시예에서, 캡 층(126)은 도금으로 형성된다.
이 후, 솔더 층(127)이 일부 실시예에 따라 캡 층(126) 상에 형성된다. 솔더 층(127)은 무연(lead-free)일 수 있거나 또는 납을 포함할 수 있다. 솔더 층(127) 및 캡 층(126)은 일부 실시예에서, 공융 합금(eutectic alloy)일 수 있다. 솔더 층(127), 캡 층(126) 및 Cu 필라(125)는 전도성 층(105) 상에 형성된 범프 구조체(135)로서 지칭된다. 솔더 층(127)은 도금으로 형성될 수 있다. 일부 실시예에서, 솔더 층(127)은 캡 층(126) 상의 솔더 볼로서 형성된다. 일부 다른 실시예에서, 솔더 층(127)은 캡 층(126) 상의 도금된 솔더 층이다. 무연 솔더 시스템에서, 솔더 층(127)은 SnAg이며, Ag 함유량은 일부 실시예에 따라 1.6 중량%(wt%)보다 작게 제어된다. 도 1b는 솔더 층(127)과 캡 층(126)이 포토레지스트(112)에 의해 형성된 개구부 내에 도금된 것을 보여준다.
금속 층(125)이 솔더로 형성되면, 캡 층(126)과 무연 솔더 층(127)은 필요하지 않을 수 있다. 추가로, 금속 층(125)이 솔더로 형성되면, UBM 층(111)과 금속 층(125) 사이에 추가층이 존재할 수 있다. 일부 실시예에서, 도 1c에 나타낸 바와 같이, 솔더 금속 층(125')의 성막 전에 UBM 층 상에 구리 층(131)과 확산 장벽 층(Ni 층; 132)을 성막한다. 솔더 금속 층(125')은 납을 포함하는 솔더 또는 무연인 솔더로 형성될 수 있다. 저항율을 감소시키기 위해 구리 층(131)을 추가하며, 구리 층(131) 내의 구리가 솔더 금속 층(125')으로 확산하는 것을 방지하기 위해 확산 장벽 층(Ni 층; 132)을 추가한다. 추가로, 구리 확산 장벽은 접착제 층으로서 기능할 수 있고 또한 솔더와 공융 합금을 형성할 수 있다. 일부 실시예에서, 확산 장벽 층(132)은 니켈, 주석, 주석-납(SnPb), 금(Au), 은, 백금(Pd), 인듐(In), 니켈-팔라듐-금(NiPdAu), 니켈-금(NiAu), 기타 유사한 물질 또는 합금으로 형성될 수 있다.
일부 실시예에서, 구리 층(131)의 두께는 약 1 ㎛ 내지 약 10 ㎛의 사이에 있다. 니켈 층(132)의 두께는 약 0.5 ㎛ 내지 약 5 ㎛의 사이에 있다. 구리 층(131)과 니켈 층(132)은 스퍼터링, 화학적 기상 증착 및 도금과 같은 여러 방법들에 의해 성막될 수 있다. 도 1c의 구리 층(131)과 니켈 층(132)은 도금 프로세스에 의해 성막된다. 솔더 금속(125')은 두께 "D'"를 갖고 폴리머 층(110)의 표면 상에서 돌출한다. 일부 실시예에서, 두께 "D'"는 약 5 ㎛ 내지 약 100 ㎛의 사이에 있다. 도 1b에 도시된 바와 같이, 금속 필라 범프(135')의 높이는 H'이다. 일부 실시예에서, 높이 "H'"는 약 5 ㎛ 내지 약 100 ㎛의 사이에 있다.
다음, 도 1d에 도시된 바와 같이, 마스크 층(112)을 제거하여(도 1b의 구조체를 다시 참조함), 금속 층(125; 및 캡 층(126)과 무연 솔더 층(127)) 외부의 UBM 층(111)의 일부분을 노출시킨다. 일부 실시예에 따라, 마스크 층(112)이 드라이 필름인 경우에, 마스크 층(112)은 알칼리성 용액을 이용하여 제거될 수 있다. 일부 실시예에 따라, 마스크 층(112)이 포토레지스트로 형성되면, 마스크 층(112)은 아세톤, n-메틸 피롤리돈(NMP), 디메틸 술폭사이드(DMSO), 아미노에톡시 에탄올 등을 이용하여 제거될 수 있다. 그 후, UBM 층(111)의 노출된 부분을 에칭하여 금속 층(125) 외부의, 하부에 있는 폴리머 층(110)을 노출시키고 그에 따라 금속 층(125) 아래에 있는 UBM 층(111)이 남겨진다. 금속 층(125)이 구리로 형성되면, 나머지 금속 층(125)은 또한 Cu 필라 범프 층으로서 지칭될 수 있다. UBM 층(111)을 제거하는 프로세스는 드라이 에칭 또는 웨트 에칭일 수 있다. 일부 실시예에서, 암모니아계 산을 이용한 등방성 웨트 에칭(종종 에칭의 짧은 지속 기간으로 인해 플래시 에칭(etching)이라 지칭됨)이 채용된다. UBM 층의 에칭 후, 필라 범프(135)를 형성한다. 필라 범프는 금속 필라 범프 층(125), UBM 층(111), 캡 층(필요에 따라) 및 무연 솔더 층(127; 필요에 따라)을 포함한다. 상술한 바와 같이, 금속 층(125)이 솔더로 형성되면, 캡 층(126)과 무연 솔더 층(127)은 필요하지 않을 수 있다. 도 1b에 도시된 바와 같이, 금속 필라 범프(135)의 높이는 "H"이다. 일부 실시예에서, 높이 "H"는 약 5 ㎛ 내지 약 100 ㎛의 사이에 있다.
등방성 웨트 에칭을 이용하여 UBM 층(111)의 노출된 부분을 제거하면, 등방성 웨트 에칭 동안에 Cu 필라 범프(125) 아래의 UBM 충(111)의 일부분은 에칭 제거된다(즉, 언더컷된다). 상술한 바와 같이, UBM 층(111)은 일부 실시예들에 따라 도 1d에 도시된 바와 같이, 확산 장벽 Ti 층(층(111L)) 및 시드 층 Cu(층(111U))로 형성될 수 있다. 노출된 UBM 층(111)을 에칭하기 위하여, 노출된 Cu 층 (111U) 및 노출된 Ti 층(111L)을 제거하는데 하나 이상의 웨트 에칭 화학 약품을 필요로 할 수 있다. 상술한 바와 같이, 일부 실시예에 따라, 암모니아계 산을 이용한 등방성 웨트 에칭(종종 에칭의 짧은 지속 기간으로 인해 플래시 에칭(etching)이라 지칭됨)이 채용될 수 있다.
Cu 층(111U) 및 노출된 Ti 층(111L)의 완벽한 제거를 보장하기 위하여, 오버에칭이 요구될 수 있다. 웨트 에칭 화학 약품(들)에 의한 오버에칭은 일부 실시예에 따라 도 1d의 영역 A에 도시된 바와 같이 언더컷을 야기할 수 있다. 확산 장벽 층의 기능을 제공하는 것에 더하여, Ti 층(111L)은 또한 접착 강화 층(또는 접착 층)으로서 역할한다. Ti 층(111L)이 언더컷되는 동안, 접착 층 기능을 제공해야 하는 부담은 금속 필라 범프(135) 아래에 있는 나머지 Ti 층(111L)가 맡게 된다. 그 결과, Ti 층(111L)과 전도성 층(105) 사이의 응력이 증가된다. 증가된 응력은 UBM 층(111)과 전도성 층(105) 사이의 열화를 초래할 수 있다. 예를 들어, 전도성 층(105)이 알루미늄으로 형성되면, 심한 Ti 층(111L) 언더컷으로 인해 Ti/Al-패드 계면 열화가 발생할 수 있어, 계면에 과다한 응력을 야기할 수 있다.
전도성 층/접착-장벽-층 계면 열화 문제를 해결하는 한 방법은 금속 패드 또는 PPI일 수 있는 전도성 층(105)과, Ti 층(111L)과 같은 접착 층일 수 있는 하부 UBM 층(111L) 사이의 접착 품질을 증가시키는 것이다. 도 1a 내지 도 1c를 포함한 금속 필라 범프를 형성하는 예시적인 프로세스 흐름으로 나타낸 바와 같이, 전도성 층(105)을 형성한 후, 유전체 층(109)과 폴리머 층(110)을 형성하여 에칭할 때까지 Ti 접착 층(111L, 또는 장벽층)을 성막하지 않는다. 전도성 층(105)의 표면은 표면이 공기와 물에 노출될 때 산화된다. 예를 들어, 전도성 층(105)이 알루미늄으로 형성되면, 표면 알루미늄은 공기나 물에 노출된 후 산화되어 알루미늄 산화물(또는 알루미나)로 된다. Al 전도성 층(105)이 성막되어 (PVD 챔버와 같은) 진공 성막 챔버로부터 제거된 후 에, 표면 알루미늄이 알루미늄 산화물을 형성하기 시작한다. 알루미늄 산화물은 유전체 층(109)과 폴리머 층(110)의 에칭 동안에 적어도 부분적으로 제거될 수 있다. 그러나, 순수(fresh) 알루미늄 표면은 다시 알루미늄 산화물로 산화할 수 있다. 폴리머 층(110)의 에칭과 Ti 장벽/접착 층(111L)의 성막 사이에 지연(또는 큐 시간(queue time))이 존재하면, Al 전도성 층(105)의 표면은 알루미늄 산화물에 의해 덮혀진다. Ti와 알루미늄 산화물(Al2O3) 사이의 접착은 Ti와 알루미늄(Al) 사이의 접착보다 더 양호하지 못하여, 언더컷으로 인한 Ti 접착/확산 장벽 층의 손실에 의해 일어나는 과다한 응력을 이겨내지 못할 수 있다.
금속 패드 또는 PPI와 같은 전도성 층(105)과, Ti 층(111L)과 같은 UBM 층(111) 사이의 접착 품질을 개선하기 위하여, 전도성 층(105)의 성막 후 바로 동일한 시스템 내에서 인시츄 방식으로 전도성 층(105)과 하부 UBM 층(111) 양쪽 모두에게 잘 접착하는 전도성 보호 층을 성막할 수 있다. 도 2a는 일부 실시예에 따라 전도성 층(105)을 성막하는데 이용된 동일한 진공 시스템(또는 인시츄 시스템)을 이용하여 전도성 층(105) 상에 성막된 보호층(108)을 보여준다. 보호 층(108)은 전도성 물질로 형성된다. 일부 실시예에서, 보호 층(108)은 전도성 층(105)보다 더 느린 속도로 산화하거나 또는 보호 층의 산화물 UBM 층(또는 하위 UBM 층(111L))과 잘 접착하게 된다. 전도성 라인(105)이 구리, 알루미늄, 구리 합금, 알루미늄 합금, 또는 다른 가동성 전도성 물질(mobile conductive material)로 형성되면, 보호 층은 Ta, TaN, Ti, TiN, 또는 이들의 조합으로 형성될 수 있다. 예를 들어, Ta, TaN, Ti, 또는 TiN은 Al보다 더 낮은 속도로 산화하며, 이들의 산화물은 Ta, TaN, Ti, 또는 TiN, 또는 이들의 조합과 같은 물질로 또한 형성된 하부 UBM 층(111L)과 잘 접착한다. 기타 적절한 물질도 또한 이용될 수 있다. 전도성 층(105)이 구리를 포함하면, 보호 층(108)은 또한 구리 확산 장벽층으로서 기능한다.
전도성 층(105) 상의 보호 층(108)의 인시츄 성막(동일한 챔버이든 또는 진공 상태하에서 전달 챔버에 연결된 별도의 챔버이든 간에)은 전도성 층(105)이 산소에 노출되지 못하게 막아 산화되는 것을 막는다. 전도성 층(105)을 대신하여, 전도성 보호 층(108)이 후속하는 처리 동안에 공기와 물에 노출된다. 일부 실시예에서, 전도성 보호 층(108)은 전도성 층(105)보다 비교적 더 낮은 속도에서 산화한다. 예를 들어, Ti는 공기 또는 물에 노출될 때 Al보다 더 낮은 속도로 산화한다. 일부 다른 실시예에서, 티탄 산화물, 티탄 산질화물, 탄탈 산화물, 탄탈 산질화물 등과 같은 산화된 보호 층(108)은 전도성 층(105)보다 하부 UBM 층(111L)에 더 양호하게 접착한다. 보호 층(108)과 하부 UBM 층(111L) 간의 강한 결합성은 도 2a의 영역 A에서 하부 UBM 층(111L)의 언더컷으로 인한 추가적인 응력 하에서 발생될 수 있었던 계면 열화를 방지한다. 일부 실시예에서, 전도성 보호 층(108)의 두께는 1000 Å(옹스트롱) 내지 2000 Å 사이에 있다.
도 2a에 도시된 구조체를 형성하는 프로세스 흐름은 도 1a 내지 도 1d에 대한 프로세스 동작에서 설명된 바와 같이 도 1d의 구조체를 형성하기 위한 프로세스 흐름과 유사하다. 전도성 층(105)의 성막 후 즉시 전도성 보호층(108)의 추가적인 인시츄 성막이 추가된다는 점이 다르다.
상술한 바와 같이, 하부 UBM 층(111L)은 티탄, 티탄 질화물, 탄탈, 탄탈 질화물, 또는 위에서 언급된 물질의 조합으로 형성될 수 있다. 보호층(108)은 하부 UBM 층(111L)과 동일한 물질을 이용하기 때문에, 하부 UBM 층(111L)은 프로세스 흐름을 간략화하기 위하여 가능하다면 건너뛸 수 있다. 하부 UBM 층(111L)의 성막을 건너뛰기 위하여, 상부 UBM 층(Cu 시드층)이 폴리머 층(1110)에 양호하게 접착하는 것이 필요하다. 추가로, 금속 필라 범프(135 또는 135') 및/또는 구리 시드층(111U)으로부터의 구리 확산의 문제가 해결되어야 할 필요가 있다.
도 2b는 일부 실시예에 따라 하위 UBM 층(111L) 없는 도 1d 및 도 2a의 동일한 영역의 횡단면도를 나타낸다. 도 2b의 예에서, 금속 층(125)은 구리로 형성된다. 도 2b의 Cu 필라 범프(135^)는 Cu 금속 층(또는 Cu 필라 범프 층; 125) 및 상부 UBM 층(111U)(또는 구리 시드 층(111U))을 포함한다. 위에서 설명된 바와 같이, 구리 시드 층(111U)은 보호층(108)과 양호하게 접착하며, 구리 시드 층(111U)은 은, 크롬, 니켈, 주석, 금 및 이들의 조합을 포함하는 구리, 구리합금으로 형성될 수 있다. 보호층(108)에 양호하게 접촉하는 것에 더하여, Cu 필라 범프(135^)의 계면 응력을 감소시키도록 시드 층(111U)이 또한 폴리머 층(110)에 양호하게 접착하는 것이 필요하다. 연구들은 리아졸, 또는 이미다졸 관능기들을 포함하는 폴리이미드와의 Cu 폴리이미드 복합체를 형성할 수 있고 이러한 폴리이미드와 양호한 접착성을 갖고 있음을 보여준다. Cu와 양호한 접착성을 갖는 폴리이미드의 일례는 폴리(4,4'-옥시디프탈릭 안하이드라이드-1,3아미노페녹시벤젠-8-아자아데나인)(ODPA-APB-8-아자아데나인)이 있다. 본 연구는 또한 폴리이미드와 같은 폴리머의 플라즈마 처리가 플라즈마 처리된 폴리이미드의 표면과 Cu의 반응을 증가시켜 표면 폴리머의 가교결합(crosslinking)을 일으킬 수 있음을 보여준다. 따라서, 구리와 플라즈마 처리된 폴리이미드 사이의 접착성은 문제가 되지 않는다. 가교결합된 폴리이미드 폴리머들은 또한 구리 확산에 대한 장벽을 생성한다. 일부 실시예에서, 폴리이미드 표면을 처리하는데 이용되는 플라즈마는 산소, 질소 또는 이들 가스의 조합을 포함한다. 따라서, 폴리머 층(110)과 Cu 시드 층 사이의 접착성을 증가시키기 위한, 폴리머 층(110)에 대한 물질의 적절한 선택에서, 그리고, Cu 외부 확산을 방지하기 위한 폴리머 층(110)의 플라즈마 처리에서, 접착층(111L)이 없는 UBM 층(111)으로서의 단일의 Cu 시드 층이 가능해진다.
도 2c는 일부 실시예에 따라 도 2b에 도시된 바와 같이 하위 UBM 층 없이 전도성 층 상에 Cu 필라 범프를 형성하는 프로세스 흐름(250)을 보여준다. 일부 실시예에서, 전도성 층은 전력 라인 또는 재분배 라인(re-distribution line; RDL)으로서 기능한다. 일부 다른 실시예에서, 전도성 층은 금속 패드이다. 일부 다른 실시예에서, 전도성 층은 PPI이다. 동작 251에서, 전도성 베이스 층이 기판 상에 성막된다. 동작 251 전에, 기판 상의 디바이스와 상호접속부를 생성하기 위하여, 기판은 도 1a에 설명된 동작과 유사한 다른 프로세스 동작을 수행받았다. 일부 실시예에서, 전도성 베이스 층의 두께는 약 1000 Å 내지 약 10,000 Å 사이에 있다. 전도성 베이스 층의 성막 후, 전도성 보호 층이 동작 253에서 성막된다. 일부 실시예에서, 전도성 보호 층은 약 500 Å 내지 약 2,000 Å 사이의 두께를 갖는다. 상술한 바와 같이, 전도성 보호 층은 전도성 베이스 층을 성막하는데 이용되는 동일한 시스템의 다른 챔버 또는 동일 챔버에서 성막된다. 전도성 보호 층을 성막하는데 다른 챔버를 이용하면, 주변 환경(즉, 공기 또는 산소)에의 노출을 제한(또는 방지)하기 위해 진공을 깨뜨리지 않고 기판이 전도성 베이스 층 성막 챔버에서부터 전도성 보호 층 성막 챔버로 전달되도록 허용하게끔 챔버는 전도성 베이스 층을 성막하는데 이용된 챔버에 연결되어야 한다. 전도성 베이스 층과 전도성 보호 층은 복합 전도성 층을 형성한다.
일부 실시예에서, 복합 전도성 층을 패터닝한 다음, 유전체 물질을 이용하여 복합 전도성 층의 패터닝된 구조체들 사이의 공간을 채운다. 일부 다른 실시예에서, 복합 전도성 층은 기판 상의 개구부를 채우고, 하나 이상의 화학 기계적 평탄화(CMP) 프로세스에 의해서와 같이 개구부 외부의 복합 전도성 층을 제거한다. 복합 전도성 층의 형성 후, 유전체 층이 동작 254에서 성막된다. 일부 실시예에서, 유전체 층은 약 500 Å 내지 약 10,000 Å 사이의 두께를 갖는다. 상술한 바와 같이, 유전체 층은 절연체 층 또는 패시베이션 층으로 또한 지칭될 수 있다. 동작 254에 후속하여, 유전체 층을 패터닝하고 에칭하여, 동작 255에서 유전체 층 내에 개구부를 생성(즉, 한정 또는 형성)하여, 아래에 있는 복합 유전체 층을 노출시킨다.
이후, 일부 실시예에 따라 동작 256에서 폴리머 층을 성막한다. 폴리머 층은 비교적 연성이고, 종종 유기의 유전체 물질이며, 에폭시, 폴리이미드, 벤조시클로부텐(BCB), 폴리벤족사졸(PBO) 등과 같은 물질로 형성될 수 있다. 상술한 바와 같이, 폴리머 층은 Cu와 양호하게 접착해야 한다. 일부 실시예에서, 폴리머 물질은 폴리(4,4'-옥시디프탈릭 안하이드라이드-1,3-아미노페녹시벤젠-8-아자아데나인; ODPA-APB-8-아자아데나인)으로 형성된다. 일부 실시예에서, 폴리머 층은 약 500 Å 내지 약 10,000 Å 사이의 두께를 갖는다.
일부 실시예에서, 폴리머 층의 성막에 후속하여, 동작 257에서 Cu 필라 범프를 형성하기 위하여 복합 전도성 층을 노출시키는 개구부(들)를 생성(즉, 한정 또는 형성)하도록 기판을 패터닝하고 에칭한다. 개구부 아래의 폴리머 층과 유전체 층 양쪽 모두가 보호층을 노출시키도록 에칭되어 관통된다. 동작 257 후에, 동작 258에서 기판 표면 상에 플라즈마 표면 처리를 수행하여, 폴리머 표면을 처리함으로써, 플라즈마 처리된 폴리머 표면과 성막될 Cu의 반응성을 증가시킨다. 상술한 바와 같이, 산소, 질소 또는 이들 양쪽 가스의 조합을 포함한 플라즈마가 이용될 수 있다.
폴리머 층의 플라즈마 표면 처리 후, 실시예들에 따라 동작 259에서 구리 시드 층(UBM 층(111U))을 성막한다. 일부 실시예에서, 구리 시드 층은 약 100 Å 내지 약 10,000 Å 사이의 두께를 갖는다. 구리 시드 층은 보호 층과 직접 접촉하게 되어 구리 필라 범프의 성장을 촉진시키는데 구리 필라 범프는 이후 동작에서 성막되어진다. 구리 시드 층은 PVD(물리적 기상 증착), CVD(화학적 기상 증착), ALD(원자 층 성막), 또는 무전해 도금 증착에 의해 성막될 수 있다. 구리 시드 층의 성막 후, 일부 실시예에 따라 동작 260에서 구리 성막을 위한 개구부를 생성(즉, 한정 또는 형성)하도록 기판을 패터닝한다. 포토레지스트는 드라이 상태일 수도 웨트 상태일 수도 있다. 일부 실시예에서, 동작 260에서 패터닝된 개구부는 도 2b에 도시된 바와 같이 동작 257에서 생성된 개구부들보다 더 크고, 동작 257에서 생성된 개구부들 위에 있게 된다.
동작 261에서, Cu와 같은 금속 층을 동작 260 및 257에서 생성된 개구부 내에 성막시킨다. 일부 실시예에서, 구리 필름은 전기화학적 도금(ECP) 또는 무전해 도금에 의해 성막된다. 다른 성막 방법들도 또한 적용가능하다. 구리 층의 성막에 후속하여, 일부 실시예에 따라 동작 262에서 위에서 설명된 Ni 또는 기타 물질과 같은 캡 층이 성막된다. 일부 실시예에서, 캡 층은 전기화학적 도금(ECP) 또는 무전해 도금에 의해 성막된다. 솔더 층은 일부 실시예에 따라 동작 263에서 캡 층 상에 성막된다. 상술한 바와 같이, 솔더 층은 무연일 수도 있고, 또는 납을 포함할 수도 있다.
이후, (동작 260에서 형성된) 포토레지스트가 동작 264에서 제거된다. 다음 동작 265에서, 노출된 구리 시드 층(구리 필라에 의해 덮혀지지 않음)이 에칭(또는 제거)된다. 동작 265의 끝에서, Cu 필라 범프가 형성되고, Cu 필라 범프는 복합 전도성 층과 접촉하게 된다. 일부 실시예에서, 동작 265 후에, 리플로우 동작 266을 수행하여, 도 2d에 도시된 바와 같이 코너(들)들이 라운딩 처리된 무연 솔더층의 형상부를 형성한다.
도 1c에 나타낸 바와 같이, 금속 층(125')을 위한 물질로서 솔더가 이용될 수 있다. 솔더 금속 층(125') 아래에는, 구리 층(131)과 구리 확산 장벽 Ni 층(132)이 있다. 구리 층(131)은 UBM 층(111) 상에 직접 배치된다. 위의 논의에 기초하여, 복합 전도성 층(층(105)+층(108))을 형성하기 위해, 전도성 보호 층(108)을 또한 전도성 베이스 층 상에 성막할 수 있다. 상술한 바와 같이, 보호 층(108)은 전도성 층으로 형성되고 Ta, TaN, Ti, TiN, 또는 이들의 조합과 같은 물질로 형성될 수 있다. 일부 실시예에 따라, 추가로, 보호 층(108)의 추가로 인하여, UBM 층(111)은 구리 층(또는 상부 UBM 층(111U))이도록 간략화될 수 있다. 도 3a는 일부 실시예에 따른 솔더 범프(135^)의 횡단면도를 보여준다. 위에 설명된 것과, 또한 솔더 범프(135^)가 리플로우 프로세스를 수행받는다는 것을 제외하면, 솔더 범프(135^)는 도 1c의 솔더 범프(135")와 유사하다.
도 3b는 일부 실시예에 따른 도 3a의 솔더 범프 구조체를 제작하는 프로세스 흐름(350)을 나타낸다. 동작 351-360은 도 2c의 대응하는 동작 251-260와 유사하다. 금속 성막을 위한 개구부가 생성된 후, 구리 층(층(131))이 동작 361에서 개구부 내에 성막된다. 일부 실시예에서, 구리 층은 ECP 프로세스 또는 무전해 도금 프로세스일 수 있는 도금 프로세스에 의해 성막된다. 도 1c에 대하여 위에서 설명된 바와 같이, 구리 층은 솔더 범프에 대한 저항성을 감소시킨다. 다음 동작 362에서 구리 확산 장벽 층이 성막된다. 일부 실시예에서, 구리 확산 장벽 층은 ECP 프로세스 또는 무전해 도금 프로세스일 수 있는 도금 프로세스에 의해 성막된다. 이후 동작, 363에서 금속 층이 구리 확산 장벽 층 상에 성막된다. 일부 실시예에서, 금속 층용 물질은 솔더이다. 일부 실시예에서, 금속 층은 ECP 프로세스 또는 무전해 도금 프로세스일 수 있는 도금 프로세스에 의해 성막된다. 이후 금속 층이 성막된 후, 동작 360에서 형성된 포토레지스트 층이 제거된다. 포토레지스트 층의 제거에 후속하여, 노출된 구리 시드 층이 동작 265와 유사하게, 동작 365에서 제거된다. 그 후, 기판은 동작 366에서 솔더 층과 같은 금속 층의 형상부를 변경하도록 리플로우된다. 도 3a에서의 솔더 범프가 리플로우된다.
도 1c 및 도 3a에 나타낸 예시적인 실시예에서, 구리 층(131)은 솔더 층(125') 아래에 있다. 일부 실시예에서, 구리 층(132)과 구리 확산 장벽 층(132)은 필요하지 않다. 이러한 실시예에서, UBM 층(111 또는 111U)도 또한 필요하지 않다. 그러나, 전도성 층(또는 전도성 베이스 층; 105) 상에 전도성 보호 층(108)을 가짐으로써, 전도성 층(105)의 산화를 방지하고 솔더 층(125')과의 접착성을 개선하는 이점을 여전히 갖게 된다. 도 4a는 일부 실시예에 따른 솔더 범프(135")의 횡단면도를 보여준다. 솔더 범프(135")는 도 1c의 솔더 범프(135") 및 도 3a의 솔더 범프(135)와 유사하지만, UBM 층(111), 구리 층(131) 및 구리 확산 장벽 층(132)이 없다. 기판(101) 상에 솔더 페이스트를 도포함으로써, 솔더 층(125*)을 기판(101)의 표면 상에 도포하여 개구부(123*)를 채운다. 솔더 페이스트는 개구부(123")를 채운다. 소량의 솔더 페이스트가 포토레지스트(112)의 표면 상에 남겨질 수 있지만, 이 양은 그 양의 존재가 포토레지스트(112)의 후속하는 제거 프로세스에 영향을 미치지 않을 정도로 비교적 작다. 도 4b는 일부 실시예에 따라 포토레지스트 층(112)이 제거된 후, 그리고 또한 기판(101)이 리플로우 프로세스를 받은 후의 솔더 범프(135")를 보여준다.
도 4c는 일부 실시예에 따라 도 4b에 도시된 솔더 범프를 제작하는 프로세스 흐름(450)을 나타낸다. 동작 451-457은 도 3b의 대응하는 동작 351-357 및 도 2c의 동작 251-257과 유사하다. 이후, 동작 460에서, 동작 457에서 형성된 개구부 상에 개구부를 형성한다. 동작 460에 후속하여, 솔더 금속 층을 동작 457 및 460에서 생성된 개구부 내에 성막시킨다. 일부 실시예에서, 포토레지스트의 표면 상에 남겨진 매우 소량의 솔더 페이스트를 페이스트로서 이용하여 기판 표면 상에 솔더 금속 층을 제공한다. 솔더 금속 층은 기판 상에 도금되지 않기 때문에, 폴리머 층이 플라즈마 처리될 필요가 없다. 추가로, 폴리머 층에 이용되기에 적합한 물질의 선택이 커진다. 기판 패키징 내의 폴리머 층에 이용되는 통상적인 물질이 이용될 수 있다. 그 후, 동작 464에서 포토레지스트 층을 제거하고 동작 465에서 기판(또는 솔더 범프)을 리플로우한다.
위에 설명된 금속 범프 구조체를 형성하는 메카니즘은 전도성 층에 연결된 금속 범프와, 기판 상의 전도성 층 사이의 계면 열화 문제를 해결한다. 전도성 층(105)은 금속 패드, 포스트 패시베이션 상호접속(post passivation interconnect; PPI) 층, 또는 상단 금속 층일 수 있다. 전도성 층(또는 전도성 베이스 층) 상의 전도성 보호 층의 인시츄 성막을 수행함으로써, 금속 범프의 UBM(under bump metallurgy) 층이 전도성 층에 보다 양호하게 접착하고 계면 열화의 발생을 감소시킨다. 일부 실시예에서, UBM 전도성 보호 층이 또한 구리 확산 장벽 층이기 때문에, 층 내의 구리 확산 장벽 서브층(sub-layer)이 제거될 수 있다. 이들 실시예에서, 구리와 잘 접촉하는 폴리이미드와 같은 폴리머가 이용된다. 추가로, 표면 플라즈마 처리는 폴리머의 표면 상에 구리 확산 장벽 층을 생성하는 것을 필요로 할 수 있다. 일부 다른 실시예에서, 금속 범프가 비도금 프로세스에 의해 성막되고 금속 범프가 구리로 형성되지 않으면, UBM 층은 필요하지 않다.
일부 실시예에서, 기판 상에 범프 구조체가 제공된다. 범프 구조체는 기판 상의 복합 전도성 층을 포함하고, 복합 전도성 층은 전도성 베이스 층 상의 전도성 보호 층을 포함한다. 전도성 보호 층 및 전도성 베이스 층을 전도성 베이스 층의 산화를 방지하는 시스템 내에서 성막한다. 복합 전도성 층은 전도성 베이스 층에 대한 물질보다 공기 또는 물의 존재에 거의 산화되기 더 어려운 물질로 형성된다. 범프 구조체는 또한 복합 전도성 층 상의 유전체 층 및 유전체 층 상의 폴리머 층을 포함한다. 범프 구조체는 금속 범프를 더 포함하며, 금속 범프는 포토레지스트 층의 제2 개구부를 채운다. 제2 개구부는 복합 전도성 층의 전도성 보호 층과 접촉하기 위해 폴리머 층 내에 생성된 제1 개구부 상에 형성되며, 금속 범프는 전도성 보호 층과의 강한 본딩을 형성한다.
다른 실시예에서, 기판 상에 범프 구조체가 제공된다. 범프 구조체는 기판 상의 복합 전도성 층을 포함하고, 복합 전도성 층은 전도성 베이스 층 상의 전도성 보호 층을 포함한다. 전도성 보호 층 및 전도성 베이스 층을 전도성 베이스 층의 산화를 방지하는 시스템 내에 성막하며, 복합 전도성 층은 전도성 베이스 층에 대한 물질보다 공기 또는 물의 존재에 거의 산화되기 더 어려운 물질로 형성된다. 범프 구조체는 또한 복합 전도성 층 상의 유전체 층 및 유전체 층 상의 폴리머 층을 포함한다. 범프 구조체는 구리 범프를 더 포함하며, 구리 범프는 포토레지스트 층의 제2 개구부를 채우며, 제2 개구부는 복합 전도성 층의 전도성 보호 층과 접촉하기 위해 폴리머 층 내에 생성된 제1 개구부 상에 형성된다. 구리 범프는 폴리머 층과 포토레지스트 층 사이의 계면 및 제1 개구부의 표면을 라이닝하는 UBM(under bump metallurgy) 층을 포함하며, UBM 층은 전도성 보호 층과의 강한 본딩을 형성한다.
또 다른 실시예에서, 기판 상에 범프 구조체를 제작하는 방법이 제공된다. 본 방법은 기판 상에 복합 전도성 층을 형성하는 것을 포함하며, 복합 전도성 층은 전도성 베이스 층과 전도성 보호 층을 포함한다. 전도성 보호 층은 기판을 공기 또는 물에 노출시킴이 없이 전도성 베이스 층 바로 뒤에 성막된다. 본 방법은 또한 복합 전도성 층 상에 유전체 층을 성막하고, 유전체 층 상에 폴리머 층을 성막하는 것을 포함한다. 본 방법은, 유전체 층과 폴리머 층을 관통하여 에칭함으로써 구리 필라 범프에 대한 제1 개구부를 형성하는 것과, UBM(under bump metallurgy) 층을 성막하는 것을 더 포함한다. UBM 층은 구리 시드 층을 포함한다. 추가로 본 방법은 기판 상에 포토레지스트 패턴을 형성하는 것을 포함하며, 포토레지스트는 제1 개구부 상의 제2 개구부를 한정하게 한다. 추가로 본 방법은 금속 필라 범프 층을 성막하는 것을 포함하며, UBM 층과 금속 필라 범프 층 양쪽 모두는 범프 구조체의 부분이다.
당해 기술 분야의 숙련된 자에게 명백한 여러 변형, 변경 및 수정이 개시된 방법 및 시스템의 배치, 동작 및 세부 내용에서 이루어질 수 있다. 상술한 발명이 이해의 명료화를 위한 목적으로 보다 자세히 설명되었지만, 특정 변경 및 수정이 첨부된 범위 내에서 실행될 수 있음이 명백하다. 따라서, 본 실시예들은 예시적인 것으로서 제한을 위한 것으로 간주되지 않으며, 본 발명은 여기 주어진 세부 내용으로 한정되지 않으며, 첨부된 청구범위의 범위 및 등가물 내에서 수정될 수 있다.
100: 범프 형성 영역
101: 반도체 기판
105: 전도성 층
108: 전도성 보호 층
109: 유전체 층
110 : 폴리머 층
111 : UBM 층

Claims (10)

  1. 기판 상의 범프 구조체에 있어서,
    기판 상의 복합 전도성 층 - 상기 복합 전도성 층은 전도성 베이스 층 상의 전도성 보호 층을 포함하며, 상기 전도성 보호 층 및 상기 전도성 베이스 층은 상기 전도성 베이스 층의 산화를 방지하는 시스템 내에서 성막되며, 상기 복합 전도성 층은 상기 전도성 베이스 층에 대한 물질보다 공기 또는 물의 존재에 산화되기 더 어려운 물질로 형성됨 - 과,
    상기 복합 전도성 층 상의 유전체 층 - 이 유전체 층 내에 제1 개구부가 형성됨 - 과,
    상기 유전체 층 상의 폴리머 층 - 이 폴리머 층은 상기 제1 개구부를 통해 상기 복합 전도성 층의 전도성 보호 층과 접촉하고, 상기 폴리머 층 내에 제2 개구부가 형성되며 이 제2 개구부는 상기 제1 개구부 내에 위치하는 것임 - 과,
    금속 범프 - 상기 금속 범프는 상기 폴리머 층의 상기 제2 개구부와 상기 폴리머 층 위에 있는 포토레지스트 층의 제3 개구부를 채우고, 상기 제3 개구부는 상기 복합 전도성 층의 전도성 보호 층과 접촉하기 위해 상기 제2 개구부 상에 형성되며, 상기 금속 범프는 상기 전도성 보호 층과의 강한 본딩을 형성함 -
    를 포함하는 범프 구조체.
  2. 제1항에 있어서, UBM(under bump metallurgy) 층이 상기 폴리머 층과 상기 포토레지스트 층 사이의 계면 및 상기 제2 개구부의 표면을 라이닝하고,
    상기 UBM 층은 상기 금속 범프의 부분인 것인 범프 구조체.
  3. 제1항에 있어서, 상기 복합 전도성 층은 금속 패드, 포스트 패시베이션 상호접속(post passivation interconnect; PPI) 층, 또는 상단 금속 층인 것인 범프 구조체.
  4. 기판 상의 범프 구조체에 있어서,
    기판 상의 복합 전도성 층 - 상기 복합 전도성 층은 전도성 베이스 층 상의 전도성 보호 층을 포함하며, 상기 전도성 보호 층 및 상기 전도성 베이스 층은 상기 전도성 베이스 층의 산화를 방지하는 시스템 내에서 성막되며, 상기 복합 전도성 층은 상기 전도성 베이스 층에 대한 물질보다 공기 또는 물의 존재에 산화되기 더 어려운 물질로 형성됨 - 과,
    상기 복합 전도성 층 상의 유전체 층 - 이 유전체 층 내에 제1 개구부가 형성됨 - 과,
    상기 유전체 층 상의 폴리머 층 - 이 폴리머 층은 상기 제1 개구부를 통해 상기 복합 전도성 층의 전도성 보호 층과 접촉하고, 상기 폴리머 층 내에 제2 개구부가 형성되며 이 제2 개구부는 상기 제1 개구부 내에 위치하는 것임 - 과,
    구리 범프 - 구리 범프는 상기 폴리머 층의 상기 제2 개구부와 상기 폴리머 층 위에 있는 포토레지스트 층의 제3 개구부를 채우며, 상기 제3 개구부는 상기 복합 전도성 층의 전도성 보호 층과 접촉하기 위해 상기 제2 개구부 상에 형성되며, 상기 구리 범프는 상기 폴리머 층과 상기 포토레지스트 층 사이의 계면 및 상기 제2 개구부의 표면을 라이닝하는 UBM(under bump metallurgy) 층을 포함하며, 상기 UBM 층은 상기 전도성 보호 층과의 강한 본딩을 형성함 -
    를 포함하는 범프 구조체.
  5. 제4항에 있어서, 상기 UBM 층은 구리 시드 층을 포함하는 것인 범프 구조체.
  6. 기판 상의 범프 구조체를 제작하는 방법에 있어서,
    기판 상에 복합 전도성 층을 형성하는 단계 - 상기 복합 전도성 층은 전도성 베이스 층과 전도성 보호 층을 포함하고, 상기 전도성 보호 층은 상기 기판을 공기 또는 물에 노출시킴이 없이 상기 전도성 베이스 층 바로 뒤에 성막됨 -;
    상기 복합 전도성 층 상에 유전체 층을 성막하는 단계;
    상기 유전체 층을 관통하여 에칭함으로써 제1 개구부를 형성하는 단계;
    상기 유전체 층 및 상기 제1 개구부의 하단 표면 상에 폴리머 층을 성막하는 단계;
    상기 폴리머 층을 관통하여 에칭함으로써 구리 필라 범프를 위한 제2 개구부를 형성하는 단계 - 상기 제2 개구부는 상기 제1 개구부 내에 위치하는 것임 -;
    UBM(under bump metallurgy) 층을 성막하는 단계 - 상기 UBM 층은 구리 시드 층을 포함함 -;
    상기 기판 상에 포토레지스트 패턴을 형성하는 단계 - 포토레지스트는 상기 제2 개구부 상에 제3 개구부를 형성하게 함 -; 및
    금속 필라 범프 층을 성막하는 단계 - 상기 UBM 층과 상기 금속 필라 범프 층 양쪽 모두는 범프 구조체의 부분임 -
    을 포함하는 범프 구조체의 제작 방법.
  7. 제6항에 있어서, 상기 제3 개구부가 상기 폴리머 층의 노출된 표면을 처리하도록 형성된 후 플라즈마 표면 처리를 수행하는 단계를 더 포함하며,
    상기 플라즈마 표면 처리는 상기 폴리머 층의 노출된 표면과 상기 구리 시드 층의 반응성을 증가시켜 폴리머들의 가교 결합을 일으키며, 상기 가교결합된 폴리머들은 구리 확산에 대한 장벽을 생성하는 것인 범프 구조체의 제작 방법.
  8. 제7항에 있어서, 상기 플라즈마 표면 처리는 산소 가스, 질소 가스 또는 산소 가스와 질소 가스 양쪽 모두를 포함하는 플라즈마를 이용하는 것인 범프 구조체의 제작 방법.
  9. 제6항에 있어서, 상기 전도성 보호 층은 공기 또는 물에 노출될 때 상기 전도성 베이스 층 보다 더 낮은 산화 속도를 갖는 것인 범프 구조체의 제작 방법.
  10. 제6항에 있어서, 상기 전도성 보호 층은 상기 전도성 베이스 층과 금속 범프 구조체 사이의 열화를 감소시키는 것인 범프 구조체의 제작 방법.
KR1020110011567A 2009-11-05 2011-02-09 구리 필라 범프를 형성하는 메카니즘 KR101208758B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US25839309P 2009-11-05 2009-11-05
US12/846,353 2010-07-29
US12/846,353 US8659155B2 (en) 2009-11-05 2010-07-29 Mechanisms for forming copper pillar bumps

Publications (2)

Publication Number Publication Date
KR20120011768A KR20120011768A (ko) 2012-02-08
KR101208758B1 true KR101208758B1 (ko) 2012-12-05

Family

ID=43924502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011567A KR101208758B1 (ko) 2009-11-05 2011-02-09 구리 필라 범프를 형성하는 메카니즘

Country Status (4)

Country Link
US (2) US8659155B2 (ko)
KR (1) KR101208758B1 (ko)
CN (2) CN102088004B (ko)
TW (1) TWI420633B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
JP5200837B2 (ja) * 2008-10-01 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
JP5357784B2 (ja) * 2010-01-05 2013-12-04 パナソニック株式会社 半導体装置及びその製造方法
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
TW201208007A (en) * 2010-08-02 2012-02-16 Advanced Semiconductor Eng Semiconductor package
US8502377B2 (en) 2010-08-06 2013-08-06 Mediatek Inc. Package substrate for bump on trace interconnection
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US9343436B2 (en) 2010-09-09 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked package and method of manufacturing the same
TWI541964B (zh) * 2010-11-23 2016-07-11 矽品精密工業股份有限公司 半導體基板之製法
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
US8895430B2 (en) * 2011-03-31 2014-11-25 Great Wall Semiconductor Corporation Method of making a semiconductor device comprising a land grid array flip chip bump system with short bumps
KR20130000218A (ko) * 2011-06-22 2013-01-02 삼성디스플레이 주식회사 자성체 물질을 함유한 전극 및 상기 전극을 갖는 유기발광소자
US8435881B2 (en) * 2011-06-23 2013-05-07 STAT ChipPAC, Ltd. Semiconductor device and method of forming protective coating over interconnect structure to inhibit surface oxidation
US8716858B2 (en) * 2011-06-24 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure with barrier layer on post-passivation interconnect
FR2977383A1 (fr) * 2011-06-30 2013-01-04 St Microelectronics Grenoble 2 Plot de reception d'un fil de cuivre
CN102867758B (zh) * 2011-07-08 2015-12-02 颀邦科技股份有限公司 凸块制造工艺及其结构
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9142520B2 (en) * 2011-08-30 2015-09-22 Ati Technologies Ulc Methods of fabricating semiconductor chip solder structures
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US20130075894A1 (en) * 2011-09-23 2013-03-28 Texas Instruments Incorporated Integrated circuit and method of making
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US8779588B2 (en) 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
TWI467718B (zh) * 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
US9368437B2 (en) 2011-12-31 2016-06-14 Intel Corporation High density package interconnects
WO2013101241A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Organic thin film passivation of metal interconnections
US8698308B2 (en) * 2012-01-31 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structural designs to minimize package defects
US9466532B2 (en) 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
US9646942B2 (en) * 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
JPWO2013161095A1 (ja) * 2012-04-26 2015-12-21 東レ株式会社 凹凸構造を有する結晶基板の製造方法
KR101932727B1 (ko) 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
US8810020B2 (en) 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
DE212013000167U1 (de) * 2012-07-28 2015-03-06 Laird Technologies, Inc. Mit metallischem Film überzogener Schaumstoffkontakt
US8872326B2 (en) 2012-08-29 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional (3D) fan-out packaging mechanisms
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9111817B2 (en) * 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
US10269747B2 (en) 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9293338B2 (en) * 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9548282B2 (en) * 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
US9589815B2 (en) * 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
KR101974191B1 (ko) 2012-11-29 2019-04-30 에스케이하이닉스 주식회사 반도체 장치 및 그 형성방법
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
KR101488580B1 (ko) * 2013-01-11 2015-02-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이에 따른 반도체 패키지
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
KR20140100144A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9583424B2 (en) 2013-05-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method for reducing polymer layer delamination
KR101673649B1 (ko) * 2013-07-16 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20150014701A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9171782B2 (en) * 2013-08-06 2015-10-27 Qualcomm Incorporated Stacked redistribution layers on die
KR102036919B1 (ko) * 2013-08-29 2019-11-26 에스케이하이닉스 주식회사 적층 패키지 및 제조 방법
US9620580B2 (en) * 2013-10-25 2017-04-11 Mediatek Inc. Semiconductor structure
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9704781B2 (en) * 2013-11-19 2017-07-11 Micron Technology, Inc. Under-bump metal structures for interconnecting semiconductor dies or packages and associated systems and methods
US9478510B2 (en) * 2013-12-19 2016-10-25 Texas Instruments Incorporated Self-aligned under bump metal
US20150187714A1 (en) * 2013-12-26 2015-07-02 Globalfoundries Singapore Pte. Ltd. Integrated circuits including copper pillar structures and methods for fabricating the same
US9318452B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9735129B2 (en) 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
JP2016006812A (ja) * 2014-06-20 2016-01-14 富士通株式会社 端子構造、半導体装置、電子装置及び端子の形成方法
US9269668B2 (en) * 2014-07-17 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect having air gaps and polymer wrapped conductive lines
TWI488244B (zh) 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
US9425090B2 (en) * 2014-09-19 2016-08-23 Infineon Technologies Austria Ag Method of electrodepositing gold on a copper seed layer to form a gold metallization structure
KR20160066972A (ko) * 2014-12-03 2016-06-13 삼성전자주식회사 반도체 발광 소자 및 이를 구비한 반도체 발광 장치
US9768134B2 (en) 2015-01-29 2017-09-19 Micron Technology, Inc. Methods of forming conductive materials on semiconductor devices, and methods of forming electrical interconnects
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US10115688B2 (en) 2015-05-29 2018-10-30 Infineon Technologies Ag Solder metallization stack and methods of formation thereof
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
US9704804B1 (en) 2015-12-18 2017-07-11 Texas Instruments Incorporated Oxidation resistant barrier metal process for semiconductor devices
KR20180113995A (ko) * 2016-01-08 2018-10-17 릴로트리, 엘.엘.씨. 인쇄 회로 표면 마감, 사용 방법, 및 이로부터 제작된 조립체
KR20170083823A (ko) * 2016-01-11 2017-07-19 에스케이하이닉스 주식회사 측면 범프 결합 구조를 갖는 반도체 패키지
US11000915B2 (en) * 2016-03-31 2021-05-11 Texas Instruments Incorporated Stabilized transient liquid phase metal bonding material for hermetic wafer level packaging of MEMS devices
US10049996B2 (en) 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
KR102528067B1 (ko) * 2016-06-09 2023-05-03 주식회사 디비하이텍 전력용 반도체 소자 및 이의 제조 방법
KR102578794B1 (ko) * 2016-06-14 2023-09-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
WO2018063405A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer
CN106328511B (zh) * 2016-10-11 2020-07-31 南京矽力微电子技术有限公司 半导体器件的电极制作方法
CN108538735B (zh) * 2017-03-02 2020-05-29 中芯国际集成电路制造(上海)有限公司 金属凸块装置及其制造方法
US10651365B2 (en) * 2017-03-16 2020-05-12 Vanguard International Semiconductor Corporation Electrical contact structure and methods for forming the same
US10923447B2 (en) * 2017-05-23 2021-02-16 Micron Technology, Inc. Semiconductor device assembly with die support structures
US10950568B2 (en) * 2017-05-23 2021-03-16 Micron Technology, Inc. Semiconductor device assembly with surface-mount die support structures
KR102420586B1 (ko) * 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
IT201700087318A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US10566519B2 (en) 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
US10354965B2 (en) * 2017-09-28 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad process with protective layer
US10522501B2 (en) * 2017-11-17 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US11127704B2 (en) * 2017-11-28 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump structure and method of making semiconductor device
US10332792B1 (en) * 2017-12-14 2019-06-25 Micron Technology, Inc. Methods of fabricating conductive traces and resulting structures
US10750619B2 (en) 2017-12-21 2020-08-18 Industrial Technology Research Institute Metallization structure and manufacturing method thereof
TWI667694B (zh) * 2017-12-21 2019-08-01 財團法人工業技術研究院 金屬化結構及其製造方法
KR20190085590A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 패키지 및 이의 제조 방법
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102666153B1 (ko) * 2018-06-15 2024-05-17 삼성전자주식회사 반도체 장치
US11024593B2 (en) * 2018-09-28 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Metal bumps and method forming same
US11081460B2 (en) 2018-12-28 2021-08-03 Micron Technology, Inc. Methods and systems for manufacturing pillar structures on semiconductor devices
EP3703129B1 (en) * 2019-02-28 2021-10-20 Detection Technology Oy Radiation sensor element and corresponding method
EP3723117A1 (en) * 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
KR102624169B1 (ko) 2019-06-24 2024-01-12 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 패키지
US11264343B2 (en) 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
US11670608B2 (en) * 2019-09-27 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Prevention of metal pad corrosion due to exposure to halogen
US11276659B2 (en) 2020-02-28 2022-03-15 Micron Technology, Inc. Methods for forming elements for microelectronic components, related conductive elements, and microelectronic components, assemblies and electronic systems incorporating such conductive elements
KR20220011006A (ko) 2020-07-20 2022-01-27 삼성전자주식회사 반도체 패키지
US11616007B2 (en) * 2020-10-08 2023-03-28 Advanced Semiconductor Engineering, Inc. Electronic package
CN112466838A (zh) * 2020-10-13 2021-03-09 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
US11682640B2 (en) * 2020-11-24 2023-06-20 International Business Machines Corporation Protective surface layer on under bump metallurgy for solder joining
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法
TWI792528B (zh) * 2021-08-31 2023-02-11 旺矽科技股份有限公司 探針卡及其晶圓測試組件
US11955447B2 (en) 2021-11-17 2024-04-09 Advanced Micro Devices, Inc. Semiconductor chip having stepped conductive pillars
TWI823329B (zh) * 2022-04-07 2023-11-21 頎邦科技股份有限公司 玻璃覆晶封裝方法及其晶片
US20240105760A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Inductive device structure and process method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048012A (ja) 2002-07-15 2004-02-12 Texas Instr Inc <Ti> 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
US20040157450A1 (en) 2001-12-21 2004-08-12 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
US20070222073A1 (en) 2006-03-21 2007-09-27 International Business Machines Corporation Structure and method to improve current-carrying capabilities of c4 joints

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6701136A (ko) 1967-01-25 1968-07-26
FI61588C (fi) 1980-08-01 1982-08-10 Lohja Ab Oy Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer
US4720740A (en) 1985-11-26 1988-01-19 Clements James R Electronic device including uniaxial conductive adhesive and method of making same
US5134460A (en) 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US4811082A (en) 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
JPH01128546A (ja) * 1987-11-13 1989-05-22 Hitachi Ltd 半導体集積回路装置
JPH02106935A (ja) * 1988-10-17 1990-04-19 Nec Corp バンプを有する半導体装置
JPH02125621A (ja) * 1988-11-04 1990-05-14 Nec Corp 半導体装置のバンプ電極形成方法
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5075253A (en) 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP3057130B2 (ja) 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US5466635A (en) 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP3296400B2 (ja) 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US6464895B2 (en) 1995-03-24 2002-10-15 Rhodia Chimie Reagent and process which are useful for grafting a substituted difluoromethyl group onto a compound containing at least one electrophilic function
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6232563B1 (en) 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US6288321B1 (en) * 1996-02-07 2001-09-11 California Institute Of Technology Electronic device featuring thermoelectric power generation
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3654485B2 (ja) 1997-12-26 2005-06-02 富士通株式会社 半導体装置の製造方法
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6213376B1 (en) 1998-06-17 2001-04-10 International Business Machines Corp. Stacked chip process carrier
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
JP2000094181A (ja) 1998-09-24 2000-04-04 Sony Corp はんだ合金組成物
US6271059B1 (en) 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6229216B1 (en) 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
JP4131595B2 (ja) 1999-02-05 2008-08-13 三洋電機株式会社 半導体装置の製造方法
JP3667184B2 (ja) * 1999-02-26 2005-07-06 住友ベークライト株式会社 半導体装置
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6544880B1 (en) 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6243272B1 (en) 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6387793B1 (en) 2000-03-09 2002-05-14 Hrl Laboratories, Llc Method for manufacturing precision electroplated solder bumps
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP2002050647A (ja) 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TW464927B (en) 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
JP3700563B2 (ja) 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
KR100374300B1 (ko) 2000-10-06 2003-03-03 동부전자 주식회사 반도체용 구리 배선 제조 방법
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6426556B1 (en) 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6869831B2 (en) 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US6853076B2 (en) 2001-09-21 2005-02-08 Intel Corporation Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same
KR100435813B1 (ko) 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
DE10200399B4 (de) 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6661085B2 (en) 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6805974B2 (en) 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
CN100474539C (zh) 2002-03-12 2009-04-01 费查尔德半导体有限公司 晶片级涂覆的铜柱状凸起
JP4034107B2 (ja) 2002-04-17 2008-01-16 株式会社ルネサステクノロジ 半導体装置
EP1512173A1 (en) 2002-05-16 2005-03-09 National University Of Singapore Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
US6596619B1 (en) 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
US6590295B1 (en) * 2002-06-11 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic device with a spacer redistribution layer via and method of making the same
SG107600A1 (en) 2002-06-27 2004-12-29 Agency Science Tech & Res Multilayer substrate metallization for ic interconnection
US6600222B1 (en) 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6790748B2 (en) 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6908565B2 (en) 2002-12-24 2005-06-21 Intel Corporation Etch thinning techniques for wafer-to-wafer vertical stacks
US7012333B2 (en) 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same
US7008867B2 (en) 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6946384B2 (en) 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
US7320928B2 (en) 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
US7078796B2 (en) 2003-07-01 2006-07-18 Freescale Semiconductor, Inc. Corrosion-resistant copper bond pad and integrated device
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
JP3722813B2 (ja) * 2003-07-08 2005-11-30 沖電気工業株式会社 埋め込み配線構造の形成方法
CN1823410A (zh) 2003-07-16 2006-08-23 皇家飞利浦电子股份有限公司 具有侧壁绝缘层的金属凸起和制造具有该金属凸起的芯片的方法
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7462942B2 (en) 2003-10-09 2008-12-09 Advanpack Solutions Pte Ltd Die pillar structures and a method of their formation
JP3794403B2 (ja) 2003-10-09 2006-07-05 セイコーエプソン株式会社 半導体装置
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
KR100621992B1 (ko) 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP2005175128A (ja) 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP3981089B2 (ja) 2004-02-18 2007-09-26 株式会社東芝 半導体装置とその製造方法
EP1580568A3 (en) 2004-03-24 2012-09-19 Yamaha Corporation Semiconductor device, magnetic sensor, and magnetic sensor unit
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7307005B2 (en) 2004-06-30 2007-12-11 Intel Corporation Wafer bonding with highly compliant plate having filler material enclosed hollow core
TWI240977B (en) * 2004-07-23 2005-10-01 Advanced Semiconductor Eng Structure and formation method for conductive bump
US7087538B2 (en) 2004-08-16 2006-08-08 Intel Corporation Method to fill the gap between coupled wafers
US20060043603A1 (en) 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
US7223695B2 (en) * 2004-09-30 2007-05-29 Intel Corporation Methods to deposit metal alloy barrier layers
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
TWI242867B (en) 2004-11-03 2005-11-01 Advanced Semiconductor Eng The fabrication method of the wafer and the structure thereof
US7323406B2 (en) 2005-01-27 2008-01-29 Chartered Semiconductor Manufacturing Ltd. Elevated bond-pad structure for high-density flip-clip packaging and a method of fabricating the structures
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
US7348210B2 (en) 2005-04-27 2008-03-25 International Business Machines Corporation Post bump passivation for soft error protection
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7391112B2 (en) 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
US7557597B2 (en) 2005-06-03 2009-07-07 International Business Machines Corporation Stacked chip security
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7402515B2 (en) 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
KR100642645B1 (ko) 2005-07-01 2006-11-10 삼성전자주식회사 고집적 셀 구조를 갖는 메모리 소자 및 그 제조방법
US20070023904A1 (en) 2005-08-01 2007-02-01 Salmon Peter C Electro-optic interconnection apparatus and method
US7566650B2 (en) 2005-09-23 2009-07-28 Stats Chippac Ltd. Integrated circuit solder bumping system
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7528494B2 (en) 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
JP4755486B2 (ja) 2005-11-17 2011-08-24 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
EP1948852B1 (en) 2005-11-18 2018-08-29 Luxembourg Institute of Science and Technology (LIST) Master electrode and method of forming the master electrode
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7279795B2 (en) 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US7524755B2 (en) 2006-02-22 2009-04-28 Chartered Semiconductor Manufacturing, Ltd. Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US20070287279A1 (en) 2006-06-08 2007-12-13 Daubenspeck Timothy H Methods of forming solder connections and structure thereof
US7812448B2 (en) * 2006-08-07 2010-10-12 Freescale Semiconductor, Inc. Electronic device including a conductive stud over a bonding pad region
KR100762354B1 (ko) 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100853202B1 (ko) 2006-12-06 2008-08-20 한국전자통신연구원 볼로미터 및 그 제조 방법
US20090197114A1 (en) 2007-01-30 2009-08-06 Da-Yuan Shih Modification of pb-free solder alloy compositions to improve interlayer dielectric delamination in silicon devices and electromigration resistance in solder joints
US7485564B2 (en) 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
US7820543B2 (en) 2007-05-29 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced copper posts for wafer level chip scale packaging
US7838424B2 (en) 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8669658B2 (en) 2007-07-24 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk-free WLCSP structure for high frequency application
US7759792B2 (en) 2007-08-15 2010-07-20 Infineon Technologies Ag Integrated circuit including parylene material layer
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US8039960B2 (en) * 2007-09-21 2011-10-18 Stats Chippac, Ltd. Solder bump with inner core pillar in semiconductor package
JP2009094378A (ja) 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US7713861B2 (en) 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
US8492263B2 (en) 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
EP2065927B1 (en) * 2007-11-27 2013-10-02 Imec Integration and manufacturing method of Cu germanide and Cu silicide as Cu capping layer
CN101483977B (zh) * 2008-01-09 2010-09-22 欣兴电子股份有限公司 线路板及其制备方法
US8039964B2 (en) 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure
US7648899B1 (en) 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US20120126419A1 (en) 2008-07-24 2012-05-24 Vaidyanathan Kripesh Substrate Arrangement and a Method of Manufacturing a Substrate Arrangement
JP5314964B2 (ja) 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8283260B2 (en) * 2008-08-18 2012-10-09 Air Products And Chemicals, Inc. Process for restoring dielectric properties
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US7956442B2 (en) 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
TW201019440A (en) 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US9082762B2 (en) 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
US8294261B2 (en) 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
US20110227216A1 (en) 2010-03-16 2011-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Under-Bump Metallization Structure for Semiconductor Devices
TW201145493A (en) 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157450A1 (en) 2001-12-21 2004-08-12 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
JP2004048012A (ja) 2002-07-15 2004-02-12 Texas Instr Inc <Ti> 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法
US20070222073A1 (en) 2006-03-21 2007-09-27 International Business Machines Corporation Structure and method to improve current-carrying capabilities of c4 joints

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad
US11652076B2 (en) 2020-01-15 2023-05-16 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Also Published As

Publication number Publication date
CN102347298A (zh) 2012-02-08
KR20120011768A (ko) 2012-02-08
CN102347298B (zh) 2016-08-03
TW201133748A (en) 2011-10-01
CN102088004A (zh) 2011-06-08
US8659155B2 (en) 2014-02-25
CN102088004B (zh) 2016-06-01
TWI420633B (zh) 2013-12-21
US20110101527A1 (en) 2011-05-05
US20110101523A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
KR101208758B1 (ko) 구리 필라 범프를 형성하는 메카니즘
US9627339B2 (en) Method of forming an integrated circuit device including a pillar capped by barrier layer
US11257714B2 (en) Method of making a pillar structure having a non-metal sidewall protection structure and integrated circuit including the same
US9685372B2 (en) Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap
US10163837B2 (en) Cu pillar bump with L-shaped non-metal sidewall protection structure
US9287171B2 (en) Method of making a conductive pillar bump with non-metal sidewall protection structure
US9214428B2 (en) Self-aligned protection layer for copper post structure
US9006097B2 (en) Cu pillar bump with electrolytic metal sidewall protection
US8569887B2 (en) Post passivation interconnect with oxidation prevention layer
KR101221182B1 (ko) 응력 완충 층을 갖는 패드 구조물을 포함하는 반도체 소자
TWI419285B (zh) 基板上的凸塊結構與其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191114

Year of fee payment: 8