KR100374300B1 - 반도체용 구리 배선 제조 방법 - Google Patents

반도체용 구리 배선 제조 방법 Download PDF

Info

Publication number
KR100374300B1
KR100374300B1 KR10-2000-0058766A KR20000058766A KR100374300B1 KR 100374300 B1 KR100374300 B1 KR 100374300B1 KR 20000058766 A KR20000058766 A KR 20000058766A KR 100374300 B1 KR100374300 B1 KR 100374300B1
Authority
KR
South Korea
Prior art keywords
copper wiring
layer
diffusion barrier
barrier layer
copper
Prior art date
Application number
KR10-2000-0058766A
Other languages
English (en)
Other versions
KR20020027946A (ko
Inventor
김용
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2000-0058766A priority Critical patent/KR100374300B1/ko
Publication of KR20020027946A publication Critical patent/KR20020027946A/ko
Application granted granted Critical
Publication of KR100374300B1 publication Critical patent/KR100374300B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 구리 배선층 상에 구리 산화물의 확산을 차단하는 확산 장벽층을 형성함으로써, 열처리 공정을 통해 구리 배선 상에 골드 와이어를 직접 접착할 수 있도록 한 반도체용 구리 배선 제조 방법에 관한 것으로, 이를 위하여 본 발명은, 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 수행해야만 하는 종래 방법과는 달리, 구리 배선층 위에 금속 친화성의 확산 장벽층을 형성하거나 혹은 구리 배선층 위에 확산 장벽층과 알루미늄 캡션층을 형성하여, 와이어 본딩을 위한 열처리 공정 시에 구리 배선층으로부터 석출되는 구리 산화물이 확산되는 것을 차단하여 골드 와이어와의 접착성이 저하되는 것을 방지함으로써, 간단한 열처리 공정을 통해 구리 배선 상에 골드 와이어를 접착할 수 있어, 와이어 본딩을 위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있는 것이다.

Description

반도체용 구리 배선 제조 방법{COPPER LAYER FOR SEMICONDUCTOR FABRICATION METHOD}
본 발명은 반도체용 금속 배선에 관한 것으로, 더욱 상세하게는 반도체 칩에 대한 고신뢰성을 확보할 수 있는 구리 배선층을 형성하는 데 적합한 반도체용 구리 배선 제조 방법에 관한 것이다.
잘 알려진 바와 같이, 알루미늄(Al) 및 그 합금 박막은, 높은 전기 전도도, 건식 식각에 의한 패턴 형성의 우수성, 실리콘 산화막과의 우수한 접착성 및 저렴한 가격으로 인해서, 반도체 칩의 금속 배선으로 널리 사용되고 있다.
그러나, 반도체 칩의 집적도가 증가함에 따라서 금속 배선의 선폭이 감소되고 있는데, 그와 같은 선폭 감소는 알루미늄(Al)의 전기적 물질 이동(Electromigration)이나 스트레스 마이그레이션(stressmigration) 등을 심화시켜서 단선 유발 가능성을 증가시킨다. 그와 같이 고집적화 되어가는 반도체 칩에서는 알루미늄(Al)을 금속 배선으로 사용할 경우 단선될 가능성이 커서, 반도체 칩의 신뢰성을 확보하기 어렵게 된다.
더욱이, 반도체 칩이 고집적화 되어감에 따라서 배선의 선폭이 감소됨과 아울러 배선간의 간격도 좁아지고 그로 인해 비아홀 또는 컨택홀의 크기가 점점 작아지게 됨으로써, 홀의 종횡비(aspect ratio)가 증가되고 있다. 그와 같이 홀의 종횡비가 증가되면, 홀 내에서 금속을 매립할 때 단차 피복성(step coverage)이 저하되므로, 국부적으로 금속 배선이 얇게 형성되고, 그와 같은 부분에서 알루미늄(Al) 배선의 단선 발생 확률은 더욱 커지게 된다.
따라서, 최근의 기술 발전 추이로 볼 때, 종래에 반도체 칩의 금속 배선 재료로 널리 사용되던 알루미늄(Al)을 대체할 금속 재료가 요구되고 있으며, 이러한 알루미늄(Al)을 대체할 금속재료로서 구리(Cu)가 고려되고 있다. 즉, 구리(Cu)의 경우 알루미늄(Al)에 비해서 비저항이 낮고 전기적 물질이동이나 스트레스 마이그레이션 특성이 우수하므로, 그와 같은 구리를 반도체 칩의 금속 배선으로 채용함으로써, 고집적화 되어 가는 반도체 칩의 신뢰성을 증진시킬 것으로 기대되고 있다.
즉, 회로 소자를 형성한 반도체 칩들을 리드 프레임에 부착하고, 리드 프레임에 부착된 반도체 칩의 구리 배선에 골드 와이어를 접착함으로써, 반도체 장치를 완성하게 된다. 이때, 구리 배선을 웨이퍼 제조 공정에 적용하는 것은 실용화 단계에 이르렀으나 어셈블리 패키지 공정에 있어서는 기존의 방식으로는 안되기 때문에 금속 범핑 방식을 사용하고 있다.
보다 상세하게, 반도체 칩을 리드 프레임에 접착하기 위해서는 Ag 에폭시를 이용하는 고온의 열처리 공정을 수행하고, 와이어 본딩(즉, 골드 와이어를 구리 배선에 본딩)을 위해 고온의 열처리 공정을 수행하게 되는 데, 이러한 열처리 공정은 수백 ℃(예를 들면, 200℃)의 온도 범위에서 행해진다.
이 경우, 열처리 공정 중에 구리 배선내의 구리 원소가 녹아 나와 금속 접착층(즉, 알루미늄층)에 확산됨으로써, 구리 산화물(copper oxide precipitates),즉, Cu2O를 형성하게 된다. 따라서, 이러한 구리 산화물이 골드 와이어와의 접착력을 저하시킴으로써 반도체 칩의 신뢰도를 현격하게 저하시키는 문제가 있다.
본 발명의 발명자는 실리콘 기판 상에 하부 장벽층(Ta), 구리 배선층, 알루미늄층이 순차 형성된 반도체 칩을 열처리 공정을 통해 리드 프레임에 부착한 후에 오거(Auger) 장비를 이용하여 각 층의 프로파일을 측정하였으며, 그 측정 결과는 도 5a 및 5b에 도시된 바와 같다.
즉, 도 5a 및 5b로부터 알 수 있는 바와 같이, 열처리 공정 시에 구리 배선에서 녹아 나오는 구리 산화물의 확산으로 인해 알루미늄층이 거의 없어지고 바로 구리 배선층이 노출됨을 알 수 있다.
따라서, 상기한 문제점 때문에 새로운 조립 공정을 요구하는 금속 범핑 방식을 이용해 와이어 본딩을 수행하고 있는 실정이다.
그러나, 금속 범핑 방식의 경우 클리닝 공정, 장벽층 형성 공정, PR 공정, 드라이 공정, 규어링 공정, 열경화 공정 등과 같은 수많은 공정을 수행해야만 한다는 문제(즉, 제조 공정의 복잡화 문제)가 있으며, 이러한 문제는 생산 수율에 악 영향을 미쳐 반도체 장치의 제조 비용 상승을 야기시키는 문제를 수반한다.
따라서, 제조 과정이 복잡한 금속 범핑 방식을 사용함이 없이 구리 배선 상에 골드 와이어를 직접 접착할 수 있는 새로운 기법의 개발이 요구되고 있으나, 현재로서는 이러한 새로운 기법에 대한 어떠한 제안도 없는 실정이다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것으로, 구리 배선층 상에 구리 산화물의 확산을 차단하는 확산 장벽층을 형성함으로써, 열처리 공정을 통해 구리 배선 상에 골드 와이어를 직접 접착할 수 있는 반도체용 구리 배선 제조 방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 일 형태에 따른 본 발명은, 대응하는 골드 와이어에 각각 접착되는 다수개의 구리 배선을 갖는 반도체용 구리 배선을 제조하는 방법에 있어서, 반도체 기판 상에 다수의 하부 장벽층 및 구리 배선층을 순차 형성하는 과정; 상기 다수의 구리 배선층이 형성된 상기 반도체 기판 상에 확산 장벽층 조성 물질을 적층하는 과정; 상기 각 구리 배선층 이외의 영역에 적층된 상기 확산 장벽층 조성 물질을 선택적으로 제거함으로써, 다수의 금속 친화성 확산 장벽층을 형성하는 과정; 상기 다수의 금속 친화성 확산 장벽층이 형성된 상기 반도체 기판 상에 보호층 조성 물질을 적층하는 과정; 상기 각 금속 친화성 확산 장벽층 상에 적층된 상기 보호층 조성 물질을 선택적으로 제거함으로써, 상기 금속 친화성 확산 장벽층의 상부를 노출시키는 보호층을 형성하는 과정; 상기 반도체 기판의 전면에 폴리 이미드 물질을 적층하는 과정; 및 상기 폴리 이미드 물질을 선택적으로 제거함으로써, 상기 보호층의 상부에 폴리 이미드층을 형성하는 과정으로 이루어진 반도체용 구리 배선 제조 방법을 제공한다.상기 목적을 달성하기 위한 다른 형태에 따른 본 발명은, 대응하는 골드 와이어에 각각 접착되는 다수개의 구리 배선을 갖는 반도체용 구리 배선을 제조하는 방법에 있어서, 반도체 기판 상에 다수의 하부 장벽층 및 구리 배선층을 순차 형성하는 과정; 상기 다수의 구리 배선층이 형성된 상기 반도체 기판 상에 확산 장벽층 조성 물질을 적층하는 과정; 상기 각 구리 배선층 이외의 영역에 적층된 상기 확산 장벽층 조성 물질을 선택적으로 제거함으로써, 다수의 확산 장벽층을 형성하는 과정; 상기 다수의 확산 장벽층이 형성된 상기 반도체 기판 상에 알루미늄 조성 물질을 적층하는 과정; 상기 각 확산 장벽층 상에 적층된 상기 알루미늄 조성 물질을 선택적으로 제거함으로써, 다수의 알루미늄 캡션층을 형성하는 과정; 상기 다수의 알루미늄 캡션층이 형성된 상기 반도체 기판 상에 보호층 조성 물질을 적층하는 과정; 상기 각 알루미늄 캡션층 상에 적층된 상기 보호층 조성 물질을 선택적으로 제거함으로써, 상기 알루미늄 캡션층의 상부를 노출시키는 보호층을 형성하는 과정; 상기 반도체 기판의 전면에 폴리 이미드 물질을 적층하는 과정; 및 상기 폴리 이미드 물질을 선택적으로 제거함으로써, 상기 보호층의 상부에 폴리 이미드층을 형성하는 과정으로 이루어진 반도체용 구리 배선 제조 방법을 제공한다.
도 1은 본 발명의 일 실시 예에 따른 반도체용 구리 배선의 단면도,
도 2a 내지 2f는 본 발명의 일 실시 예에 따라 반도체 상에 구리 배선을 형성하는 과정을 순차적으로 도시한 공정 단면도,
도 3은 본 발명의 다른 실시 예에 따른 반도체용 구리 배선의 단면도,
도 4a 내지 4h는 본 발명의 다른 실시 예에 따라 반도체 상에 구리 배선을 형성하는 과정을 순차적으로 도시한 공정 단면도,
도 5a 및 5b는 구리 배선층 상에 알루미늄층을 형성하고 와이어 본딩을 위한 열처리 공정을 수행한 후에 오저 장비를 이용하여 각 층의 프로파일을 측정한 결과를 보여주는 실험 그래프,
도 6은 본 발명에 따라 반도체용 구리 배선을 제조하여 와이어 본딩을 위한 열처리 공정을 수행한 후에 오저 장비를 이용하여 각 층의 프로파일을 측정한 결과를 보여주는 실험 그래프.
<도면의 주요부분에 대한 부호의 설명>
102, 302 : 반도체 기판 104, 304 : 하부 장벽층
106, 306 : 구리 배선층 108 : 금속 친화성 확산 장벽층
112 : 보호층 114, 314 : 폴리 이미드층
308 : 확산 장벽층 310 : 알루미늄 캡션층
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술사상은, 구리 배선층 위에 금속 친화성의 확산 장벽층(예를 들면, Ta)을 형성(실시 예 1)하거나 혹은 구리 배선층 위에 확산 장벽층(예를 들면, Ta, TiN, Si3N4등)과 알루미늄 캡션층을 형성(실시 예 2)함으로써 와이어 본딩을 위한 열처리 공정 시에 구리 배선층으로부터 석출되는 구리 산화물이 확산되는 것을 차단하여 골드 와이어와의 접착성이 저하되는 것을 방지한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
[실시 예 1]
도 1은 본 발명의 일 실시 예에 따른 반도체용 구리 배선의 단면도이다.
먼저, 제조 공정을 통해 완성된 반도체 칩은 후속하는 와이어 본딩 공정을 통해 골드 와이어와 접착되는 다수개의 구리 배선을 포함하는 데, 본 실시 예에서는, 도 1에 도시된 바와 같이, 설명의 편의와 이해의 증진을 위해 일 예로서 단지 하나의 구리 배선만을 그 단면도로서 도시하였다.
도 1을 참조하면, 구리 배선층(106)은 그 하부에 하부 장벽층(104)이 형성되고 상부에 금속 친화성 확산 장벽층(108)이 형성되어 반도체 기판(102)에 매립되는 형태의 구조를 가지며, 구리 배선 형성 부분의 일부를 포함하는 그 외 부분(즉, 반도체 기판(102)의 상부)에는 보호층(112) 및 폴리 이미드층(114)이 순차 형성되는 구조를 갖는다. 이때, 금속 친화성 확산 장벽층(108)의 상부에는 열처리 공정을 이용하는 후속의 와이어 본딩 공정을 통해 골드 와이어가 접착된다.
여기에서, 금속 친화성 확산 장벽층(108)은, 적절한 온도 범위에서 소정의 파워를 가했을 때 금속성 물질에 용이하게 접착될 수 있는 물질을 의미하는 것으로, 이러한 금속 친화성 물질의 일 예로서는 탄탈(Ta) 등을 들 수 있으며, 와이어 본딩을 위한 고온(예를 들면, 200℃)의 열처리 공정 중에 구리 배선층(106)으로부터 석출되는 구리 산화물이 상부 측으로 확산되는 것을 차단하도록 기능한다.
즉, 본 실시 예에 따른 반도체용 구리 배선은 구리 배선층(106)의 상부에 구리 산화물의 확산을 효과적으로 차단할 수 있는 금속 친화성 물질(즉, 금속 친화성 확산 장벽층(108))이 형성되어 있기 때문에, 구리 배선 상에 골드 와이어를 접착하기 위한 고온의 열처리 공정 중에 구리 배선층(106)으로부터 석출되는 구리 산화물이 확산되는 것을 근본적으로 차단할 수 있다.
따라서, 본 실시 예에 따른 반도체용 구리 배선은, 구리 배선층 상에 구리 석출물의 확산을 차단할 수 있는 확산 장벽층을 형성하기 때문에, 전술한 종래 방법에서와 같이 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 할 필요 없이, 간단한 열처리 공정을 통해 와이어 본딩을 구현할 수 있어 와이어 본딩을위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예에 따른 반도체용 구리 배선을 제조하는 과정에 대하여 설명한다.
도 2a 내지 2f는 본 발명의 일 실시 예에 따라 반도체 상에 구리 배선을 형성하는 과정을 순차적으로 도시한 공정 단면도이다.
도 2a를 참조하면, 하부 장벽층(104)과 구리 배선층(106)이 반도체 기판(102) 상에 매립되는 형태로 순차 형성된 반도체 기판(102)의 상부 전면에 걸쳐, 예를 들면 반응성 스퍼터링에 의한 물리 기상 증착법(PVD) 또는 화학 기상 증착법(CVD)을 이용하는 증착 공정을 수행함으로써 탄탈(Ta)로 된 확산 장벽층 조성 물질(108')을 형성한다. 여기에서, 하부 장벽층(104)과 구리 배선층(106)은 스퍼터링을 이용하는 통상적인 방법으로 형성된다.
이어서, 확산 장벽층 조성 물질(108')의 일부를 제거하는 패터닝 공정을 통해 확산 장벽층 조성 물질(108')의 일부를 제거하여 반도체 기판(102)의 상부 일부(즉, 구리 배선층(106)이 형성되지 않은 부분)를 노출시킴으로써, 일 예로서 도 2b에 도시된 바와 같이, 구리 배선층(106)의 상부에 금속 친화성 확산 장벽층(108)을 형성한다. 여기에서, 금속 친화성 확산 장벽층(108)에는 열처리 공정을 이용하는 후속의 와이어 본딩 공정을 통해 골드 와이어가 접착되는 데, 이러한 금속 친화성 확산 장벽층(108)은 와이어 본딩을 위한 열처리 공정 중에 구리 배선층(106)에서 석출되는 구리 산화물이 확산되는 것을 차단하도록 기능한다.
다음에, 도 2c에 도시된 바와 같이, 금속 친화성 확산 장벽층(108)이 형성된반도체 기판(102)의 상부 전면에 걸쳐 보호층 조성 물질(112')을 적층한 후 패터닝 공정을 수행하여 보호층 조성 물질(112')의 일부를 제거함으로써, 도 2d에 도시된 바와 같이, 반도체 기판(102)의 상부 일부, 즉 금속 친화성 확산 장벽층(108)의 상부 일부를 포함하는 반도체 기판(102)의 상부에 보호층(112)을 형성한다. 여기에서, 보호층(112)은 스크래치(scrach) 등으로부터 반도체 기판(102)을 보호하기 위한 것이다.
따라서, 본 실시 예에서는 상술한 바와 같은 일련의 제조 과정을 통해 하부 장벽층, 구리 배선층, 금속 친화성 확산 장벽층으로 된 구리 배선이 완성된다.
이어서, 도 2e에 도시된 바와 같이, 구리 배선이 완성된 반도체 기판(102)의 상부 전면에 걸쳐 폴리 이미드 조성 물질(114')을 적층한 후 패터닝 공정을 수행하여 폴리 이미드 조성 물질(114')의 일부를 제거함으로써, 도 2f에 도시된 바와 같이, 보호층(112)의 상부에 폴리 이미드층(114)을 형성한다. 즉, 후속의 와이어 본딩 공정을 위한 준비 공정을 완료한다.
따라서, 본 실시 예에 따라 제조된 반도체용 구리 배선은, 열처리 공정 중에 구리 배선층으로부터 석출되는 구리 산화물이 확산되는 것을 차단할 수 있는 금속 친화성 확산 장벽층을 구리 배선층의 상부에 형성하기 때문에, 전술한 종래 방법에서와 같이 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 할 필요 없이, 간단한 열처리 공정을 통해 골드 와이어의 접착을 위한 와이어 본딩을 구현할 수 있어, 와이어 본딩을 위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있다.
[실시 예 2]
도 3은 본 발명의 다른 실시 예에 따른 반도체용 구리 배선의 단면도이다.
먼저, 제조 공정을 통해 완성된 반도체 칩은 후속하는 와이어 본딩 공정을 통해 골드 와이어와 접착되는 다수개의 구리 배선을 포함하는 데, 본 실시 예에서는, 전술한 실시 예1에서와 마찬가지로, 설명의 편의와 이해의 증진을 위해 일 예로서 단지 하나의 구리 배선만을 그 단면도로서 도시하였다.
도 3을 참조하면, 본 실시 예에 따른 반도체용 구리 배선은, 구리 배선층(306) 상에 있는 확산 장벽층(308)의 상부에 알루미늄 캡션층(310)을 더 형성한 것에 가장 큰 기술적인 특징을 갖으며, 그 이외의 구조는 전술한 실시 예1에서의 그것들과 동일하다.
즉, 본 실시 예에 따른 반도체용 구리 배선은 골드 와이어와의 접착을 위한 알루미늄 캡션층(308)이 형성되어 있기 때문에 확산 장벽층(308)은 금속 친화성을 갖는 물질이 아니더라도 열처리 공정 중에 구리 배선층(306)에서 석출되는 구리 산화물의 확산을 차단할 수 있는 물질이면 된다. 즉, 확산 장벽층(308)으로서는 Ta, TiN, Si3N4등을 사용할 수 있다.
따라서, 본 실시 예에 따른 반도체용 구리 배선은, 구리 배선층 상에 구리 석출물의 확산을 차단할 수 있는 확산 장벽층을 형성하기 때문에, 전술한 종래 방법에서와 같이 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 할 필요 없이, 간단한 열처리 공정을 통해 와이어 본딩을 구현할 수 있어 와이어 본딩을위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예에 따른 반도체용 구리 배선을 제조하는 과정에 대하여 설명한다.
도 4a 내지 4h는 본 발명의 다른 실시 예에 따라 반도체 상에 구리 배선을 형성하는 과정을 순차적으로 도시한 공정 단면도이다.
도 4a를 참조하면, 하부 장벽층(304)과 구리 배선층(306)이 반도체 기판(302) 상에 매립되는 형태로 순차 형성된 반도체 기판(302)의 상부 전면에 걸쳐, 예를 들면 반응성 스퍼터링에 의한 물리 기상 증착법(PVD) 또는 화학 기상 증착법(CVD)을 이용하는 증착 공정을 수행함으로써 확산 장벽층 조성 물질(306')을 형성한다. 여기에서, 확산 장벽층 조성 물질(308')은, 예를 들면 Ta, TiN, Si3N4등을 사용할 수 있다. 또한, 하부 장벽층(304)과 구리 배선층(306)은 스퍼터링을 이용하는 통상적인 방법으로 형성된다.
이어서, 확산 장벽층 조성 물질(308')의 일부를 제거하는 패터닝 공정을 통해 확산 장벽층 조성 물질(308')의 일부를 제거하여 반도체 기판(302)의 상부 일부(즉, 구리 배선층(306)이 형성되지 않은 부분)를 노출시킴으로써, 일 예로서 도 4b에 도시된 바와 같이, 구리 배선층(306)의 상부에 확산 장벽층(308)을 형성한다. 여기에서, 확산 장벽층(308)은 와이어 본딩을 위한 열처리 공정 중에 구리 배선층(306)에서 석출되는 구리 산화물이 확산되는 것을 차단하도록 기능한다.
다음에, 도 4c에 도시된 바와 같이, 확산 장벽층(308)이 형성된 반도체기판(302)의 상부 전면에 걸쳐 수백Å의 알루미늄 물질(310')을 적층한 후 패터닝 공정을 수행하여 알루미늄 물질(310')의 일부를 제거함으로써, 도 4d에 도시된 바와 같이, 반도체 기판(302)의 상부 일부, 즉 확산 장벽층(308)의 일부를 포함하는 반도체 기판(302)의 상부에 알루미늄 캡션층(310)을 형성한다. 여기에서, 알루미늄 캡션층(310)에는 열처리 공정을 이용하는 후속의 와이어 본딩 공정을 통해 골드 와이어가 접착된다.
이어서, 도 4e에 도시된 바와 같이, 알루미늄 캡션층(310)이 형성된 반도체 기판(302)의 상부 전면에 걸쳐 보호층 조성 물질(312')을 적층한 후 패터닝 공정을 수행하여 보호층 조성 물질(312')의 일부를 제거함으로써, 도 4f에 도시된 바와 같이, 반도체 기판(302)의 상부 일부, 즉 알루미늄 캡션층(310)의 상부 일부를 포함하는 반도체 기판(302)의 상부에 보호층(312)을 형성한다. 여기에서, 보호층(312)은 스크래치(scrach) 등으로부터 반도체 기판(302)을 보호하기 위한 것이다.
따라서, 본 실시 예에서는 상술한 바와 같은 일련의 제조 과정을 통해 하부 장벽층, 구리 배선층, 확산 장벽층, 알루미늄 캡션층으로 된 구리 배선이 완성된다.
이어서, 도 4g에 도시된 바와 같이, 구리 배선이 완성된 반도체 기판(302)의 상부 전면에 걸쳐 폴리 이미드 조성 물질(314')을 적층한 후 패터닝 공정을 수행하여 폴리 이미드 조성 물질(314')의 일부를 제거함으로써, 도 4h에 도시된 바와 같이, 보호층(312)의 상부에 폴리 이미드층(314)을 형성한다. 즉, 후속의 와이어 본딩 공정을 위한 준비 공정을 완료한다.
본 발명의 발명자는 실리콘 기판 상에 하부 장벽층(Ta), 구리 배선층, 확산 장벽층(Ta), 알루미늄 캡션층이 순차 형성된 반도체 칩을 열처리 공정을 통해 리드 프레임에 부착한 후에 오거(Auger) 장비를 이용하여 각 층의 프로파일을 측정하였으며, 그 측정 결과는 도 6에 도시된 바와 같다.
즉, 도 6으로부터 알 수 있는 바와 같이, 열처리 공정 시에 구리 배선에서 녹아 나오는 구리 산화물의 확산을 확산 장벽층(Ta)이 차단하기 때문에 골드 와이어와의 접착을 위한 알루미늄 캡션층이 그대로 유지됨을 알 수 있다.
그러므로, 본 발명은 열처리 공정을 이용하여 구리 배선 상에 골드 와이어를 신뢰성 있게 접착할 수 있다.
따라서, 본 실시 예에 따라 제조된 반도체용 구리 배선은, 열처리 공정 중에 구리 배선층으로부터 석출되는 구리 산화물이 확산되는 것을 차단할 수 있는 확산 장벽층을 구리 배선층의 상부에 형성하고 확산 장벽층의 상부에 골드 와이어와의 접착을 위한 알루미늄 캡션층을 형성하기 때문에, 전술한 종래 방법에서와 같이 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 할 필요 없이, 간단한 열처리 공정을 통해 골드 와이어의 접착을 위한 와이어 본딩을 구현할 수 있어, 와이어 본딩을 위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 구리 배선층 위에 금속 친화성의 확산 장벽층을 형성하거나 혹은 구리 배선층 위에 확산 장벽층과 알루미늄 캡션층을 형성하여, 와이어 본딩을 위한 열처리 공정 시에 구리 배선층으로부터 석출되는 구리 산화물이 확산되는 것을 차단하여 골드 와이어와의 접착성이 저하되는 것을 방지함으로써, 간단한 열처리 공정을 통해 구리 배선 상에 골드 와이어를 접착할 수 있다.
따라서, 본 발명은, 복잡한 제조 공정을 갖는 금속 범핑 방식으로 와이어 본딩을 수행해야만 하는 전술한 종래 방법과는 달리, 간단한 열처리 공정을 통해 구리 배선 상에 골드 와이어를 접착하기 때문에 와이어 본딩을 위한 제조 공정의 획기적인 간소화 및 반도체 장치의 저가격화를 실현할 수 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 대응하는 골드 와이어에 각각 접착되는 다수개의 구리 배선을 갖는 반도체용 구리 배선을 제조하는 방법에 있어서,
    반도체 기판 상에 다수의 하부 장벽층 및 구리 배선층을 순차 형성하는 과정;
    상기 다수의 구리 배선층이 형성된 상기 반도체 기판 상에 확산 장벽층 조성 물질을 적층하는 과정;
    상기 각 구리 배선층 이외의 영역에 적층된 상기 확산 장벽층 조성 물질을 선택적으로 제거함으로써, 다수의 금속 친화성 확산 장벽층을 형성하는 과정;
    상기 다수의 금속 친화성 확산 장벽층이 형성된 상기 반도체 기판 상에 보호층 조성 물질을 적층하는 과정;
    상기 각 금속 친화성 확산 장벽층 상에 적층된 상기 보호층 조성 물질을 선택적으로 제거함으로써, 상기 금속 친화성 확산 장벽층의 상부를 노출시키는 보호층을 형성하는 과정;
    상기 반도체 기판의 전면에 폴리 이미드 물질을 적층하는 과정; 및
    상기 폴리 이미드 물질을 선택적으로 제거함으로써, 상기 보호층의 상부에 폴리 이미드층을 형성하는 과정으로 이루어진 반도체용 구리 배선 제조 방법.
  4. 제 3 항에 있어서, 상기 금속 친화성 확산 장벽층은, 탄탈(Ta)인 것을 특징으로 하는 반도체용 구리 배선 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 대응하는 골드 와이어에 각각 접착되는 다수개의 구리 배선을 갖는 반도체용 구리 배선을 제조하는 방법에 있어서,
    반도체 기판 상에 다수의 하부 장벽층 및 구리 배선층을 순차 형성하는 과정;
    상기 다수의 구리 배선층이 형성된 상기 반도체 기판 상에 확산 장벽층 조성 물질을 적층하는 과정;
    상기 각 구리 배선층 이외의 영역에 적층된 상기 확산 장벽층 조성 물질을 선택적으로 제거함으로써, 다수의 확산 장벽층을 형성하는 과정;
    상기 다수의 확산 장벽층이 형성된 상기 반도체 기판 상에 알루미늄 조성 물질을 적층하는 과정;
    상기 각 확산 장벽층 상에 적층된 상기 알루미늄 조성 물질을 선택적으로 제거함으로써, 다수의 알루미늄 캡션층을 형성하는 과정;
    상기 다수의 알루미늄 캡션층이 형성된 상기 반도체 기판 상에 보호층 조성 물질을 적층하는 과정;
    상기 각 알루미늄 캡션층 상에 적층된 상기 보호층 조성 물질을 선택적으로 제거함으로써, 상기 알루미늄 캡션층의 상부를 노출시키는 보호층을 형성하는 과정;
    상기 반도체 기판의 전면에 폴리 이미드 물질을 적층하는 과정; 및
    상기 폴리 이미드 물질을 선택적으로 제거함으로써, 상기 보호층의 상부에 폴리 이미드층을 형성하는 과정으로 이루어진 반도체용 구리 배선 제조 방법.
  9. 제 8 항에 있어서, 상기 확산 장벽층은, 탄탈(Ta), 질화 티타늄(TiN), 실리콘 질화물(Si3N4) 중 어느 하나인 것을 특징으로 하는 반도체용 구리 배선 제조 방법.
  10. 제 9 항에 있어서, 상기 확산 장벽층은, 수백Å의 두께로 형성되는 것을 특징으로 하는 반도체용 구리 배선 제조 방법.
KR10-2000-0058766A 2000-10-06 2000-10-06 반도체용 구리 배선 제조 방법 KR100374300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0058766A KR100374300B1 (ko) 2000-10-06 2000-10-06 반도체용 구리 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0058766A KR100374300B1 (ko) 2000-10-06 2000-10-06 반도체용 구리 배선 제조 방법

Publications (2)

Publication Number Publication Date
KR20020027946A KR20020027946A (ko) 2002-04-15
KR100374300B1 true KR100374300B1 (ko) 2003-03-03

Family

ID=19692158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0058766A KR100374300B1 (ko) 2000-10-06 2000-10-06 반도체용 구리 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR100374300B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
CN114628262A (zh) * 2020-12-10 2022-06-14 武汉新芯集成电路制造有限公司 半导体器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183377A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법
JP2000216191A (ja) * 1999-01-23 2000-08-04 Lucent Technol Inc 半導体集積回路の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183377A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置
KR19990059087A (ko) * 1997-12-30 1999-07-26 김영환 반도체 소자의 금속배선 형성 방법
JP2000216191A (ja) * 1999-01-23 2000-08-04 Lucent Technol Inc 半導体集積回路の製造方法

Also Published As

Publication number Publication date
KR20020027946A (ko) 2002-04-15

Similar Documents

Publication Publication Date Title
US7335536B2 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
JP2943805B1 (ja) 半導体装置及びその製造方法
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
US20020001922A1 (en) Wafer level fabrication and assembly of chip scale packages
US20020137330A1 (en) Process for fabricating copper interconnect for ULSI integrated circuits
KR100522130B1 (ko) 웨이퍼 패시베이션 구조 및 제조방법
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
KR20070096016A (ko) 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법
CN102347298A (zh) 基板上的凸块结构与其形成方法
US20070278698A1 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
WO2006041413A1 (en) POLYMER ENCAPSULATED DICING LANE (PEDL) TECHNOLOGY FOR Cu/LOW/ULTRA-LOW k DEVICES
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
US7413974B2 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
KR20030055171A (ko) 양면접속형 반도체장치
US20070262468A1 (en) Semiconductor device and method of manufacturing the same
JPH04356956A (ja) 半導体装置及びその製造方法
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
JP2003007908A (ja) ウェハーレベルチップスケールパッケージ及びその製造方法
KR100896841B1 (ko) 반도체 소자 제조시 본드 패드 형성방법
US20240006351A1 (en) Selective plating for packaged semiconductor devices
US10796956B2 (en) Contact fabrication to mitigate undercut
EP1490906A1 (en) Beol process for cu metallizations free from al-wirebond pads

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee