CN106328511B - 半导体器件的电极制作方法 - Google Patents

半导体器件的电极制作方法 Download PDF

Info

Publication number
CN106328511B
CN106328511B CN201610885936.6A CN201610885936A CN106328511B CN 106328511 B CN106328511 B CN 106328511B CN 201610885936 A CN201610885936 A CN 201610885936A CN 106328511 B CN106328511 B CN 106328511B
Authority
CN
China
Prior art keywords
opening
interlayer dielectric
dielectric layer
resist mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610885936.6A
Other languages
English (en)
Other versions
CN106328511A (zh
Inventor
殷登平
王世军
姚飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Nanjing Sili Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sili Microelectronics Technology Co ltd filed Critical Nanjing Sili Microelectronics Technology Co ltd
Priority to CN201610885936.6A priority Critical patent/CN106328511B/zh
Publication of CN106328511A publication Critical patent/CN106328511A/zh
Priority to TW106113137A priority patent/TWI646586B/zh
Priority to US15/728,160 priority patent/US10510845B2/en
Application granted granted Critical
Publication of CN106328511B publication Critical patent/CN106328511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/03472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的电极制作方法，包括：在半导体衬底的第一表面上形成具有第一开口的第一层间介质层；在所述第一介质层表面形成具有第二开口的第一抗蚀刻剂掩模，且所述第一开口和所述第二开口连通形成第一层叠开口；在第一抗蚀刻剂掩模上方形成第一导体层，所述第一导体层包括位于第一抗蚀刻剂掩模表面的第一部分，以及位于所述第一层叠开口中的第二部分；以及去除所述第一抗蚀刻剂掩模，所述第一导体层的第一部分与所述第一抗蚀刻剂掩模一同被除去，保留所述第一导体层的第二部分作为第一面电极。

Description

半导体器件的电极制作方法
技术领域
本发明涉及半导体器件的制作方法，更具体地，涉及半导体器件的电极制作方法。
背景技术
一些半导体器件，如具有高强度ESD保护性能的ESD器件的表面电极需要用到导电性能非常好的Ag或Sn电极，此外，这些器件的正反面通常都需要制作这样的电极。
现有技术中，常采用单面光刻工艺来完成半导体器件电极的制作，具体如图1a至1f所示，图1a至1f示出了现有技术中半导体器件的电极制作方法不同阶段的截面图。
如图1a所示，先在半导体衬底110正反两面分别形成第一层间介质层120和第二层间介质层121，然后图案化半导体衬底110正反两面的第一层间介质层120和第二层间介质层121，使所述第一层间介质层120和第二层间介质层121分别形成第一开口和第二开口，所述半导体衬底110的有源区经由所述第一开口和第二开口部分裸露在外，所述裸露在外的半导体衬底110有源区为电极接触区。接下来，在所述半导体衬底110正反两面的第一层间介质层120和第二层间介质层121上方分别形成第一导体层130和第二导体层131，在所述第一导体层130表面涂布抗蚀刻剂，形成第一抗蚀刻剂掩膜140，并对所述第一抗蚀刻剂掩膜140进行曝光和显影。
进一步地，如图1b所示，对被第一抗蚀刻剂掩膜140裸露部分的第一导体层140进行蚀刻。
进一步地，如图1c所示，去除半导衬底110正面残留的第一抗蚀刻剂掩膜140，所述第一导体层140保留部分作为第一面电极。
进一步地，如图1d所示，在所述半导体衬底110反面的第二层间介质层121上形成第二导体层131，方法同上所述。在所述第二导体层131表面涂布抗蚀刻剂，形成第二抗蚀刻剂掩膜141，并对所述第二抗蚀刻剂掩膜141进行曝光和显影。
进一步地，如图1e所示，对被第二抗蚀刻剂掩膜141裸露部分的第二导体层131进行蚀刻。
最后，如图1f所示，去除半导体衬底110背面残留的第二抗蚀刻剂掩膜141，所述第二导体层131保留部分作为第二面电极，完成半导体器件双面电极的制作。
由于在对导体层进行蚀刻时，常采用强酸或强碱等化学试剂，因此，依照现有技术，在对半导体衬底的一面进行蚀刻操作时，半导体衬底另一面的制作好的电极会被损坏。
发明内容
本发明要解决的技术问题是提供一种半导体器件的电极制作方法，其可以解决现有半导体器件的电极制作方法中，在对半导体衬底一面进行蚀刻时，用于进行蚀刻的化学试剂会对半导体衬底另一面制作好的电极造成损坏的问题。
为了解决上述问题，本发明提供了一种用于半导体器件的电极制作方法，包括：在半导体衬底的第一表面上形成具有第一开口的第一层间介质层；在所述第一层间介质层表面形成具有第二开口的第一抗蚀刻剂掩模，且所述第一开口和所述第二开口连通形成第一层叠开口；在所述第一抗蚀刻剂掩模上方形成第一导体层，所述第一导体层包括位于所述第一抗蚀刻剂掩模表面的第一部分，以及位于所述第一层叠开口中的第二部分；以及去除所述第一抗蚀刻剂掩模，所述第一导体层的第一部分与所述第一抗蚀刻剂掩模一同被除去，保留所述第一导体层的第二部分作为第一面电极。
优选地，所述半导体衬底包括有源区，其特征在于，在半导体衬底的第一表面上形成具有第一开口的第一层间介质层的步骤包括：在所述半导体衬底的第一表面形成第一层间介质层；在所述第一层间介质层表面形成具有第一开口的第二抗蚀刻剂掩模；经由所述第一开口对所述第一层间介质层进行蚀刻操作，形成具有第一开口的第一层间介质层；以及去除所述第二抗蚀刻剂掩模，其中所述半导体衬底的有源区经由所述第一开口部分裸露在外，所述裸露在外的半导体衬底的有源区为第一电极接触区。
优选地，形成具有第二开口的第一抗蚀刻剂掩模的过程中，采用恒定曝光能量，从而形成侧壁陡直的第二开口。
优选地，形成具有第二开口的第一抗蚀刻剂掩模的过程中，采用随时间递增的曝光能量，从而形成侧壁随着深度扩展的第二开口。
优选地，所述第二开口大于所述第一开口，所述第一开口经由所述第二开口完全暴露在外。
优选地，所述第一层间介质层具有第一厚度，所述第一抗蚀刻剂掩模具有第二厚度，所述第一导体层具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第一导体层的第二部分的上表面低于所述第一抗蚀刻剂掩模的上表面。
优选地，所述第三厚度大于所述第一厚度，所述第一导体层的第二部分填充所述第一开口，且在所述第一层间介质层上横向延伸。
优选地，还包括：在半导体衬底的第二表面上形成具有第三开口的第二层间介质层，所述第二表面与所述第一表面相对；在所述第二层间介质层表面形成具有第四开口的第三抗蚀刻剂掩模，且所述第三开口和所述第四开口连通形成第二层叠开口；在第三抗蚀刻剂掩模上方形成第二导体层，所述第二导体层包括位于第三抗蚀刻剂掩模表面的第一部分，以及位于所述第二层叠开口中的第二部分；以及去除所述第三抗蚀刻剂掩模，所述第二导体层的第一部分与所述第三抗蚀刻剂掩模一同被除去，保留所述第二导体层的第二部分作为第二面电极。
优选地，所述半导体衬底包括有源区，其特征在于，所述在半导体衬底的第二表面上形成具有第三开口的第二层间介质层的步骤包括：在所述半导体衬底的第二表面形成第二层间介质层；在所述第二层间介质层表面形成具有第三开口的第四抗蚀刻剂掩模；经由所述第三开口对所述第二层间介质层进行蚀刻操作，形成具有第三开口的第二层间介质层；以及去除所述第四抗蚀刻剂掩模，其中所述半导体衬底的有源区经由所述第三开口部分裸露在外，所述裸露在外的半导体衬底的有源区为第二电极接触区。
优选地，所述第二层间介质层与所述第一层间介质层同时形成。
优选地，形成具有第四开口的第三抗蚀刻剂掩模的过程中，采用恒定曝光能量，从而形成侧壁陡直的第四开口。
优选地，形成具有第四开口的第三抗蚀刻剂掩模的过程中，采用随时间递增的曝光能量，从而形成侧壁随着深度扩展的第四开口。
优选地，所述第四开口大于所述第三开口，所述第三开口经由所述第四开口完全暴露在外。
优选地，所述第二层间介质层具有第一厚度，所述第三抗蚀刻剂掩模具有第二厚度，所述第二导体层具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第二导体层的上表面低于所述第三抗蚀刻剂掩模的上表面。
优选地，所述第三厚度大于所述第一厚度，所述第二导体层的第二部分填充所述第三开口，且在所述第二层间介质层上横向延伸。
采用本发明的技术方案后，有效避免了在对第二层间介质层进行蚀刻操作的同时对已经形成的第一面电极造成损害的问题。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，
图1a至1f示出现有技术中半导体器件的电极制作方法不同阶段的截面图。
图2a至2e示出本发明第一实施例的导体器件的电极制作方法不同阶段的截面图。
图3a至3e示出本发明第二实施例的导体器件的电极制作方法不同阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明第一实施例提供了一种半导体器件的电极制作方法，可参考图2a至2e，图2a至2e示出本发明第一实施例的半导体器件的电极制作方法不同阶段的截面图。
具体地，在本实施例中，提供了一种半导体器件双面电极的制作方法，在实际应用中，本方法也同样适用于单面电极的制作过程，具体实施过程可参照本实施例。
如图2a所示，首先提供一半导体衬底210，所述半导体衬底210例如为Si片。
优选地，在所述半导体衬底210第一表面和第二表面同时形成第一层间介质层220和第二层间介质层221，且所述第一层间介质层220和第二层间介质层221具有第一厚度，所述第一层间介质层220和第二层间介质层221例如为SiO2。其中，所述第二表面和所述第一表面相对。
接下来，在所述第一层间介质层220和第二层间介质层221表面涂布抗蚀刻剂，分别形成第二抗蚀刻剂掩膜和第四抗蚀刻剂掩膜，所述抗蚀刻剂例如为光刻胶。使用单侧光源分别对所述半导体衬底210第一表面的第二抗蚀刻剂掩膜和第二表面的第四抗蚀刻剂掩膜进行曝光显影，形成具有第一开口的第二抗蚀刻剂掩膜和具有第三开口的第四抗蚀刻剂掩膜，使得所述第一层间介质层220对应于第一开口的区域裸露出来，所述第二层间介质层221对应于第三开口的区域裸露出来。
进一步地，对所述半导体衬底210第一表面的第一层间介质层220和第二表面的第二层间介质层221分别进行图案化处理，在本实施例中，采用干法蚀刻工艺对所述半导体衬底210第一表面的第一层间介质层220和第二表面的第二层间介质层221分别进行蚀刻，形成具有第一开口的第一层间介质层220和具有第三开口的第二层间介质层221，所述半导体衬底210有源区经由所述第一开口和第三开口部分裸露在外，所述裸露在外的半导体衬底210有源区分别为第一电极接触区和第二电极接触区。最后，去除第二抗蚀刻剂掩膜和第四抗蚀刻剂掩膜。
需要强调的是，对所述第二层间介质层221进行图案化处理，即对所述第二层间介质层221进行蚀刻操作，可在对所述第一层间介质层220进行图案化处理之前进行，也可以在完成第一面电极的制作后进行，也可在上述两者之间进行，此项工艺的具体实施顺序不应作为对本发明的限制。
接下来，在第一层间介质层220表面涂布抗蚀刻剂，形成第一抗蚀刻剂掩膜230，并使用单侧光源对第一抗蚀刻剂掩膜230进行曝光显影，采用恒定曝光能量，即光强和波长不变的紫外光，在所述第一抗蚀刻剂掩膜230形成侧壁陡直的第二开口，形成具有第二开口的第一抗蚀刻剂掩膜230，且所述第一抗蚀刻剂掩膜230具有第二厚度。所述第二开口与所述第一开口连通形成第一层叠开口，所述第二开口大于所述第一开口，所述第一开口经由所述第二开口完全裸露在外，且部分第一层间介质层220表面没有所述第一抗蚀刻剂掩膜230的覆盖，裸露在外。
进一步地，如图2b所示，在所述第一抗蚀刻剂掩膜230上方形成第一导体层，所述第一导体层具有第三厚度，优选地，所述第三厚度小于所述第一厚度和所述第二厚度之和，且所述第三厚度大于所述第一厚度。
其中，所述第一导体层包括第一部分240和第二部分241，所述第一导体层的第一部分240覆盖在所述第一抗蚀刻剂掩膜230表面，所述第一导体层的第二部分241填充所述第一层叠开口。由于所述第二开口宽度大于所述第一开口，所述第三厚度小于所述第一厚度和所述第二厚度之和且大于所述第一厚度，因而所述第一导体层的第二部分241不仅填充所述第一开口，而且在所述第一层间介质层220上横向延伸，填充部分第二开口，且所述第一导体层的第二部分241的上表面低于所述第一抗蚀刻剂掩膜230的上表面。
进一步地，去除第一抗蚀刻剂掩膜230。在去除第一抗蚀刻剂掩膜230的同时，由于所述第一导体层的第一部分240形成于所述第一抗蚀刻剂掩膜230表面，所述第一导体层的第一部分240一同被去除，所述第一导体层的第二部分241被保留。
完成去除第一抗蚀刻剂掩膜230这一操作后的截面图可参考图2c，如图2c所示，所述第一导体层的第二部分241为所述半导体衬底210的第一面电极。
进一步地，如图2d所示，在所述半导体衬底210第二表面形成第二面电极，所述半导体衬底210第二面电极的制作方法与上文所述第一面电极的制作方法相同，此处不再重复叙述。
最后得到的具有双面电极的半导体器件可参考图2e。
在本发明的第一实施例中，由于在对所述半导体衬底第二表面上形成的第二导体层的第一部分进行去除时，不需要采用强酸或强碱等化学试剂进行蚀刻处理，因而不会对半导体衬底第一表面已经制作好的第一面电极造成损坏。
本发明第二实施例提供了一种半导体器件的电极制作方法，可参考图3a至3e，图3a至3e示出本发明第二实施例的半导体器件的电极制作方法不同阶段的截面图。
如图3a所示，首先提供一半导体衬底310，所述半导体衬底310例如为Si片。
优选地，在所述半导体衬底310第一表面和第二表面同时形成第一层间介质层320和第二层间介质层321，且所述第一层间介质层320和第二层间介质层321具有第一厚度，所述第一层间介质层320和第二层间介质层321例如为SiO2。其中，所述第二表面和所述第一表面相对。
接下来，在所述第一层间介质层320和第二层间介质层321表面涂布抗蚀刻剂，分别形成第二抗蚀刻剂掩膜和第四抗蚀刻剂掩膜，所述抗蚀刻剂例如为光刻胶。使用单侧光源分别对所述半导体衬底310第一表面的第二抗蚀刻剂掩膜和第二表面的第四抗蚀刻剂掩膜进行曝光，形成具有第一开口的第二抗蚀刻剂掩膜和具有第三开口的第四抗蚀刻剂掩膜，使得所述第一层间介质层320对应于第一开口的区域裸露出来，所述第二层间介质层321对应于第三开口的区域裸露出来。进一步地，对所述半导体衬底310第一表面的第一层间介质层320和第二表面的第二层间介质层321进行图案化处理，在本实施例中，采用干法蚀刻工艺对所述半导体衬底310第一表面的第一层间介质层320和第二表面的第二层间介质层321分别进行蚀刻，形成具有第一开口的第一层间介质层320和具有第三开口的第二层间介质层321，所述半导体衬底310有源区经由所述第一开口和第三开口部分裸露在外，所述裸露在外的半导体衬底310有源区分别为第一电极接触区和第二电极接触区。最后，去除第二抗蚀刻剂掩膜和第四抗蚀刻剂掩膜。
需要强调的是，对所述第二层间介质层321进行图案化处理，即对所述第二层间介质层321进行蚀刻操作，可在对所述第一层间介质层320进行图案化处理之前进行，也可以在完成第一面电极的制作后进行，也可在上述两者之间进行，此项工艺的具体操作顺序不应作为对本发明的限制。
接下来，在所述第一层间介质层320表面涂布抗蚀刻剂，形成第一抗蚀刻剂掩膜330，并使用单侧光源对第一抗蚀刻剂掩膜330进行曝光显影，采用随时间递增的曝光能量，即光强增大或波长减小的紫外光，由于曝光能量越来越大，则所述第一抗蚀刻剂掩膜330被曝光的越来越快，因而在所述第一抗蚀刻剂掩膜330形成随深度拓展的第二开口，请参考图3a，所述第一抗蚀刻剂掩膜330呈倒置的梯形结构，上大下小，所述第一抗蚀刻剂掩膜330具有第二厚度。所述第二开口与所述第一开口连通形成第一层叠开口。且所述第二开口大于所述第一开口，所述第一开口经由所述第二开口完全裸露在外，部分第一层间介质层320表面没有所述第一抗蚀刻剂掩膜330的覆盖，裸露在外。
进一步地，如图3b所示，形成第一导体层，所述第一导体层具有第三厚度，优选地，所述第三厚度小于所述第一厚度和所述第二厚度之和，且所述第三厚度大于所述第一厚度。
其中，所述第一导体层包括第一部分340和第二部分341，所述第一导体层的第一部分340覆盖在所述第一抗蚀刻剂掩膜330表面，所述第一导体层的第二部分341填充所述第一层叠开口。由于所述第二开口宽度大于所述第一开口，所述第三厚度小于所述第一厚度和所述第二厚度之和且大于所述第一厚度，因而所述第一导体层的第二部分341不仅填充所述第一开口，而且在所述第一层间介质层320上横向延伸，填充部分第二开口，且所述第一导体层的第二部分341的上表面低于所述第一抗蚀刻剂掩膜330的上表面。
进一步地，去除第一抗蚀刻剂掩膜330。在去除第一抗蚀刻剂掩膜330的同时，由于所述第一导体层的第一部分340形成于所述第一抗蚀刻剂掩膜330表面，所述第一导体层的第一部分340一同被去除，所述第一导体层的第二部分341被保留。
完成去除第一抗蚀刻剂掩膜330这一操作后的截面图可参考图3c，如图3c所示，所述第一导体层的第二部分341为所述半导体衬底310的第一面电极。
进一步地，如图3d所示，在所述半导体衬底310第二表面形成第二面电极，所述半导体衬底310第二面电极的制作方法与上文所述第一面电极的制作方法相同，此处不再重复叙述。
最后得到的具有双面电极的半导体器件可参考图3e。
在本发明的第二实施例中，由于在对所述半导体衬底第二表面上形成的第二导体层的第一部分进行去除时，不需要采用强酸或强碱等化学试剂进行蚀刻处理，因而不会对半导体衬底第一表面已经制作好的第一面电极造成损坏。
且由于采用随时间递增的曝光能量，请参考图3b，在所述半导体衬底310的第一表面，在所述第一抗蚀刻剂掩膜330形成随深度拓展的第二开口，所述第一抗蚀刻剂掩膜330呈倒置的梯形结构，上大下小，所述第一导体层的第二部分341和所述第一抗蚀刻剂掩膜330之间留有间隙，因而使得所述第一抗蚀刻剂掩膜330更容易被去除，类比地，在所述半导体衬底310的第二表面也可起到同样的效果。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (15)

1.一种半导体器件的电极制作方法，其特征在于，包括：
在半导体衬底的第一表面上形成第一层间介质层，所述第一层间介质层具有暴露所述半导体衬底的第一开口；
在所述第一层间介质层表面形成具有第二开口的第一抗蚀刻剂掩模，且所述第一开口和所述第二开口连通形成第一层叠开口；
在所述第一抗蚀刻剂掩模上方形成第一导体层，所述第一导体层包括位于所述第一抗蚀刻剂掩模表面的第一部分，以及位于所述第一层叠开口中的第二部分；以及
去除所述第一抗蚀刻剂掩模，所述第一导体层的第一部分与所述第一抗蚀刻剂掩模一同被除去，保留所述第一导体层的第二部分作为第一面电极，
其中，所述第一导体层的第二部分填充所述第一开口和部分所述第二开口，且在所述第一层间介质层上横向延伸，
所述第一开口是通过刻蚀部分所述第一层间介质层形成的，
所述第二开口是通过光源对所述第一抗蚀刻剂掩模进行曝光显影形成的。
2.根据权利要求1所述的半导体器件的电极制作方法，所述半导体衬底包括有源区，其特征在于，在半导体衬底的第一表面上形成具有暴露所述半导体衬底的第一开口的第一层间介质层的步骤包括：
在所述半导体衬底的第一表面形成第一层间介质层；
在所述第一层间介质层表面形成具有第一开口的第二抗蚀刻剂掩模；
经由所述第一开口对所述第一层间介质层进行蚀刻操作，形成具有第一开口的第一层间介质层；以及
去除所述第二抗蚀刻剂掩模，其中
所述半导体衬底的有源区经由所述第一开口部分裸露在外，所述裸露在外的半导体衬底的有源区为第一电极接触区。
3.根据权利要求1所述的半导体器件的电极制作方法，其特征在于，形成具有第二开口的第一抗蚀刻剂掩模的过程中，采用恒定曝光能量，从而形成侧壁陡直的第二开口。
4.根据权利要求1所述的半导体器件的电极制作方法，其特征在于，形成具有第二开口的第一抗蚀刻剂掩模的过程中，采用随时间递增的曝光能量，从而形成侧壁随着深度扩展的第二开口。
5.根据权利要求1所述的半导体器件的电极制作方法，其特征在于，所述第二开口大于所述第一开口，所述第一开口经由所述第二开口完全暴露在外。
6.根据权利要求1所述的半导体器件的电极制作方法，其特征在于，所述第一层间介质层具有第一厚度，所述第一抗蚀刻剂掩模具有第二厚度，所述第一导体层具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第一导体层的第二部分的上表面低于所述第一抗蚀刻剂掩模的上表面。
7.根据权利要求6所述的半导体器件的电极制作方法，其特征在于，所述第三厚度大于所述第一厚度。
8.根据权利要求1所述的半导体器件的电极制作方法，其特征在于，还包括：
在半导体衬底的第二表面上形成具有第三开口的第二层间介质层，所述第二表面与所述第一表面相对；
在所述第二层间介质层表面形成具有第四开口的第三抗蚀刻剂掩模，且所述第三开口和所述第四开口连通形成第二层叠开口；
在第三抗蚀刻剂掩模上方形成第二导体层，所述第二导体层包括位于第三抗蚀刻剂掩模表面的第一部分，以及位于所述第二层叠开口中的第二部分；以及
去除所述第三抗蚀刻剂掩模，所述第二导体层的第一部分与所述第三抗蚀刻剂掩模一同被除去，保留所述第二导体层的第二部分作为第二面电极。
9.根据权利要求8所述的半导体器件的电极制作方法，所述半导体衬底包括有源区，其特征在于，所述在半导体衬底的第二表面上形成具有第三开口的第二层间介质层的步骤包括：
在所述半导体衬底的第二表面形成第二层间介质层；
在所述第二层间介质层表面形成具有第三开口的第四抗蚀刻剂掩模；
经由所述第三开口对所述第二层间介质层进行蚀刻操作，形成具有第三开口的第二层间介质层；以及
去除所述第四抗蚀刻剂掩模，其中
所述半导体衬底的有源区经由所述第三开口部分裸露在外，所述裸露在外的半导体衬底的有源区为第二电极接触区。
10.根据权利要求8所述的半导体器件的电极制作方法，其特征在于，所述第二层间介质层与所述第一层间介质层同时形成。
11.根据权利要求8所述的半导体器件的电极制作方法，其特征在于，形成具有第四开口的第三抗蚀刻剂掩模的过程中，采用恒定曝光能量，从而形成侧壁陡直的第四开口。
12.根据权利要求8所述的半导体器件的电极制作方法，其特征在于，形成具有第四开口的第三抗蚀刻剂掩模的过程中，采用随时间递增的曝光能量，从而形成侧壁随着深度扩展的第四开口。
13.根据权利要求8所述的半导体器件的电极制作方法，其特征在于，所述第四开口大于所述第三开口，所述第三开口经由所述第四开口完全暴露在外。
14.根据权利要求8所述的半导体器件的电极制作方法，其特征在于，所述第二层间介质层具有第一厚度，所述第三抗蚀刻剂掩模具有第二厚度，所述第二导体层具有第三厚度，其中，所述第三厚度小于所述第一厚度和所述第二厚度之和，所述第二导体层的上表面低于所述第三抗蚀刻剂掩模的上表面。
15.根据权利要求14所述的半导体器件的电极制作方法，其特征在于，所述第三厚度大于所述第一厚度，所述第二导体层的第二部分填充所述第三开口，且在所述第二层间介质层上横向延伸。
CN201610885936.6A 2016-10-11 2016-10-11 半导体器件的电极制作方法 Active CN106328511B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610885936.6A CN106328511B (zh) 2016-10-11 2016-10-11 半导体器件的电极制作方法
TW106113137A TWI646586B (zh) 2016-10-11 2017-04-19 Method for manufacturing electrode of semiconductor element
US15/728,160 US10510845B2 (en) 2016-10-11 2017-10-09 Method for manufacturing electrode of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610885936.6A CN106328511B (zh) 2016-10-11 2016-10-11 半导体器件的电极制作方法

Publications (2)

Publication Number Publication Date
CN106328511A CN106328511A (zh) 2017-01-11
CN106328511B true CN106328511B (zh) 2020-07-31

Family

ID=57821067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610885936.6A Active CN106328511B (zh) 2016-10-11 2016-10-11 半导体器件的电极制作方法

Country Status (3)

Country Link
US (1) US10510845B2 (zh)
CN (1) CN106328511B (zh)
TW (1) TWI646586B (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057219A (en) * 1994-07-01 2000-05-02 Motorola, Inc. Method of forming an ohmic contact to a III-V semiconductor material
US8119449B2 (en) * 2006-03-14 2012-02-21 Panasonic Corporation Method of manufacturing an electronic part mounting structure
KR100875167B1 (ko) * 2007-07-25 2008-12-22 주식회사 동부하이텍 반도체 소자의 금속배선과 그의 형성방법
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8546048B2 (en) * 2010-10-29 2013-10-01 Skyworks Solutions, Inc. Forming sloped resist, via, and metal conductor structures using banded reticle structures
JP5652373B2 (ja) * 2011-03-24 2015-01-14 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US9887155B2 (en) * 2012-09-28 2018-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal layer semiconductor device and low temperature stacking method of fabricating the same
CN103413762B (zh) 2013-07-23 2016-08-10 矽力杰半导体技术(杭州)有限公司 半导体结构及其相应的制造方法
CN103413765B (zh) * 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法
CN104576323B (zh) * 2013-10-15 2017-12-01 中航（重庆）微电子有限公司 一种金属图形化结构及方法
CN105742403A (zh) * 2014-12-11 2016-07-06 上海晶玺电子科技有限公司 背接触电池和双面电池的金属化方法
CN104952734B (zh) 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US10510845B2 (en) 2019-12-17
TW201814774A (zh) 2018-04-16
US20180102413A1 (en) 2018-04-12
TWI646586B (zh) 2019-01-01
CN106328511A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
US8110340B2 (en) Method of forming a pattern of a semiconductor device
KR20110115312A (ko) 반도체 소자의 형성 방법
CN106298500B (zh) 降低微负载效应的蚀刻方法
CN106328511B (zh) 半导体器件的电极制作方法
KR100853796B1 (ko) 반도체 소자의 제조 방법
JP2007110069A (ja) コンタクトホール形成方法
US6924217B2 (en) Method of forming trench in semiconductor device
KR100940275B1 (ko) 반도체 소자의 게이트 패턴 형성방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
KR100661236B1 (ko) 플래시메모리소자의 플로팅게이트 형성방법
JP4376500B2 (ja) レジスト埋め込み方法および半導体装置の製造方法
CN109920761B (zh) 半导体元件的制作方法
TWI314349B (en) Method for forming spacers with different widths
TWI641100B (zh) 半導體元件的製作方法
JP3010706B2 (ja) 半導体装置の製造方法
KR950010853B1 (ko) 반도체장치의 역 콘택 제조 방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR100868926B1 (ko) 반도체소자의 제조방법
KR100192548B1 (ko) 캐패시터 제조방법
KR0151183B1 (ko) 반도체 메모리장치의 제조방법
KR101167192B1 (ko) 고전압 소자 제조방법
KR100870293B1 (ko) 플래시 메모리 소자의 제조 방법
KR100525106B1 (ko) 반도체 장치의 스토로지 노드 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200224

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant after: Silergy Semiconductor Technology (Hangzhou) Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant after: Nanjing Sili Microelectronics Technology Co., Ltd

Address before: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant