FI61588C - Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer - Google Patents

Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer Download PDF

Info

Publication number
FI61588C
FI61588C FI802420A FI802420A FI61588C FI 61588 C FI61588 C FI 61588C FI 802420 A FI802420 A FI 802420A FI 802420 A FI802420 A FI 802420A FI 61588 C FI61588 C FI 61588C
Authority
FI
Finland
Prior art keywords
indium
tin
alloy
gallium
process according
Prior art date
Application number
FI802420A
Other languages
English (en)
Other versions
FI61588B (fi
FI802420A (fi
Inventor
Jorma Olavi Antson
Original Assignee
Lohja Ab Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lohja Ab Oy filed Critical Lohja Ab Oy
Priority to FI802420A priority Critical patent/FI61588C/fi
Priority to GB8121027A priority patent/GB2081517B/en
Priority to US06/281,668 priority patent/US4380867A/en
Priority to DE19813127356 priority patent/DE3127356A1/de
Priority to FR8114236A priority patent/FR2488045A1/fr
Priority to JP56118576A priority patent/JPS5761285A/ja
Priority to DD81232271A priority patent/DD201627A5/de
Publication of FI802420A publication Critical patent/FI802420A/fi
Application granted granted Critical
Publication of FI61588B publication Critical patent/FI61588B/fi
Publication of FI61588C publication Critical patent/FI61588C/fi

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Γβι ηη KUULUTUSJUUCAISU ,ιςΛΛ jjSTS L J "* UTLÄOGNINGSSKRI FT O I ö Ö C (45) Paten 1U. nyonetty 10 03 1132 gQ Patent scdJ?lat ^ T ^ (51) K».lk?/lnt.ci.3 H 01 L 23/48 SUOMI—FINLAND (21) Patanttlhakcmut — Pttcntanseknlng 802Π20 (22) Hak*«nhfWvl — An»Oknlnpd*| 01.08.80 03) Alkupllv*—GIMfhttadtg 01.08.80 (41) Tulkit JulklMkai — Bllvlt offmcMg 02 Q2 32 tofnttt.1* rekisterihallitus (44) NihtivUcdp™ ]. kouLju.lui™ pv»,- ‘ .‘
Patent- och registerstyrelsen Antekan utta*d odi uti.*krift*n pubiicand uu.od (32)03)(31) Pyydetty «KuoJk·»!» —Begird pfiorhat (71) Oy Lohja Ab, 08700 Virkkala, Suomi-Finland(FI) (72) Jorma Olavi Antson, Espoo, Suomi-Finland(FI) (7*0 Seppo Laine (5^) Menetelmä sähköä johtavien läpäisyjen tekemiseksi ohutkalvoihin -Förfarande för utförande av elektriskt ledande genomföringar i tunnfilmer Tämän keksinnön kohteena on patenttivaatimuksen 1 johdannon mukainen menetelmä sähköä johtavien läpäisyjen tekemiseksi ohutkalvoihin .
Johtavia läpäisyjä ohutkalvoihin tarvitaan lähinnä elektroniikan komponenteissa, joissa sähkö on johdettava ohutkalvoteknises-ti valmistettujen passivointi- tai monikerrosohutkalvojen läpi alempiin johdekerroksiin.
Aikaisemmin yleisimmin käytetty menetelmä läpäisyjen tekemiseksi perustuu etsaustekniikkaan. Halutuilta läpäisykohdiltaan (kontaktialueilta) etsiväliaineelle (kemialliset syövytteet, plasma) paljastettu ohutkalvo etsataan selektiivisesti haluttuun alempaan johdekalvoon asti muun pinnanosan ollessa esim. fotoresistin suojaamana passiivinen kyseisen etsin vaikutukselle.
Toinen yleisesti käytetty menetelmä on ns. "lift-off"-tekniikka, missä läpäisyalueelle välittömästi johdekalvon päälle muodostetaan apukalvo, jonka päälle ylemmät ohutkalvokerrokset kasvatetaan. Tämän jälkeen läpäisy syntyy liuottamalla tai mekaanisesti naarmuttamalla apukalvo irti, jolloin tämän päälle 2 · 61588 kasvatetut ohutkalvot samalla irtoavat. Johdekalvo paljastuu, jolloin kontakti tähän johdekerrokseen on mahdollista.
Etsaustekniikan ongelmana on vaikeus löytää kulloinkin sopivat selektiiviset etsit eri kerroksille siten, että etsaantuminen pysähtyy haluttuun johdekerrokseen. Yleensä tarvitaan erittäin tarkkaa kontrollointia etsauksen lopettamiseksi juuri oikealla hetkellä. Varsinkin suuripinta-alaisilla näyttökompo-nenteilla kontaktialueiden ulkopuolisen pinnanosan täydellinen suojaaminen etsin vaikutukselta on vaikeaa, koska pölyhiukkasten ym. häiriötekijöiden takia fotoresistissä on aina merkittävä määrä virhekohtia. Häistä etsivaikutus voi päästä ei-halutulle aktiiviselle näyttöpinnan alueelle vaikuttaen epäedullisesti valmistettavien komponenttien saantoon ja laatuun.
"Lift-off"-tekniikan ongelmana on usein löytää sopiva apukalvo, joka kestää muuttumattomana seuraavat ohutkalvoprosessi-vaiheet. On myös huomattava, että korotetuissa lämpötiloissa kasvatetut ohutkalvot ovat yleensä tiiviitä ja lujia, joten alle jääneisiin apukalvoihin eivät liuottimet pääse vaikuttamaan. Irtoamistulos on tyypillisesti hilseilevä ja epämääräinen, eikä sitä useinkaan ole helppo täydellisesti poistaa. Mekaaniset menetelmät (hiominen, naarmutus) eivät taas yleensäkään karkeusasteensa takia ole käyttökelpoisia.
Tämän keksinnön tarkoituksena on edellä mainitussa tunnetussa tekniikassa esiintyvien epäkohtien poistaminen ja aivan uudentyyppisen menetelmän aikaansaaminen sähköä johtavien läpäisyjen tekemiseksi ohutkalvoihin.
Keksinnön mukaista menetelmää voidaan mm. soveltaa ohutkalvo-elektroluminenssi-näyttökomponenttien valmistukseen. Tällainen näyttökomponenttihan koostuu monikerroksisesta ohutkalvorakenteesta, jossa johtava läpäisy on tuotava passivointikerroksen läpi ylempään johdekerrokseen ja passivointikerroksen sekä eriste- ja puolijohde-kerrosten läpi alempaan (läpinäkyvään) johdekerrokseen.
Keksinnön mukainen menetelmä perustuu siihen, että läpäisy-alueelle (kontaktialueelle) annostellaan alhaisen sulamispisteen mutta korkean kiehumispisteen omaavaa metallia ennen läpäistäviä ohutkalvoprosesseja. Ohutkalvokasvatusten tapahtuessa korotetussa lämpötilassa, jolloin metalli on sulana, metallin pintaan törmäävät atomit (molekyylit) eivät voi muodostaa yhtenäistä kalvoa, koska sula pinta on voimakkaassa termisessä liikkeessä ja kuoriutuu puhtaaksi. Muuhun pinta-alueeseen ohutkalvo kasvaa normaalisti edellyttäen, että kyseisestä metallista ei höyrysty kasvatus-lämpötilassa haitallisessa määrin epäpuhtausatomeja ympäristöön.
3 61588 Tämä mahdollistuu korkean kiehumispisteen (so. kasvatuslämpötilassa alhaisen höyrynpaineen) omaavilla metalleilla. Ohutkalvoprosessien jälkeen kontaktialueella on kontaktimetallin välittämä yhteys joh-dekerrokseen. Tähän alueeseen kohdistunut ohutkalvomateriaalipommi-tus muodostaa metallin reuna-alueelle kuonakerroksen. Muualla johdekerros on säännöllisen ohutkalvorakenteen peittämä. Läpäisyn varmentamiseksi ei tarvita mitään jälkitoimenpiteitä.
Täsmällisemmin sanottuna keksinnön mukaiselle menetelmälle on tunnusomaista se, mikä on esitetty patenttivaatimuksen 1 tunnus-merkkiosas sa.
Keksinnön avulla saavutetaan huomattavia etuja. Niinpä keksinnön mukainen menetelmä eliminoi kalliin ja kriittisen fotolitografia/etsivaiheen komponentin valmistusprosessista, minkä johdosta komponenttien saanto ja laatu paranevat. Menetelmä ei yleensäkään sisällä mitään kriittisiä vaiheita eikä vaadi mitään tarkkaa kontrollointia, kuten etsausmenetelmät. Menetelmä on lisäksi tuotantoystävällinen. Menetelmän yhteydessä syntyvät metallisaa-rekkeet (nystyt) muodostavat samalla valmiit liitäntätuet komponentista ulospäin lähtevälle johdotukselle.
Keksintöä ryhdytään seuraavassa lähemmin tarkastelemaan liitteenä olevan piirustuksen mukaisen suoritusesimerkin avulla.
Tämä piirustus esittää suurennetussa mittakaavassa ja osittain kaaviollisena leikkauskuvantona keksinnön mukaisella menetelmällä ohutkalvorakenteeseen aikaansaatua läpäisyä.
Seuraavassa esimerkkiprosessissa on ohutkalvo-elektroluminens-si-näyttökomponenttiin tarvittavat johtavat läpäisyt tehty indium-metallista (In). Piirustuksen mukaisessa rakenteessa lasisubstraa-tilla 1 olevan läpinäkyvän indium-tina-oksidi-johteen (ITO) 2 pintaan on kontaktialueelle 2' annosteltu indium-metallia 8. Indiumin sulamispiste on 156,2°C,ja seuraavina kerrostetut ohutkalvot 3 (AlgO^), ** (ZnS:Mn), 5 (AlgO^) ja· 6 (ITO) on prosessoitu 500°C:n lämpötilassa CYD-tyyppisessä (Chemical Vapour Deposition) prosessissa. Indium-metalli 8 on tällöin sulana, ja koska sen kiehumispiste on korkea (2000°C),sen oma höyijnpaine on prosessilämpötilassa alle - 7 10 torria. Sulan indiumin 8 pinnalta ohutkalvoja muodostavat materiaalit kuoriutuvat reuna-alueelle kuonakerrokseksi 7 kontakti-alueen pysyessä avoimena. Indiumin alhaisen höyrynpaineen ansiosta ei haittavaikutusta kasvaviin kalvoihin esiinny. Indiumin hyvä adheesio ITO-kalvoon 2 mahdollistaa substraattien 1 pitämisen prosessin aikana mielivaltaisessa asennossa. Ohutkalvoprosessien jälkeen kontakti alempaan ITO-johdekerrokseen 2 välittyy suoraan indium-metallin kautta ilman erityisiä jälkitoimenpiteitä. Ylemmän 4 4 61588 ITO-johdekalvon 6 kuvioinnin jälkeen pintajohteen kontaktialueisiin annostellaan indium-metallia, ja läpäisy edellä kuvatuissa prosessi-olosuhteissa kasvatettavan, n. 1 paksuisen Al^O^-passivointi- kerroksen läpi muodostuu kuten edellä.
Keksinnön mukaista menetelmää voidaan luonnollisesti soveltaa edellä kuvatusta suoritusesimerkistä poiketenkin. Niinpä indiumin kaltaisia, alhaisen sulamispisteen ja korkeaa kiehumispisteen omaavia metalleja ovat myös tina (Sn : sp. 231,9°C ; kp. 2270°C) ja gallium (Ga : sp. 29,8°C ; kp, 2237°C). Nämä ovat mahdollisia läpäisymetalleja, kun ohutkalvoprosessin lämpötila ylittää 232°C käytettäessä tinaa ja 30°C käytettäessä galliumia.
Keksinnön mukainen menetelmä on sovellettavissa elektroluminenssi-ohutkalvojen lisäksi myös mm. IC-piireissä käytettäviin Si^N^- ym. kalvoihin tehtäviin läpäisyihin.
Periaatteessa voidaan keksinnön puitteissa käyttää mitä hyvänsä metallista ainetta, jonka sulamispiste on a^ft^iaempi ja kiehumispiste korkeampi kuin läpäistävien kalyokerrpsten kasvatus-lämpötila. Tällöin tulevat kysymykseen indiumin, tina,n ja galliumin väliset eri lejeeringit kaksittain tai kaikki, yhdessä sekä muut metallilej eeringit.
Kokeiden perusteella puhdas indium Qn tqdettu sinänsä parhaaksi materiaaliksi hyvien läpäisyominaisuuksienaa vuoksi, Kokeile taessa indiumin ja tinan lejeerinkejä saatiin vapain hyviä tuloksia lejeeringeillä, joissa tinapitoisuus oli enintään n. 80 painoprosenttia. Tinan käyttö on perusteltua tämän metallin hyvien juotos-ominaisuuksien ja edullisemman hinnan vuoksi.
Mainittakoon vielä, että suoritusesimerkissä esitetyn indium-tina-oksidin (ITO) asemesta johtavan kerroksen 2, 2' materiaaliksi soveltuu myös tinadioksidi-antimoni (SnOg/Sb) tai jokin metallointi (esim. Au, AI, Cr tai Mo) yleensä.
Metallinen aine sijoitetaan halutulle läpäisyalueelle sopivammin maskin läpi höyrystämällä tai sinänsä tunnetulla tavalla juottamalla.

Claims (12)

  1. 61588 5
  2. 1. Menetelmä sähköä johtavien läpäisyjen (8) tekemiseksi ohutkalvoihin (1 - 6, 9) ja sentapaisiin, varsinkin lämpötilassa 200...700°C kerrostamalla kasvatettavien ohutkalvojen (l - 6, 9) ulkopinnalta ainakin yhteen sisempään kerrokseen, sopivimmin elektrodikerrokseen (2, 2'), jolloin mainitun sisemmän kerroksen (2, 2') päälle kullekin halutulle läpäisyalueelle ennen seuraavan kerroksen (3) valmistamista sijoitetaan metallista ainetta, tunnettu siitä, että käytetään sellaista metallista ainetta, jonka sulamispiste on alhaisempi ja kiehumispiste korkeampi kuin mainittu kerrosten (3 - 6, 9) kasvatuslämpötila, jolloin mainittu metallinen aine sulana ollessaan estää kohdallaan kerrosten (3 - 6, 9) muodostumisen ja kovettuessaan muodostaa halutut, sähköä johtavat läpäisyt.
  3. 2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittuna metallisena aineena käytetään indiumia.
  4. 3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittuna metallisena aineena käytetään tinaa. ^. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä,että mainittuna metallisena aineena käytetään galliumia.
  5. 5. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että metallisena aineena käytetään jotain metallilejeerinkiä.
  6. 6. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että käytetään indiumin ja tinan lejeerinkiä.
  7. 7. Patenttivaatimuksen 6 mukainen menetelmä, tunnettu siitä, että tinan osuus lejeeringistä on enintään 80 painoprosenttia.
  8. 8. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että käytetään tinan ja galliumin lejeerinkiä.
  9. 9. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että käytetään indiumin ja galliumin lejeerinkiä.
  10. 10. Patenttivaatimuksen 5 mukainen menetelmä, tunnettu siitä, että käytetään indiumin, tinan ja galliumin lejeerinkiä.
  11. 11. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että metallinen aine sijoitetaan halutulle läpäisyalueelle maskin läpi höyrystämällä.
  12. 12. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että metallinen aine sijoitetaan halutulle läpäisyalueelle sinänsä tunnetulla tavalla juottamalla.
FI802420A 1980-08-01 1980-08-01 Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer FI61588C (fi)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FI802420A FI61588C (fi) 1980-08-01 1980-08-01 Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer
GB8121027A GB2081517B (en) 1980-08-01 1981-07-08 Method for making electrically conductive penetrations into thin films
US06/281,668 US4380867A (en) 1980-08-01 1981-07-09 Method for making electrically conductive penetrations into thin films
DE19813127356 DE3127356A1 (de) 1980-08-01 1981-07-10 Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
FR8114236A FR2488045A1 (fr) 1980-08-01 1981-07-22 Procede pour l'obtention d'inclusions electriquement conductrices dans des films minces
JP56118576A JPS5761285A (en) 1980-08-01 1981-07-30 Method of rorming electrically conductive buried member in thin film
DD81232271A DD201627A5 (de) 1980-08-01 1981-07-31 Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI802420 1980-08-01
FI802420A FI61588C (fi) 1980-08-01 1980-08-01 Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer

Publications (3)

Publication Number Publication Date
FI802420A FI802420A (fi) 1982-02-02
FI61588B FI61588B (fi) 1982-04-30
FI61588C true FI61588C (fi) 1982-08-10

Family

ID=8513660

Family Applications (1)

Application Number Title Priority Date Filing Date
FI802420A FI61588C (fi) 1980-08-01 1980-08-01 Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer

Country Status (7)

Country Link
US (1) US4380867A (fi)
JP (1) JPS5761285A (fi)
DD (1) DD201627A5 (fi)
DE (1) DE3127356A1 (fi)
FI (1) FI61588C (fi)
FR (1) FR2488045A1 (fi)
GB (1) GB2081517B (fi)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122155A (ja) * 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの接続バンプ
US20070166875A1 (en) * 2005-12-29 2007-07-19 Intel Corporation Method of forming a microelectronic package and microelectronic package formed according to the method
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2842831A (en) * 1956-08-30 1958-07-15 Bell Telephone Labor Inc Manufacture of semiconductor devices
US3323956A (en) * 1964-03-16 1967-06-06 Hughes Aircraft Co Method of manufacturing semiconductor devices
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating

Also Published As

Publication number Publication date
DE3127356A1 (de) 1982-04-22
GB2081517B (en) 1984-04-26
FR2488045A1 (fr) 1982-02-05
GB2081517A (en) 1982-02-17
DD201627A5 (de) 1983-07-27
FI61588B (fi) 1982-04-30
US4380867A (en) 1983-04-26
JPS5761285A (en) 1982-04-13
FI802420A (fi) 1982-02-02

Similar Documents

Publication Publication Date Title
FI61588C (fi) Foerfarande foer utfoerande av elektriskt ledande genomfoeringar i tunnfilmer
US5277749A (en) Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps
US5407863A (en) Method of manufacturing semiconductor device
JPH01321612A (ja) 重ね合わせたかカプセル化した金属導電路を提供する方法
US5382471A (en) Adherent metal coating for aluminum nitride surfaces
JPS59119867A (ja) 半導体装置
US4975389A (en) Aluminum metallization for semiconductor devices
JPS5851412B2 (ja) 半導体装置の微細加工方法
CN111029259B (zh) 一种电路基板的制作方法
US6248958B1 (en) Resistivity control of CIC material
DE3638799A1 (de) Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
US3791952A (en) Method for neutralizing charge in semiconductor bodies and dielectric coatings induced by cathodic etching
US4662989A (en) High efficiency metal lift-off process
FR2466102A1 (fr) Procede de fabrication d'elements composites pour circuits integres
KR900002619B1 (ko) 금속 실리사이드막 조성비 제어방법
US3475210A (en) Laminated passivating structure
US3764379A (en) Diminishing mask wearout during terminal formation
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPS6421943A (en) Semiconductor device
KR930014940A (ko) 다층박막형 홀소자 및 그 제조방법
JPS60734A (ja) 半導体装置とその製造方法
JP3303790B2 (ja) 半導体装置の製造方法
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
JPH04242931A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
MM Patent lapsed

Owner name: OY LOHJA AB