CN111029259B - 一种电路基板的制作方法 - Google Patents
一种电路基板的制作方法 Download PDFInfo
- Publication number
- CN111029259B CN111029259B CN201911095999.1A CN201911095999A CN111029259B CN 111029259 B CN111029259 B CN 111029259B CN 201911095999 A CN201911095999 A CN 201911095999A CN 111029259 B CN111029259 B CN 111029259B
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- forming
- sacrificial layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 26
- 239000003292 glue Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 238000002207 thermal evaporation Methods 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000013077 target material Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 116
- 230000009471 action Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 239000004831 Hot glue Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明公开了一种电路基板的制作方法，该方法包括：在衬底上依序形成掩膜层和用于形成目标层的材料层，其中，掩膜层位于材料层侧边且与材料层之间具有间隔；在衬底上形成覆盖材料层的机械剥离层；去除掩膜层，并将机械剥离层机械剥离去除，从而形成目标层。本发明解决了通过常规工艺制作的电路基板的目标材料容易受到污染和损伤的问题。
Description
技术领域
本发明涉及电路技术领域，尤其涉及一种电路基板的制作方法。
背景技术
如图1a至图1d所示，目前制作电路基板的一般过程为：在衬底a上形成牺牲层b；刻蚀牺牲层b，从而形成掩模板b'；在衬底a上沉积等方式形成目标材料c(用于构成电路基板的电线)；去除掩模板b'。但是在去除掩模板b'的过程中，目标材料c层会受到用于去除掩模板b'的刻蚀剂的影响。因此，通过上述的常规工艺制作的电路基板的目标材料c会有一定程度的污染和损伤。
发明内容
为了达到上述的目的，本发明采用了如下的技术方案：
一种电路基板的制作方法，包括：
在衬底上依序形成掩膜层和用于形成目标层的材料层，其中，所述掩膜层位于所述材料层侧边且与所述材料层之间具有间隔；
在衬底上形成覆盖所述材料层的机械剥离层；
去除所述掩膜层，并将所述机械剥离层机械剥离去除，从而形成所述目标层。
优选地，在所述衬底上形成掩膜层的方法包括：
在所述衬底的第一表面上依次层叠形成第一牺牲层和第二牺牲层；
在所述第二牺牲层上形成第一图形，使所述第一牺牲层经所述第一图形暴露于外；
在所述第一牺牲层上形成第二图形，以形成所述掩膜层，其中，所述衬底经所述第二图形和所述第一图形暴露于外，所述第二图形的缝隙宽度大于所述第一图形的缝隙宽度。
优选地，在所述衬底上形成所述材料层的方法包括：
经所述第一图形和所述第二图形，在所述衬底上形成材料层，其中，所述材料层的厚度小于所述第一牺牲层的厚度，所述材料层的宽度小于所述第二图形的缝隙宽度。
优选地，在所述衬底上形成覆盖所述材料层的所述机械剥离层的方法包括：
在所述第一图形和所述第二图形的缝隙里填充胶水材料，并对所述胶水材料进行固化处理，以形成覆盖所述材料层的机械剥离层。
优选地，去除所述掩膜层的方法为湿法刻蚀或干法刻蚀，其中，用于所述湿法刻蚀或所述干法刻蚀的刻蚀剂仅与所述第一牺牲层和所述第二牺牲层反应。
优选地，形成所述材料层的工艺温度小于所述第一牺牲层和所述第二牺牲层的熔点。
优选地，形成所述材料层的工艺为电子束蒸发工艺、热蒸镀工艺或分子束外延工艺中的一种。
优选地，所述第一牺牲层和所述第二牺牲层为无机材料。
优选地，所述第一牺牲层的材料为SiO2，所述第二牺牲层的材料为a-Si。
优选地，所述胶水材料为光刻胶或光学胶。
与现有技术相比，本发明在形成目标层的材料层与掩膜层之间设置了间隔，在该间隔空间里填充用于形成机械剥离层的材料形成了一种保护层，从而使目标层在去除掩模板的过程中得到了保护作用，避免了目标层受到污染或损伤的情况。
附图说明
图1a至1d为现有的电路基板的制作方法的流程图；
图2a至2g为本发明实施例的电路基板的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
本实施例提供了一种电路基板的制作方法，该方法包括：
在衬底1上依序形成掩膜层和用于形成目标层的材料层4，其中，所述掩膜层位于所述材料层4侧边且与所述材料层4之间具有间隔。
在衬底1上形成覆盖所述材料层4的机械剥离层5。
去除所述掩膜层，并将所述机械剥离层5机械剥离去除，从而形成所述目标层。
具体地，上述制作方法中在所述衬底1上形成掩膜层的方法包括：
如图2a所示，在所述衬底1的第一表面上依次层叠形成第一牺牲层2和第二牺牲层3。其中，所述第一牺牲层2的材料为SiO2，所述第二牺牲层3的材料为a-Si，所述第一牺牲层2和所述第二牺牲层3通过气相沉积工艺或者是物理沉积来形成
如图2b所示，在所述第二牺牲层3上形成第一图形3'，使所述第一牺牲层2经所述第一图形3'暴露于外，具体是通过干法刻蚀或者湿法刻蚀来进行所述第一图形3'的图形化。
如图2c所示，在所述第一牺牲层2上形成第二图形2'，以形成所述掩膜层(掩膜层包括图形化的第一牺牲层2和第二牺牲层3)，其中，所述衬底1经所述第二图形2'和所述第一图形3'暴露于外，所述第二图形2'的缝隙宽度(图2c中的B)大于所述第一图形3'的缝隙宽度(图2c中的A)。需要说明的是，所述第一图形3'和所述第二图形2'的具体形状是根据所要制作的电路基板的功能而决定。
具体地，上述制作方法中在所述衬底1上形成所述材料层4的方法包括：
如图2d所示，经所述第一图形3'和所述第二图形2'，在所述衬底1上形成材料层4，其中，所述材料层4的厚度小于所述第一牺牲层2的厚度，所述材料层4的宽度小于所述第二图形2'的缝隙宽度。这样设计的目的在于，使所述材料层4的侧边与所述掩膜层之间形成间隔，使后续步骤中填充的胶水材料能够完整地包覆所述材料层4。需要说明的是，所述材料层4的形成一般采用气相沉积工艺(例如：电子束蒸发工艺、热蒸镀工艺或分子束外延工艺)，所述材料层4的沉积过程中，沉积材料是先经过所述第一图形3'，其中，所述第一图形3'的缝隙宽度小于所述第二图形2'的缝隙宽度，因此形成在衬底1上的材料层4的形状和尺寸与第一图形3'的形状和尺寸是相同。所以所述材料层4的宽度必定小于所述第二图形2'的缝隙宽度。此外，材料层4的厚度可以通过调节沉积速率的方式来进行调节。
具体地，上述制作方法中在所述衬底1上形成覆盖所述材料层4的所述机械剥离层5的方法包括：
如图2e所示，在所述第一图形3'和所述第二图形2'的缝隙里填充胶水材料，该胶水材料可以是光刻胶、光学胶、PDMS或者是反应型热熔胶。填充胶水材料之后对所述胶水材料进行固化处理，以形成覆盖所述材料层4的机械剥离层5。
具体地，去除所述掩膜层的方法为湿法刻蚀或干法刻蚀，其中，用于所述湿法刻蚀或所述干法刻蚀的刻蚀剂仅与所述第一牺牲层2和所述第二牺牲层3反应，不与所述机械剥离层5反应例如：刻蚀剂为HF、HCl或者是XeF2时不与机械剥离层5(固化的光刻胶或光学胶)反应，从而实现了在去除掩膜层的过程中，利用机械剥离层5来保护材料层4，使得材料层4不受上述刻蚀剂的污染或损伤的目的。
最后，去除所述掩膜层之后，还要将所述机械剥离层5去除，根据本发明的技术思想机械剥离层5通过物理手段进行剥离，例如：生产线的工作人员用手进行剥离、利用机械工具进行剥离或者是通过曝光、加热、降温等方式降低机械剥离层5的粘度再进行剥离等。
本实施例中，为了进一步地减少对于所述材料层4的污染因素，所述第一牺牲层2和所述第二牺牲层3的熔点必须高于所述材料层4的工艺温度，这里的工艺温度是指，例如采用真空蒸镀工艺时，真空室内部的或者衬底1的温度。在实际实施的过程中，掩膜层材料肯能在沉积材料层4的过程中发生物理变化，例如自身材料蒸发、变形或者排出气体等。发生这种情况都会影响材料层4的沉积过程，污染材料层4，例如：蒸发的掩膜层材料与材料层4的材料混合并沉积衬底上，或者所排出的气体与材料层4的材料混合并沉积衬底上。因此，为了避免上述的情形，所述第一牺牲层2和所述第二牺牲层3的熔点必须高于所述材料层4的工艺温度，或者至少在材料层4的工艺温度下不会发生物理变化。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (8)
1.一种电路基板的制作方法，其特征在于，包括：
在衬底(1)上依序形成掩膜层和用于形成目标层的材料层(4)，其中，所述掩膜层位于所述材料层(4)侧边且与所述材料层(4)之间具有间隔；
在衬底(1)上形成覆盖所述材料层(4)的机械剥离层(5)；
去除所述掩膜层，并将所述机械剥离层(5)机械剥离去除，从而形成所述目标层；
其中，在所述衬底(1)上形成掩膜层的方法包括：
在所述衬底(1)的第一表面上依次层叠形成第一牺牲层(2)和第二牺牲层(3)；
在所述第二牺牲层(3)上形成第一图形(3')，使所述第一牺牲层(2)经所述第一图形(3')暴露于外；
在所述第一牺牲层(2)上形成第二图形(2')，以形成所述掩膜层，其中，所述衬底(1)经所述第二图形(2')和所述第一图形(3')暴露于外，所述第二图形(2')的缝隙宽度大于所述第一图形(3')的缝隙宽度；
其中，在所述衬底(1)上形成所述材料层(4)的方法包括：
经所述第一图形(3')和所述第二图形(2')，在所述衬底(1)上形成材料层(4)，其中，所述材料层(4)的厚度小于所述第一牺牲层(2)的厚度，所述材料层(4)的宽度小于所述第二图形(2')的缝隙宽度。
2.根据权利要求1所述的电路基板的制作方法，其特征在于，在所述衬底(1)上形成覆盖所述材料层(4)的所述机械剥离层(5)的方法包括：
在所述第一图形(3')和所述第二图形(2')的缝隙里填充胶水材料，并对所述胶水材料进行固化处理，以形成覆盖所述材料层(4)的机械剥离层(5)。
3.根据权利要求1或2所述的电路基板的制作方法，其特征在于，去除所述掩膜层的方法为湿法刻蚀或干法刻蚀，其中，用于所述湿法刻蚀或所述干法刻蚀的刻蚀剂仅与所述第一牺牲层(2)和所述第二牺牲层(3)反应。
4.根据权利要求3所述的电路基板的制作方法，其特征在于，形成所述材料层(4)的工艺温度小于所述第一牺牲层(2)和所述第二牺牲层(3)的熔点。
5.根据权利要求4所述的电路基板的制作方法，其特征在于，形成所述材料层(4)的工艺为电子束蒸发工艺、热蒸镀工艺或分子束外延工艺中的一种。
6.根据权利要求3所述的电路基板的制作方法，其特征在于，所述第一牺牲层(2)和所述第二牺牲层(3)为无机材料。
7.根据权利要求6所述的电路基板的制作方法，其特征在于，所述第一牺牲层(2)的材料为SiO2，所述第二牺牲层(3)的材料为a-Si。
8.根据权利要求2所述的电路基板的制作方法，其特征在于，所述胶水材料为光刻胶或光学胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095999.1A CN111029259B (zh) | 2019-11-11 | 2019-11-11 | 一种电路基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911095999.1A CN111029259B (zh) | 2019-11-11 | 2019-11-11 | 一种电路基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111029259A CN111029259A (zh) | 2020-04-17 |
| CN111029259B true CN111029259B (zh) | 2021-07-23 |
Family
ID=70201244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911095999.1A Active CN111029259B (zh) | 2019-11-11 | 2019-11-11 | 一种电路基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111029259B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113005409B (zh) * | 2021-02-22 | 2022-09-13 | 延边大学 | 一种复合金属薄膜制备方法 |
| CN115295713B (zh) * | 2022-07-21 | 2023-07-04 | 合肥本源量子计算科技有限责任公司 | 图形化组件、结构和柱状阵列及其制作方法、应用 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364758A (ja) * | 1989-08-02 | 1991-03-20 | Hitachi Ltd | フォトレジスト剥離方法 |
| CN1675779A (zh) * | 2002-08-14 | 2005-09-28 | 富士通株式会社 | 微t型电极的制造方法 |
| CN1764349A (zh) * | 2004-06-17 | 2006-04-26 | 夏普株式会社 | 电成型金属化 |
| CN1843067A (zh) * | 2004-01-15 | 2006-10-04 | 松下电器产业株式会社 | 金属图形及其制造方法 |
| CN103021930A (zh) * | 2011-09-20 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 一种金属互连层刻蚀方法 |
| CN104810351A (zh) * | 2014-01-23 | 2015-07-29 | 台湾积体电路制造股份有限公司 | 具有应力降低结构的互连装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI286454B (en) * | 2005-03-09 | 2007-09-01 | Phoenix Prec Technology Corp | Electrical connector structure of circuit board and method for fabricating the same |
-
2019
- 2019-11-11 CN CN201911095999.1A patent/CN111029259B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364758A (ja) * | 1989-08-02 | 1991-03-20 | Hitachi Ltd | フォトレジスト剥離方法 |
| CN1675779A (zh) * | 2002-08-14 | 2005-09-28 | 富士通株式会社 | 微t型电极的制造方法 |
| CN1843067A (zh) * | 2004-01-15 | 2006-10-04 | 松下电器产业株式会社 | 金属图形及其制造方法 |
| CN1764349A (zh) * | 2004-06-17 | 2006-04-26 | 夏普株式会社 | 电成型金属化 |
| CN103021930A (zh) * | 2011-09-20 | 2013-04-03 | 中芯国际集成电路制造(上海)有限公司 | 一种金属互连层刻蚀方法 |
| CN104810351A (zh) * | 2014-01-23 | 2015-07-29 | 台湾积体电路制造股份有限公司 | 具有应力降低结构的互连装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111029259A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3472855B1 (en) | Depositing a passivation layer on a graphene sheet | |
| KR0169959B1 (ko) | 패턴 형성 방법 | |
| CN111029259B (zh) | 一种电路基板的制作方法 | |
| WO2009105347A3 (en) | Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch | |
| KR20180048937A (ko) | 멤브레인 조립체를 제조하는 방법 | |
| US8084365B2 (en) | Method of manufacturing a nano structure by etching, using a substrate containing silicon | |
| CN100456422C (zh) | 图案转印法 | |
| JP2022543545A (ja) | ペリクル膜 | |
| CN105742191A (zh) | 一种预置图形的二硫化钼纳米膜制备方法 | |
| JP2019129310A (ja) | パターン化の二次元遷移金属カルコゲナイドナノ材料の製造方法 | |
| TWI655327B (zh) | 製造部分獨立式二維晶體薄膜之方法及包括該薄膜之裝置 | |
| KR840004826A (ko) | 반도체 장치 제조를 위한 석판 처리공정 | |
| US7033906B2 (en) | Airdome enclosure for components | |
| US8962494B2 (en) | Method of manufacturing dual gate oxide devices | |
| US7531457B2 (en) | Method of fabricating suspended structure | |
| JP2009194170A (ja) | 微細パターン形成方法 | |
| US20070037386A1 (en) | Sloped thin film substrate edges | |
| JP5042456B2 (ja) | ステンシルマスクの製造方法 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| KR102664689B1 (ko) | 가공면 보호층 및 이를 이용한 실리콘 마스크 제조방법 | |
| CN110047801B (zh) | 阵列基板制备方法及阵列基板 | |
| EP2105950A1 (en) | Thin film etching method | |
| KR101143620B1 (ko) | 표면 거칠기를 개선할 수 있는 포토 마스크의 제조방법 | |
| JPH04151220A (ja) | 微細加工を施した射出成形用コアの作成方法 | |
| JP5294733B2 (ja) | 機械部品と微細機械部品を製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |