FR2466102A1 - Procede de fabrication d'elements composites pour circuits integres - Google Patents

Procede de fabrication d'elements composites pour circuits integres Download PDF

Info

Publication number
FR2466102A1
FR2466102A1 FR8020128A FR8020128A FR2466102A1 FR 2466102 A1 FR2466102 A1 FR 2466102A1 FR 8020128 A FR8020128 A FR 8020128A FR 8020128 A FR8020128 A FR 8020128A FR 2466102 A1 FR2466102 A1 FR 2466102A1
Authority
FR
France
Prior art keywords
layer
silicon
substrate
inorganic material
process according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8020128A
Other languages
English (en)
Inventor
William Russel Cady
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of FR2466102A1 publication Critical patent/FR2466102A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66848Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)

Abstract

PROCEDE PERMETTANT LA FORMATION DE PETITS ELEMENTS EN MATERIAUX VARIES SUR UNE GRANDE VARIETE DE SUBSTRATS. IL CONSISTE A FORMER SUR LA SURFACE 12 D'UN SUBSTRAT 11 UNE PREMIERE COUCHE 14 EN MATERIAU ORGANIQUE INATTAQUABLE, FORMER SUR CETTE PREMIERE COUCHE UNE SECONDE COUCHE 21 AYANT UNE PARTIE ENLEVEE 22 ET UNE PAIRE DE PARTIES MAINTENUES 23A, 23B, DONT LES BORDS ADJACENTS 24A, 24B PRESENTENT UN SECOND ESPACEMENT PREDETERMINE 25, ATTAQUER LA PREMIERE COUCHE PAR LA PARTIE ENLEVEE POUR FORMER UNE OUVERTURE 15 ET DEPOSER EN PHASE VAPEUR SUR LE SUBSTRAT UN SECOND MATERIAU 13 PAR LA PARTIE ENLEVEE DE LA SECONDE COUCHE ET L'OUVERTURE POUR FORMER UN ELEMENT DU SECOND MATERIAU. APPLICATION AUX CIRCUITS INTEGRES.

Description

2466 102
La présente invention concerne, d'une manière générale un procédé de fabrication d'élements composites pour circuits intégrés. La présente invention concerne en particulier un
procédé de formation d'éléments en une grande variété de ma-
tériaux et de petites dimensions sur une grande variété de substrats.
Par la mise en oeuvre du procédé de la présente inven-
tion, on utilise conformément à une de ses réalisations, un
substrat comprenant une surface et constitué d'un premier ma-
tériau. On forme une première couche d'un matériau inorgani-
que attaquable sur la surface du substrat. On forme une secon-
de couche d'un matériau résistant à la corrosion, comprenant une partie enlevée et une paire de parties maintenues sur la première couche, de manière à ce que les bords adjacents des parties maintenues présentent un espacement prédéterminé. On attaque la première couche au niveau de la partie enlevée de la seconde couche afin d'y pratiquer une ouverture et donc de mettre à nu la surface du substrat. Les parois de l'ouverture se trouvent au dessous de la seconde couche et sont espacées
des bords adjacents des parties maintenues de la seconde cou-
che. On dépose un second matériau en phase vapeur par la par-
tie enlevée de la seconde couche et par l'ouverture, sur le substrat pour y former l'élément. Les parties maintenues de de la seconde couche font écran au dépôt du second matériau sur le substrat. L'espacement des deux bords de l'élément déposé est donc déterminé par l'espacement prédéterminé cité précédemment des bords des parties maintenues de la seconde couche.
La suite de la description se réfère aux figures anne-
xées qui représentent respectivement:
Figure 1, une vue plane d'un élément composite qui com-
prend un substrat en un premier matériau sur lequel on a for-
mé un élément en un second matériau, conformément à une réali-
sation de la présente invention.
Figure 2, une vue en coupe droite de l'élément de la fi-
gure 1 faite suivant les lignes 2-2 de celle-ci.
Figure 3A-3E, des sections droites de structures repré-
sentant des étapes successives d'un procédé de fabrication de
l'élément composite conformément à la présente invention.
Si on se reporte maintenant à la figure 1, on a représen-
té un élément composite fabriqué conformément à la présente invention. L'élément composite 10 comprend un substrat 11 de silicium présentant une surface 12 sur laquelle on a formé un élément conducteur 13 de platine. L'élément 10 comprend aus-si une couche 14 de dioxyde de silicium qui s'est formé
sur la surface 12 du substrat 11 pendant le procédé de forma-
tion de l'élément 10 et qui reste sur celui-ci, constituant un élément passivant de l'élément composite. La couche 14
comporte une ouverture 15 o se trouve l'élément composite.
La couche 14 comporte une ouverture 15 o se trouve l'élément
conducteur 13 espacé des parois 17 et 18 de cette couche.
L'élément conducteur 13 peut représenter une électrode d'une
diode Schottky, le substrat semi-conducteur constituant l'au-
tre électrode. Bien sûr, dans ce cas le substrat 11 sera en
silicium mono-cristallin semi-conducteur. La diode de Schot-
tky peut constituer la gachette d'un transistor à jonction et à effet de champ. L'élément conducteur 13 peut également constituer un élément conducteur d'interconnexion de lignes
d'un circuit imprimé. La couche 14 de dioxyde de silicium as-
sure la passivation de la surface 12 du substrat semi-conduc-
teur et la protége.
On décrira maintenant le procédé de fabrication de la structure composite des figures 1 et 2, en se reportant aux figures 3A-3E. On désigne de la même manière les éléments des figures 3A et 3E et les éléments identiques des figures 1 et 2. On dépose une première couche 14 de dioxyde de silicium d'environ 5 000 Angstrdms d'épaisseur sur une surface 12 d'un
substrat Il de matériau de silicium semi-conducteur. On dépo-
se une deuxième couche 21 d'un matériau photorésistant d'en-
viron 5 000 Angstrdms d'épaisseur sur la première couche 14 de dioxyde de silicium, comme on l'a représenté sur la figure 3A. On grave un profil dans la seconde couche 2-1 en utilisant des techniques de masquage de matériaux photorésistants bien connues pour réaliser un masque comprenant une partie enlevée 22 et une paire de parties maintenues 23a et 23b, comme on l'a représenté sur la figure 3B. Le bord 24a de la partie maintenue 23a est espacé du bord 24b de la partie maintenue
23b d'une distance prédéterminée 25 qui peut être très peti-
te, par exemple inférieure à 1 micron ou 10 000 Angstrtms. On attaque ensuite la couche de dioxyde de silicium 14 par la partie 22 de la couche de matériau photorésistant 21, en uti-
lisant un produit d'attaque envers lequel la couche 21 est ré-
sistante, par exemple de l'acide fluorhydrique tamponné, pour former une ouverture 15 dans la couche de dioxyde de silicium 14 et mettre à nu la surface 12 du substrat 11, comme on l'a
représenté sur la figure 3C. Les parois 17 et 18 de l'ouver-
ture 15 se trouvent respectivement au-dessous des parties non enlevées 23a et 23b de la seconde couche 21. La paroi 17 est espacée du bord 24 a de la partie maintenue 23a et la
paroi 18 est espacée du bord 24b. de la partie maintenue 23b.
Dans l'étape suivante du procédé, on place le substrat 11,
portant les couches gravées 14 et 21 dans un appareil de pul-
vérisation approprié, par exemple dans un appareil comme ce-
lui décrit dans le brevet des Etats Unis d'Amérique
NO 3 927 225 pour pulvériser du platine d'une source appro-
priée sur-le substrat de silicium 11 par la partie enlevée 22 de la seconde couche 21 et l'ouverture 15 de la première couche 14. Les parties maintenues 23a et 23b de la couche
de matériau photorésistant 21 masquent le substrat lors du dé-
pôt des particules de platine et déterminent donc les bords
extrêmes 13 a et 13 b de l'élément déposé 13, comme on l'a re-
présenté sur la figure 3D. L'élément 13 résulte du dépôt de
platine d'une source placée à une distance relativement gran-
de par rapport aux dimensions de l'ouverture 15 et perpendi-
culairement à celle-ci, de façon à utiliser un faisceau colli-
maté pour former un bord droit 13a> aligné avec le bord 24 a de la partie maintenue 23a et un autre bord droit 13b aligné avec le bord 24b de la partie maintenue 23b.. L'espacement 26 des bords 13a et 13b est donc déterminé par l'espacement
des bords 24a et 24b de la couche 21 de matériau photorésis-
tant découpé. L'épaisseur de l'élément déposé 13a dépend de la durée d'exposition au faisceau de particules de platine et
on l'a représentée comme étant un peu inférieure à l'épais-
seur de la première couche 14. Si on plaçait la source de pla-
tine plus près de l'ouverture, par exemple à une distance
comparable à l'espacement des bords 24à et 24b/ on obtien-
drait un déplacement du bord 13a vers l'extérieur et égale-
ment une différence d'épaisseur au voisinage de ce bord, et de la même manière, un déplacement du bord 13b vers l'exté- rieur et-également une différence d'épaisseur au voisinage de ce bord. On pourrait bien sûr augmenter l'étalement des
bords de l'élément 13 pour recouvrir une partie de la premiè-
re couche 14 au-dessus de ses parois 17 et 18 si on le souhai-
tait, pour des raisons de passivation, par exemple. Au cours
du procédé, on enlève ensuite la couche de matériau photoré-
sistant 21 avec le platine qui s'y est déposé en la dissol-
vant dans un solvant de ce matériau photorésistant approprié
bien connu de l'homme de l'art pour obtenir l'élément compo-
site représenté sur la figure 3E. Si on le souhaite, on peut
enlever la couche de dioxyde de silicium 14 à l'aide d'un pro-
duit d'attaque approprié comme, par exemple, de l'acide fluo-
rhydrique tamponné. L'élément résultant de la figure 3E subi-
ra d'autres traitements en fonction de son application. Si
on le souhaite, on peut déposer successivement d'autres maté-
riaux métalliques comme le molybdène et l'or sur l'élément 13
après le dépôt de platine pour former une structure métalli-
que composite. On peut, de la même manière, déposer d'autres
matériaux conducteurs comme l'aluminium. On peut également dé-
poser de la même manière d'autres matériaux non-conducteurs.
Bien que l'on ait décrit et illustré l'invention dans le cas d'un élément composite dont le substrat est constitué de silicium, le substrat peut être constitué d'autres matériaux, parmi lesquels d'autres semiconducteurs aussi bien que des conducteurs et des isolants. Bien que l'on ait représenté la
première couche 14 comme étant constituée de dioxyde de sili-
cium, on peut également utiliser d'autres matériaux inorgani-
ques comme le nitrure de silicium. Si on utilise du nitrure de silicium comme matériau constituant la première couche, le
substrat peut être constitué de dioxyde de silicium.
Bien que l'on ait représenté la seconde couche 21 comme étant constituée d'un matériau photorésistant organique, on peut utiliser un matériau inorganique approprié, par exemple du nitrure de silicium ou du silicium. Si la seconde couche est constituée d'un matériau inorganique, comme le silicium
ou le nitrure de silicium, on peut la graver par des techni-
ques de masquage par transfert dans lesquelles on masque la partie maintenue par un masque approprié, et on expose la par- tie que l'on veut enlever, que l'on attaque par un produit d'attaque sélectif qui n'a relativement pas d'action sur la
première couche sous-jacente. Le brevet des Etats Unis d'Amé-
rique N' 3 772 102 décrit un procédé dans lequel on utilise
du silicium comme masque de transfert.
Si le substrat Il est en silicium, la première couche 14, une couche de dioxyde de silicium et la seconde couche 21, une
couche de silicium, on pourra utiliser de l'acide fluorhydri-
que tamponné pour attaquer sélectivement la première couche, sans agir sur la seconde couche découpée. Après le dépôt de
l'élément 13 sur le substrat 11, on pourra utiliser de l'aci-
de fluorhydrique tamponné pour enlever la couche de dioxyde
de silicium et la couche de silicium se trouvant sur celle-
ci. Si le substrat Il est en silicium, la première couche 14, une couche de dioxyde de silicium, et la seconde couche 21,
une couche de nitrure de silicium, on pourra utiliser de l'a-
cide fluorhydrique tamponné pour attaquer sélectivement la
première couche sans agir sur la seconde couche découpée.
Après le dépôt de l'élément 13 sur le substrat 11 on pourra
utiliser de l'acide phosphorique chaud pour enlever la cou-
che de nitrure de silicium et le matériau déposé sur cette couche. On pourra également utiliser en variante de l'acide fluorhydrique tamponné pour enlever la couche de dioxyde de
silicium et les couches de matériaux déposées au-dessus.
Si le substrat Il est en silicium, la première couche 14 une couche de nitrure de silicium et la seconde couche 21
une couche de silicium, on pourra utiliser de l'acide phos-
phorique chaud pour attaquer sélectivement la première cou-
che. Après le dépôt de l'élément 13 sur le substrat 11, on pourra utiliser de l'acide phosphorique chaud pour enlever la couche de nitrure de silicium et la couche de silicium se trouvant sur celle-ci. Si le substrat 11 est en silicium, la première couche 14, une couche de nitrure de silicium, et la seconde couche 21 une couche de dioxyde de silicium on pourra utiliser de l'acide phosphorique chaud pour attaquer sélectivement la première couche. Après le dépôt de l'élément
13 sur le substrat 11, on pourra utiliser de l'acide fluorhy-
drique tamponné pour enlever la couche de dioxyde de silicium et le matériau déposé sur cette couche. On pourra également
utiliser en variante de l'acide phosphorique chaud pour enle-
ver la couche de nitrure de silicium et les couches de maté-
riaux déposées au-dessus.
Si le substrat Il est en dioxyde de silicium, la premiè-
re couche 14, une couche de nitrure de silicium, et la secon-
de couche 21, une couche de dioxyde de silicium, on pourra
utiliser de l'acide phosphorique chaud pour attaquer la pre-
mière couche. Après le dépôt de l'élément 13 sur le substrat
11, on pourra utiliser de l'acide phosphorique chaud pour en-
lever la couche de nitrure de silicium et la couche de dioxy-
de de silicium se trouvant sur celle-ci. Si le substrat 11 est en dioxyde de silicium, la première couche 14, une couche de nitrure de silicium, et la seconde couche 21, une couche de silicium, on pourra utiliser de l'acide phosphorique chaud
pour attaquer sélectivement la première couche. Après le dé-
pôt de l'élément 13 sur le substrat 11 on pourra utiliser de l'hydroxyde de potassium concentré pour enlever la couche de silicium et le matériau déposé sur cette couche. On pourra également utiliser en variante de l'acide phosphorique chaud pour enlever la couche de nitrure de silicium et les couches
de matériaux déposées au-dessus. Si le substrat est en nitru-
re de silicium, la première couche, une couche de dioxyde de
silicium et la seconde couche, une couche de nitrure de sili-
cium, on pourra utiliser de l'acide fluorhydrique tamponné pour attaquer la première couche. Après le dépôt de l'élément
13 sur le substrat 11, on pourra utiliser de l'acide fluorhy-
drique tamponné pour enlever la couche de dioxyde de silicium
et la couche de nitrure de silicium se trouvant sur celle-ci.
Si le substrat est en nitrure de silicium, la première couche, une couche de dioxyde de silicium et la seconde couche une
couche de silicium, on pourra utiliser de l'acide fluorhydri-
que tamponné pour attaquer sélectivement la première couche.
Après le dépôt de l'élément 13 sur le substrat 11, on pourra utiliser de l'hydroxyde de potassium concentré pour enlever
la couche de silicium et le matériau déposé sur cette couche.
On pourra également utiliser, en variante, de l'acide fluorhy-
drique tamponné pour enlever la couche de dioxyde de silicium
et les couches de matériaux déposées au-dessus.
Bien sûr, dans tous les exemples précédents, les pro-
duits d'attaque utilisés pour enlever la première couche 14
et la seconde couche 22 après que l'élément 13 ait été dépo-
sé sur le substrat 11, n'attaquent pas l'élément 13.
Le fait que la première couche soit constituée par un
matériau inorganique comme le dioxyde de silicium ou le ni-
trure de silicium présente l'avantage, en plus de fournir une structure qui peut être incorporée dans le dispositif résultant, d'être plus facilement attaquée sélectivement, sans action sur la seconde couche gravée, en particulier si cette dernière est constituée par un matériau photorésistant organique.
Si la seconde couche aussi bien que la première est cons-
tituée par un matériau inorganique comme le silicium, le dio-
xyde de silicium ou le nitrure de silicium, des températures de dépôt plus élevées peuvent être tolérées et on peut donc utiliser divers procédés de dépôt. Cela permet de déposer une
plus grande variété de matériaux sous une plus grande diversi-
té de conditions, les sources de dépôt à haute température étant, par exemple, placées plus près des première et seconde
couches pour obtenir le schéma de dépôt voulu.

Claims (7)

R E V E N D I C A T I 0 N S
1 - Procédé de formation sur une surface (12) d'un subs-
trat (11) d'un premier matériau, d'un élément d'un second
matériau (13) dont les bords (13a, 13b), présentent un espa-
cement prédéterminé, caractérisé en ce qu'il comprend les éta-
pes de: -
apport du substrat présentant la surface, formation sur la surface d'une première couche (14) d'un matériau inorganique attaquable, 10. formation sur la première couche d'une seconde couche
(21) d'un matériau résistant à l'attaque comprenant une par-
tie enlevée (22) et une paire de parties maintenues (23a,
23b), dont les bords adjacents (24a, 24b) présentent un se-
cond espacement prédéterminé (25), 15. attaque de la première couche, par la partie enlevée de la seconde couche pour former une ouverture (15) dans la première couche et exposer la surface du substrat, les parois (17, 18) de l'ouverture se trouvant au dessous de la seconde
couche et espacées des bords adjacents de ses parties mainte-
nues, dépôt en phase vapeur du second matériau par la partie enlevée de la seconde couche et l'ouverture, sur le substrat pour former l'élément sur le substrat, les parties maintenues de la seconde couche masquant le dépôt du second matériau sur
le substrat, de façon à ce que le premier espacement prédéter-
miné des deux bords de l'élément soit prédéterminé par le se-
cond espacement prédéterminé des bords des parties maintenues
de la seconde couche.
2 - Procédé selon la revendication 1, caractérisé en ce
que le second matériau est un conducteur.
3 - Procédé selon la revendication 1, caractérisé en ce
que le premier matériau est un semi-conducteur.
4 - Procédé selon la revendication 3, caractérisé en ce
que le semi-conducteur est le silicium.
5 - Procédé selon la revendication 1, caractérisé en ce
que le premier matériau inorganique est le dioxyde de sili-
cium. 6 - Procédé selon la revendication 1, caractérisé en ce
que le premier matériau inorganique est le nitrure de sili-
cium. 7 - Procédé selon la revendication 1, caractérisé en ce
la seconde couche est constituée par un matériau photorésis-
tant. 8 - Procédé selon la revendication 1, caractérisé en ce que la seconde couche est constituée par un second matériau inorganique. 9 Procédé selon la revendication 1, caractérisé en ce
que le premier matériau inorganique est le dioxyde de sili-
cium et en ce que le second matériau inorganique est le ni-
trure de silicium.
- Procédé selon la revendication 1, caractérisé en ce
que le premier matériau inorganique est le nitrure de sili-
cium et en ce que le second matériau inorganique est le dio-
xyde de silicium.
Il - Procédé selon la revendication 8, caractérisé en ce
que le premier matériau inorganique est le dioxyde de sili-
cium et en ce que le second matériau inorganique est le sili-
cium.
12 - Procédé selon la revendication 8, caractérisé en ce
que le premier matériau inorganique est le nitrure de sili-
cium et en ce que le second matériau inorganique est le sili-
cium. 13 - Procédé selon la revendication 1, caractérisé en ce qu'il comprend une étape au cours de laquelle on enlève la
seconde couche et le second matériau déposé sur celle-ci.
14 - Procédé selon la revendication 13, caractérisé en ce qu'il comprend une étape au cours de laquelle on enlève la
première couche.
FR8020128A 1979-09-19 1980-09-18 Procede de fabrication d'elements composites pour circuits integres Withdrawn FR2466102A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US7701979A 1979-09-19 1979-09-19

Publications (1)

Publication Number Publication Date
FR2466102A1 true FR2466102A1 (fr) 1981-03-27

Family

ID=22135628

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8020128A Withdrawn FR2466102A1 (fr) 1979-09-19 1980-09-18 Procede de fabrication d'elements composites pour circuits integres

Country Status (5)

Country Link
JP (1) JPS5650517A (fr)
DE (1) DE3034980A1 (fr)
FR (1) FR2466102A1 (fr)
GB (1) GB2059679A (fr)
NL (1) NL8004573A (fr)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8331158D0 (en) * 1983-11-22 1983-12-29 British Telecomm Metal/semiconductor deposition
US4584761A (en) * 1984-05-15 1986-04-29 Digital Equipment Corporation Integrated circuit chip processing techniques and integrated chip produced thereby
GB2186424A (en) * 1986-01-30 1987-08-12 Plessey Co Plc Method for producing integrated circuit interconnects
GB2194386B (en) * 1986-08-20 1990-07-18 Plessey Co Plc Solder bonded integrated circuit devices
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JP2597703B2 (ja) * 1989-02-27 1997-04-09 三菱電機株式会社 半導体装置の製造方法
EP0459631B1 (fr) * 1990-04-27 1998-08-12 Seiko Epson Corporation Elément oscillant coupé selon une direction AT et sa méthode de fabrication
DE19939484A1 (de) * 1998-09-01 2000-03-09 Int Rectifier Corp Schottky-Diode
GB0213695D0 (en) * 2002-06-14 2002-07-24 Filtronic Compound Semiconduct Fabrication method
FR2914781B1 (fr) * 2007-04-03 2009-11-20 Commissariat Energie Atomique Procede de realisation de depots localises
JP5867467B2 (ja) * 2013-09-03 2016-02-24 トヨタ自動車株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2431768A1 (fr) * 1978-07-20 1980-02-15 Labo Electronique Physique Perfectionnement au procede de fabrication de dispositifs semi-conducteurs par auto-alignement et dispositifs obtenus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2431768A1 (fr) * 1978-07-20 1980-02-15 Labo Electronique Physique Perfectionnement au procede de fabrication de dispositifs semi-conducteurs par auto-alignement et dispositifs obtenus

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS LETTERS, vol. 14, no. 16, août 1978, pages 523-524, Hitchin Herts, GB. *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 20, no. 11B, avril 1978, pages 4805-4806, New York, USA *
IEEE INTERNATIONAL ELECTRON DEVICES MEETING, Washington, 6-8 décembre 1976, pages 48-50, IEEE, New York, USA *
SIEMENS FORSCHUNGS- UND ENTWICKLUNGSBERICHTE, vol. 6, no. 3, 1977, pages 156-158, Berlin, DE. *

Also Published As

Publication number Publication date
JPS5650517A (en) 1981-05-07
NL8004573A (nl) 1981-03-23
DE3034980A1 (de) 1981-04-02
GB2059679A (en) 1981-04-23

Similar Documents

Publication Publication Date Title
EP3472855B1 (fr) Dépôt d'une couche de passivation sur une feuille de graphène
CN109313189B (zh) 借助硬掩模涂层图案化石墨烯
US11056343B2 (en) Providing a temporary protective layer on a graphene sheet
US6437425B1 (en) Semiconductor devices which utilize low K dielectrics
US20060186496A1 (en) System and method for processing a wafer including stop-on-alumina processing
FR2466102A1 (fr) Procede de fabrication d'elements composites pour circuits integres
FR2490403A1 (fr) Nouveau procede de fabrication de circuits integres
CN107924963B (zh) 用于制造光电子组件的方法
EP0165513B1 (fr) Protection du métal de contact pour semiconducteurs
CN112117351B (zh) 一种用于碲镉汞pn结电学性能引出的方法、探测器芯片
JPS5910594B2 (ja) 絶縁基板上の一群の赤外線検出素子の製造方法
JPH0629239A (ja) リフト−オフプロセスを利用した半導体素子におけるセルフアライン拡散バリアの製造方法及び拡散バリアを有する半導体素子
EP0022383A1 (fr) Procédé de réalisation d'un transistor à effet de champ à grille Schottky auto-alignée, et transistor obtenu par ce procédé
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
US4350564A (en) Method of etching metallic materials including a major percentage of chromium
FR2483685A1 (fr) Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee
FR2525814A1 (fr) Procede de formation d'une couche protectrice dans une structure a semi-conducteurs
FR2572587A1 (fr) Procede de fabrication d'un transistor a effet de champ du type a grille schottky
KR0172773B1 (ko) 반도체 소자의 패드 형성 방법
JPS62149125A (ja) 半導体装置の製造方法
JPS61281523A (ja) コンタクト形成法
FR2711451A1 (fr) Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques.
KR100278742B1 (ko) 고반사 물질의 미세 패턴 형성 방법
JPS61105875A (ja) 半導体装置の製造方法
FR2581481A1 (fr) Transistor hyperfrequences et son procede de fabrication

Legal Events

Date Code Title Description
ST Notification of lapse