FR2572587A1 - Procede de fabrication d'un transistor a effet de champ du type a grille schottky - Google Patents
Procede de fabrication d'un transistor a effet de champ du type a grille schottky Download PDFInfo
- Publication number
- FR2572587A1 FR2572587A1 FR8516205A FR8516205A FR2572587A1 FR 2572587 A1 FR2572587 A1 FR 2572587A1 FR 8516205 A FR8516205 A FR 8516205A FR 8516205 A FR8516205 A FR 8516205A FR 2572587 A1 FR2572587 A1 FR 2572587A1
- Authority
- FR
- France
- Prior art keywords
- film
- electrode
- insulating film
- metal
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 150000001875 compounds Chemical class 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 241000781617 Ochna natalitia Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- JCYWCSGERIELPG-UHFFFAOYSA-N imes Chemical compound CC1=CC(C)=CC(C)=C1N1C=CN(C=2C(=CC(C)=CC=2C)C)[C]1 JCYWCSGERIELPG-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'INVENTION CONCERNE UN PROCEDE DE FABRICATION D'UN COMPOSANT SEMI-CONDUCTEUR. LE PROCEDE CONSISTE A FORMER, SUR UN SUBSTRAT SEMI-CONDUCTEUR COMPOSE 1 UNE PELLICULE METALLIQUE 12, 13 ET UNE PREMIERE PELLICULE ISOLANTE 14, A GRAVER SELECTIVEMENT LA PELLICULE METALLIQUE 12, 13 ET LA PREMIERE PELLICULE ISOLANTE 14 A LA MEME CONFIGURATION ET A FORMER, DANS UNE PARTIE CENTRALE DE LA PREMIERE REGION D'IMPURETES 1A UNE PREMIERE ELECTRODE 12, 13 CONSISTANT EN UNE CONFIGURATION METALLIQUE. L'INVENTION S'APPLIQUE NOTAMMENT A LA FABRICATION DES TRANSISTORS A EFFET DE CHAMP A GRILLE DE SCHOTTKY.
Description
La présente invention concerne un procédé de fa-
brication d'un composant semi-conducteur, et plus parti-
culièrement un procédé de fabrication d'un transistor à effet de champ du type à grille de Schottky, utilisant un composé semi-conducteur comme GaAs comme substrat. Les deux procédés suivants de fabrication par autoalignement, d'un transistor à effet de champ du typer à grille de Schottky (qui sera appelé ci-après MES FET) comportant un substrat semiconducteur, semi-isolant de
GaAs ou similaire sont conventionnellement connus.
1) Un procédé de formation d'une région de source et une région dedrain par auto-alignement par rapport à une électrode de grille; et 2)Un procédé de formation d'une électrode de source
et d'une électrode de drain par auto-alignement par rap-
port à une électrode de grille.
Le premier procédé sera décrit en regard des Fig. IA àlD. Une impureté de type N comme Si est diffusée dans
un substrat semi-conducteur 1 de GaAs pour former une ré-
gion la de faible concentration d'impuretés comme le montre la Fig. 1A. Ensuite, une électrode de grille 2 d'un métal à point de fusion élevé comme un alliage de TiW est formée sur la région la. Comme le montre la Fig.lB, une pellicule d'oxyde de silicium au plasma (qui sera
appelée ci-après Pellicule P-SiO2) 3 est déposée par dé-
pôt de vapeur chimique au plasma sur les surfaces de
l'électrode 2 et du substrat 1. Une pellicule photosensi-
ble 4 est formée sur la pellicule 3 et elle est attaquée sélectivement pour former une ouverture dans la position correspondant à la région la. Une impureté de donneur
comme Si est implantée par ions dans le substrat 1 à tra-
vers la pellicule 3 exposée dans l'ouverture de la couche photo-sensible. Dans ce cas, l'électrode 2, une partie
de la pellicule 3 sur les surfaces latérales de l'élec-
trode 2 et la pellicule 4 servent de masque pour l'implan-
tation ionique. De cette manière, deux régions lb de
haute concentration d'impuretés sont formées par auto-
alignement, dans des positions du substrat 1 correspon-
dant aux deux côtés de l'électrode 2, par rapport à cette dernière. En même temps, une région la ayant une longueur légèrement supérieure à celle de la grille de
l'électrode 2 est laissée immédiatement au-dessous.
Ensuite, la pellicule 4 est enlevée et un recuit est effectué pour activer les ions implantés dans les régions lb. Ensuite, une configuration photosensible 5 est
formée sur la pellicule 3 comme le montre la Fig. lc.
Puis la pellicule 3 sur les régions lb est attaquée sé-
lectivement en utilisant la configuration 5 comme un mas-
que. Une pellicule de métal ohmique 6 qui peut être en contact ohmique avec le substrat est déposée sur toute la surface du substrat, de sorte qu'elle est déposée sur la configuration 5 et les régions lb dans les ouvertures
de la pellicule 3.
Quand la configuration 5 est éliminée, par le pro-
cédé de décollement, avec la pellicule supérieure 6 de la pellicule 3, des parties de la pellicule 6 déposées sur les régions lb sont laissées comme le montre la Fig. lb, comme une électrode de drain 7 et une électrode de source 8. Par conséquent, selon ce premier procédé, les
régions de source et de drain sont formées par auto-
alignement par rapport à l'électrode de grille.
Le second procédé sera décrit en regard des Fig. 2A à 2F. Une impureté de type N comme Si est diffusée dans un substrat semi-conducteur 1, comme de GaAs, pour former une région la de faible concentration d'impuretés comme le montre la Fig. 2A. Ensuite, une électrode de grille 2 consistant en un métal de faible résistance est formée par le procédé de décollement à la partie centrale
de la région la. Ensuite, une pellicule isolante 9 (pel-
licule de SiO2) est déposée par dépôt de vapeur chimi-
que thermique sur toute la surface de la structure ob-
tenue, comome le montre la Fig. 2B. Ensuite, une atta-
que anisotrope, comme une attaque ionique réactive (qui sera appelée RIE) est effectuée pour que la pel- licule 9 ne soit laissée que sur les surfaces latérales
de l'leectrode.2 comme le montre la Fig. 2C. Une pelli-
cule de métal ohmique 10 est déposée sur toute la sur-
face de la structure obtenue comme le montre la Fig. 2D.
!0 En même temps, une pellicule photo-sensible 11 pratique-
me-n. plane est formée sur la pellicule 10. Ensuite, grâce
a une combinaison d'une attaque anisotrope et d'une at-
taque ionique, la pellicule 10 sur l'électrode 2 est nivLelée par attaque sélective afin de former une électrode de source et une électrode de drain, comme le montre la
Fig. 2E. Quand la pellicule plane 11 laissée après l'at-
iaque est éliminée, la structure représentée sur la fig.
2F peut &tre obtenue. La description desphases qui sui-
vent la Fig. 2F ne sera pas faite. Selon le second procédé décrit en regard des Fig. 2A à 2F, les distances entre l'électrode 2 et les électrodes de source et de drain sont déterminées par auto-alignement en fonction de l'épaisseur de la pellicule 9 déposée sur les surfaces latérales de l'électrode 2. Par conséquent, un mauvais alignement du masque dans une phase de photogravure ne
peut se produire de sorte que les distances entre l'élec-
trode de grille et les électrodes de source et de drain
peuvent être contrôlées avec précision.
Selon le premier procédé décrit en regard des Fig. LA l1D, les régions de source et de drain sont formées
par auto-alignement par rapport à l'électrode de grille.
Mais les électrodes de source et de drain doivent être formées selon un procédé conventionnel de photogravure utilisant un masque photographique. Par conséquent, les électrodes de source et de drain ne peuvent être formées par auto-alignement. Il en résulte que les distances entre la grille et la source et le drain tendent à varier sous l'effet d'un mauvais alignement du masque. Dans un MES FET GaAs, la distance entre la grille et la source influence la résistance en série avec la source, ce qui
à son tour influence les caractéristiques du MES FET.
Avec ce premier procédé qui ne permet pas de contrôler avec précision la distance entre l'électrode de grille et l'électrode de drain, un MES FET GaAs uniforme possédant de bonnes caractéristiques ne peut être obtenu. Par ailleurs, selon le second procédé décrit en regard des Fig. 2A à 2F, les problèmes inhérents au premier procédé sont résolus. Mais dans ce cas, étant donné que l'attaque ionique réactive et l'attaque ionique sont utilisées dans l'opération de séparation des électrode de source et de
drain, les opérations de fabrication sont complexes.
En outre, lorsqu'une attaque est effectuée sur toute la surface de la structure obtenue comme le montre la Fig. 2E, il est difficile de déterminer le moment o l'attaque est terminée et de séparer uniformément la source et le drain
par rapport à tous les éléments d'une plaquette.
Un objet de l'invention est donc de proposer un procédé de fabrication d'un composant semi-conducteur dans
lequel des régions de source et de drain peuvent être for-
mées par auto-alignement par rapport à une région de grille et d&es électrodes de source et de drain (c'est-à-dire des
électrodes ohmiques) peuvent être formées par auto-aligne-
ment par rapport à une électrode de grille.
L'invention concerne donc un procédé de fabrication
d'un composant semi-conducteur, consistant essentielle-
ment à former une première région d'impuretés d'un type de conductivité dans un substrat semi-conducteur composé,
à former une pellicule métallique et une première pelli-
cule isolante, successivement sur une surface de la pre-
mière région d'impuretés, à attaquer sélectivement la pel-
licule métallique et la pellicule isolante dans la même configuration et à former dans une partie centrale de la
première région d'impuretés, une première électrode con-
sistant en une configuration métallique, dont une surface supérieure est recouverte par une première configuration
de pellicule isolante, à former une seconde pellicule iso-
lante sur toute la surface du substrat semi-conducteur composé, à former une configuration photo-sensible avec des ouvertures sur les deux côtés de la première électrode sur la seconde pellicule isolante, à implanter des ions d'une impureté d'un type de conductivité dans le substrat à travers la seconde pellicule isolante exposée dans les ouvertures en utilisant comme masque la première électrode, une Ortie de la seconde pellicule isolante formée sur les
parois latérales de la première électrode et la configura-
tion photosensible pour former une seconde et une troi-
sième région d'impuretés d'uneconcentration d'impuretés plus élevée que celle de la première région d'impuretés, et à laisser une partie de la première région d'impuretés
entre la seconde et la troisième région d'impuretés et im-
médiatement au-dessous de la première électrode et des parties de la seconde pellicule isolante sur les parois latérales de la première électrode, à éliminer la seconde pellicule isolante en effectuant une attaque anisotrope sur toute la surface du substrat semi-conducteur composé et en laissant la seconde pellicule isolante sur les parois latérales de la première électrode, à former une pellicule
métallique ohmique sur toute la surface du substrat semi-
conducteur composé et à éliminer la pellicule photosensible
avec une partie de la pellicule métallique ohmique de ma-
nière à former une seconde et une troisième électrodes
auto-alignées sur la seconde et la troisième régions d'im-
puretés respectivement.
Le substrat semi-conducteur composé selon l'invention
peut consister en du GaAs ou similaire.
Il est préférable d'utiliser une structure à couches multiples consistant en un métal à haut point
de fusion et une pellicule métallique de faible résis-
tance comme pellicule métallique.
La pellicule métallique à haut point de fusion peut consisteS en un métal réfractaire comme TiW et Mo, en un nitrure de métal réfractaire WN ou un siliciure
de métal réfractaire comme WSi.
La pellicule métallique à faible résistance peut
être de l'or.
La première et la seconde pellicule isolantes
peuvent consister en des pellicules de SiO2 ou des pel-
licules d'oxynitrure de silicium formées par dépôt de
vapeur chimique ou par pulvérisation.
Une configuration photosensible peut être élimi-
née après une implantation ionique et une autre confi-
guration photosensible ayant les mêmes dimensions peut
être formée dans la même position que la première con-
figuration après un recuit.
Après que la seconde et la troisième électrode auto-alignées ont été formées et une première pellicule
isolante sur la première électrode et une seconde pelli-
cule isolante sur une paroi latérale de la première élec-
trode peuvent être éliminées avec la pellicule de métal
ohmique sur la première pellicule isolante.
Selon l'invention telle qu'elle a été décrite ci-
dessus -les distances entre l'électrode de grille et les régions de source et de drain sont déterminées en fonction del'épaisseur d'une pellicule P-SiO2 sur les surfaces
latérales de l'électrode de grille, de sorte que ces dis-
tances peuvent être contrôlées avec précision. La pelli-
cule de P-SiO2 déposée sur les surfaces latérales et la surface supérieure de l'électrode de grille est utilisée comme une cale à décollement pour la pellicule de métal ohmique, de sorte qu'également, les électrodes de source et de drain peuvent être formées par auto- alignement par rapport à l'électrode de grille. De cette manière,
des régions de forte concentration d'impuretés ç'est-à-
dire les régions de source et de drain peuvent être for-
mées par auto-alignement par rapport à l'électrode de grille et les électrodes de source et de drain peuvent
être formées par auto-alignement par rapport à l'élec-
trode de grille, c'est-à-dire respectivement des régions de source et de drain. Il en résulte qu'un composant semi-conducteur ayant des caractéristiques supérieures
à celles d'un composant conventionnel peut être fabri-
qué avec un rendement plus élevé, sans aucun alignement de masque et selon un procédé plus simple qu'un procédé conventionnelo En outre, quand la seconde pellicule isolante a
été formée, une couche photosensible peut être formée.
Cette couche mise en forme comporte des ouvertures dans les parties situées sur les deux cotés de la première
électrode. Dans ce cas, une attaque anisotrope est appli-
quée à toute la structure et une impureté du premier type de conductivité est implantée par ions dans le-substrat semi-conducteurs, formant ainsi la seconde et la troisième région d'impuretés. La couche photosensible est éliminée et une troisième pellicule isolante est formée sur la surface supérieure de la structure. Ensuite, toute la
st ructure peut être soumise à un traitement thermique.
Dans un composant semi-conducteurs fabriqué par un procédé selon l'invention, les distances grille-source
et grille-drain sont plus précises que celles d'un com-
posant semi-conducteur conventionnel. En outre, les élec-
trodes de source et de drain sont formées par auto-
alignement par rapport aux régions de source et de drain respectivement. La résistance en série de la source est donc plus basse tandis que la tension d'amorçage est plus
élevée que dans un composant conventionnel.
D'autres caractéristiques et avantages de l'inven-
tion seront mieux compris à la lecture et de la descrip-
tion qui va suivre d'un exemple de réalisation et en se référant aux dessins annexés sur lesquels: Les Fig. lA à 1D sont des coupes illustrant un procédé conventionnel de fabrication d'un MES FET, les Fig. 2A à 2F sont des coupes illustrant un autre procédé conventionnel de fabrication d'un MES FET et les Fig. 3A à 3G sont des coupes illustrant un
procédé de fabrication d'un MES FET selon un mode de réa-
lisation de la présente invention.
Un procédé de fabrication d'un IMES FET selon un mode de l'invention sera maintenant décrit en regard des
Fig. 3A à 3G.
Comme le montre la Fig. 3A, une impureté de type N
est diffusée par un procédé connu dans un substrat semi-
conduteur 1 de GaAs pour former une région la de faible concentration d'impuretés. Ensuite, une pellicule 12 de TiW (ayant une épaisseur de 0,1 micron) comme un métal à point de fusion élevé, et une pellicule d'or 13 (ayant une épaisseur de 0,5 microns) comme pellicule de métal de faible résistance sont déposées successivement sur toute la surface de la structure résultante. Une pellicule 14 de SiO2 comme pellicule isolante est déposée jusqu'à une épaisseur de 0,5 microns sur la pellicule 13. Après avoir formée une pellicule photosensible sur la pellicule 14 jusqu'à une épaisseur de 1,0 micron, une configuration photosensible 15 ayant la même dimension que l'électrode
de grille est formée au-dessus.
Ensuite, la pellicule 14 est gravée en utilisant la configuration 15 comme un masque et la configuration
est éliminée en utilisant une attaque au plasma de 02.
En utilisant la partie non attaquée de la pellicule 14 comme un masque, la pellicule 13 est gravée par attaque ionique et la pellicule 12 est gravée par attaque ionique
réactive. Ainsi, une structure 16 à trois couches compre-
nant les pellicules 12, 13 et 14 est formée sur la surface
de la région la comme le montre la Fig. 3B.
Au cours de la phase suivante, une pellicule 17 de P-SiO2 est déposée sur toute la surface de la structure
résultante comme le montre la Fig. 3C. Puis une configura-
tion photosensible 17 ayant une épaisseur de 0,5 microns comme le montre la Fig. 3C, est formée sur la pellicule 17 de manière à former les ouvertures sur les deux côtés de la structure 16. Une impureté de type N comme Si est
implantée par ions dans le substrat 1 à travers la pelli-
cule 17 exposée dans les ouvertures. La structure 16, les pellicules de PSi-O2 sur les surfaces latérales de la structure 16 et la configuration 18 forment un masque pour cette implantation ionique. Ensuite, la région la ayant la même longueur que la somme de la longueur de la structure 16 et de l'épaisseur de la pellicule 17 sur les
deux surfaces latérales est laissée sur une partie du sub-
strat 1, immédiatement au-dessous de la structure 16.
Des régions lb de forte concentration d'impuretés ayant
des dimensions telles que leurs bords extérieurs coinci-
dent avec des ouvertures dans la couche photosensible
sont formées sur les deux côtés de la région la.
La confuiguration photosensible 18 est éliminée et un recuit est ensuite exécuté pour activer les ions
implantées. Ensuite, comme le montre la Fig. 3B, une con-
figuration photosensible 19 ayant la même dimension que la configuration 18 éliminée est formée et une attaque ionique réactive est exécutée pour éliminer les pellicules de P-SiO2 exposées sur la région lb, et simultanément, une partie de la pellicule 17 recouvrant le dessus de la
structure 16 est éliminée.
Les régions lb sont exposées sur les deux côtés
des pellicules 17, sur les surfaces latérales de la struc-
ture 16, de la manière décrite ci-dessus. Ensuite, une pellicule stratifiée 20 ayant une épaisseur de 0,2 microns comprenant un alliage de AuGe comme couche inférieure et Ni comme couche supérieure est déposée comme le montre la Fig. 3E. La configuration photosensible 19 est décollée avec la pellicule 20. Ensuite, et comme le montre la Fig. 3F, une électrode de source 21 et une électrode de drain 22 sont formées respectivement sur les régions lb. La pellicule 1, sous forme d'une pellicule de métal ohmique est laissée sur la structure 16. La surface du substrat 1 à l'exclusion des électrodes 21 et 22 et de la pellicule
, est recouverte par la pellicule 17.
Les électrodes de source et de drain 21 et 22 sont recuites et la pellicule 14 recouvrant la structure 16 et toute la pellicule 17 sont dissoutes et éliminées par une substance chimique comme du fluorure d'amonium. Puis la pellicule 20 sur la structure 16 est éliminée comme le montre la Fig. 3G, terminant ainsi une partie principale
du MES FET.
Bien entendu, diverses modifications peuvent être
apportées par l'homme de l'art au procédé décrit et il-
lustré à titre d'exemple nullement limitatif sans sortir
du cadre de l'invention.
1l
Claims (6)
1 - Procédé de fabrication d'un composant semi-
conducteur, caractérisé en ce qu'il consiste essentielle-
ment à former une première région d'impuretés (la) d'un type de conductivité dans un substrat semi-conducteur composé (1), à former un pellicule métallique (12, 13) et une première pellicule isolante (14), sucessivement sur une surface de ladite première région d'impuretés
(la), à graver sélectivement ladite pellicule métalli-
que (12, 13) et ladite première pellicule isolante (14) dans la m&me configuration et à former dans une partie centrale de ladite première région d'impuretés (la) une
premiere électrode (12, 13) consistant en une configura-
tion métallique, dont une surface supérieure est recou-
verte par une première configuration de pellicule isolan-
te (14), a foi-mer une seconde pellicule isolante (17)
sur toute la surface dudit substrat semi-conducteur com-
posée (1), à former une configuration photosensible com-
-prenant des ouvertures sur deux côtés de ladite première lectrode (12, 13), sur ladite seconde pellicule isolante (14), à implanter des ions d'une impureté d'un type de conductivité dans ledit substrat (1) à travers ladite seconde pellicule isolante (17) exposée dans lesdites ouvertures en utilisant comme un masque ladite première
électrode (12, 13), une partie de ladite seconde pelli-
cule isolante (17) formnnée sur les parois latérales de
ladite première électrode (12, 13) et ladite configura-
tion photosensible afin de former une seconde et une
troisième région d'impuretés (lb) de plus forte concen-
tration d'impuretés que celle de ladite première région
d'impuretés (la), et à laisser une partie de ladite pre-
miere région d'impuretés (la) entre ladite seconde et ladite troisizonrégions d'impuretés (lb) et immédiatement au-dessous deladite première électrode (12, 13) et des parties de ladite seconde pellicule isolante (17) sur les parois latérales de ladite première électrode (12, 13)
à éliminer ladite seconde pellicule isolante (17) en ef-
fectuant une attaque anisotrope sur toute la surface du-
dit substrat semi-conducteur composé (1) et à laisser la-
dite seconde pellicule isolante (17) sur les parois la- térales de ladite première électrode (12, 13), à former
une pellicule métallique ohmique (2a) sur toute la sur-
face dudit substrat semi-conducteur composé (1) et à éliminer ladite pellicule photosensible (20) avec une partie de ladite pellicule métallique ohmique au-dessus d'elle de manière à former une seconde et une troisième électrode (20) auto-alignées sur ladite seconde et ladite
troisième région d'impureté (b) respectivement.
2 - Procédé selon la revendication 1, caractérisé en ce que ledit substrat semi-conducteur composé consiste
en du GaAs.
3 - Procédé selon la revendication 1, caractérisé en ce que ladite pellicule métallique consiste en une structure à couches multiples consistant essentiellement en une pellicule de métal à haut point de fusion et en une
pellicule de métal de faible résistance.
4 - Procédé selon la revendication 3, caractérisé
en ce que ladite pellicule de métal à haut point de fu-
sion consiste en un élément choisi dans le groupe compre-
nant un métal réfractaire, un nitrure de métal réfractaire et un siliciure de métal réfractaire, et-ladite pellicule
de métal de faible résistance consistant en de l'or.
- Procédé selon la revendication 1, caractérisé
en ce que ladite première et ladite seconde pellicule iso-
lantes sont faites de SiO2 ou d'un oxynitrure de silicium.
6 - Procédé selon la revendication 1, caractérisé
en ce qu'il consiste en outre à éliminer ladite configu-
ration photosensible après que ladite seconde et ladite troisième région d'impuretés ont été formées, à effectuer un recuit afin d'activer l'impureté, et à former une
autre configuration photosensible ayant la même dimen-
sion que ladite configuration photosensible.
7 - Procédé selon la revendication 1, caractérisé en ce qu'il consiste en outre à éliminer ladite seconde pellicule isolante sur ladite première pellicule isolante
sur ladite première électrode et sur lesdites parois laté-
rales de ladite première électrode avec ladite pellicule de métal ohmique après la formation de la seconde et la
troisième électrode auto-alignées.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229004A JPS61108175A (ja) | 1984-11-01 | 1984-11-01 | 半導体装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2572587A1 true FR2572587A1 (fr) | 1986-05-02 |
| FR2572587B1 FR2572587B1 (fr) | 1989-02-03 |
Family
ID=16885246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR858516205A Expired FR2572587B1 (fr) | 1984-11-01 | 1985-10-31 | Procede de fabrication d'un transistor a effet de champ du type a grille schottky |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4700455A (fr) |
| JP (1) | JPS61108175A (fr) |
| DE (1) | DE3538855A1 (fr) |
| FR (1) | FR2572587B1 (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137070A (ja) * | 1983-12-26 | 1985-07-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62199068A (ja) * | 1986-02-27 | 1987-09-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
| JPS6453579A (en) * | 1987-08-25 | 1989-03-01 | Matsushita Electric Ind Co Ltd | Method of forming microelectrode pattern |
| JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPH0748503B2 (ja) * | 1988-11-29 | 1995-05-24 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| US5093274A (en) * | 1990-02-02 | 1992-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacture thereof |
| US5888890A (en) * | 1994-08-12 | 1999-03-30 | Lg Semicon Co., Ltd. | Method of manufacturing field effect transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0106174A2 (fr) * | 1982-09-16 | 1984-04-25 | Hitachi, Ltd. | Procédé de fabrication d'un transistor à effet de champ à grille Schottky |
| JPS5999776A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130575A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPS6032364A (ja) * | 1983-08-01 | 1985-02-19 | Toshiba Corp | 半導体装置の製造方法 |
-
1984
- 1984-11-01 JP JP59229004A patent/JPS61108175A/ja active Granted
-
1985
- 1985-10-30 US US06/792,825 patent/US4700455A/en not_active Expired - Lifetime
- 1985-10-31 FR FR858516205A patent/FR2572587B1/fr not_active Expired
- 1985-10-31 DE DE19853538855 patent/DE3538855A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0106174A2 (fr) * | 1982-09-16 | 1984-04-25 | Hitachi, Ltd. | Procédé de fabrication d'un transistor à effet de champ à grille Schottky |
| JPS5999776A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 26, no. 4, septembre 1983, pages 1988-1989, New York, US; C.F. CODELLA et al.: "GaAs LDD E-MESFET for ultra-high speed logic" * |
| PATENT ABSTRACTS OF JAPAN, vol. 8, no. 213 (E-269)[1650], 28 septembre 1984; & JP - A - 59 99776 (TOSHIBA) 08-06-1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61108175A (ja) | 1986-05-26 |
| US4700455A (en) | 1987-10-20 |
| FR2572587B1 (fr) | 1989-02-03 |
| DE3538855A1 (de) | 1986-04-30 |
| JPH0156534B2 (fr) | 1989-11-30 |
| DE3538855C2 (fr) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258141B1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| EP0005720B1 (fr) | Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court | |
| EP0285206B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur du type transistor à effet de champ | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2544916A1 (fr) | Procede de fabrication de transistors a effet de champ mos | |
| FR2663158A1 (fr) | Procede de fabrication de transistor a effet de champ. | |
| EP0164281A1 (fr) | Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2510819A1 (fr) | Procede de fabrication d'un composant misfet et composant misfet ainsi produit | |
| FR2636471A1 (fr) | Procede de fabrication d'une electrode de grille pour un transistor a effet de champ | |
| FR2474761A1 (fr) | Procede de fabrication de transistors a effet de champ a porte formant barriere de schottky | |
| FR2566186A1 (fr) | Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| EP0178181A2 (fr) | Procédé pour la formation d'une ouverture dans une surface | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| EP0021931B1 (fr) | Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor | |
| FR2483685A1 (fr) | Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee | |
| FR2525814A1 (fr) | Procede de formation d'une couche protectrice dans une structure a semi-conducteurs | |
| FR2607323A1 (fr) | Procede de formation d'un motif consistant en une pellicule metallique a deux couches | |
| FR2558647A1 (fr) | Transistor a effet de champ de type schottky pour applications hyperfrequences et procede de realisation permettant d'obtenir un tel transistor | |
| EP0650185A1 (fr) | Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques | |
| EP0197838A1 (fr) | Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |