FR2632775A1 - Transistor a effet de champ et procede de fabrication - Google Patents
Transistor a effet de champ et procede de fabrication Download PDFInfo
- Publication number
- FR2632775A1 FR2632775A1 FR8907802A FR8907802A FR2632775A1 FR 2632775 A1 FR2632775 A1 FR 2632775A1 FR 8907802 A FR8907802 A FR 8907802A FR 8907802 A FR8907802 A FR 8907802A FR 2632775 A1 FR2632775 A1 FR 2632775A1
- Authority
- FR
- France
- Prior art keywords
- layer
- refractory metal
- grid
- metal silicide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims abstract description 54
- 239000003870 refractory metal Substances 0.000 claims abstract description 51
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims description 27
- 229920005989 resin Polymers 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims 3
- 239000012212 insulator Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 50
- 238000000034 method Methods 0.000 description 31
- 229910052681 coesite Inorganic materials 0.000 description 25
- 229910052906 cristobalite Inorganic materials 0.000 description 25
- 239000000377 silicon dioxide Substances 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 25
- 229910052682 stishovite Inorganic materials 0.000 description 25
- 229910052905 tridymite Inorganic materials 0.000 description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- -1 silicon ions Chemical class 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 102000000429 Factor XII Human genes 0.000 description 1
- 108010080865 Factor XII Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 235000021178 picnic Nutrition 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
Abstract
Un transistor à effet de champ comprend une couche à concentration de dopage élevée 4, 5 qui est formée de façon auto-alignée, en utilisant comme masque pour l'implantation ionique une grille en siliciure de métal réfractaire 3, sur un substrat semi-isolant 1. La distance entre la grille en siliciure de métal réfractaire 3 et la couche à concentration de dopage élevée qui devient une région de source 4 est inférieure à la distance entre la couche de siliciure de métal réfractaire 3 et la couche à concentration de dopage élevée qui devient une région de drain 5.
Description
TRANSISTOR A EFFET DE CHAMP ET PROCEDE DE
FABRICATION
La présente invention concerne un transistor à
effet de champ en GaAs ayant une grille de faibles dimen-
sions en métal réfractaire, et elle porte plus particuliè- rement sur un transistor à effet de champ ayant une grille
décalée et sur un procédé de fabrication de ce transistor.
De façon générale, un transistor à effet de champ en GaAs du type à grille Schottky (qu'on appellera ci-après "MESFET en GaAs"), utilisant le matériau GaAs en tant que semiconducteur composé, présente une mobilité des électrons élevée et d'excellentes caractéristiques en tant qu'élément fonctionnant à très haute fréquence ou avec une vitesse très élevée. La figure 6(a) montre un circuit équivalent
d'un MESFET en GaAs de type général, et la figure 6(b) mon-
tre une structure sommaire d'un MESFET en GaAs et des.cons-
tantes de circuit qui interviennent dans cette structure.
Sur la figure 6(b), les références 15, 16 et 17 désignent respectivement une électrode de source, une électrode de grille et une électrode de drain. Lorsqu'on adopte en tant que transistor à effet-de champ de base un transistor à effet de champ à faible bruit, la relation entre le circuit équivalent et le facteur de bruit minimal (F0) devient la suivante: F0 = 1 + k.f.Cgs (Rg + Rs)/gm... (1) avec les notations suivantes: k: constante f: fréquence de fonctionnement Cgs: capacité grille-source Rs: résistance de source Rg: résistance de grille
gm: transconductance.
Le facteur de bruit minimal est le rapport entre le rapport S/B (rapport signal à bruit) du côté de l'entrée et le rapport S/B du côté de la sortie, et l'efficacité du dispositif est d'autant plus grande que ce facteur de bruit
minimal est faible. On déduit de la formule (1) que l'amé-
lioration du facteur de bruit minimal exige de réduire la capacité sourcegrille Cgs, la résistance de source Rs et
la résistance de grille Rg, et d'augmenter la transconduc-
tance gm.
La figure 7 montre une coupe d'un transistor à effet de champ comportant une grille auto-alignée en métal réfractaire, conforme à l'art antérieur. La fabrication de ce transistor à effet de champ de l'art antérieur commence
avec un substrat en GaAs semi-isolant 1. On forme une cou-
che active 2 sur une région de surface du substrat en GaAs semi-isolant 1, par implantation ionique. On forme sur la
couche active 2 une grille en siliciure de métal réfrac-
taire 3, qui produit une jonction Schottky avec le substrat en GaAs. On forme par implantation ionique une région de source 4 et une région de drain 5 ayant une concentration de dopage élevée, en utilisant à titre de masque la grille en siliciure de métal réfractaire 3. On forme une électrode de source 6 et une électrode de drain 7 à la surface de la région de source 4 et de la région de drain 5, en contact
ohmique avec le substrat en GaAs 1.
Cn décrira le procédé de fabrication du transis-
tor à effet de champ de la figure 7 en se référant aux fi-
gures 8(a) à 8(d).
En premier lieu, on forme une couche active 2 sur une région de surface du substrat en GaAs semi-isolant
1, par implantation ionique, on dépose une couche de sili-
ciure de métal réfractaire 3 sur la totalité de la surface de la tranche, et on forme un motif de grille en utilisant une résine photosensible 9 (figure 8(a)). On effectue ensuite une attaque isotrope de la
couche de siliciure de métal réfractaire 3, par une tech-
nique d'attaque ionique réactive (encore appelée "RIE" pour
"Reactive Ion Etching"), en utilisant comme masque la cou-
che de résine photosensible 9 dans laquelle on a formé un motif, comme décrit ci-dessus, et on obtient ainsi une
électrode de grille 3 (figure 8(b)).
Ensuite, on effectue une implantation ionique en
utilisant comme masque la couche de siliciure de métal ré-
fractaire 3, et on effectue une opération de recuit pour
produire des couches dopées avec-une concentration élevée, -
qui deviendront une région de source 4 et une région de
drain 5 (figure 8(c)).
Ensuite, on forme une électrode de source 6 et une électrode de drain 7, par évaporation et décollement, ce qui achève la fabrication du transistor à effet de
champ de la figure 7 (figure 8(d)).
Dans le transistor à effet de champ de l'art an-
térieur représenté sur la figure 7 qui a une telle struc-
ture, la région de drain 5 et la grille en siliciure de
métal réfractaire 3 sont placées dans des positions mutuel-
lement adjacentes, et ceci diminue la tension de claquage
entre la grille et le drain. Ceci a conduit à une diminu-
tion de la fiabilité d'un transistor à effet de champ et a rendu difficile l'utilisation du transistor à effet de champ dans des circuits intégrés analogiques à puissance élevée.
Ces problèmes ont conduit à proposer un disposi-
tif ayant la structure suivante. La figure 9 montre un transistor à effet de champ de l'art antérieur qui est
décrit dans la publication de brevet du Japon n Sho.
62-86870, et les figures 10(a) à 10(f) montrent les prin-
cipales étapes du processus de fabrication du transistor à
effet de champ de la figure 9. Sur ces figures, les élé-
ments identiques à ceux représentés sur la figure 7 sont
désignés par les mêmes références numériques.
On décrira le procédé de fabrication du disposi-
tif de la figure 9 en se référant aux figures 10(a) à (f). On implante des ions silicium dans un substrat
en GaAs semi-isolant 1, en utilisant la technique d'implan-
tation ionique, pour produire ainsi une couche active 2
qui devient une région de canal (figure 10(a)).
Ensuite, on évapore sous vide un siliciure de métal réfractaire 3 sur la surface de la couche active 2, on dépose une couche isolante consistant en SiO2 sur la couche de siliciure de métal réfractaire 3, par un procédé de dépôt chimique en phase vapeur (ou CVD), et on forme par un processus photolithographique habituel une couche de siliciure de métal réfractaire 3 et une couche isolante 8,
ayant une longueur qui correspond à la distance source-
drain (figure 10(b)).
Ensuite, on recouvre avec une résine photosensi-
ble 9 les extrémités latérales de la couche de siliciure de métal réfractaire 3 et de la couche isolante 8, et on enlève une partie de la couche isolante 8 sur la couche de siliciure de métal réfractaire 3, en utilisant la résine
photosensible 9 en tant que masque.
Ensuite, on enlève la résine photosensible 9 et on introduit des ions silicium, par implantation ionique
(figure 10(d)). -
Ensuite, on grave la couche de siliciure de mé-
tal réfractaire 3, en utilisant la couche isolante 8 en tant que masque, pour former ainsi une électrode de grille 3, et on forme une région de source 4 et une région de
drain 5, par traitement thermique dans une ambiance d'arse-
nic (figure 10 (e)).
On forme ensuite sur la région de source 4 et la région de drain 5 des électrodes ohmiques consistant en Au-Ge, en utilisant un processus photolithographique habi-
tuel, ce qui forme une électrode de source 6 et une élec-
trode de drain 7, et on-enlève la couche isolante 8 pour achever la fabrication du transistor à effet de champ de
la figure 9 (figure 10(f)).
Dans le transistor à effet de champ ayant la structure qui est représentée sur la figure 9, une distance prédéterminée est établie entre l'électrode 4 qui consiste en un siliciure de métal réfractaire, et la région de drain , ce qui donne une tension de claquage grille-drain de va-
leur élevée.
Cependant, dans le transistor à effet de champ qui est représenté sur les figures 7 et 9, une région de source 4 est formée en position adjacente à la grille en
siliciure de métal réfractaire 3, ce qui entraîne une cer-
taine probabilité de court-circuit entre la région de source 4 et l'électrode de grille 3. En plus de ceci, du fait.que l'électrode de grille 3 est placée en position adjacente à la région de source 4, des impuretés qui sont implantées dans la région de source 4 sont susceptibles de
pénétrer au-dessous -de l'électrode de grille 3, par diffu-
sion dans la direction transversale au cours du processus de recuit qui est destiné à activer les impuretés qui sont implantées dans la région de source 4, et ceci rétrécit la couche de désertion au-dessous de l'électrode de grille 3, et augmente la capacité grille-source Cgs. Ceci conduit à
une valeur accrue du facteur de bruit minimal.
On résout ces problèmes au moyen du dispositif
ayant la structure suivante. La figure 11 montre un tran-
sistor à effet de champ qui est décrit dans la publication de brevet du Japon n Sho. 62-86869, et les figures 12(a)
à 12(i) montrent des étapes principales du processus de.fa-
brication de ce transistor. Sur ces figures, la référence 1 désigne un substrat en GaAs semi-isolant, la référence 2 désigne une couche active qui consiste en une couche de semiconducteur de type n, la référence 3 désigne une élec-
trode de grille, la référence 4 désigne une région de sour-
ce, la référence 5 désigne une région de drain, la référen-
*ce 6 désigne une électrode de source, la référence 7 dési-
gne une électrode de drain, les références 8, 8' et 8" dé-
signent des couches de SiO2, les références 9a et 9b dési-
gnent des couches de résine photosensible, et la référence
désigne une couche de Si3N4.
On va maintenant décrire le processus de fabri-
cation. On implante des ions silicium dans le substrat en GaAs semiisolant 1, par implantation ionique, et on effectue ensuite une opération de recuit pour produire une couche active 2 qui deviendra une région de canal (figure 12(a)). On forme ensuite sur la surface de la couche active 2 une couche de SiO2 8, en tant que première couche isolante, et on forme sur la couche de SiO- 8 une couche
de Si3N4 10, à titre de seconde couche isolante, en em-
ployant dans les deux cas le procédé de dépôt par plasma en phase vapeur (ou PVD) (figure 12(b)). Dans un exemple, l'épaisseur de la couche de SiO2 8 est de 400 nm, et l'épaisseur de la couche de Si3N4 10 est de 100 nm, tandis
que la distance 1 est de 2 pm. On implante des ions sili-
cium en utilisant comme masque la couche de SiO2 8 et la couche de Si3N4 10, pour effectuer une implantation ionique sélective, et on effectue une opération de recuit dans une
ambiance d'arsenic, ce qui forme des régions de semiconduc-
teur de type n à concentration élevée, pour une région de
source 4 et une région de drain 5 (figure 12(c)).
Ensuite, on recouvre avec une résine photosensi-
ble 9a la couche de SiO2 8 et la couche de Si3N4 du côté de
la région de source 4 (figure 12(d)), et on attaque la cou-
che de SiO2 8 sur 0,8 im, à partir du côté de la région de drain 5, au moyen d'un agent d'attaque du type hydrogène fluoré (HF), ce qui forme une couche de SiO2 8' (figure 12(e)). Dans ces conditions, la couche de Si3N4 10 n'est
pas attaquée.
Ensuite, on enlève la couche de résine photosen-
sible 9a, on attaque à nouveau la couche de SiO2 8' sur 0,4 pm, conjointement du côté de la région de source et du côté de la région de drain, par un agent d'attaque du type -hydrogène fluoré (HF), ce qui produit une couche de SiO2 8", ayant une longueur 1' qui est égale à 0,4 pm (figure 12(f)). Ensuite, on enlève la couche de Si3N4 10, on dépose la couche de résine photosensible 9b, on expose à un plasma d'oxygène la surface à nu résultante de la couche de SiO2 8", et on enlève ensuite la couche de SiO2 8" au
moyen d'un agent d'attaque du type HF (figure 12(g)).
Ensuite, on dépose un métal de grille par évapo-
ration et décollement, en utilisant la couche de résine photosensible 9b, pour former ainsi une électrode de grille 3 consistant en un matériau'tel que l'aluminium (figure 12(h)). On forme sur la région de source 4 et la région de drain 5 des électrodes ohmiques consistant en Au-Ge> par des techniques habituelles de photolithographie et de décollement, pour obtenir une électrode de source 6 et une
électrode de drain 7, ce qui achève la'réalisation du tran-
sistor à effet de champ de la figure 11 (figure 12(i)).
Comme le montre la figure 11, la région de source
4 et la région de drain 5 sont disposées de façon dissymé-
trique par rapport à l'électrode de grille 3, et un inter-
valle prédéterminé est établi entre la région de source 4 et l'électrode de grille 3, ce qui donne une tension de claquage grille-drain de valeur élevée. En outre, il n'y a aucun risque que l'électrode de grille 3 et la. région de source 4 soient court-circuitées, comme dans les exemples
de l'art antérieur des figures 7 et 9, et la capacité sour-
ce-grille Cgs peut également être diminuée, ce qui donne un transistor à effet de champ ayant un faible facteur de
bruit minimal.
Les procédés de fabrication de transistors à ef-
fet de champ de l'art antérieur qui sont représentés sur
les figures 10(a) à 10(f) et les figures 12(a) à 12(i) com-
prennent des processus de formation d'une couche de résine
photosensible sur une électrode de grille avec interposi-
tion d'une couche isolante, par photolithographie, et ceci fait apparaître un problème de précision de la technique
d'alignement dans l'opération de photolithographie. La pré-
cision de la technique d'alignement est généralement de +0,5 pm, et même si la tension de seuil est fixée à une tension prédéterminée et si la longueur de grille nominale est déterminée préalablement sur la base de cette valeur,
la longueur de grille qui est obtenue peut rarement coinci-
der avec la valeur nominale. En particulier, lorsqu'on dé-
sire réduire la longueur de grille à environ 1 pm, pour améliorer les propriétés de vitesse et de fonctionnement en
haute fréquence du transistor, il est possible que la lon-
gueur de grille varie dans la plage de 0,5 à 1,5 pm du fait
de la précision de la technique d'alignement décrite ci-
dessus. De façon générale, la relation qui est représentée sur la figure 14 est établie entre la valeur de seuil et la longueur de grille d'un transistor, et lorsqu'on raccourcit la longueur de grille, comme représenté sur le dessin, la tension de seuil se déplace vers le c6té négatif, ce qui fait apparaître un effet de canal court. Cet effet de canal court se manifeste de la façon la plus visible lorsque la longueur de grille est inférieure à 1 pm, ce qui crée un
problème pour définir la longueur de grille de façon fine.
Dans le procédé de fabrication de transistors à effet de champ de I'art antérieur qui est représenté. sur les figures 12(a) -à 12(i), on forme une électrode de grille 3 par les étapes qui consistent à définir préalablement une configuration d'une électrode de grille au moyen d'une cou-
che isolante 8" (figure 12(f)), à déposer une couche de ré-
sine photosensible 9b, et à enlever la couche de SiO2 8" au -
moyen d'un agent d'attaque du type HF (figure 12(g)), et à
former l'électrode de grille 3 par un procédé de décolle-
ment, en utilisant comme masque la résine photosensible 9b.
Le matériau de l'électrode de grille 3 doit donc avoir un point de fusion tel que la résine photosensible 9b ne soit pas dégradée même au moment o ce matériau est déposé en phase vapeur sur la résine photosensible 9b. Il résulte de
ceci qu'on peut utiliser pour l'électrode de grille 3 fa-
briquée par ce procédé des matériaux ayant un point de fu-
sion correspondant à.celui du platine (dont le point de fusion est de 1772 C) ou de l'aluminium (dont le point de fusion est de 660,4 C), ou des matériaux ayant un-point de fusion inférieur. Au contraire, on ne peut pas utiliser W
ou WSi, qui ont un point de fusion (3387 C) qui est supé-
rieur à celui du platine. On ne peut également pas utili-
ser WSixi du fait que le dépôt en phase vapeur de ce compo-
sé chimique est difficile.
En outrer l'enlèvement de la couche de SiO2 8" -par un agent d'attaque du type HF présente-un problème de mauvaise maîtrise du processus, à cause de la vitesse
d'attaque élevée de l'agent d'attaque du type HF.
L'invention a pour but de procurer un transistor à effet de champ du type à grille auto-alignée en métal réfractaire, présentant une précision élevée, qui permette de réduire une résistance de source, une résistance de grille et une capacité grille-source, tout en maintenant
la tension de claquage grille-drain à une valeur élevée.
Un autre but de l'invention est de procurer un
procédé de fabrication d'un tel transistor à effet de champ.
Conformément à l'invention, on forme successive-
ment une couche de siliciure de métal réfractaire, une cou-
che intermédiaire de métal réfractaire et une première cou-
che isolante, sur une couche active qui est formée sur un substrat semiisolant, on attaque simultanément ces trois couches, dans les mêmes conditions, en utilisant un masque de résine photosensible, pour produire un motif de grille,
ou bien on forme un motif couche par couche avec des condi-
tions d'attaque différentes, en fonction de chaque couche,
on effectue une implantation ionique et un recuit pour pro-
duire une couche de source et de drain ayant une concentra-
tion de dopage élevée, on dépose une seconde couche isolan-
te sur la totalité de la surface du substrat, et on effec-
tue une opération d'attaque, en procédant par attaque ioni-
que réactive, d'une manière directive dans une direction
oblique par rapport au substrat, afin de ne laisser la se-
conde couche isolante que d'un seul côté de l'électrode de grille, ou bien on dépose une seconde couche isolante sur
le substrat de façon à recouvrir un côté des parois latéra-
les de l'électrode de grille, et on effectue une attaque latérale de la couche de siliciure de métal réfractaire, d'un seul côté, en utilisant comme masques les première et
seconde couches isolantes, pour produire ainsi une élec-
trode de grille ayant une structure décalée. Ainsi, du fait que l'électrode de grille présente une structure décalée dans laquelle la distance grille-drain est augmentée par rapport à la distance grillesource, qui est maintenue comme dans le dispositif de l'art antérieur, la tension de claquage grille-drain est améliorée, tout en maintenant la résistance de source et la capacité grille-source à des valeurs faibles, ce qui perm-t d'obtenir un transistor à effet de champ ayant un facteur de bruit minimal faible,
un gain élevé et un rendement élevé.
Selon un autre aspect de l'invention, on enlève 1 1
une couche isolante sur l'électrode de grille d!une structu-
re décalée qui est fabriquée de la manière décrite ci-des-
- sus, on dépose une seconde couche de résine photosensible sur la totalité de la surface du substrat, on attaque cette couche de résine photosensible jusqu'à ce que la première- couche isolante soit mise à nu, et on enlève la première couche isolante, et on dépose une couche de métal à faible
résistance sur la couche de siliciure de métal réfractaire.
Dans ces conditions, du fait qu'une couche de métal à faible résistance est formée sur l'électrode de grille ayant une structure décalée, on peut augmenter la tension de claquage grille-drain-tout en maintenant la résistance.de source et la capacité grille-source à des valeurs faibles, et on peut également réduire la résistance de grille,,ce qui donne un transistor à effet de champ ayant un rendement élevé, en particulier dans une région de fonctionnement de fréquence élevée.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
qui va suivre de modes de réalisation, donnés à titre
d'exemples non limitatifs. La suite de la description se.
réfère aux dessins annexés sur lesquels: La figure 1 est une-coupe qui montre un premier
mode de réalisation d'un transistor -à effet de champ con-
forme à l'invention; Les figures 2(a) à 2(j) et les figures 3(a) à 3(c) sont des coupes qui montrent les principales étapes du processus de fabrication qu'on utilise pour fabriquer le transistor à effet de champ de la figure 1; La figure 4 est une coupe qui montre un second
mode de réalisation d'un transistor à effet de champ con-
forme à l'invention;
Les figures 5(a) à 5(f) sont des coupes qui mon-
trent les principales étapes du processus de fabrication qu'on utilise pour fabriquer le transistor à effet de champ de la figure 4; La figure 6(a) est un schéma qui montre un circuit équivalent d'un transistor à effet de champ en GaAs, et la
figure 6(b) est un schéma qui montre des constantes de cir-
cuit qui interviennent dans la structure simplifiée d'un transistor à effet de champ en GaAs; La figure 7 est une coupe qui montre un premier exemple d'un transistor à effet de champ conforme à l'art antérieur;
Les figures 8(a) à 8(d) sont des coupes qui mon-
trent les étapes du processus de fabrication qu'on utilise pour fabriquer le transistor à effet de champ de la figure 7; La figure 9 est une coupe qui montre un second exemple de transistor à effet de champ conforme à l'art antérieur; Les figures 10(a) à 10(f) sont des coupes qui
montrent les étapes du processus de fabrication qu'on uti-
lise pour fabriquer le transistor à effet de champ de la figure 9;
La figure 11 est une coupe qui montre un troi-
sième exemple de transistor à effet de champ conforme à l'art antérieur; Les figures 12(a) à 12(i) sont des coupes qui
montrent des étapes du processus de fabrication qu'on uti-
lise pour fabriquer le transistor à effet de champ de la figure 11;
La figure 13 est un schéma qui montre une condi-
tion dans laquelle on effectue une diffusion par recuit, pour produire la couche diffusée à concentration élevée; et
La figure 14 est un graphique qui montre la re-
lation entre la longueur de grille et la tension de seuil
d'un transistor à effet de champ.
La figure 1 est une coupe qui montre un premier
exemple de transistor à effet de champ conforme à l'inven-
tion, et les figures 2(a) à 2(j) sont des coupes qui mon-
trent des étapes d'un processus de fabrication qu'on uti-
lise pour fabriquer le dispositif de la figure 1. Dans ces figures, la référence 1 désigne un substrat en GaAs semi- isolant, la référence 2 désigne une couche active, et la référence 3 désigne une électrode de grille qui consiste en siliciure de tungstène et qui est formée de façon à être plus proche de la région de source à concentration élevée 4 que de la région de drain à concentration élevée 5. Les références 6 et 7 désignent respectivement une électrode de source et une électrode de drain, consistant
toutes deux en AuGe/Ni/Au. La référence 8 désigne une pre-
mière couche isolante consistant en SiO2. La référence 9 désigne une résine photosensible, les références 10 et 10a désignent des secondes couches isolantes consistant en SiON ou Si3N4, la référence 13:désigne une couche diffusée
à faible concentration et la'référence 14 désigne une cou-
che de métal réfractaire.
On va maintenant décrire le processus de fabri-
cation.. En tout premier lieu, on implante sélectivement des ions silicium dans le substrat en GaAs semi-isolant, dans des conditions de 30 keV et 2,3 x 1012 cm, et on
effectue une opération de recuit dans une ambiance d'arse-
nic à une température de'800 C, pendant 15 à 45 minutes,
pour produire ainsi une couche active 2 (figure 2(a))'.' En-
suite, on dépose sur la totalité de-la surface du substrat en'GaAs 1 une couche de siliciure de métal réfractaire 3,
consistant-par exemple en silicium de tungstène (qu'on dé-
signera ci-après par "WSix'"), en employant un procédé tel
que la pulvérisation cathodique ou le dépôt en phase va-
peur, et on forme ensuite sur cette couche une couche de métal réfractaire 15, consistant par exemple en tungstène, d'une épaisseur d'environ 10 nm, en employant un procédé
similaire, et on dépose en outre sur la couche de métal ré-
fractaire une couche de SiO2 à titre de première couche isolante 8, avec une épaisseur de 500 nm, en utilisant le procédé de dépôt chimique en phase vapeur par plasma, pour définir ainsi l'électrode de grille avec une résine photo-
sensible 9 (figure 2(b)).
Ensuite, on effectue une attaque isotrope de la
couche de SiO2 8, par la technique d'attaque ionique réac-
tive, en utilisant un mélange de gaz consistant en CHF3 et 02, et en utilisant comme masque la résine photosensible
9, et on effectue une attaque isotrope de la couche de mé-
tal réfractaire 15 et de la couche de siliciure de métal réfractaire 3, consistant en un matériau tel que WSix, en procédant par attaque ionique réactive avec CF4 et 02, après quoi on effectue un traitement avec un acide à titre de traitement de finition de l'attaque par voie sèche,
pour former ainsi une électrode de grille 3 (figure 2(c)).
On forme ensuite une couche à faible concentra-
tion, 13, par implantation d'ions silicium, en utilisant
comme masques la couche de WSix 3, la couche de métal ré-
fractaire 15 et la couche de SiO2 8 (figure 2(d)), et on forme sur la totalité de la surface du substrat une couche a consistant en SiON ou Si3N4, après quoi on implante des ions silicium dans des conditions correspondant à une 13 _2 énergie de 60 keV et une densité de 1,0 x 1013 cm, et on
effectue une opération de recuit dans une ambiance d'arse-
* nic à une température de 800 C pendant 30 minutes, pour produire ainsi une région de source à concentration élevée 4 et une région de drain à concentration élevée 5. Dans ces conditions, du fait que la couche de métal réfractaire
a une faible épaisseur, elle est transformée en sili-
ciure par réaction avec le siliciure de métal réfractaire 3 du côté inférieur, à cause de la chaleur dans l'opération
de recuit (figure 2(e)).
On dépose ensuite sur le substrat en GaAs 1 une ; couche de SiON ou de Si3N4 1D, avec une épaisseur de 300 nm par un procédé de dépôt chimique en phase vapeur par plasma
(figure 2(f)).
Ensuite, comme le montre la figure 2(g), on ef-
fectue une opération d'attaque de la seconde couche isolan-
te 10, par un flux d'ions réactifs de CHF3 et 02 qui arri-
- vent sur le substrat en GaAs 1 sous une direction oblique, de façon que la seconde couche isolante 10 ne reste que sur
la paroi latérale du WSix qui se trouve du côté de la ré-
gion de source à concentration élevée 4. Dans ces condi-
tions, du fait que la couche de SiO2 8 est recuite, la vi-
tesse d'attaque est plus. lente qu'avant l'opération de re-
cuit, dans un rapport d'environ trois. La sélectivité de la seconde couche isolante en SiON 10, par rapport à la pre-
mière couche isolante en SiO2 8 est donc plus élevée, supé-
rieure à 6, et il n'y a pas de décalage du motif dans la
couche de SiO2 8.
En outre, comme le montre la figure 2(h), la couche de WSix 3 est attaquée latéralement, uniquement du côté de la région de drain à concentration élevée 5, par attaque ionique-réactive utilisant le gaz SF ou le gaz CF4 + O2' en employant comme masque la couche de SiON 10,
et la couche 3 est traitée pour donner une longueur de-'gril-
le désirée. Dans ce mode de réalisation, on effectue une attaque latérale sur environ 0,4 pm de la longueur de grille d'origine. Ensuite, on enlève la couche de SiO2 8 et la
couche de SiON 10, avec une solution d'acide fluorique.
Ensuite, on dépose en phase vapeur sur la région de source 4 et la région de drain 5 une couche en AuGe/Ni/ Au, ayant une structure à trois couches qui comprend une couche en AuGe de 50 nm, une-couche en Ni de 20 nm, et une couche en Au de 200 nm, en partant du bas, et on effectue une opération de décollement de cette structure à trois couches, après quoi on effectue une opération de recuit à une température de 4000C pendant 5 minutes pour que la triple couche métallique établisse un contact ohmique avec les régions de source et de drain 4 et 5, ce qui forme une
électrode de source 6 et une électrode de drain 7 (figure.
2(i)). Il en résulte qu'on obtient un transistor à effet de champ ayant la structure qui est représentée sur la fi-
gure 1.
Les figures 3(a) à 3(c) montrent des coupes des principales étapes de fabrication d'un autre procédé de
fabrication correspondant au premier mode de réalisation.
Les étapes de processus jusqu'à la figure 3(a) sont les mêmes que celles des figures 2(a) à 2(e), et après
l'opération de la figure 2(e), on enlève une couche isolan-
te 10a consistant en SiON qu'on a utilisée pour former la région de source 4 et la région de drain 5, et on utilise une opération de dépôt en phase vapeur ou de dépôt chimique
en phase vapeur par plasma employant une technique de ré-
sonance cyclotron d'électrons, sans polarisation de subs-
trat et de nature directionnelle avec une orientation obli-
que, pour déposer la couche de SiON 10 seulement sur la paroi latérale qui se trouve du côté de la région de source à concentration élevée 4 (figure 3(a)). Dans le procédé de
dépôt chimique en phase vapeur par plasma utilisant la ré-
sonance cyclotron d'électrons sans polarisation de substrat, du fait qu'une polarisation n'est pas appliquée au substrat, des ions du plasma ne sont pas mis en circulation mais se
déposent en phase vapeur sur le substrat en direction rec-
tiligne, ce qui a pour effet de déposer la couche isolante seulement du côté de la région de source 4, comme le
montre la figure 3(a).
Ensuite, on effectue une attaque latérale de la couche de WSix 3, seulement du côté de la région de drain à oncentration élevée 5, en utilisant comme masque la couche de SiON 10, comme dans le procédé de fabrication
décrit ci-dessus (figure 3(b)). Ensuite, on enlève la cou-
che de SiO2 8 et la couche de SiON 10, et on forme l'élec-
- 17 trode de source 6 et l'électrode de drain 7, ce qui donne
un transistor à effet de champ ayant une structure de gril-
le décalée, représenté sur la figure 1.
Dans ce premier mode de réalisation, du fait que l'électrode de grille. décalée 3 est formée sans utiliser une opération de photolithographie, il n'apparalt aucun
problème concernant la précision de la technique d'aligne-
ment de la couche de résine photosensible, ce qui conduit à une grille de haute précision, mesurant moins de 1 pm, sans variations de fabrication en ce qui concerne la longueur de
grille. -
En outre, on forme l'électrode de grille à partir du matériau d'électrode de grille lui-même,
dès le début, au lieu de la former d'une manière qui'con-
siste à former un motif de grille au moyen d'une couche isolante et à remplacer ensuite la couche isolante par un
matériau d'électrode de grille, par un procédé de décolle-
ment. Par conséquent, au lieu d'utiliser Pt, Ai ou-MoSix, on peut utiliser de.s matériaux tels que W,- WSi ou WN qui x
ont des points de fusion plus élevés.
Dans le procédé de fabrication de motif de grille qui est décrit cidessus, on forme une couche de siliciure de métal réfractaire 3 sur le substrat semiconducteur en GaAs 1, on forme successivement sur cette couche une couche
intermédiaire de métal réfractaire 15 et une première cou-
che isolante 8, après quoi on définit un motif dans la cou-
che triple qui est forméesur le substrat semiconducteur en
GaAs 1. On peut donc éviter une attaque anormale à l'inter-
face entre la couche de siliciure de métal réfractaire 3 et la couche isolante 8, résultant de l'attaque par voie sèche et on peut également éviter l'attaque anormale de la couche isolante 8 à l'interface, en utilisant un acide après le traitement d'attaque par voie sèche, grâce à quoi on peut traiter la couche de siliciure de métal réfractaire avec
une grande précision.
En outre, l'électrode de-grille 3 est formée par
une structure de grille décalée dans laquelle un petit in-
tervalle prédéterminé est établi entre la région de source 4 et l'électrode de grille 3, et une certaine distance est également établie entre l'élecqtrode de grille 3 et la ré-
gion de drain 6. Il en résulte qu'il est possible de-rédui-
re la résistance de source et la capacité source-grille, et que la tension de claquage grille-drain peut être maintenue
à une valeur élevée, grâce à quoi on peut obtenir un tran-
sistor à effet de champ présentant un facteur de bruit mi-
nimal de valeur faible et un gain élevé.
La figure 4 montre une coupe d'un transistor à effet de champ conforme à un second mode de réalisation de
l'invention, qui est un transistor à effet de champ compor-
tant une couche de métal à faible résistance sur une grille
en métal réfractaire. Sur la figure 4, des références numé-
riques identiques à celles de la figure 1 désignent les
éléments identiques ou correspondants. La référence 11 dé-
signe une couche de métal à faible résistance consistant
en Ti (10 nm)/Mo (30 nm)/Au (300 nm).
On décrira le procédé de fabrication de ce dis-
positif en se référant aux figures 5(a) à 5(f), qui mon-
trent les principales étapes de son procédé de fabrication.
Les étapes du processus de fabrication allant
jusqu'à la figure 5(a) sont les mêmes que celles des figu-
res 2(a) à 2(h) ou des figures 3(a) à 3(b). Dans ce mode de réalisation, après l'étape de la figure 2(h) ou de la figure 3(b), on enlève sélectivement la couche de SiON 10 avec une solution d'acide fluorique. Dans ce cas, la couche de SiO2 8 a été recuite, ce qui donne pour cette couche une vitesse d'attaque par l'acide fluorique qui est de l'ordre du dixième de celle de la couche de SiON 10, d'o
il résulte que la couche 8 n'est que très faiblement atta-
quée (figure 5(a)). Ensuite, on dépose la résine photosen-
sible 12 sur la totalité de la surface du substrat en GaAs semi-isolant 1 (figure 5(b)). Ensuite, on attaque la résine
photosensible 12 par attaque ionique réactive avec O2, jus-
qu'à ce que la couche de SiO2 8 soit à nu à la surface
(figure 5(c)).
Ensuite, on enlève la couche de SiO2 8 en em- ployant une solution d'acide fluorique, comme représenté sur la figure 5(d). En outre, on dépose sur la couche de WSix 3 une couche de métal à faible résistance 11, ayant la structure Ti (10 nm)/Mo (30'nm)/Au (300 nu), par un procédé
de dépôt en phase vapeur et de décollement (figure 5(e)).
On forme ensuite une électrode de source 6 et une électrode de drain 7 pour obtenir ainsi un transistor à effet de champ ayant une faible résistance et une grille
décalée (figure 5(f)). Dans ce mode de réalisation, on ob-
tient presque les mêmes effets que dans le premier mode de
réalisation. De plus, du fait qu'une couche de métal à fai-
ble résistance, 11, par exemple en Au, est déposée sur la couche de siliciure de métal réfractaire 3, la résistance de l'électrode de grille 3 peut être réduite dans une large mesure, ce qui permet d'élever la limite supérieure de la fréquence de fonctionnement jusqu'à environ 26 GHz, alors que celle du premier mode de réalisation est de 2 à 3 GHz, ce qui offre la possibilité d'utiliser efficacement une
région de fréquence élevée.
Le tableau -ci-après montre les valeurs de gain et de facteur de bruit minimal du transistor à effet de champ à grille auto-alignéehabituel et du transistor à effet de
champ à grille dorée du second mode de réalisation de l'in-
vention, pour diverses fréquences. Le tableau montre qu'on
peut réduire le facteur de bruit minimal et qu'on peut ob-
tenir un gain élevé dans ce second mode de réalisation,
même dans le cas de l'utilisation'dans une bande de fré-
quence élevée.
Tableau
Bande de Transistor à Second mode de i fréquence de effet de champ réalisation de
fonctionnement à grille auto- l'invention (tran-
alignée sistor à effet de champ à grille dorée) 1GHz 24 dB 24 dB Gain 12 GHz 0 dB 13 dB 26 GHz 0 dB 10 dB Facteur de brui 12 GHz 3 5 dB -1 dB minimal
Comme il ressort clairement de la description pré-
cédente, et conformément à l'invention, on forme une élec-
trode de grille comprenant un siliciure de métal réfractai-
re de façon qu'elle ait une structure décalée, et on peut donner une valeur faible à une résistance de source et une capacité grille-source, et on peut donner une valeur élevée à une tension de claquage de drain, ce qui permet d'obtenir un transistor à effet de champ ayant un facteur de bruit
minimal faible, un gain élevé et un rendement élevé.
Selon un autre aspect de l'invention, on forme une couche de métal à faible résistance sur une électrode de grille consistant en un siliciure de métal réfractaire, ayant une structure décalée. On peut réduire une résistance de source, une capacité grille-source et une résistance de
grille, et on peut maintenir la tension de claquage grille-
drain à une valeur élevée, ce qui donne un transistor à effet de champ à gain élevé et à rendement élevé, ayant un
facteur de bruit minimal faible, même dans la bande corres-
pondant à des fréquences élevées.
Il va de soi que de nombreuses modifications peu-.
vent être apportées au dispositif et au procédé décrits et
représentés, sans sortir du cadre de l'invention.
*2632775
2'2
Claims (4)
1. Transistor à effet de champ comportant une couche ayant une concentration de dopage élevée (4, 5),
formée de façon auto-alignée par l'utilisation d'une gril-
le en siliciure de métal réfractaire (3) en-tant que mas- que pour l'implantation ionique, sur un substrat semi-isolant
(1),.caractérisé ence quela distance entz la grille en métal ré-
fractaire (3) et la couche à concentration de dopage éle-
vée qui devient une région de source (4), est inférieure à la distance entre la grille en métal réfractaire (3) et une couche à concentration de dopage élevée qui devient
une région de drain (5).
2. Transistor à effet de champ comportant une.
couche'à concentration de dopage élevée (4, 5), formée de façon autoalignée sur un substrat semi-isolant (1), en utilisant une grille en siliciure de métal réfractaire
(3) en tant que masque pour l'implantation ionique, ca-
ractérisé en ce que la distance entre la grille en sili-
ciure de métal réfractaire (3) et une couche à concentra-
tion de dopage élevée qui devient une région de source (4), est inférieure à la distance entre la grille en métal réfractaire (3) et une couche à concentration de dopage élevée qui devient une région de drain (5), et en ce qu'une couche de métal à faible résistance (11) est formée
sur la grille en siliciure de métal réfractaire (11).
3. Procédé de fabrication d'un transistor à ef-
fet de champ comportant une grille décalée (3) qui consis-
te en un siliciure de métal réfractaire, caractérisé en ce qu'il comprend les opérations suivantes:
une première opération consistant à former suc-
cessivement une couche de siliciure de métal réfractaire (3),une couche intermédiaire de métal réfractaire (15) et une première couche isolante (8), sur une couche active (2) qui est formée sur un substrat semiisolant (1); une seconde opération consistant à définir un motif dans la couche triple (3, 15, 8), en utilisant en tant que masque
une couche de résine photosensible -(9) prévue pour la for-
mation d'un motif de grille, en procédant une une seule
fois, avec les mêmes conditions d'attaque, ou bien en dé-
finissant des motifs dans les couches respectives (3, 15, 8) avec des conditions d'attaque différentes,-en procédant couche par couche; une troisième opération consistant 'à former une couche de source et de drain à concentration de dopage élevée (4, 5), par implantation ionique et recuit; une quatrième opération consistant à déposer une seconde couche isolante (10) sur la totalité de la surface du substrat (1), et à effectuer une opération d'attaque de façon à ne laisser la seconde couche isolante'(10) que d'un côté de l'électrode de grille, par attaque ionique
réactive ayant un caractère directionnel dans une direc-
tion oblique par rapport au substrat (1), ou à déposer une seconde couche isolante (10> de façon qu'elle recouvre l'une des parois latérales de l'électrode de grille sur le
substrat (1); une cinquième opération consistant à effec-
20.tuer une attaque latérale portant seulement sur un côté de
la couche de siliciure de métal réfractaire (3), en uti-
lisant comme masques. les première et seconde couches iso-
lantes (8, 10); et une.sixième opération consistant à for-
mer des électrodes de source et de drain (6, 7), après avoir enlevé les première et seconde couches isolantes
(8, 10).
4. Procédé de fabrication d'un transistor à ef-
fet de champ comportant une grille décalée qui comprend une couche de siliciure de métal réfractaire (3) et une couche de métal à faible résistance (11), caractérisé en ce qu'il comprend les opérations:suivantes: une première opération consistant à former une couche de-siliciure de métal réfractaire (3), une couche intermédiaire de. métal réfractaire (15) et une première couche isolante (8) sur une couche active (2), qui est formée sur un substrat semi-isolant (1); une seconde opération consistant à définir un motif dans la couche triple (3, 15, 8) en utilisant en tant que masque une première couche de résine photosensible (9), pour produire un motif de grille, en procédant en une seule fois dans les mêmes conditions d'attaque, ou à définir un motif dans les couches respectives dans des conditions d'attaque différentes, en procédant couche par couche; une troisième opération consistant à former une couche de source et de drain (4, 5) à concentration de dopage élevée, par implantation ionique et recuit; une quatrième opération consistant à déposer une seconde couche isolante (10) sur la totalité de la surface du substrat (1) et à effectuer une opération d'attaque de façon à laisser la seconde couche isolante (10) seulement d'un côté de l'électrode de grille,
par attaque ionique réactive présentant un caractère direc-
tionnel dans une direction oblique par rapport au substrat (1), ou à déposer une seconde couche isolante (10) de façon à recouvrir l'une des parois latérales de l'électrode de
grille sur le substrat (1); une troisième opération consis-
tant à effectuer une attaque latérale seulement d'un côté de la couche de siliciure de métal réfractaire (3), en utilisant comme masques les première et seconde couches
isolantes (8, 10); une sixième opération consistant à enle-
ver la seconde couche isolante (10), à déposer une seconde couche de résine photosensible (12) sur toute la surface du substrat (1), et à attaquer la seconde couche de résine
photosensible (12) jusqu'à ce que la première couche iso-
lante (8) soit à nu; une septième opération consistant à enlever la première couche isolante (8) et à déposer une couche de métal à faible résistance (11) sur la couche de
siliciure de métal réfractaire (3); et une huitième opéra-
tion consistant à enlever la seconde couche de résine pho-
tosensible (12) et à former une électrode de source (6) et
une électrode de drain (7).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146278A JPH022142A (ja) | 1988-06-13 | 1988-06-13 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2632775A1 true FR2632775A1 (fr) | 1989-12-15 |
| FR2632775B1 FR2632775B1 (fr) | 1996-05-31 |
Family
ID=15404107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8907802A Expired - Lifetime FR2632775B1 (fr) | 1988-06-13 | 1989-06-13 | Transistor a effet de champ et procede de fabrication |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4997779A (fr) |
| JP (1) | JPH022142A (fr) |
| FR (1) | FR2632775B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326675B1 (en) * | 1999-03-18 | 2001-12-04 | Philips Semiconductor, Inc. | Semiconductor device with transparent link area for silicide applications and fabrication thereof |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2553699B2 (ja) * | 1989-04-12 | 1996-11-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5250453A (en) * | 1989-04-12 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Production method of a semiconductor device |
| US5151374A (en) * | 1991-07-24 | 1992-09-29 | Industrial Technology Research Institute | Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode |
| FR2686734B1 (fr) * | 1992-01-24 | 1994-03-11 | Thomson Composants Microondes | Procede de realisation d'un transistor. |
| JP2689888B2 (ja) * | 1993-12-30 | 1997-12-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5604139A (en) * | 1994-02-10 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US5529952A (en) * | 1994-09-20 | 1996-06-25 | Texas Instruments Incorporated | Method of fabricating lateral resonant tunneling structure |
| JP3270278B2 (ja) * | 1994-12-15 | 2002-04-02 | 東芝電子エンジニアリング株式会社 | 半導体装置及びその製造方法 |
| US5907177A (en) * | 1995-03-14 | 1999-05-25 | Matsushita Electric Industrial Co.,Ltd. | Semiconductor device having a tapered gate electrode |
| US5705439A (en) * | 1996-04-22 | 1998-01-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS |
| US6297080B1 (en) * | 1998-11-09 | 2001-10-02 | Lg. Philips Lcd Co. Ltd. | Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus |
| JP2000195872A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Quantum Device Kk | 半導体装置及びその製造方法 |
| US6187657B1 (en) * | 1999-03-24 | 2001-02-13 | Advanced Micro Devices, Inc. | Dual material gate MOSFET technique |
| US6960510B2 (en) * | 2002-07-01 | 2005-11-01 | International Business Machines Corporation | Method of making sub-lithographic features |
| US6773978B1 (en) | 2002-07-23 | 2004-08-10 | Advanced Micro Devices, Inc. | Methods for improved metal gate fabrication |
| KR20080086686A (ko) * | 2007-03-23 | 2008-09-26 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057558A2 (fr) * | 1981-01-30 | 1982-08-11 | Fujitsu Limited | Dispositif semiconducteur à effet de champ et procédé pour sa fabrication |
| EP0196087A2 (fr) * | 1985-03-26 | 1986-10-01 | Sumitomo Electric Industries Limited | Transistor à effet de champ à grille Schottky et sa méthode de fabrication |
| JPS6286870A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6286869A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232439A (en) * | 1976-11-30 | 1980-11-11 | Vlsi Technology Research Association | Masking technique usable in manufacturing semiconductor devices |
| JPS59155173A (ja) * | 1983-02-24 | 1984-09-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製法 |
| JPS6070768A (ja) * | 1983-09-27 | 1985-04-22 | Toshiba Corp | 電界効果トランジスタの製造方法 |
| JPS60144980A (ja) * | 1984-01-06 | 1985-07-31 | Nec Corp | 半導体装置 |
| US4532698A (en) * | 1984-06-22 | 1985-08-06 | International Business Machines Corporation | Method of making ultrashort FET using oblique angle metal deposition and ion implantation |
| JPH0715913B2 (ja) * | 1985-02-23 | 1995-02-22 | 日本電信電話株式会社 | 電界効果トランジスタの製法 |
| JPS61228674A (ja) * | 1985-04-02 | 1986-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6292481A (ja) * | 1985-10-18 | 1987-04-27 | Nec Corp | 半導体装置の製造方法 |
| JPH0671009B2 (ja) * | 1985-12-04 | 1994-09-07 | ソニー株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-06-13 JP JP63146278A patent/JPH022142A/ja active Pending
-
1989
- 1989-05-26 US US07/357,536 patent/US4997779A/en not_active Expired - Fee Related
- 1989-06-13 FR FR8907802A patent/FR2632775B1/fr not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057558A2 (fr) * | 1981-01-30 | 1982-08-11 | Fujitsu Limited | Dispositif semiconducteur à effet de champ et procédé pour sa fabrication |
| EP0196087A2 (fr) * | 1985-03-26 | 1986-10-01 | Sumitomo Electric Industries Limited | Transistor à effet de champ à grille Schottky et sa méthode de fabrication |
| JPS6286870A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6286869A (ja) * | 1985-10-14 | 1987-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Non-Patent Citations (4)
| Title |
|---|
| IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. 35, no. 5, mai 1988, NEW YORK US pages 615 - 622; A. E. GEISSBERGER ET AL: "A New Refractory Self-Aligned Gate Technology for GaAs Microwave Power FET`s and MMIC`s" * |
| JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART B.JAN-FEBR 1987 vol. 5, no. 1, NEW YORK US pages 215 - 218; S.W. PANG et al: "Masked ion beam lithography for submicrometer-gate-length transistors" * |
| PATENT ABSTRACTS OF JAPAN vol. 11, no. 288 (E-542) 17 septembre 1987, & JP-A-62 086869 (MATSUSHITA ELECTRIC IND CO LTD) 21 avril 1987, * |
| PATENT ABSTRACTS OF JAPAN vol. 11, no. 288 (E-542) 17 septembre 1987, & JP-A-62 086870 (MATSUSHITA ELECTRIC IND CO LTD) 21 avril 1987, * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326675B1 (en) * | 1999-03-18 | 2001-12-04 | Philips Semiconductor, Inc. | Semiconductor device with transparent link area for silicide applications and fabrication thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US4997779A (en) | 1991-03-05 |
| JPH022142A (ja) | 1990-01-08 |
| FR2632775B1 (fr) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| FR2476911A1 (fr) | Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines | |
| EP0005720A1 (fr) | Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court | |
| JPS60189971A (ja) | 半導体装置の製造方法 | |
| JP2609267B2 (ja) | 自己整列ひ化ガリウム装置の製造方法 | |
| FR2462023A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur | |
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| JPS6110279A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| EP0635880B1 (fr) | Procédé de fabrication d'un transistor en technologie silicium sur isolant | |
| EP0441450B1 (fr) | Procédé de réalisation par autoalignement, d'un dispositif semiconducteur intégré, comprenant au moins la formation d'un premier contact d'électrode encapsulé et muni d'espaceurs et d'un second contact d'électrode autoaligné sur celui-ci | |
| EP0322960A1 (fr) | Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction | |
| FR2654256A1 (fr) | Procede d'implantation ionique vis a vis d'une electrode d'un dispositif semiconducteur. | |
| JPH0621099A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| EP0021931B1 (fr) | Procédé d'auto-alignement de régions différemment dopées d'une structure de semiconducteur, et application du procédé à la fabrication d'un transistor | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| KR20050106250A (ko) | 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법 | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| JPS62172761A (ja) | 非晶質シリコン薄膜トランジスタおよびその製造方法 | |
| JPS5856467A (ja) | 半導体装置の製造方法 |