FR2656737A1 - Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. - Google Patents
Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. Download PDFInfo
- Publication number
- FR2656737A1 FR2656737A1 FR9016480A FR9016480A FR2656737A1 FR 2656737 A1 FR2656737 A1 FR 2656737A1 FR 9016480 A FR9016480 A FR 9016480A FR 9016480 A FR9016480 A FR 9016480A FR 2656737 A1 FR2656737 A1 FR 2656737A1
- Authority
- FR
- France
- Prior art keywords
- forming
- mask
- substrate
- conductivity type
- door
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 206010013647 Drowning Diseases 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 230000006698 induction Effects 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 25
- 238000009825 accumulation Methods 0.000 description 12
- 239000006185 dispersion Substances 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur. Selon l'invention, il comprend les étapes de former au moins une porte isolée (4) en U à la surface d'un substrat semi-conducteur (1) d'un premier type de conductivité, d'exposer une partie d'une paroi latérale de la porte (4) par attaque du substrat, de couvrir la partie exposée par un matériau de masque, de former la paroi latérale (200) du matériau de masque uniquement à proximité du côté de la porte isolée (4) et de former au moins une gorge par attaque du substrat presque verticalement en utilisant la paroi latérale (200) du matériau de masque comme masque. L'invention s'applique notamment à la fabrication de tranistors du type à induction électrostatique à porte isolée.
Description
La présente invention se rapporte à un procédé de fabrication de
dispositifs semi-conducteurs comme des transistors du type à induction électrostatique à porte
isolée, des dispositifs semi-conducteurs MOS (métal-oxyde-
semi-conducteur) vertical utilisant une couche d'accumula- tion, etc. Il est possible de considérer une construction telle que des transistors du type à induction électrostatique à porte isolée puissent être obtenus par remplacement des portes conventionnelles de jonction par des portes isolées, comme le montre la figure 1 (A), qui comprend une région 1 de drain du type N, des régions 2 de source du type n+, des électrodes de porte 3, des films d'isolement de porte 4 et des films d'isolement entre couches 5 La région de drain 1 est ohmiquement connectée à une électrode de drain 11 La région de drain 1 et les régions de source 2 sont isolées des électrodes de porte 3 par les films d'isolement de porte 4, respectivement Une électrode de source 22 est en contact ohmique avec les régions de source 2 et elle est également formée sur les films isolants intercouches 5 Là, le drain entre les deux portes adjacentes isolées 4 est appelé "canal" dans la structure du dispositif et la distance entre les deux portes isolées 4 désignée par H est appelée "épaisseur de l'étendue du canal" Dans la structure ci-dessus, le courant est coupé par une couche d'appauvrissement développée à proximité de la porte isolée 4 Cependant, dans le cas de la porte isolée, contrairement à la porte de jonction, il existe une limite de la largeur de la couche d'appauvrissement développée par formation de la couche d'accumulation
d'un porteur minoritaire à proximité de la porte isolée 4.
Par conséquent,il existe une limite concernant la relation entre la concentration en atomes d'impureté ND dans l'étendue de canal et l'épaisseur H de l'étendue de canal pouvant s'exprimer par la formule suivante: H < 2 ( 4 ef) 1/2 q N O D o q désigne la charge d'électrons; désigne la constante diélectrique du semi-conducteur de la région du drain; ef désigne la valeur absolue du potentiel de Fermi du semiconducteur qui s'exprime par = k T (Z N) o k désigne la constante de Boltzmann; T désigne la température absolue; et Ni désigne la concentration en porteurs intrinsèques du semi-conducteur de la
région de drain.
La formule ci-dessus indique que l'épaisseur dans l'étendue du canal H est plus petite que le double de la largeur d'appauvrissement développable de l'une des portes isolées Quand H dépasse le côté droit de la formule ci-dessus, il est impossible d'arrêter le courant,
même si une haute tension est appliquée à l a porte.
A titre d'exemple, dans le cas d'un semi-conducteur en silicium, l'épaisseur requise de l'étendue du canal est de 4,8 pm ou moins quand la concentration en atomes d'impureté de la région de drain est de 1 x 1014 cm 3 et de 1,7 pm ou moins quand la concentration en atomes -3 d'impureté est de 1 x 10 cm Par conséquent, lorsqu'il faut une concentration supérieure en atomes d'impureté à un certain point comme dans le cas de
dispositifs résistants à basse tension, il est pratique-
ment impossible de former une microstructure telle que
celle ci-dessus décrite.
Par ailleurs, un dispositif semi-conducteur MOS de l'art antérieur utilisant une couche d'accumulation est révélé dans la demande de brevet au Japon publiée avant examen NO 55-1087678 intitulée "Electrostatic Induction Thyristor", que l'on peut voir à la figure 1 (B) Sur le dessin, le dispositif semi-conducteur comprend une région 1 de drain du type N, une région 20 du type p+, des régions de source 2 du type n+ L'électrode de drain 11 est ohmiquement connectée à la région 20 du type p+ Une électrode de porte 3 est isolée de la région de drain 1 et de la région de source 2 par un film d'isolement de porte 4 L'épaisseur du film 4 face à l'électrode de drain 11 est grande pour augmenter les caractéristiques de résistance à la tension Une électrode de source 22 est ohmiquement connectée à la région de source 2 Par ailleurs, sur la figure 1 (B), bien que deux unités et demie dont chacune se compose d'une porte isolée 4 et d'une région de source 2 soient montrées,
dans la pratique,un certain nombre de structures uni-
taires sont agencées parallèlement dans une seule
pastille.
La portion prise en sandwich entre les deux portes isolées 4 dans la région de drain est appelée "canal" de la structure du dispositif; la distance entre deux portes isolées 4 représentée par H est appelée "épaisseur de l'étendue de canal"; et le symbole L est appelé
"longueur du canal" Par ailleurs, comme le document ci-
dessus est un brevet de thyristor, la région 20 du type p+ est incorporée dans la structure montrée à la
figure 1 (B) afin de former un élément bipolaire.
Par ailleurs, dans un dispositif semi-conducteur réalisé par le procédé de fabrication de la présente invention qui sera décrit ci-après, aucune région 20 du type p+ n'est révélée parce que c'est un élément unipolaire Cependant, la structure des régions de source et des électrodes de porte est la même et,par conséquent, la présence ou l'absence de la région 20 du type p n'exercera aucune influence sur sa fonction et sa structure. Le fonctionnement de l'élément semi-conducteur MOS ci-dessus mentionné utilisant la couche ci-dessus
d'accumulation sera décrit ci-après.
L'électrode de source 22 est à la masse et une
tension positive est appliquée à l'électrode de drain 11.
Dans ces conditions, quand l'électrode de porte 3 est mise à la masse ou bien qu'un potentiel négatif lui est appliqué pour développer une couche d'appauvrissement dans l'étendue de canal, des électrons conducteurs ne peuvent s'écouler hors de la région de source 2 donc le courant est coupé Par ailleurs, lorsqu'un potentiel
négatif est supprimé de l'électrode de porte pour suppri-
mer la couche d'appauvrissement dans l'étendue de canal ou bien lorsqu'un potentiel positif est appliqué à l'électrode de porte pour former une couche d'accumulation des électrons à proximité de la porte isolée, la région de source est conductrice vers la région de drain pour permettre l'écoulement d'un courant principal Quand la couche d'accumulation est formée à proximité de la porte isolée, comme la conductivité de la couche d'accumulation est importante, la résistance de l'étendue de canal est réduite et par conséquent n'est pas considérée, en comparaison avec la résistance au glissement de la région
de drain.
Par ailleurs, dans la structure ci-dessus, si des électrons conducteurs sont émis de la région de source 2, comme des trous positifs du porteur minoritaire sont injectés de la région 20 du type p du côté drain, la résistance de la région 1 de drain du type N est encore réduite sur la base de l'effet de modulation de conductivité. Cependant, dans la structure ci-dessus mentionnée, la structure de canal est restreinte comme suit: bien que
le courant principal soit coupé par la couche d'appau-
vrissement développée à proximité de la porte isolée comme on l'a déjà décrit, dans le cas de la porte isolée, contrairement à la porte de jonction, comme une couche d'inversion des porteurs minoritaires est formée à proximité du film d'isolement de porte, il existe une limite de la largeur de la couche d'appauvrissement développable En effet, la concentration en atomes d'impureté ND de l'étendue de canalet l'épaisseur H de l'étendue de canal sont également restreintes selon la
formule ci-dessus mentionnée.
Pour surmonter la "limite de l'épaisseur de l'étendue de canal" ci-dessus mentionnée, la demande de brevet publiée au Japon NO 62-44698 ou la demande de brevet avant examen NO 55-85069 révèle un " Transistor à Porte Isolée ", o des portes additionnelles de commande à potentiel fixe sont prévues à proximité des portes isolées d' attaque en forme de U, respectivement, pour contrôler les diverses caractéristiques du dispositif sur la base du potentiel des portes de commande Les portes de commandes à potentiel fixe sont des portes à jonction pn, des portes Schottky ou des portes isolées
d'autres types.
La figure 2 (A) montre une structure d'un dispositif de l'art antérieur o les portes de commande 6 fixées à l'électrode de source 22 ont la forme de portes de jonction Ce dispositif comprend une région de drain 1 du type n-, des régions de source 2 du type N +, des électrodes de porte 3, des films d'isolement de porte 4, des films d'isolement entre couches 5 et des portes de commande 6 du type p Une électrode de drain 11 est ohmiquement connectée à la région de drain 1 La région de drain 1 et les régions de source 2 sont isolées par les films d'isolement de porte 4 L'électrode de source 22 est électriquement connectée aux portes de commande 6 du type p et aux régions de source 2 Dans cette structure de dispositif, quand la concentration en atomes d'impureté de la porte de commande 6 du type p est élevée, comme la couche incorporée d'appauvrissement se développe principalement dans la région 1 de drain du type n, il est possible de couper électriquement l'étendue de canal (la région de drain prise en sandwich entre deux types
différents de portes) dépendant de la couche d'appauvrisse-
ment développée dans l'électrode de porte, au delà de la
limite définie par la formule ci-dessus mentionnée.
La conduction de courant entre la région de drain et la région de source peut être atteinte sur la base de la couche d'accumulation formée à proximité de la porte isolée de la même manière que dans les dispositifs de l'art antérieur Par ailleurs, la figure 2 (B) montre un autre procédé dans lequel chaque porte de commande est connectée à une borne de porte de commande
66 pour lui appliquer un potentiel fixe négatif.
Les portes ci-dessus mentionnées de commande 6 que
l'on peut voir aux figures 2 (A) et 2 (B) peuvent générale-
ment être formées en injectant sélectivement et en diffu-
sant des ions d'impureté du type p entre les portes
isolées 4 par photo-attaque comme le montre la figure 2 (C).
Sur la figure 2 (C), le chiffre de référence 100 désigne un vernis protecteur et 600 désigne une étendue sur laquelle les atomes d'impureté du type p reçoivent une injection d'ions Par ailleurs, la figure 2 (D) montre un autre procédé o une gorge est formée dans une étendue spécifique entre deux portes isolées 4 par photo-attaque pour diffuser des atomes d'impureté du type p dans la gorge Par ailleurs, il est également possible d'enfouir un métal dans la gorge pour former une jonction de
Schottky vers le substrat 1 du type n_.
Dans les procédés ci-dessus mentionnés de l'art antérieur, il existe les deux problèmes graves qui suivent: Le premier problème se rapporte à la dispersion de la valeur de seuil du dispositif (tension de mise en marche) En effet, lorsqu'un photomasque pour former les portes de commande est mal adapté, la valeur de seuil de l'étendue de canal devient différente entre les deux côtés de la porte de commande 6 et par conséquent les
caractéristiques du dispositif ne sont pas uniformes.
Le second problème se rapporte à la microstructure de la configuration ou à la structure fine pour augmenter la capacité de courant du dispositif En gardant le premier problème à l'esprit, il est nécessaire d'établir la taille de l'étendue de canal à un degré aussi important que 5 à 10 fois la précision de l'adaptation du masque du dispositif Cela est indispensable quand les portes de commande sont formées par photo-attaque Par exemple, lorsqu'un dispositif tel que la taille minimale du motif pouvant être formé soit de 3,um et que la précision d'adaptation soit de 0,5,um est utilisé, l'unité minimale dans la structure du dispositif est d'environ 6 à 8 vm, qui est la limite de
la taille du motif.
Comme on l'a décrit ci-dessus, dans la première structure de l'art antérieur que l'on peut voir aux figures 1 (A) et 1 (B), il existe une limite de l'épaisseur de canal dans laquelle l'étendue de canal peut être coupée, il a donc été difficile d'appliquer la première structure de l'art antérieur à un dispositif résistant à basse tension ayant une forte concentration en atomes
d'impureté dans l'étendue de canal.
Par ailleurs, dans la seconde structure de l'art antérieur montrée aux figures 2 (A), 2 (B) et 2 (D), bien qu'il soit possible de contourner le problèmese rapportant à la première structure de l'art antérieur, il existe toujours une limite à la précision de la photo-attaque lorsque la microstructure du motif doit permettre à la valeur de seuil d'être uniforme ou d'augmenter toute la
capacité de courant.
En gardant ces problèmes à l'esprit, la présente invention a par conséquent pour objectif principal de
procurer un procédé de fabrication de dispositifs semi-
conducteurs permettant de réduire l'épaisseur de l'étendue de canal entre les deux portes isolées adjacentes à une assez haute précision de fabrication pour réaliser une microstructure du dispositif de manière à pouvoir fabriquer des dispositifs à faible tension de rupture sans limitation entre l'épaisseur de l'étendue de canal et la concentration en atomes d'impureté dans l'étendue de canal et additionnellement pour que toute la capacité de courant du dispositif puisse être accrue sans dispersion
des caractéristiques du dispositif.
Pour atteindre l'objectif ci-dessus mentionné, lors de l'application à un transistor du type à induction électrostatique à porte isolée, le procédé de fabrication
d'un dispositif semi-conducteur selon la présente inven-
tion comprend les étapes de: (a) former au moins une porte isolée en forme de U à la surface d'un substrat semi-conducteur d'un premier type de conductivité; (b) exposer une partie d'une paroi latérale de la porte isolée en forme de U par attaque dudit substrat; (c) couvrir la partie exposée d'un matériau de masque; (d) former la paroi latérale du matériau de masque uniquement à proximité du côté de la porte isolée en forme de U qui est exposée; et (e) former au moins une gorge par attaque du substrat, presque verticalement,en utilisant la paroi
latérale du matériau de masque comme masque.
Dans ce transistor, le métal noyé dans la gorge verticale a une jonction de Schottky avec le substrat semi-conducteur du premier type de conductivité Par ailleurs, il est également préférable de former une
région de semi-conducteur d'un second type de conducti-
vité ou une seconde porte isolée en tant que porte
de commande à la surface de la gorge verticale formée.
Le matériau de masque est un film isolant ou bien un film semi-conducteur polycristallin ou bien un film amorphe contenant des atomes d'impureté du premier type de conductivité à une haute concentration Par ailleurs, la région de source est formée sur le matériau de masque de la paroi latérale par recuit du dispositif pour diffuser les atomes d'impureté contenus dans le matériau
de masque vers le substrat semi-conducteur.
Dans le procédé selon la présente invention, après avoir formé les portes isolées d'entraînement, la surface du substrat semi-conducteur est attaquée pour exposer partiellement les surfaces latérales de la porte isolée et des parois en un matériau de masque sont formées sur le côté de la porte isolée exposée en forme de U par un film isolant ou un film semiconducteur amorphe ou polycristallin; et diverses portes de commande sont formées par attaque du substrat semi-conducteur en direction verticale en utilisant les parois latérales du matériau de masque comme masques Par conséquent, il est possible de former une microstructure uniforme du dispositif,n'ayant presque pas de dispersion dans une distance extrêmement courte entre la porte isolée et la porte de commande L'épaisseur du canal est contrôlée selon l'épaisseur de chaque film de paroi latérale du matériau de masque L'épaisseur du film formé dans la pratique est comprise entre 5 nm et 1 um et par conséquent la
largeur du canal formé se trouve dans la même étendue.
Le présent procédé peut s'appliquer au cas o la limite supérieure de la largeur ci-dessus H du canal est importante, parce que même si la concentration en atomes d'impureté est faible dans la région de drain, la largeur
étroite du canal est également préférable.
Quand la présente invention s'applique à un disposi-
tif semi-conducteur MOS vertical, le procédé de fabrica-
tion d'un dispositif semi-conducteur selon la présente invention comprend les étapes de: (a) former une région de source d'un premier type de conductivité ayant une forte concentration en impuretés sur la surface d'un
substrat semi-conducteur d'un premier type de conducti-
vité; (b) former des films de masque sur ladite région de source; (c) enlever une partie desdits films pour l'électrode de porte; (d) enlever, sur peu de profondeur, une partie de la région de source par attaque anisotrope pour former une portion attaquée sur le côté sous les films de masque; (e) enlever profondément le substrat par attaque isotrope en utilisant les films de masque comme masque pour former une gorge pour l'électrode de porte; (f) former le film d'oxyde de porte sur la surface de la gorge de porte; (g) noyer un matériau conducteur dans la gorge en tant qu'électrode de porte (h) former un film isolant entre couches à la surface du matériau de porte pour former la porte isolée en forme de T; (i) enlever les films restants de masque à la surface de la région de source; (j) enlever profondément le substrat par attaque isotrope en utilisant la porte isolée en forme de T en tant que masque pour former une gorge presque verticale; et (k) noyer du
métal dans la gorge en tant qu'électrode de source.
Dans le procédé selon la présente invention, l'épaisseur de canal H peut être contrôlée jusqu'à 0,2 à 2 pm avec une petite dispersion, selon le degré d'attaque isotrope par les côtés du substrat Par conséquent, il est possible de former le canal dans un substrat à forte concentration en atomes d'impureté, pour ainsi réaliser une unité en microstructure Par ailleurs, si la concentration en atomes d'impureté du substrat est faible, comme le canal mince ne peut être désavantageux, il est possible d'augmenter la densité du canal par aire unitaire en se basant sur un microschéma
et par conséquent d'augmenter la capacité de courant.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 (A) est une vue en coupe transversale montrant un premier dispositif semi-conducteur de l'art antérieur; la figure 1 (B) est une vue en coupe transversale montrant un second dispositif semi-conducteur de l'art antérieur; la figure 2 (A) est une vue en coupe transversale montrant un troisième dispositif semi-conducteur de l'art antérieur; 1 1 la figure 2 (B) est une vue en coupe transversale montrant une première modification du troisième dispositif semi-conducteur de l'art antérieur; la figure 2 (C) est une vue en coupe transversale pour aider à expliquer le procédé de formation des
portes de commande dans le troisième dispositif semi-
conducteur de l'art antérieur; la figure 2 (D) est une vue en coupe transversale montrant une seconde modification du troisième dispositif semi-conducteur de l'art antérieur; les figures 3 (A) à 3 (E) sont des vues en coupe transversale montrant le procédé de fabrication d'un transistor du type à induction électrostatique à porte isolée pour aider à expliquer un premier aspect du procédé de fabrication de dispositifs semi-conducteurs selon la présente invention; la figure 4 est une vue en coupe transversale montrant une première modification du transistor du type à induction électrostatique à porte isolée montré aux figures 3 (A) à 3 (E); la figure 5 est une vue en coupe transversale montrant une seconde modification du transistor du type à induction électrostatique à porte isolée montré aux figures 3 (A) à 3 (E); -les figures 6 (A) à 6 (H) sont des vues en coupe transversale montrant le procédé de fabrication d'un dispositif semi-conducteur MOS vertical, pour aider à expliquer un second aspect du procédé de fabrication de dispositifs semi-conducteurs selon la présente invention la figure 7 est une vue en coupe transversale partielle ne montrant que la portion essentielle du dispositif semi- conducteur MOS vertical montré à la figure 6 (H); et les figures 8 (A) et 8 (B) sont des diagrammes de la bande d'énergie de la région de "canal" du dispositif semi-conducteur MOS vertical, en prenant le long de la ligne A-A' de la figure 7, qui ne montrent que la ligne de la bande de conduction pour la simple explication et la figure 8 (A) montre l'état hors circuit et la
figure 8 (B) montre l'état en circuit du dispositif.
Le procédé de la présente invention sera décrit
ci-dessous en se référant aux dessins joints La caracté-
ristique du procédé selon la présente invention consiste à former des gorges de porte de commande ou des gorges d'électrode de porte de commande en utilisant des parois
latérales en un matériau de masque 200, en auto-
alignement pour réaliser une microstructure du dispositif.
Les figures 3 (A) à 3 (E) montrent des vues en section transversale du procédé de fabrication d'un transistor du type à induction électrostatique à porte isolée selon
la procédé de la présente invention.
Sur les figures 3 (A) à 3 (E), le dispositif comprend un substrat semiconducteur 1 à drain du type N, des portes isolées 4, des électrodes de porte 3 des régions 2 de source du type N, des films intercouches 5, une électrode de drain 11, une électrode de source 22 connectée aux régions de source 2 et aux portes de
commande 6.
Comme le montre la figure 3 (A), d'abord, on forme des portes isolées en U 4 et des électrodes de porte 3 sur la surface d'un substrat semiconducteur 1 à drain du type N Deuxièmement, comme le montre la figure 3 (B), la surface de semi-conducteur est attaquée sur une épaisseur de 500 à 600 nm pour exposer une partie de chacune des parois latérales de chaque porte isolée 4 en U Ensuite, un matériau de masque tel qu'un film isolant (isolateur), un film en semi-conducteur polycristallin (tel que PSG)
ou un film semi-conducteur amorphe d'une épaisseur d'envi-
ron 500 nm,est formé sur les surfaces exposées en une
forme de couverture Le matériau de masque est un semi-
conducteur contenant des atomes d'impureté de conducti-
vité du type N à une forte concentration Par ailleurs, il est également préférable d'implanter des ions d'atomes d'impureté du type N dans la surface du substrat 1 avant de former le matériau de masque (film) Ce film est attaqué par une méthode d'attaque par ions réactifs pour laisser le film uniquement sur chaque surface latérale de chacune des portes isolées exposées 4 en forme de U comme le montre la figure 3 (C) en tant que parois
latérales 200.
A ce stade, le dispositif est traité thermiquement (recuit) pour former des régions de source 2 du type n+ en diffusant les atomes d'impureté de forte concentration
du film du matériau de masque dans le substrat semi-
conducteur 1 du type N Bien entendu, il est possible de former des régions de source du type n+ par un autre procédé en remplaçant le film par un autre matériau de masque et en formant les régions de source 2 par un
autre procédé.
Le substrat est de plus attaqué verticalement à partir de sa surface en utilisant les parois latérales comme masques comme le montre la figure 3 (D) Le procédé le plus simple de formation de la porte de commande 6 consiste à enfouir une jonction de Schottky en métal jusqu'à la région de drain 1 dans chaque gorge, comme le montre la figure 3 (E) Dans ce cas, la largeur de canal est de 500 nm et il est possible d'augmenter la concentration en atomes d'impureté ND du canal jusqu'à environ 1 x 10 >cm Quand on réalise le schéma minimum dans cette structure par l'utilisation du même dispositif de photoattaque ayant une taille d'un schéma minimum formable de 3 pm et une précision d'adaptation de 0,5,um, comme la porte de commande peut être formée par une méthode d'auto-alignement, indépendamment des emplacements des portes isolées 4, il est possible de former les portes isolées par le schéma minimum, donc l'unité minimale la structure du dispositif peut être
réduite de 3 pm.
La figure 4 montre une autre modification du transistor du type à induction électrostatique à porte isolée fabriqué de la même manière Dans ce dispositif, avant que le métal ne soit noyé dans les gorges formées dans le substrat 1, des régions de semi-conducteur du type p 6 ( P) sont formées en tant que portes de commande sur la surface des gorges par méthode de diffusion par croissance en phase vapeur, puis les électrodes des portes de commande (c'est-à-dire les électrodes de
source) 22 y sont noyées.
La figure 5 montre de plus une autre modification du transistor du type à induction électrostatique à porte isolée fabriqué par le même procédé Dans ce dispositif, chaque seconde porte isolée 404 est formée dans chaque gorge Dans ce dispositif, la conduction de source peut être facilement réalisée en utilisant du silicium polycristallin du type n+ comme matériau de
masque 200.
Comme on l'a décrit ci-dessus, dans le procédé selon la présente invention, comme la surface du substrat semi-conducteur 1 est attaquée pour exposer partiellement les surfaces latérales des portes 4 après avoir formé les portes isolées d'entraînement, des parois latérales 200
en matériau de masque sont formées sur la surface laté-
rale exposée des portes 4 par un film isolant ou un film polycristallin ou semi-conducteur amorphe, et que diverses portes de commande 6 et 404 sont formées par attaque du substrat semi-conducteur en direction verticale en utilisant la paroi latérale 200 comme masque,il est possible de former une structure uniforme n'ayant presque pas de dispersion dans une extrêmement courte distance entre la porte isolée 4 et la porte de commande 6, pour ainsi réaliser une microstructure appropriée du dispositif semi-conducteur. Les figures 6 (A) à 6 (H) montrent des vues en coupe transversale du procédé de fabrication d'un dispositif semi- conducteur MOS vertical utilisant des couches
d'accumulation selon le procédé de la présente invention.
Avant la description du procédé de fabrication de
la présente invention, la structure et le principe de fonctionnement du dispositif semi-conducteur utilisant des couches d'accumulation seront expliqués ci-dessous. La figure 7 est une vue en coupe transversale montrant la portion essentielle d'un dispositif ayant
un substrat en silicium du type n_.
Sur la figure 7, le dispositif comprend une région de drain 1 du type N, une électrode de drain 11, une région de source 2 du type n+, une jonction en métal de Schottky 22 jointe à la région de drain 1 et une électrode de source également connectée à la région de source 2, une électrode de porte 3 formée en un métal ou en polysilicium dopé dans un semi-conducteur dutype p, un film d'oxyde de porte 4 et un film d'isolement entre
couches 5.
Par ailleurs, la plage prise en sandwich entre la porte isolée 4 dans la région de drain 1 et la portion de jonction de Schottky est appelée "canal" de ce dispositif semi-conducteur Par ailleurs, la distance H (appelée "épaisseur de canal") entre l'électrode de porte isolée 3 et la portion de jonction de Schottky est plus courte que l'épaisseur de la couche d'appauvrissement quand la
jonction de Schottky est polarisée à zéro.
Par ailleurs, quand la profondeur de canal L est égale à ou plus faible que l'épaisseur de canal H, les caractéristiques du dispositif sont celles d'une triode et quand la valeur de L est à peu près le triple de celle de H, les caractéristiques du dispositif sont celles d'une pentode. Ce dispositif est utilisé par mise à la masse de l'électrode de source 22 et par application d'une tension positive à l'électrode de drain 11 Quand l'électrode de porte 3 est mise à la masse, comme l'étendue de canal passe à un état d'appauvrissement du fait de la différence de fonction de travail entre le matériau de l'électrode de porte 3 et l'étendue de canal et l'effet de la jonction de Schottky de l'électrode de source 22, du courant ne peut s'écouler entre les régions de drain et de source Par ailleurs, quand un potentiel positif est appliqué à l'électrode de porte 3, comme une couche d'accumulation est formée à proximité du film d'isolement de porte 4, le courant s'écoule entre les régions de source et de drain. Les figures 8 (A) et 8 (B) montrent des structures de bande prises le long de la ligne A-A' de la figure 7, o seule la ligne extrême intérieure de la bande conductrice est montrée Sur le dessin, d B désigne une hauteur de barrière de la jonction de Schottky entre la région de drain 1 et l'électrode de source 2 que l'on peut voir à la figure 7 Par ailleurs, la figure 8 (A) montre le cas
obtenu lorsque la tension de porte est à 0 volt et la fi-
gure 8 (B) montre le cas obtenu lorsqu'un potentiel positif est appliqué à la porte de manière qu'une couche d'accumulation soit formée à proximité de la porte
isolée.
Lorsque la tension de porte est à 0 volt, comme le montre la figure 8 (A), comme l'étendue de canal change à un état d'appauvrissement du fait de la barrière de Schottky et d'une différence de la fonction de travail du semi-conducteur entre le matériau de l'électrode de
porte et l'étendue de canal, aucun électron ne traverse.
Par ailleurs, lorsqu'un potentiel positif est appliqué à la porte, comme une couche d'accumulation se forme à proximité du film d'isolement de porte, le courant s'écoule entre la région de source 2 et la région de
drain 1.
Le procédé de fabrication du dispositif semi-
conducteur montré à la figure 7 sera expliqué en se
référant aux figures 6 (A) à 6 (H).
Comme on peut le voir à la figure 6 (A), une région de source 2 à forte concentration en impuretés du type n+ est formée à la surface du substrat semi-conducteur du type N de la région de drain 1 par une technique de croissance épitaxiée ou une technique de diffusion d'atomes d'impureté Sur la surface de ce substrat, on forme,dans l'ordre,un film d'oxyde mince 100, un film de nitrure de silicium 101 pour LOCOS et un film d'oxyde 102 pour la protection de l'attaque, et ces films en
trois couches sont enlevés par attaque anisotrope unique-
ment en des positions o sont formées les électrodes de porte Subséquemment, comme le montre la figure 6 (B), la région de source 2 du type n+ est un peu enlevée par attaque anisotrope pour former des portions attaquées sur les côtés sous les films de masque Le degré de cette attaque latérale détermine l'épaisseur H du canal dans le procédé ultérieur Le degré de cette attaque latérale
peut être contrôlé jusqu'à 0,2 à 2 um sans dispersion.
Ensuite, comme le montre la figure 6 (C), une partie de la région de drain 1 du type N est enlevée profondément par attaque isotrope en utilisant les films de masque en tant que masque pour former des gorges pour les électrodes de porte Ensuite, la surface interne de la gorge formée par attaque est enlevée sur 20 nm par oxydation A ce moment, la portion exposée du film d'oxyde peut être enlevée Ensuite, un film 101 en nitrure de silicium sous le masque est enlevé par attaque humide à la forme montrée à la figure 6 (D) Ensuite, comme le montre la figure 6 (E), un film d'oxyde de porte (porte isolée) 4 est formé à la surface des gorges de porte; un matériau conducteur 3 en polysilicium dopé du type p
est noyé dans chaque gorge pour rendre la surface plate.
Ensuite, comme le montre la figure 6 (F), la surface du polysilicium exposée est oxydée par méthode d'oxydation LOCOS pour former un film d'isolant entre couches 5 à la surface du matériau de porte de manière à obtenir des portes isolées en forme de T Ensuite, comme le montre la figure 6 (G), les films restants de masque (film de nitrure de silicium 101 et film d'oxyde mince 100) sur
la région de source 2 sont enlevés par attaque anisotrope.
Par ailleurs, le substrat 1 est profondément enlevé par attaque isotrope en utilisant les portes isolées 3 en forme de T en tant que masque pour former des gorges
presque verticales.
Dans ce procédé d'attaque, comme la porte isolée en forme de T (paroi latérale) 200 a déjà été formée sur la surface latérale de chaque électrode de porte 3 quand la région 2 du type N est enlevée par attaque anisotrope pour former chaque portion attaquée latéralement sous le film d'oxyde 100 comme on l'a expliqué en se référant à la figure 6 (B), quand le substrat 1 est attaqué pour
former l'électrode de porte de commande (comme l'élec-
trode de source) 22, la région mince sous la porte
isolée 200 en forme de T devient chaque étendue de canal.
Enfin, comme le montre la figure 6 (H), un métal de Schottky en jonction avec le substrat 1 de la région de drain du type N est noyé dans les gorges formées par attaque Ce métal ohmiquement relié à la région de source 2 du type N forme une électrode de source 22 Le dispositif semiconducteur tel que montré à la figure 7 peut être fabriqué selon le procédé ci-dessus mentionné
de (A) à (H).
Comme on l'a décrit ci-dessus, selon la présente invention, les portes verticales de commande sont formées comme suit une partie d'un substrat semi-conducteur 1 est enlevée par attaque en utilisant un matériau formant masque pour former des portions attaquées sur le côté (figure 6 B) ; une porte isolée en forme de T est formée par attaque anisotrope avec le même masque (figure 6 C); une région de semi-conducteur est laissée sur la surface latérale de la porte isolée et sous la porte isolée en forme de T (paroi latérale) 200 par attaque du substrat avec cette porte isolée comme masque (figure 6 G); un métal de Schottky en jonction avec le substrat es noyé dans la gorge formée par attaque du substrat, pour
former une étendue de canal dans la région de semi-
conducteur sur la paroi latérale de la porte isolée
(figure 6 H).
L'épaisseur de canal H est déterminée par le degré de la portion attaquée sur les côtés du fait de l'attaque isotrope quand la porte isolée est formée La quantité d'attaque est d'environ 0,2 à 2 um sans dispersion.
Dans le procédé de l'art antérieur, le procédé photo-
attaqueest adopté pour former l'électrode de source 22.
Par conséquent, la taille de l'unité de structure du dispositif (la moitié de l'unité de structure est montrée à la figure 7) augmente inévitablement jusqu'à 7 yim ou plus en considérant le chevauchement avec le motif de porte, en supposant que la taille minimale du schéma
pouvant être formé par le dispositif de photoattaque est de 3 Pm.
Dans le procédé de fabrication selon la présente invention, cependant, comme l'électrode de source ou l'électrode porte de commande 22 peut être formée par une méthode d'auto-alignement, il est possible de réduire l'unité de
structure du dispositif à 3 pm La structure du disposi-
tif ci-dessus peut s'appliquer à des dispositifs résis-
tants à basse tension ayant un substrat à forte concen-
tration en atomes d'impureté.
Comme on l'a décrit ci-dessus, dans la présente invention, comme les électrodes à jonction de Schottky formées par procédé de photoattaque sont formées en utilisant les
portes isolées en forme de T dans un procédé d'auto-
alignement, il est possible de réduire l'épaisseur de canal d'un ordre de grandeur à la précision de fabrication Par conséquent, il existe divers avantages tels que l'unité de structure du dispositif peut être réduite, la capacité de courant du dispositif peut être augmentée et le procédé peut s'appliquer à des éléments résistants à basse tension d'un substrat à forte
concentration en atomes d'impureté.
Claims (9)
1. Procédé de fabrication d'un dispositif semi-
conducteur, caractérisé en ce qu'il comprend les étapes de: (a) former au moins une porte isolée ( 4) en U à la surface d'un substrat semiconducteur ( 1) d'un premier type de conductivité; (b) exposer une partie d'une paroi latérale de ladite porte isolée ( 4) en U par attaque dudit substrat (c) couvrir la partie exposée avec un matériau formant masque; (d) former la paroi latérale ( 200) du matériau formant masque uniquement à proximité du côté de ladite porte isolée exposée en U ( 4); et (e) former au moins une gorge en attaquant ledit substrat presque verticalement en utilisant ladite paroi latérale dudit matériau formant masque ( 200) comme masque.
2. procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus l'étape de former une région de semi-conducteur d'un second type de conductivité ( 6 P) à la surface de ladite gorge et de noyer du métal ( 22)
dans ladite gorge.
3. Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus l'étape de noyer le métal ( 22) qui forme une jonction de Schottky avec ledit substrat.
4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus l'étape de former une autre
porte isolée ( 404) dans la gorge.
5. Procédé selon la revendication 1, caractérisé en ce que le matériau formant masque ( 200) est un isolant contenant des atomes d'impureté d'un premier type de conductivité à une forte concentration et il comprend de plus l'étape de former une région de source ( 2) par recuit pour diffuser l'impureté dudit matériau formant masque à la région de substrat adjacente audit matériau
formant masque.
6. Procédé selon la revendication 1, caractérisé en ce que le matériau formant masque ( 200) est un semi- conducteur polycristallin contenant des atomes d'impureté d'un premier type de conductivité à une forte concentration et en ce qu'il comprend de plus l'étape de former une région de source ( 2) par recuit pour diffuser l'impureté dudit matériau formant masque à ladite région de substrat
à proximité dudit matériau formant masque.
7. Procédé selon la revendication 1, caractérisé
en ce que le matériau formant masque ( 200) est un semi-
conducteur amorphe contenant des atomes d'impureté d'un premier type de conductivité à une forte concentration et en ce qu'il comprend de plus l'étape de former une région de source par recuit pour diffuser l'impureté dudit matériau formant masque à ladite région du substrat
à proximité dudit matériau formant masque.
8 Procédé selon la revendication 1, caractérisé en ce qu'il comprend de plus l'étape d'implanter des ions de l'impureté du premier type de conductivité à la surface dudit substrat avant l'étape de former le matériau
formant masque.
9 Procédé de fabrication d'un dispositif semi-
conducteur du type ayant une région de source d'un premier type de conductivité à la surface d'un substrat semi-conducteur du premier type de conductivité et une région placée entre la porte isolée et le métal formant une jonction de Schottky avec ledit substrat et ayant le même potentiel électrique vis-à-vis de la région de source, caractérisé en ce qu'il comprend les étapes de (a) former une région de source ( 2) du premier type de conductivité et avec une forte concentration en impuretés à la surface du substrat semi-conducteur ( 1) du premier type de conductivité (b) former des films de masque ( 100, 101, 102) sur ladite région de source;
(c) enlever une partie desdits films pour l'élec-
trode de porte ( 3); (d) enlever de façon peu profonde une partie de la région de source ( 2) par attaque anisotrope pour former des portions attaquées sur les côtés sous lesdits films formant masques; (e) enlever profondément ledit substrat ( 1) par attaque isotrope en utilisant lesdits films formant masques en tant que masque pour former une gorge pour l'électrode de porte; (f) former un film d'oxyde de porte ( 4) à la surface de ladite gorge de porte; (g) noyer un matériau conducteur ( 3) dans ladite gorge en tant qu'électrode de porte; (h) former un film isolant entre couches ( 5) sur la surface dudit matériau de porte pour obtenir une porte isolée en forme de T; (i) enlever les films formant masques restant à la surface de ladite région de source ( 2); (j) enlever profondément ledit substrat par attaque isotrope en utilisant ladite porte isolée ( 3) en forme de T comme masque pour former une gorge presque verticale; et (k) noyer du métal dans ladite gorge en tant
qu'électrode de source ( 22).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341130A JP2765142B2 (ja) | 1989-12-28 | 1989-12-28 | 半導体装置の製造方法 |
| JP9009690A JP2893835B2 (ja) | 1990-04-06 | 1990-04-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2656737A1 true FR2656737A1 (fr) | 1991-07-05 |
Family
ID=26431610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9016480A Pending FR2656737A1 (fr) | 1989-12-28 | 1990-12-28 | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5132238A (fr) |
| DE (1) | DE4042163C2 (fr) |
| FR (1) | FR2656737A1 (fr) |
| GB (1) | GB2239561B (fr) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950013790B1 (ko) * | 1992-12-02 | 1995-11-16 | 현대전자산업주식회사 | 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법 |
| GB9306895D0 (en) * | 1993-04-01 | 1993-05-26 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5488236A (en) * | 1994-05-26 | 1996-01-30 | North Carolina State University | Latch-up resistant bipolar transistor with trench IGFET and buried collector |
| KR0149527B1 (ko) * | 1994-06-15 | 1998-10-01 | 김주용 | 반도체 소자의 고전압용 트랜지스터 및 그 제조방법 |
| US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
| US5583065A (en) * | 1994-11-23 | 1996-12-10 | Sony Corporation | Method of making a MOS semiconductor device |
| US5512517A (en) * | 1995-04-25 | 1996-04-30 | International Business Machines Corporation | Self-aligned gate sidewall spacer in a corrugated FET and method of making same |
| KR0179823B1 (ko) * | 1995-05-13 | 1999-04-15 | 문정환 | 반도체장치의 제조방법 |
| KR0143459B1 (ko) * | 1995-05-22 | 1998-07-01 | 한민구 | 모오스 게이트형 전력 트랜지스터 |
| US5679966A (en) * | 1995-10-05 | 1997-10-21 | North Carolina State University | Depleted base transistor with high forward voltage blocking capability |
| US5998835A (en) | 1998-02-17 | 1999-12-07 | International Business Machines Corporation | High performance MOSFET device with raised source and drain |
| GB9808234D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of trench-gate semiconductor devices |
| GB9808237D0 (en) * | 1998-04-17 | 1998-06-17 | Koninkl Philips Electronics Nv | Mnufacture of field-effect semiconductor devices |
| US6614074B2 (en) | 1998-06-05 | 2003-09-02 | International Business Machines Corporation | Grooved planar DRAM transfer device using buried pocket |
| FR2797094B1 (fr) * | 1999-07-28 | 2001-10-12 | St Microelectronics Sa | Procede de fabrication de composants unipolaires |
| JP4627974B2 (ja) * | 2003-08-01 | 2011-02-09 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP4565097B2 (ja) * | 2004-04-08 | 2010-10-20 | 独立行政法人産業技術総合研究所 | 二重ゲートｍｏｓトランジスタおよび二重ゲートｃｍｏｓトランジスタ、その製造方法 |
| DE102004057237B4 (de) * | 2004-11-26 | 2007-02-08 | Infineon Technologies Ag | Verfahren zum Herstellen von Kontaktlöchern in einem Halbleiterkörper sowie Transistor mit vertikalem Aufbau |
| US8575687B2 (en) * | 2007-05-30 | 2013-11-05 | Rohm Co., Ltd. | Semiconductor switch device |
| US8766317B2 (en) * | 2007-06-18 | 2014-07-01 | Rohm Co., Ltd. | Semiconductor device |
| US8728891B2 (en) | 2010-09-21 | 2014-05-20 | Infineon Technologies Austria Ag | Method for producing contact openings in a semiconductor body and self-aligned contact structures on a semiconductor body |
| DE102010046213B3 (de) | 2010-09-21 | 2012-02-09 | Infineon Technologies Austria Ag | Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement |
| DE102012109240B4 (de) * | 2012-07-27 | 2016-05-12 | Infineon Technologies Austria Ag | Verfahren zur Herstellung von Kontaktöffnungen in einem Halbleiterkörper und von selbstjustierten Kontaktstrukturen auf einem Halbleiterkörper |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585069A (en) * | 1978-12-21 | 1980-06-26 | Semiconductor Res Found | Insulating gate type electrostatic induction transistor |
| US4835586A (en) * | 1987-09-21 | 1989-05-30 | Siliconix Incorporated | Dual-gate high density fet |
| JPH01220475A (ja) * | 1988-02-29 | 1989-09-04 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型電界効果トランジスタ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4364072A (en) * | 1978-03-17 | 1982-12-14 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction type semiconductor device with multiple doped layers for potential modification |
| JPS55108768A (en) * | 1979-02-13 | 1980-08-21 | Semiconductor Res Found | Electrostatic induction thyristor |
| JPS5650564A (en) * | 1979-10-01 | 1981-05-07 | Semiconductor Res Found | Insulated gate type static induction thyristor |
| US4378630A (en) * | 1980-05-05 | 1983-04-05 | International Business Machines Corporation | Process for fabricating a high performance PNP and NPN structure |
| US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
| US4503598A (en) * | 1982-05-20 | 1985-03-12 | Fairchild Camera & Instrument Corporation | Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques |
| US4636834A (en) * | 1983-12-12 | 1987-01-13 | International Business Machines Corporation | Submicron FET structure and method of making |
| US4826781A (en) * | 1986-03-04 | 1989-05-02 | Seiko Epson Corporation | Semiconductor device and method of preparation |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
-
1990
- 1990-12-20 US US07/631,928 patent/US5132238A/en not_active Ceased
- 1990-12-20 GB GB9027710A patent/GB2239561B/en not_active Expired - Fee Related
- 1990-12-28 DE DE4042163A patent/DE4042163C2/de not_active Expired - Fee Related
- 1990-12-28 FR FR9016480A patent/FR2656737A1/fr active Pending
-
1994
- 1994-08-12 US US08/288,731 patent/USRE35405E/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585069A (en) * | 1978-12-21 | 1980-06-26 | Semiconductor Res Found | Insulating gate type electrostatic induction transistor |
| US4835586A (en) * | 1987-09-21 | 1989-05-30 | Siliconix Incorporated | Dual-gate high density fet |
| JPH01220475A (ja) * | 1988-02-29 | 1989-09-04 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型電界効果トランジスタ |
Non-Patent Citations (5)
| Title |
|---|
| CHANG H R ET AL: "Self-aligned UMOSFETs with a specific on-resistance of 0.001 Ohm/cm2.", IEEE TRANSACTIONS ON ELECTRON DEVICES, NOV. 1987, USA, VOL. ED-34, NR. 11, PAGE(S) 2329 - 2334, ISSN 0018-9383 * |
| JAMBOTKAR C G ET AL: "Power FET and manufacturing method", IBM TECHNICAL DISCLOSURE BULLETIN, DEC. 1980, USA, VOL. 23, NR. 7A, PAGE(S) 2861 - 2862, ISSN 0018-8689 * |
| PATENT ABSTRACTS OF JAPAN vol. 004, no. 133 (E - 026) 18 September 1980 (1980-09-18) * |
| T. OHMI: "Power static induction transsistor technology", INTERNATIONAL ELECTRON DEVICES MEETING, 3 December 1979 (1979-12-03), WASHINGTON, US;, pages 84 - 87 * |
| UEDA D ET AL: "A new vertical power MOSFET structure with extremely reduced ON-resistance", IEEE TRANSACTIONS ON ELECTRON DEVICES, JAN. 1985, USA, VOL. ED-32, NR. 1, PAGE(S) 2 - 6, ISSN 0018-9383 * |
Also Published As
| Publication number | Publication date |
|---|---|
| USRE35405E (en) | 1996-12-17 |
| DE4042163C2 (de) | 1994-12-22 |
| US5132238A (en) | 1992-07-21 |
| GB9027710D0 (en) | 1991-02-13 |
| GB2239561B (en) | 1993-10-20 |
| GB2239561A (en) | 1991-07-03 |
| DE4042163A1 (de) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| US5858843A (en) | Low temperature method of forming gate electrode and gate dielectric | |
| EP0164281B1 (fr) | Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique | |
| EP0420748B1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| US7605065B2 (en) | Schottky barrier tunnel single electron transistor and method of manufacturing the same | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| EP0203836B1 (fr) | Procédé de fabrication de transistors à effet de champ, et transistors bipolaires latéraux sur un même substrat | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2654258A1 (fr) | Procede pour fabriquer un dispositif a transistor mis ayant une electrode de grille en forme de "t" inverse. | |
| EP0005720A1 (fr) | Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court | |
| FR2703512A1 (fr) | Structure d'un dispositif semi-conducteur de puissance du type vertical, normalement non passant et du type bipolaire. | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| FR2795554A1 (fr) | Procede de gravure laterale par trous pour fabriquer des dis positifs semi-conducteurs | |
| EP2680311A1 (fr) | Transistor à effet tunnel | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| EP0635880B1 (fr) | Procédé de fabrication d'un transistor en technologie silicium sur isolant | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| JP2007157751A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2507821A1 (fr) | Transistor a effet de champ vertical a jonction et procede de fabrication | |
| FR2805395A1 (fr) | Transistor mos pour circuits a haute densite d'integration | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| FR2673326A1 (fr) | Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. | |
| FR2648622A1 (fr) | Procede de fabrication d'un circuit integre comportant un transistor a effet de champ a double implantation |