FR2476911A1 - Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines - Google Patents

Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines Download PDF

Info

Publication number
FR2476911A1
FR2476911A1 FR8103594A FR8103594A FR2476911A1 FR 2476911 A1 FR2476911 A1 FR 2476911A1 FR 8103594 A FR8103594 A FR 8103594A FR 8103594 A FR8103594 A FR 8103594A FR 2476911 A1 FR2476911 A1 FR 2476911A1
Authority
FR
France
Prior art keywords
regions
impurities
layer
region
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8103594A
Other languages
English (en)
Other versions
FR2476911B1 (fr
Inventor
Leo R Piotrowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of FR2476911A1 publication Critical patent/FR2476911A1/fr
Application granted granted Critical
Publication of FR2476911B1 publication Critical patent/FR2476911B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/008—Bi-level fabrication
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

ON INTRODUIT: DES IMPURETES P DANS DES REGIONS DE SUBSTRAT N POUR FORMER UNE REGION 28 DE COLLECTEUR PNP ET UNE REGION 32 DE CORPS DE DISPOSITIF MOS A CANAL N; DES IMPURETES N DANS LA REGION 28 POUR FORMER UNE REGION 36 DE BASE N ET DANS LA REGION 32 POUR FORMER DES REGIONS 42, 44 DE SOURCE ET DE DRAIN N; DES IMPURETES P DANS DES REGIONS DE SUBSTRAT N POUR FORMER UNE REGION 48 DE BASE DE DISPOSITIF NPN ET DES REGIONS 50, 52 DE SOURCE ET DE DRAIN D'UN DISPOSITIF MOS A CANAL P; DES IMPURETES P DANS LES REGIONS 36 ET DANS DES REGIONS P POUR FORMER DES REGIONS 56 D'EMETTEUR ET DES REGIONS DE CONTACT; DES IMPURETES N DANS LES REGIONS 48 ET DANS DES REGIONS N.

Description

La présente invention est relative d'une façon générale a la fabrication
de transistors à effet de champ à électrodes de commande isolées et de transistors bipolaires, et elle vise plus particulièrement un procédé de fabrication perfectionné permettant de réaliser des transistors bipolaires à tension
élevée et à hautes performances et des dispositifs MOS à symé-
trie complémentaire (dits ci-après dispositifs CMOS) & électro-
des de commande en silicium polycristallin dopé.
La fabrication simultanée des dispositifs CMOS et des transistors bipolaires complémentaires est bien connue, comme
en offre un exemple le brevet américain 3 865 649. Les opéra-
tions de fabrication fournissent un transistor bipolaire PNP
présentant une tension de claquage collecteur-base de 33 volts.
D'une façon similaire, la tension de claquage collecteur-émet-
teur avec émetteur en circuit ouvert (BVCEo) est de moins de volts. Pour certaines applications impliquant des tensions élevées et de hautes performances, le procédé décrit dans le
brevet ci-dessus cité n'est pas suffisant. D'une façon similai-
re, le brevet en cause suggère et décrit l'utilisation dealumi-
nium pour former l'électrode de commande des structures CMOS.
Ceci accrolt exagérément la surface nécessaire & la formation
du dispositif, et le circuit peut présenter une capacité parasi-
te de valeur inacceptable entre l'aluminium et le substrat.
Comme l'aluminium de formation de l'électrode de commande est également utilisé pour le premier niveau d'interconnexions,
il est nécessaire de former des fengtres de contact subséquem-
ment à la formation de leoxde d'électrode de commande et anté-
riezurement à la formation de l'aluminium. Il peut en résulter un accroissement de la contamination de l'isolant délectrode de commande, laquelle affecte fâcheusement les caractéristiques
des dispositifs MOS.
L'utilisation d'électrodes de commande en silicium poly-
cristallin dopé couvertes par de l'oxyde de silicium déposé chimiquement en phase vapeur pour réaliser des dispositifs CMIOS est bien connue, et elle est décrite dans le brevet américain 4 075 754. Bien que le procédé de formation d'une électrode de commande en silicium polycristallin (dit ci-après polysilicium) pour structure MOS s'en dégage, les opérations de fabrication décrites font appel à une concentration d'impuretés et à des niveaux de températures non compatibles avec la formation
simultanée de transistors bipolaires à tension élevée et à hau-
tes performances. Ainsi, il existe un besoin de disposer d'un
procédé de fabrication de transistors bipolaires à tension éle-
vée et à hautes performances et de dispositifs CMOS à électro-
des de commande en polysiliciumn. L'un des buts de l'invention est de proposer un procédé de fabrication de transistors bipolaires à tension élevée et à
hautes performances avec des dispositifs CMOS.
Un autre but de la présente invention est de proposer un
procédé permettant de fabriquer des dispositifs CMOS à électro-
des de commande en silicium polycristallin dopé et des transis-
tors bipolaires à tension élevée et à hautes performances.
Un autre but encore de la présente invention est de pro-
poser un procédé permettant de fabriquer des transistors bipo-
laires à tensions de claquage collecteur-base supérieures à 40 volts, à tensions de claquage collecteur-émetteur avec émetteur en circuit ouvert (BVcE0O) supérieures à 30 volts et à fréquences maximum d'oscillation (fT) supérieures à 200 Mfz en simultanéité
avec la formation de dispositifs 0DIOS complémentaires à électro-
des de commande en silicium polycristallin dopé et à tensions
de claquage dépassant 40 volts.
Ces buts de l'invention sont atteints, parmi d'autres, grâce au fait qu'on sélectionne la concentration d'impuretés, les températures et les temps de cycle de façon à réaliser des
régions à concentration d'impuretés spécifiques et des épais-
seurs de jonction spécifiques en tenant compte de la formation ultérieure de l'oxyde d'électrode de commande, de la structure d'électrodes de commande et des contacts et interconnexions de
second niveau. La première introduction d'impuretés est une o-
pération d'implantation et de diffusion à type de conductivité P destinée à former le collecteur du transistor PNP et le corps
du dispositif H0S à canal N, laquelle conduit à une concentra-
tion superficielle d'impuretés d'environ 1,3 x 1016 porteurs par centimètre cube. Celle-ci est suivie par une opération de dép8t et de diffusion N destinée à former la base du transistor PNP et la source et le drain du dispositif NOS à canal N en créant une concentration superficielle d'impuretés de 3 x 1018
atomes par centimètre cube. Celle-ci est suivie par une opéra-
tion de dép8t et de diffusion P destinée à former la base du transistor NPN et la source et le drain du dispositif MOS à canal P en créant une concentration superficielle d'impuretés de 5 x 1018 porteurs par centimètre cube. Ensuite, on forme des régions d'émetteur et de contact P+ et Et en introduisant
des impuretés P et N par dép8t sans diffusion distincte et in-
dividualisée. La diffusion de ces régions P+ et N+ a lieu pen-
dant les opérations ultérieures.
On fait croître une couche d'oxyde d'électrode de com-
mande d'environ 1500 angstr6ms à une température modérée de 950WC. Cette opération est immédiatement suivie par le dép8t
d'une couche de polysilicium non dopé d'environ 6000 angstrUms.
La couche de polysilicium est dopée subséquemment afin d'en réduire la résistance et est délimitée de façon-à former des structures d'électrodes de commande et des interconnexions de
premier niveau. On forme du bioxyde de silicium dopé au phos-
phore par dép8t chimique en phase vapeur. Cette opération est suivie par une refusion de ce bioxyde de silicium et par un
court dép8t chimique en phase vapeur d'impuretés au phosphore.
Des fenêtres de contact à section décroissante sont ensuite formées à travers le bioxyde de silicium déposé chimiquement en phase vapeur et l'oxyde formé par croissance thermique pour former des contacts aboutissant aux interconnexions de premier
niveau, aux électrodes de commande et aux régions de substrat.
Une couche de métal est appliquée et délimitée de façon à for-
mer des contacts et des interconnexions de second niveau. Ce
procédé conduit à l'obtention de transistors bipolaires à ten-
sions élevées et à hautes performances en combinaison avec des dispositifs CMOS à électrodes de commande polycristallines et
a isolant d'oxyde de silicium déposé chimiquement en phase va-
peur.
Les caractéristiques et avantages de l'invention ressor-
tiront plus amplement de la description détaillée donnée ci-
après à titre d'exemple non limitatif en référence aux dessins
annexés, sur lesquels les figures a à 8 sont des vues en cou-
pe d'un circuit intégré à des étapes successives de sa for-
mation dans la fabrication de transistors CMOS et de transis-
tors bipolaires complémentaires par le procédé selon la pré-
sente invention.
Les transistors bipolaires complémentaires à tensions élevées et à hautes performances sont usuellemnt formés dans des régions isolées diélectriquement. Comme représenté par la
4 2476911
2igure 1, une base ou support 22, par exemple en matériau po-
lycristallin, comporte une multiplicité de régions ou îlots
IT- 10, 12, 14, 16 et 18 formés dans celui-ci et isolés diélec-
triquement du support polycristallin 22 ainsi que les uns des autres par une couche isolante 24 qui peut par exemple 8tre formée d'un oxyde. Dans chaque région N- de départ est prévue une couche enfouie N+ 20 à forte teneur en impuretés. Les cinq ilots 10, 12, 14, 16 et 18 ne constituent qu'un exemple de la
multiplicité d'flots susceptibles d'gtre formés dans le sup-
portpolycristallin 22. Il est par exemple loisible de former d'autres lots N- dépourvus de région N+ enfouie. D'une façon similaire, il est loisible de former des lots de type P avec
régions enfouies P+.
Un exemple de procédé de formation des lots isolés dié-
lectriquement est décrit au brevet américain N 3 865 649 ci-
té plus haut. Les lots 10, 12, 14, 16 et 18 sont formés en
partant d'un matériau de départ qui peut 9tre du silicium mo-
nocristallin de type N dopé, par exemple à l'antimoine, et
présentant une résistance comprise entre 3 et 20 ohms-centi-
mètres, et de préférence entre 3 et 6 ohms-centimètres. Ceci équivaut à une concentration d'impuretés de 1,6 x 1015 porteurs par centimètre cube pour 3 ohms-centimètres et de 2,4 x 1014 porteurs par centimètre cube pour 20 ohms-centimètres. Les régions enfouies N+ 20 sont formées par diffusion d'impuretés
de type N dans le substrat N-, et elles présentent une résis-
tance-type de 100 ohms par carré et une concentration d'impu-
retés de l'ordre de I x 1019 porteurs par centimètre cube. On attaque chimiquement le matériau de départ, on le couvre par
la couche dToxyde 24 et on le remplit avec le support poly-
cristallin 22. Après une opération de rodage, on obtient la structure de la fig.1. Ceci ne constitue qu'un exemple d'une méthode de formation de la structure de la fig.1, lequel ne fait pas partie de la présente invention sinon pour préciser
les critères de conception auxquels la présente invention s'ap-
plique.
La mise en oeuvre du procédé selon la présente invention commence par la formation d'une couche de masquage 26 sur la surface sommitale. Cette couche de masquage peut être en un oxyde formé en soumettant la tranche à une atmosphère oxydante, par exemple à 1100 C, pour former une couche d'oxyde présentant
une épaisseur 5500 angstrUms. On effectue une séquence ou pro-
cessus de photo-laquage pour délimiter la région de collecteur du transistor bipolaire PNP, la région de base d'un transistor bipolaire de substrat NIPN et la portion de corps d'un transistor à effet de champ O0S à canal N. La séquence de photo-laquage comprend la formation d'une couche de matière photosensible sur la couche d'oxyde 26, l'exposition de la matière photosensible Se
façon à former la configuration de fengtre désirée et la sou-
mission de la matière photosensible ou photo-laque exposée à une solution d'attaque fluorhydrique permettant d'enlever tout l'oxyde des régions de la tranche qui ne sont pas couvertes par
la photo-laque.
Des impuretés de type P, formées par exemple par du bore, sont ensuite introduites par implantation ionique. On peut par exemple opérer une implantation de bore sous une énergie de 000 volts et un dosage de 2,1 x 1013 ions/cm2. On enlève ensuite la couche de photo-laque, ce qui conduit à la structure de la lig.1 avec obtention par implantation ionique de la région P- 28 dans l'flot 12, de la région P- 30 dans l'îlot 14 et de la région P- 32 dans l'lot 16. La tranche est ensuite soumise
a un cycle de diffusion dans une atmosphère oxydante pour for-
mer la région de collecteur P 28, la région de base P 30 et
la région de corps P 32. L'application d'un cycle de diffusion-
oxydation préféré effectué à 1200 C dans une ambiance de péné-
tration initiale d'02 puis de N2 conduit à des régions P fina-
les 28, 30 et 32 présentant une résistance superficielle de 2500 ohms/carré, une épaisseur de jonction d'environ 8,8 microns et une concentration superficielle d'environ 1.1016 à 1,3 x
1016 porteurs par cm5.
Ces régions P conduisent à l'obtention d'un transistor
PNP présentant une tension de claquage collecteur-base d'envi-
ron 50 volts, ainsi qu'à un dispositif NOS à canal N non contre-
dopé présentant une tension de seuil de +0,8 volt et une tension de claquage drain-source BVDSS de 44 volts avec une tension de
rebasculement d'environ 28 volts. La tension de claquage col-
lecteur-base élevée du transistor PNP est nécessaire si l'on
veut que l'émetteur P+ à former conduise à une tension de cla-
quage BVCE0 supérieure à 33 volts pour une valeur raisonnable
(environ 150) du gain en courant en émetteur commun HE.
On soumet ensuite la tranche à un autre processus de photo-laquage pour définir dans la couche de masquage en oxyde
26 des fenêtres pour les régions de contact de collecteur abou-
tissant au collecteur de NPI, la région de base du PI P, les ré-
gions d'émetteur et de contact de collecteur du NPN de substrat, la source et le drain du dispositif MOS à canal N et le contact de corps du dispositif MIOS à canal P. On dépose ensuite des impuretés de type N, formées par exemple par du phosphore, pour former la région de contact de collecteur 34 dans la région de
collecteur 10, la région de base 36 dans la région de collec-
teur 28, la région d'émetteur 38 dans la région de base 30, la
région de contact de collecteur 40 dans la portion de collec-
teur 14, les régions de source et de drain 42 et 44 dans la région de corps 32 et la région de contact de corps 46 dans la
région de corps 18, comme représenté par la fig.2. On fait dif-
fuser ensuite les impuretés de type N sous une atmosphère oxy-
dante à environ 1150 C afin de remplir les fengtres ménagées dans la couche de masquage 26. Les régions 34, 36, 58, 40, 42,
44 et 46 ainsi obtenues présenteront une résistance superfi-
cielle de 140 ohms/carré, une épaisseur de jonction de 2 microns et une concentration superficielle d'impuretés d'environ 3 x 1018 porteurs par centimètre cube. Cette étape est importante pour se rendre ma tre de la longueur de canal du dispositif MOS à canal N, de la fréquence d'oscillation maximum F du transistor PNP et du gain en courant en émetteur commun i du
transistor NPN de substrat.
On fait subir à la tranche une autre séquence de photo-
laquage à l'effet de ménager dans la couche de masquage en o-
xyde 26 des fenutres pour la région de base du transistor NPN et pour la source et le drain du dispositif MOS à canal P. Par
les fengtres ménagées dans le masque d'oxyde 26, on dépose en-
suite des impuretés de type P pour former la région de base 48 dans le collecteur 10 et les régions de source et de drain 50 et 52 dans la région de corps 18, comme représenté par la fig. 3. On fait diffuser les impuretés de type P sous une atmosphère oxydante à 1150 C afin de remplir les fengtres de la couche d'oxyde 26. Des régions de type P 48, 50 et 52 ainsi obtenues présenteront par exemple une résistance superficielle de 280 ohms/carré, une épaisseur de jonction d'environ 1,8 micron et une concentration superficielle d'environ 5 x 1018 porteurs par centimètre cube. Il est très important de maîtriser la valeur de la résistance superficielle de ces régions P car une
résistance superficielle supérieure à 300 ohms/carré ne condui-
rait pas à une maftrise suffisante du cycle d'émetteur N+ à for-
mer, ceci en raison des effets de ségrégation du bore dans les opérations ultérieures De m8me, une résistance superficielle très inférieure à environ 240 ohms/carré est susceptible de
conduire à un problème de tension de claquage et à des dispo-
sitifs finaux à Hop insuffisant0 L'épaisseur de jonction XI
est importante pour la maîtrise de la longueur de canal du dis-
positif MOS à canal P et pour la fréquence d'oscillation maxi-
mum fT de NPN. La résistance superficielle doit donc être com-
prise entre 250 et 290 ohms/carré.
On fait subir à la tranche une autre séquence de photo-
laquage afin de réaliser dans la couche de masquage d'oxyde 26 des fengtres pour le contact de base P+ du transistor NPN, le contact P+ d'émetteur et de collecteur du transistor PEP, le contact P+ de la base du transistor NPN de substrat, le contact de corps P+ du dispositif NOS à canal N et les contacts
P+ de source et de drain du dispositif NOS à canal P. En pro-
cédant par exemple à 1100 C, on dépose des impuretés, formées
par exemple par du bore, sans diffusion substantielle ou sépa-
rée. On obtient ainsi un contact de base 54 dans la région de base 48, un contact d'émetteur 56 dans la région de base 36, un contact de collecteur 58 dans la région de collecteur 28, un contact de base 60 dans la région de base 30, un contact de corps 62 dans la région de corps 32 et des contacts respectifs de source et de drain 64 et 66 dans les régions de source 50
et de drain 52. Ces régions présentent une épaisseur de jonc-
tion d'environ I micron et une concentration superficielle
d'environ 2 x 1020 porteurs par centimètre cube.
Comme les régions de source et de drain sont formées an-
térieurement à la formation de l'oxyde d'électrodes de comman-
de et de la structure d'électrodes de commande, les régions P+ sont formées sans diffusion substantielle ou séparée. Durant le traitement thermique venant ensuite, les régions P+ 54, 56,
58, 60, 62, 64 et 56 diffuseront sur encore 2000 à 3000 angs-
troms. Les conditions d'exécution de la présente phase opéra-
toire de m9me que celles des phases opératoires ultérieures
sont fixées de façon à obtenir un transistor bipolaire PLT pré-
sentant un HFE final compris entre 100 et 180 et une tension
8 24 7 2476911
de claquage BVcEo suprieure à 35 volts. On fait crottre une couche protectrice, par exemple en bioxyde de silicium, à une
faible température d'environ 900 C sur une épaisseur d'envi-
ron 2000 angstrUms.
On fait subir ensuite à la tranche une nouvelle séquen- ce de photolaquage pour délimiter dans la couche d'oxyde 26 des fengtres de formation de la région d'émetteur et du contact
de collecteur du transistor Ntn, du contact de base du transis-
tor PIP, du contact d'émetteur et de collecteur du transistor
de substrat NlPE, des contacts de source et de drain du dispo-
sitif MOS à canal N et du contact de corps du dispositif NOS
à canal P. Par les fenêtres du masque, on introduit des impu-
retés de type N, formées par exemple par du phosphore, à une température d'environ 1000 C de façon à obtenir une épaisseur de jonction de 1 micron et une concentration superficielle
d'impuretés de I x O21 porteurs par centimètre cube. Ce dé-
p8t est effectué sans diffusion substantielle. On obtient ainsi un contact d'émetteur 70 dans la région base 48, un contact de collecteur 72 dans la région de contact de collecteur 34,un
contact de base 74 dans la région de base 36, un contact d'é-
metteur 76 dans la région de contact d'émetteur 38, un contact de collecteur 78 dans la région de contact de collecteur 40, des contacts de source et de drain 80 et 82 dans les régions de source et de drain 42 et M4, et un contact de corps 84 dans la région de contact de corps 46. De m8me que dans le dépôt P+ de la phase opératoire précédente, les régions N+ 70, 72, 74,
76, 78, 80, 82 et 84 diffuseront sur encore 4000 à 5000 angs-
trCms au cours des phases opératoires ultérieures.
Il est à noter que le dos de la tranche est revêtu par la photo-laque et qu'il n'est pas exposé pendant la séquence de photo-laquage de l'opération de masquage *+. Ceci emp8che l'oxyde du dos de la tranche d'être enlevé lors de l'attaque
chimique du photo-masque et permet ainsi d'éviter que des-im-
puretés!i+ pénètrent dans le silicium par la face dorsale. Ce-
ci réduit les risques d'auto-dopage des régions de canal des IMOS pendant la formation d'oxyde d'élecaodes de commande des
opérations ultérieures.
Après le dép8t T+, la tranche est soumise à une courte
opération d'attaque chimique destinée à enlever la portion su-
0 périeure à forte teneur en phosphore de la couche d'oxyde 26.
9.
On peut faire appel à un agent d'attaque fluorhydrique à rap-
port de 10:1. Ceci élimine un problème d'attaque chimique sé-
vère au cours du photo-laquage d'oxyde d'électrodes de com-
mande des phases opératoires ultérieures. Il est à noter que la teneur en phosphore de la couche d'oxyde thermique 26 sera augmentée au cours des dernières phases opératoires à des fins de piégeage. La tranche est brièvement exposée à une ambiance d'oxydation à environ 850 C afin de couvrir les régions N+
d'environ 3000 angstrtms d'oxyde en vue d'éviter un auto-dopa-
ge au phosphore pendant la formation d'oxyde d'électrodes de commande. Le processus visait jusqu'ici à former les régions dopées par des impuretés des transistors bipolaires et à effet de
champ. La séquence opératoire va à présent concerner la forma-
tion des structures d'oxyde d'électrodes de commande et d'élec-
trodes de commande, ainsi que celle des interconnexions du
premier et du second niveaux. Comme la formation de la struc-
ture d'oxyde et d'électrodes de commande est ultérieure à la formation de toutes les régions semiconductrices, les phases opératoires antérieures devaient tenir compte des températures
et cycles temporels de traitement additionnels.
La phase finale du processus commence par une séquence de photo-laquage destinée à exposer les.régions de canal des
dispositifs NOS de m9me que les régions des éventuels conden-
sateurs à former. Comme représenté par la fig. 4, des fengtres 86 et 88 sont formées dans la couche d'oxyde épaisse 26 afin d'exposer les régions de canal respectives d'un dispositif IIOS à canal N et d'un dispositif NOS à canal P. Selon les valeurs de seuil désirées pour les dispositifs à canal P et à canal N,
o0 on peut effectuer ou non à cette étape une implantation ioni-
que de contre-dopage à type de conductivité P. Par exemple, on peut implanter ioniquement du bore sous un niveau d'énergie de 40 000 volts et une concentration de 2,8 x 10i1 ions par centimètre carré. Ceci donnera une tension de seuil finale de l'ordre de 1,5 volt pour chacun des dispositifs NOS à canal P et à canal N. En l'absence d'opération de contre-dopage, la tension de seuil du dispositif à canal N serait de 0,8 à 1,0
volt et celle du dispositif à canal P serait de 2,5 à 3,0 volts.
Cette implantation fonique est effectuée non sélectivement, car l'oxyde de champ 26 est suffisamment épais pour empacher
toute contamination des régions non exposées.
- La tranche est ensuite exposée à une atmosphère oxydante à 950 C pendant une durée suffisante pour former la couche d'isolement d'électrodes de commande respectives 90, 92 dans les fengtres 86 et 88, couche qui présente une épaisseur d'en- viron 1500 angstrfms. A la suite immédiate de la formation de la couche isolante 90, 92, on dépose une couche de silicium
polycristallin 94, par exemple sur une épaisseur de 6000 anzs-
trUms. La structure est représente par la fig. 5. Grâce aux
formations immédiatement consécutives de l'isolant d'électro-
des de commande et de la couche de silicium polycristallin par-
dessus cet isolant, la contamination de l'oxyde isolant d'élec-
trodes de commande 90, 92 par les ions mobiles se trouve ré-
duite au minimum. On forme ainsi des transistors à effet de
champ à électrode de commande isolée plus stables.
La couche de silicium polycristallin 94, qui formera la structure d'électrodes de commande des dispositifs ?OS ainsi que le premier niveau d'interconnexions, est ensuite dopée au phosphore à une température de 9500C et une résistivité de 10
à 15 ohms/carré pour donner une résistance superficielle fina-
le allant de 50 à 80 ohms/carré. La présente description sug-
gère de faire appel à une couche de silicium polycristallin 94
de 6000 angstrams ainsi qu'à un dopage au phosphore à tempéra-
ture de 9500C et à résistivité de 10 à 15 ohms/carré, mais il
ne s'agit que de simples exemples. L'important est que la cou-
che polycristalline 94 soit suffisamment épaisse et que le dopage au phosphore soit suffisamment léger pour que les phases opératoires ultérieures ne donnent pas lieu à la pénétration par diffusion dans les canaux des transistors à effet de champ à électrode de commande isolée de phosphore provenant de la
couche de silicium polycristallin 94 dopée au phosphore.
Une séquence de photo-laquage est ensuite effectuée pour
délimiter l'électrode de commande des dispositifs MOS, les in-
terconnexions du premier niveau et l'armature supérieure des éventuels condensateurs formés. Comme représenté par la fig. 6, le dispositif NOS à canal l comporte une électrode de commande 96 et le dispositif MOS à canal P comporte une électrode de
commande 98. La couche de silicium polycristallin dopé 94 for-
me également une interconnexion de premier niveau, représenté
en 100, entre le transistor bipolaire IPN et le transistor bi-
polaire tIPr.
1l A la suite de la formation et de la délimitation de la couche de silicium polycristallin 94, on dépose chimiquement en phase vapeur une couche isolante 102 d'oxyde de silicium
dopé au phosphore. La couche 102 présente une épaisseur d'en-
viron 7000 angstrCms. Afin de conférer une surface lisse aux
interconnexions de second niveau, la couche de bioxyde de si-
licium 102 déposée chimiquement en phase vapeur est soumise
a une ambiance de vapeur d'eau à 850 C pendant une durée suf-
fisante pour donner lieu à un fluage ou refusion de la sur-
face supérieure. La structure qui en résulte est représentée par la fig. 7, o les parties saillantes volumineuses de la couche 102 à l'aplomb des électrodes de commande 96, 98 et de
l'interconnexion 100 sont fortement réduites.
* A la suite de la refusion de la couche de bioxyde de si-
licium 102, la tranche est soumise à un dép8t de phosphore à une température de 835 C pour une résistivité de 100 à 300
ohms/carré. Cela donne lieu à un accroissement de la concen-
tration en phosphore sur le dessus et à la création d'un'im-
portant gradient de concentration d'impuretés de phosphore sur l'épaisseur de la couche de bioxyde de silicium 102. L'effet
du gradient de phosphore est de créer des vitesses différen-
tielles d'attaque chimique du phosphore pour fournir des fe-
nêtres de contact à section décroissante. Les fen.8tres de con-
tact à section décroissante fournissent un excellent aligne-
ment entre opérations successives pour le second niveau d'in-
terconnexions, qui forme également les contacts allant du plan sommital de la couche de bioxyde de silicium 102 à la surface du substrat. Du fait de l'épaisseur des couches conjuguées d'oxyde thermique 26 et d'oxyde déposé chimiquement en phase vapeur 102, qui est comprise entre 1,3 et 1, 6 micron, il est
nécessaire de recourir aux fengtres de contact à section dé-
croissante. On effectue ensuite une séquence de photo-laquage pour définir les fenêtres de contact aboutissant aux intercomnnexions
de premier niveau en silicium polycristallin dopé et au sub- strat en silicium. On applique à la tranche une couche métal-
lique, par exemple en aluminium, et on délimite celle-ci de
fagon à former le contact et les interconnexions de second ni-
veau. La structure obtenue est représentée par la fig. 8. On An forme des contacts 104, 106 et 108 aboutissant respectivement aux contacts de base, d'émetteur et de collecteur 54, 70 et 72 du transistor bipolaire ITPN. On forme des contacts 110, 112
et 114 aboutissant respectivement aux contacts de base, d'émet-
teur et de collecteur 74, 56 et 58 du transistor bipolaire PlP. On forme des contacts 116, 118 et 120 aboutissant respec- tivement aux contacts de base, d'émetteur et de collecteur 60, 76 et 78 du transistor INEN de substrat. On forme des contacts 122, 124 et 126 aboutissant respectivement aux contacts de source, de drain et de corps 80, 82 et 62 du dispositif IOS à
canal N. On forme des contacts 128, 130 et 132 aboutissant res-
péctivement aux contacts de source, de drain et de corps 64, 66 et 84 du dispositif HOS à canal P. Pour les besoins de la représentation, le contact 110 aboutissant à la base du transistor PEP comporte une portion
d'interconnexion134. Ne sont représentés ni le reste du sys-
tème d'interconnexions de second niveau, ni la connexion re-
liant ce dernier au système d'interconnexions de premier ni-
veau ainsi qu'aux structures d'électrode de commande en sili-
cium polycristallin dopé 96 et 98.
Il est à noter qu'il est loisible d'appliquer et de dé-
limiter des résistances à couche mince sur le bioxyde de si-
licium de dép8t chimique en phase vapeur 102 refondu.
Le traitement de la tranche se poursuit par le dép8t d'une couche de passivation, qui peut être formée encore par du bioxyde de silicium déposé chimiquement en phase vapeur ou
par du nitrure de silicium. La structure peut être frittée a-
vant ou après application de la couche de passivation finale.
Un circuit intégré tel que celui représenté, qui fait appel aux concentrations d'impuretés, durées de traitement et épaisseurs spécifiques que l'on vient d'indiquer, fournit des transistors présentant les caractéristiques suivantes: A = 3+1,5 V BVD = 45 V (rebasculement. 28 V) x S +I,5 V BVDOs 28 VOS = -1,7 BVDSplOS=44V IrH,-ios DS OS
13 2476911
___ 1S EPIT DE SUTBSTRAT
::F 3 500 150 150
BVCE0 38 35 80
BVBO 70 45 160
BVEBo 7 8 50 mT max. >400 MEz >200 -Ez -30 HEz
De la description de la forme d'exécution préférée de
l'invention qui précède, il ressort que les buts de l'inven-
tion sont atteints en ceci que le procédé décrit permet de réaliser simultanément des transistors bipolaires à tensions élevées et hautes performances et des dispositifs CMOS. I1
doit 8tre bien entendu que les dispositions décrites et repré-
sentées en détail n'ont été données qu'à titre d'exemple non limitatif et que l'on peut y apporter diverses modifications et variantes sans sortir pour autant du cadre de l'invention
tel que défini par les revendications ci-annex6es.
sETDICATIOeTS 1.- Procédé pour la réalisation dans un substrat (22)
d'un circuit intégré comportant des transistors bipolaires com-
plémentaires à hautes performances et des transistors à effet de champ à électrode de commande isolée complémentaires, com- prenant des régions de base, d'émetteur, de source et de drain, des régions de collecteur, de base et de contact de corps, de l'oxyde d'électrodes de commande, une structure d'électrodes de commande et des contacts de dispositif, caractérisé en ce
qu'il comprend les opérations consistant: à déposer des impu-
retés à type de conductivité N par des fengtres ménagées dans une couche (26) de masquage en oxyde pour former des régions d'émetteur d'un transistor 1PN et des régions de contact N à
la dernière étape de formation de régions de dispositif; à en-
lever des portions de ladite couche de masquage (26) en oxyde pour exposer le canal desdits transistors à effet de champ; à former une couche (90, 92) d'isolant d'électrodes de commande
sur ledit substrat; à former une couche (94) de silicilum poly-
cristallin dopé sur ladite couche (90, 92) d'isolant d'électro-
des de commande immédiatement après la formation de celle-ci; à délimiter ladite couche (94) de silicium polycristallin pour définir une structure d'électrodes de commande de transistors à effet de champ et des interconnexions de premier niveau; à déposer chimiquement en phase vapeur une couche (102) d'oxyde de silicium dopé au phosphore; à enlever des portions de ladite couche (102) déposée chimiquement en phase vapeur pour exposer des portions de ladite couche (94) de silicium polycristallin et des portions dudit masque en oxyde (26) pour exposer des portions dudit substrat; et à déposer et à délimiter une couche métallique pour former des contacts et des interconnexions (104,
134) de second niveau.
2.- Procédé selon la revendication 1, caractérisé en ce qu'il comprend une attaque chimique de ladite couche (26) de
masquage en oxyde après dép8t desdites impuretés à type de con-
ductivité N afin d'enlever la portion de faite contenant des
impuretés dudit masque en oxyde.
3.- Procédé selon la revendication 1, caractérisé en ce qu'il comprend une formation d'oxyde dans lesdites fenêtres dudit masque (26) en oxyde après dép8t desdites impuretés à
type de conductivité IT.
Il.a 4.- Procédé selon la revendication 1, caractérisé en ce que ladite couche (90, 92) d'isolant d'électrodes de commande est formée de façon à présenter une épaisseur d'au moins 13,00 angstrUms. 5.- Procédé selon la revendication 4, caractérisé en ce
que ladite couche (94) de silicium polycristallin dopé est réa-
lisée par formation d'une couche de silicium polycristallin non
dopé et dopage ultérieur au phosphore de ladite couche.
6.- Procédé selon la revendication 1, caractérisé en ce
qu'il comprend un chauffage de ladite couche (102) déposée chi-
miquement en phase vapeur dans une ambiance à température éle-
vée pour provoquer une refusion de ladite couche et à doper ul-
térieurement au phosphore la couche ainsi refondue.
7.- Procédé selon la revendication 6, caractérisé en ce que ladite ambiance à température élevée est une ambiance de
vapeur d'eau à une température comprise entre 850 et 900 C.
8.- Procédé selon la revendication 1, caractérisé en ce
qu'il comprend la formation d'une couche de barrage anti-diffu-
sion (24) sur la face dorsale du substrat (22) avant introduc-
tion desdites impuretés à type de conductivité N. 9.- Procédé selon la revendication 1, caractérisé en ce qu'il comprend un dépôt d'impuretés-à type de conductivité P par des fengtres ménagées dans ladite couche (26) de masquage en oxyde pour former des régions d'émetteur PNP et des régions de contact P, et une formation d'oxyde dans lesdites fengtres dudit masque en oxyde avant de déposer lesdites impuretés à type de conductivité N. 10.- Procédé selon la revendication 1, caractérisé en ce que les opérations effectuées après le dép8t des impuretés à
type de conductivité N sont effectuées à une température infé-
rieure à 1000 C.
11.- Procédé pour la réalisation simultanée de disposi-
tifs NOS à canal P et à canal N et de dispositifs IUPN et PIP
à tensions élevées et à hautes performances dans des lots i-
solés diélectriquement, caractérisé en ce qu'il comprend les opérations consistant: à introduire des impuretés à type de
conductivité P dans des régions de substrat à type dCe conduc-
tivité Ii sélectionnées sous une concentration d'impuretés d'en-
viron I x 1015 porteurs par centimètre cube pour former une LO région (28) de collecteur de dispositif PNP et une région (32)
de corps de dispositif lIOS à canal N présentant une concentra-
tion superficielle d'impuretés d'environ I x 1016 porteurs par
centimètre cube; à introduire des impuretés à type de cc- ucti-
vité N dans ladite région (28) de collecteur de type 2 poui former une région (36) de base de type N et dans ladite région (32) de corps de type P pour former des régions (42, 44) de
source et de drain de type N présentant une concentration super-
ficielle d'impuretés d'environ 3 x 1018 porteurs par centimètre cube; à introduire des impuretés à type de conductivité P dans des régions de substrat à type de conductivité N sélectionnées pour former une région (48) de base de dispositif NIl et des régions (50, 52) de source et de drain d'un dispositif MOS C canal P présentant une concentration superficielle d'impuretés d'environ 5 x 10 porteurs par centimètre cube; à introduire des impuretés à type de conductivité P dans les régions (36) de base à type de conductivité N et dans des régions à type de conductivité P sélectionnées pour former respectivement des régions (56) d'émetteur et des régions de contact présentant une concentration superficielle d'impuretés d'environ 2 x 1020 porteurs par centimètre cube; à introduire des impuretés à type
de conductivité N dans les régions (48) de base à type de con-
ductivité P et dans des régions à type de conductivité IT sélec-
tionnées pour former respectivement des régions (70) d'émetteur
et des régions de contact présentant une concentration superfi-
cielle d'impuretés d'environ 1 x 1021 porteurs par centimètre
cube; et àformer l'oxyde d'électrode de commande et la struc-
ture d'électrode de commande des dispositifs MOS à canal N et à canal P. 12.- Procédé selon la revendication 11, caractérisé en ce que l'introduction d'impuretés de type P mentionnée en premier
lieu est effectuée par implantation ionique et diffusion.
13.- Procédé selon la revendication 12, caractérisé en ce que les introductions restantes d'impuretés sont effectu&es par dép8t. 14.Procédé selon la revendication 13, caractérisé en
ce que l'introduction d'impuretés de type N mentionne en pre-
mier lieu et l'introduction d'impuretés de type P mentionn'e
en deuxième lieu comprennent une diffusion, e- en ce uc l'in-
troduction d'impuretés de type N mentionnée en deuxième lieu et l'introduction d'impuretés de type P mentionnée en troisièAme
17 2476911
lieu ne comprennent pas d'opération de diffusion distincte.
15.- Procédé selon la revendication 11, caractérisé en
ce que l'on couvre le dos du substrat par mune couche protectri-
ce avant d'effectuer l'introduction d'impuretés de type I men-
tionnée en deuxième lieu. 16.- Procédé selon la revendication 11, caractérisé en
ce que l'introduction d'impuretés de tuype P mentionnée en deu-
xième lieu est réalisée de façon à former une jonction d'envri-
ron 1,8 micron.
FR8103594A 1980-02-25 1981-02-24 Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines Granted FR2476911A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/124,201 US4299024A (en) 1980-02-25 1980-02-25 Fabrication of complementary bipolar transistors and CMOS devices with poly gates

Publications (2)

Publication Number Publication Date
FR2476911A1 true FR2476911A1 (fr) 1981-08-28
FR2476911B1 FR2476911B1 (fr) 1985-03-08

Family

ID=22413419

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8103594A Granted FR2476911A1 (fr) 1980-02-25 1981-02-24 Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines

Country Status (5)

Country Link
US (1) US4299024A (fr)
JP (2) JPS56158468A (fr)
DE (1) DE3105118C2 (fr)
FR (1) FR2476911A1 (fr)
GB (1) GB2071910B (fr)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3205022A1 (de) * 1981-02-14 1982-09-16 Mitsubishi Denki K.K., Tokyo Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3272436D1 (en) * 1982-05-06 1986-09-11 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit with at least one isolated gate field effect transistor and one bipolar transistor
JPS58211222A (ja) * 1982-05-31 1983-12-08 Sharp Corp 定電圧回路
DE3230077A1 (de) * 1982-08-12 1984-02-16 Siemens AG, 1000 Berlin und 8000 München Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
US4475955A (en) * 1982-12-06 1984-10-09 Harris Corporation Method for forming integrated circuits bearing polysilicon of reduced resistance
US4729008A (en) * 1982-12-08 1988-03-01 Harris Corporation High voltage IC bipolar transistors operable to BVCBO and method of fabrication
US5281545A (en) * 1982-12-10 1994-01-25 Ricoh Company, Ltd. Processes for manufacturing a semiconductor device
US4598462A (en) * 1983-04-07 1986-07-08 Rca Corporation Method for making semiconductor device with integral fuse
DE3369030D1 (en) * 1983-04-18 1987-02-12 Itt Ind Gmbh Deutsche Method of making a monolithic integrated circuit comprising at least one insulated gate field-effect transistor
US4553318A (en) * 1983-05-02 1985-11-19 Rca Corporation Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
JPS6134954A (ja) * 1984-07-25 1986-02-19 Matsushita Electric Works Ltd 半導体装置用材料の製法
US4593458A (en) * 1984-11-02 1986-06-10 General Electric Company Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices
EP0219641B1 (fr) * 1985-09-13 1991-01-09 Siemens Aktiengesellschaft Circuit intégré comprenant des transistors bipolaires et MOS complémentaires sur un substrat commun et méthode pour sa fabrication
US5049519A (en) * 1985-09-16 1991-09-17 Texas Instruments Incorporated Latch-up resistant CMOS process
US4717680A (en) * 1985-10-16 1988-01-05 Harris Corporation Fabrication of vertical NPN and PNP bipolar transistors in monolithic substrate
US4665425A (en) * 1985-10-16 1987-05-12 Harris Corporation Fabrication of vertical NPN and PNP bipolar transistors in monolithic substrate
US4728624A (en) * 1985-10-31 1988-03-01 International Business Machines Corporation Selective epitaxial growth structure and isolation
US4685199A (en) * 1986-04-29 1987-08-11 Rca Corporation Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
US4751561A (en) * 1986-04-29 1988-06-14 Rca Corporation Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer
US4808547A (en) * 1986-07-07 1989-02-28 Harris Corporation Method of fabrication of high voltage IC bopolar transistors operable to BVCBO
US4727046A (en) * 1986-07-16 1988-02-23 Fairchild Semiconductor Corporation Method of fabricating high performance BiCMOS structures having poly emitters and silicided bases
KR900001062B1 (ko) * 1987-09-15 1990-02-26 강진구 반도체 바이 씨 모오스 장치의 제조방법
US4870029A (en) * 1987-10-09 1989-09-26 American Telephone And Telegraph Company, At&T-Technologies, Inc. Method of forming complementary device structures in partially processed dielectrically isolated wafers
JPH01169961A (ja) * 1987-12-24 1989-07-05 Sharp Corp 半導体装置
JPH01282857A (ja) * 1988-05-10 1989-11-14 Seiko Epson Corp 半導体装置及びその製造方法
DE3916707A1 (de) * 1988-07-06 1990-01-11 Halbleiterwerk Frankfurt Oder Halbleiteranordnung fuer eine integrierte schaltung und verfahren fuer deren herstellung
US4982257A (en) * 1988-08-01 1991-01-01 International Business Machines Corporation Vertical bipolar transistor with collector and base extensions
US4957875A (en) * 1988-08-01 1990-09-18 International Business Machines Corporation Vertical bipolar transistor
US4910160A (en) * 1989-06-06 1990-03-20 National Semiconductor Corporation High voltage complementary NPN/PNP process
US5206182A (en) * 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5079176A (en) * 1990-03-26 1992-01-07 Harris Corporation Method of forming a high voltage junction in a dielectrically isolated island
US5429959A (en) * 1990-11-23 1995-07-04 Texas Instruments Incorporated Process for simultaneously fabricating a bipolar transistor and a field-effect transistor
US5246883A (en) * 1992-02-06 1993-09-21 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure and method
JPH07106452A (ja) * 1993-10-04 1995-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2705546B2 (ja) * 1993-12-15 1998-01-28 日本電気株式会社 半導体装置の製造方法
EP0681319B1 (fr) * 1994-04-15 2002-10-30 Kabushiki Kaisha Toshiba Dispositif semi-conducteur et procédé de fabrication
US6004840A (en) * 1994-04-15 1999-12-21 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device comprising a MOS portion and a bipolar portion
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof
US6768183B2 (en) * 2001-04-20 2004-07-27 Denso Corporation Semiconductor device having bipolar transistors
DE102007034801B4 (de) * 2007-03-26 2010-10-28 X-Fab Semiconductor Foundries Ag BiMOS-Halbleiterbauelement mit Herstellverfahren mit Bipolarintegration ohne zusätzliche Maskenschritte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2028462A1 (fr) * 1969-01-16 1970-10-09 Signetics Corp
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609479A (en) * 1968-02-29 1971-09-28 Westinghouse Electric Corp Semiconductor integrated circuit having mis and bipolar transistor elements
US3576475A (en) * 1968-08-29 1971-04-27 Texas Instruments Inc Field effect transistors for integrated circuits and methods of manufacture
US3818583A (en) * 1970-07-08 1974-06-25 Signetics Corp Method for fabricating semiconductor structure having complementary devices
JPS5546062B2 (fr) * 1972-07-10 1980-11-21
US3865649A (en) * 1972-10-16 1975-02-11 Harris Intertype Corp Fabrication of MOS devices and complementary bipolar transistor devices in a monolithic substrate
JPS4965189A (fr) * 1972-10-24 1974-06-24
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
US4075754A (en) * 1974-02-26 1978-02-28 Harris Corporation Self aligned gate for di-CMOS
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
JPS526008A (en) * 1975-07-04 1977-01-18 Hitachi Ltd Subscriber's circuit
JPS5269278A (en) * 1975-12-08 1977-06-08 Hitachi Ltd Production of s#-gate type complementary mos semiconductor device
JPS5420679A (en) * 1977-07-18 1979-02-16 Hitachi Ltd Bipolar mos semiconductor integrated circuit device and the same
US4191603A (en) * 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
JPS54156482A (en) * 1978-05-30 1979-12-10 Nec Corp Manufacture for field effect type semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2028462A1 (fr) * 1969-01-16 1970-10-09 Signetics Corp
US3999213A (en) * 1972-04-14 1976-12-21 U.S. Philips Corporation Semiconductor device and method of manufacturing the device
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion

Also Published As

Publication number Publication date
GB2071910A (en) 1981-09-23
DE3105118C2 (de) 1994-05-05
US4299024A (en) 1981-11-10
GB2071910B (en) 1984-04-18
FR2476911B1 (fr) 1985-03-08
DE3105118A1 (de) 1981-12-24
JPH05347383A (ja) 1993-12-27
JPS56158468A (en) 1981-12-07

Similar Documents

Publication Publication Date Title
FR2476911A1 (fr) Procede de fabrication de transistors bipolaires complementaires et de dispositifs mos a symetrie complementaire a electrodes de commande polycristallines
FR2816109A1 (fr) Circuit integre a transistor a grille isolee et procede de fabrication
FR2533751A1 (fr) Procede de fabrication d'un dispositif a circuit integre dans lequel les mosfet sont formes dans un corps semiconducteur identique
FR2530867A1 (fr) Dispositifs mos a barriere de schottky et leur procede de fabrication
FR2538621A1 (fr) Dispositif a semi-conducteurs comportant un capteur de pression et procede de fabrication d'un tel dispositif
EP0022388B1 (fr) Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical
FR2508704A1 (fr) Procede de fabrication de transistors bipolaires integres de tres petites dimensions
JPS60189971A (ja) 半導体装置の製造方法
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
FR2662854A1 (fr) Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication.
FR2656737A1 (fr) Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit.
FR2728387A1 (fr) Procede de fabrication d'un transistor bipolaire
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
FR2465316A1 (fr) Dispositifs semi-conducteurs pourvus d'elements semi-conducteurs complementaires et procede de fabrication d'un dispositif semi-conducteur compose
FR2632775A1 (fr) Transistor a effet de champ et procede de fabrication
FR2516306A1 (fr) Dispositif semi-conducteur servant a l'emission d'electrons et dispositif muni d'un tel dispositif semi-conducteur
FR2735908A1 (fr) Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication
FR2667724A1 (fr) Procede de realisation des metallisations d'electrodes d'un transistor.
JPH0395942A (ja) 半導体材料における欠陥の少ない接合の形成方法
FR2625613A1 (fr)
EP0432044A1 (fr) Perfectionnement aux transistors de puissance en matériaux III-V sur substrat silicium, et procédé de fabrication
EP0004292A2 (fr) Procédé de fabrication d'un transistor bipolaire de type MESA présentant des régions d'émetteur et de base auto-alignées
FR2819342A1 (fr) Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation
JPH0955387A (ja) 半導体集積回路装置の製造方法
US6417058B1 (en) SiGe/poly for low resistance extrinsic base npn transistor