FR2662854A1 - Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. - Google Patents
Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. Download PDFInfo
- Publication number
- FR2662854A1 FR2662854A1 FR9106802A FR9106802A FR2662854A1 FR 2662854 A1 FR2662854 A1 FR 2662854A1 FR 9106802 A FR9106802 A FR 9106802A FR 9106802 A FR9106802 A FR 9106802A FR 2662854 A1 FR2662854 A1 FR 2662854A1
- Authority
- FR
- France
- Prior art keywords
- layers
- semiconductor
- connection hole
- substrate
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 150000001768 cations Chemical class 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 7
- -1 hydrogen ions Chemical class 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 206010037833 rales Diseases 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Un dispositif à semiconducteurs comprend un substrat semiconducteur (1), des première et seconde couches de semiconducteurs (2, 3) ayant des types de conductivité opposés, et une structure de trou de connexion (18), comprenant un trou qui traverse les première et seconde couches de semiconducteurs et le substrat, et qui est défini par une paroi latérale (9) des première et seconde couches et du substrat, un matériau conducteur de l'électricité (10) formé sur la paroi latérale, en contact avec les première et seconde couches (2, 3), et une région électriquement isolante (20), formée dans les première et seconde couches, au niveau de la paroi latérale, et en contact avec le matériau conducteur de l'électricité. La région électriquement isolante est formée par l'application d'un flux d'ions avant ou après la gravure du trou de connexion.
Description
STRUCTURE DE TROU DE CONNEXION ISOLEE
POUR DES DISPOSITIFS A SEMICONDUCTEURS
ET PROCEDE DE FABRICATION
La présente invention concerne une structure de trou de connexion perfectionnée pour des dispositifs à semiconducteurs, en particulier pour des transistors à effet de champ, et elle concerne également des dispositifs
à semiconducteurs perfectionnés qui comprennent la struc-
ture de trou de connexion perfectionnée, ainsi qu'un pro-
cédé de fabrication des structures de trou de connexion perfectionnées. La figure 5 est une coupe d'un transistor à effet de champ classique qui est constitué par des matériaux semiconducteurs composés La coupe de la figure 5 montre un
transistor et une partie d'un autre transistor qui appar-
tiennent à un plus grand groupe de transistors interconnec-
tés, formés sur un substrat commun Le transistor comprend un substrat semi-isolant 1, par exemple en arséniure de gallium sur lequel sont formées successivement une couche tampon 2 et une couche active 3 Les couches 2 et 3 ont des types de conductivité opposés, et la couche active 3 est généralement de type n Une électrode de source 4, une électrode de grille 5 et une électrode de drain 6 sont formées sur la couche active 3 L'intensité du courant qui
circule entre les électrodes de source et de drain, à tra-
vers la couche active 3, est commandée par le signal qui
est appliqué à l'électrode de grille 5, qui forme générale-
ment une barrière de Schottky avec la couche active 3.
Le substrat 1 est placé sur un radiateur déposé 7, c'est-à-dire un radiateur formé par une opération de métallisation, qui est connecté à la masse dans la plupart des circuits qui comprennent la structure représentée De façon similaire, l'électrode de source 4 est habituellement connectée à la masse La connexion de masse allant de l'électrode de source 4 au radiateur déposé 7 est réalisée
par l'intermédiaire d'une structure de trou de connexion 8.
La structure de trou de connexion 8 comprend un trou qui
traverse la couche active 3, la couche tampon 2 et le subs-
trat 1 jusqu'au radiateur déposé 7, ce trou étant défini par une paroi latérale 9 de ces couches et par le substrat, et la structure 8 comprend également un matériau conducteur
de l'électricité 10, tel que de l'or, qui est placé à l'in-
térieur du trou de connexion, en contact avec la paroi latérale 9, le radiateur déposé 7 et l'électrode de source 4 Le matériau conducteur de l'électricité 10 connecte électriquement l'électrode de source 4 au radiateur déposé
7 La structure de trou de connexion 8 procure une con-
nexion de masse ayant une inductance relativement faible pour l'électrode de source 4 L'électrode de drain 6 est connectée par une métallisation 11 à une autre partie du
circuit Le matériau conducteur de l'électricité 10 con-
necte également l'électrode de source 4 à une autre élec-
trode de source 4 d'un transistor adjacent.
Dans le dispositif classique, la structure de trou de connexion 8 est formée après la croissance de la
couche tampon 2 et de la couche active 3 sur le substrat 1.
En utilisant des techniques photolithographiques classi-
ques, avant ou après la formation du radiateur déposé 7, on grave le trou de connexion a travers le substrat et les couches tampon et active Après le dépôt de l'électrode de source 4 et la gravure du trou de connexion, on dépose le matériau conducteur de l'électricité 10 dans le trou de connexion, et en contact avec l'électrode de source 4, en utilisant des techniques classiques telles que le dépôt en
phase vapeur et le décollement.
Dans le transistor à effet de champ classique de la figure 5, la couche tampon 2 et la couche active 3 sont directement en contact avec le matériau conducteur de
l'électricité 10 de la structure de trou de connexion 8.
Une jonction p-n est formée entre la couche active 3 et la couche tampon 2 De façon générale, le courant qui circule dans la couche active 3 entre les électrodes de source et de drain ne peut pas entrer dans la couche tampon 2 ou sortir de celle-ci, par l'action de l'une au moins des jonctions pn qui s'étendent au-dessous de l'électrode de source 4 et de l'électrode de drain 6 Habituellement,
l'une au moins de ces jonctions est polarisée en inverse.
Cependant, le matériau conducteur de l'électricité adja-
cent, 10, de la structure de trou de connexion 8 peut court-circuiter la jonction polarisée en inverse qui
s'étend au-dessous de l'électrode de source 4 Par consé-
quent, dans certaines conditions de polarisation, un cou-
rant de fuite indésirable peut circuler entre l'électrode de drain 6 et l'électrode de source 4, en traversant la
couche active 3, la couche tampon 2 et le matériau conduc-
teur de l'électricité 10.
Un but de l'invention est d'éliminer la circula-
tion d'un courant de fuite entre des couches de semiconduc-
teurs ayant des types de conductivité opposés, qui sont en contact avec le matériau conducteur de l'électricité d'une
structure de trou de connexion.
Un but supplémentaire de l'invention est de pro-
curer un transistor à effet de champ comprenant une élec-
trode de source ou de drain connectée électriquement par une structure de trou de connexion à la surface arrière du
substrat du transistor à effet de champ, sans une circula-
tion de courant parasite entre l'électrode qui est mise à la masse et l'autre électrode parmi les électrodes de source et de drain, ce courant circulant par un chemin qui comprend un matériau conducteur de l'électricité de la
structure de trou de connexion.
Un aspect de l'invention procure un dispositif à semiconducteurs comprenant un substrat semiconducteur, des première et seconde couches de semiconducteurs ayant des
types de conductivité opposés, qui sont formées successi-
vement sur le substrat semiconducteur, et une structure de trou de connexion, comprenant un trou qui traverse les
première et seconde couches de semiconducteurs et qui pénè-
tre dans le substrat, ce trou étant défini par une paroi latérale des première et seconde couches et du substrat, un matériau conducteur de l'électricité formé sur la paroi latérale, en contact avec les première et seconde couches de semiconducteurs, et une région électriquement isolante qui est formée dans les première et seconde couches, sur la paroi latérale et en contact avec le matériau conducteur de
l'électricité de la structure de trou de connexion.
Selon un autre aspect de l'invention, on fabrique
un dispositif à semiconducteurs par les opérations suivan-
tes: on dépose sur un substrat semiconducteur des première et seconde couches de semiconducteurs ayant des types de
conductivité opposés, on expose la seconde couche de semi-
conducteur à un flux d'ions, pour produire une région élec-
triquement isolante dans les première et seconde couches de
semiconducteurs, cette région électriquement isolante tra-
versant les première et seconde couches de semiconducteurs et pénétrant dans le substrat semiconducteur, on grave un trou de connexion qui traverse les première et seconde couches de semiconducteurs, à l'intérieur de la région électriquement isolante, et qui pénètre dans le substrat semiconducteur, ce qui a pour effet de mettre à nu une
paroi latérale des première et seconde couches de semicon-
ducteurs à l'intérieur de la région électriquement iso-
lante, et on dépose un matériau conducteur de l'électricité
dans le trou de connexion, en contact avec la paroi laté-
rale des première et seconde couches de semiconducteurs dans la région électriquement isolante, ce qui achève la réalisation d'une structure de trou de connexion dans la- quelle les première et seconde couches de semiconducteurs ne sont pas connectées électriquement par l'intermédiaire
du matériau conducteur de l'électricité.
Selon un aspect supplémentaire de l'invention, un procédé de fabrication d'un dispositif à semiconducteurs
comprend les opérations suivantes: on dépose sur un subs-
trat semiconducteur des première et seconde couches de semiconducteurs ayant des types de conductivité opposés, on grave un trou de connexion qui traverse les première et seconde couches de semiconducteurs et qui pénètre dans le substrat semiconducteur, pour mettre ainsi à nu une paroi
latérale des première et seconde couches de semiconduc-
teurs, on expose la surface de la seconde couche de semi-
conducteurs à un flux d'ions, pour produire une région
électriquement isolante dans les première et seconde cou-
ches de semiconducteurs, cette région traversant les pre-
mière et seconde couches de semiconducteurs et pénétrant
dans le substrat semiconducteur, autour du trou de conne-
xion, pour produire une région électriquement isolante qui est adjacente à la paroi latérale, et on dépose un matériau conducteur de l'électricité dans le trou de connexion, en
contact avec la paroi latérale des première et seconde cou-
ches de semiconducteurs, dans la région électriquement isolante, ce qui achève la réalisation d'une structure de trou de connexion dans laquelle les première et seconde
couches de semiconducteurs ne sont pas connectées électri-
quement par l'intermédiaire du matériau conducteur de l'électricité.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
détaillée qui va suivre de modes de réalisation, donnés à
titre d'exemples non limitatifs La suite de la description
se réfère aux dessins annexés dans lesquels:
La figure 1 est une coupe d'un dispositif à semi-
conducteurs comprenant une structure de trou de connexion
conforme à un mode de réalisation de l'invention.
La figure 2 est une coupe d'un dispositif à semi-
conducteurs comprenant une structure de trou de connexion
conforme à un autre mode de réalisation de l'invention.
Les figures 3 (a) 3 (d) illustrent des étapes d'un procédé de fabrication d'une structure de trou de
connexion conforme à un mode de réalisation de l'invention.
Les figures 4 (a) 4 (d) illustrent des étapes d'un procédé de fabrication d'une structure de trou de
connexion conforme à un autre mode de réalisation de l'in-
vention.
La figure 5 est une coupe d'un dispositif à semi-
conducteurs classique, comprenant une structure de trou de connexion. La figure 1 est une coupe d'un transistor à effet de champ comprenant une structure de trou de connexion conforme à un mode de réalisation de l'invention Dans toutes les figures, les éléments identiques portent les mêmes références numériques Dans la structure qui est représentée sur la figure 1, un substrat semiconducteur 1,
consistant par exemple en arséniure de gallium semi-
isolant, peut avoir une épaisseur de 30 à 150 microns La couche tampon 6, qui a un type de conductivité opposé à
celui de la couche active 3, a une épaisseur caractéristi-
que d'environ 1 micron La couche active 3 est relativement
mince, et son épaisseur est par exemple de quelques cen-
taines de manomètres.
La structure de trou de connexion 18 comprend un trou de connexion qui traverse la couche active 3, la couche tampon 2 et le substrat 1 Un matériau conducteur de l'électricité 10, tel que de l'or, est déposé dans le trou de connexion, en contact avec la paroi latérale du trou de connexion 9 dans le substrat et dans les couches tampon et active, et en contact avec l'électrode de source 4 De plus, contrairement à la structure de trou de connexion 8 de la figure 5, la structure de trou de connexion 18 de la figure 1 comprend une région électriquement isolante 20 qui s'étend à partir de la paroi latérale 9 dans la couche active 3, dans la couche tampon 2 et dans une partie du
substrat 1.
On forme la région électriquement isolante 20 en soumettant la région adjacente au trou de connexion à un flux de protons (c'est-à-dire d'ions hydrogène), d'ions oxygène, ou autres Il est bien connu qu'un flux de protons endommage un matériau semiconducteur monocristallin, ce qui provoque la formation d'une région électriquement isolante aux endroits qui reçoivent les protons De façon similaire,
sous l'effet d'ions oxygène incidents, les matériaux semi-
conducteurs cristallins forment des régions électriquement isolantes ou semi-isolantes aux endroits qui reçoivent ces ions, cette transformation résultant de l'endommagement du cristal et/ou de la génération de niveaux d'impuretés profonds Le flux de protons, d'ions oxygène ou autres est dirigé vers le substrat et il est limité à la zone du trou de connexion, pour former la région électriquement isolante en utilisant des techniques identiques à celles que l'on emploiedans le dopage par implantation ionique De façon caractéristique, la région électriquement isolante 20 a une profondeur de 2 à 50 microns à partir de la surface qui reçoit les ions, et par conséquent cette région traverse la couche active et la couche tampon et pénètre dans le substrat. La région électriquement isolante 20 empêche que le matériau conducteur de l'électricité 10 de la structure de trou de connexion 18 ne court-circuite la jonction pn
entre la couche active 3 et la couche tampon 2 Par consé-
quent, indépendamment de la polarisation électrique qui est appliquée entre les électrodes de source et de drain, un
courant de fuite ne peut pas circuler dans un chemin pas-
sant par la couche active 3, la couche tampon 2 de type de
conductivité opposé, et le matériau conducteur de l'élec-
tricité 10 de la structure de trou de connexion 18, vers
l'électrode de source 4.
La figure 2 est une coupe d'une autre structure possible pour un dispositif à semiconducteurs comprenant une structure de trou de connexion 19 conforme à un autre mode de réalisation de l'invention Dans la structure de la
figure 1, le trou de connexion s'étend à partir de la sur-
face du dispositif, c'est-à-dire la couche active 3, o se trouvent les électrodes de source, de grille et de drain,
et il traverse le substrat 1 jusqu'au radiateur déposé 7.
Dans la structure de la figure 2, le trou de connexion
s'étend à partir de l'arrière du substrat 1 jusqu'à la sur-
face de la couche active 3 sur laquelle se trouvent les électrodes de source, de grille et de drain La structure de la figure 2 ne comporte pas de radiateur déposé 7 A la place, le matériau conducteur conducteur de l'électricité de la structure de trou de connexion 19 est continu, à
la fois à l'intérieur du trou de connexion et sur la sur-
face arrière du substrat 1, pour établir une connexion de masse Du fait de la différence dans la structure du trou de connexion, une électrode 21 s'étend jusqu'à l'électrode de source 4, alors que cette connexion est réalisée par le matériau conducteur de l'électricité 10 dans la structure
de la figure 1 La structure de la figure 2 empêche la cir-
culation d'un courant de fuite, comme c'est le cas pour la
structure de la figure 1.
On a décrit les modes de réalisation précédents en considérant la mise à la masse de l'électrode de source d'un transistor à effet de champ Selon une variante, on pourrait mettre à la masse l'électrode de drain En outre,
bien que les exemples concernent un transistor à l'arsé-
niure de gallium, la structure de trou de connexion qui est décrite peut être employée avec des dispositifs fabriqués à partir d'autres matériaux semiconducteurs composés, comme le phosphure d'indium et le silicium L'invention n'est pas limitée à un matériau semiconducteur particulier ou à un dispositif semiconducteur particulier, tel qu'un transistor à effet de champ, mais présente une plus vaste utilité dans
la technologie des semiconducteurs.
Les figures 3 (a)-3 (d) et les figures 4 (a)-( 4 d) illustrent schématiquement deux procédés possibles pour former une structure de trou de connexion comportant une région électriquement isolante qui empêche la circulation d'un courant de fuite entre des couches adjacentes à la couche conductrice de l'électricité de la structure de trou
de connexion, et venant en contact avec cette couche con-
ductrice Sur la figure 3 (a), après la croissance de la couche tampon 2 et de la couche active 3, ayant des types de conductivité opposés, on forme les électrodes de source,
de grille et de drain sur la couche active.
Comme l'indique la figure 3 (b) on projette sur
une partie limitée de la couche active, définie par un mas-
que (non représenté), un flux 23 de protons ou d'ions oxygène ou d'une autre espèce, pour produire une région semi-isolante ou à résistivité élevée dans les couches active et tampon et dans le substrat Les ions traversent la couche active et la couche tampon et pénètrent dans le substrat, en produisant une région électriquement isolante 20, qui est isolante ou semi-isolante au point de vue électrique. Comme le montre la figure 3 (c), après avoir défini un motif dans un masque (non représenté), on forme le trou de connexion par une opération de gravure qui met à nu la paroi latérale 9 La gravure de la couche active 3 et de la couche tampon 2 est limitée à la région à résistivité
élevée, de façon à laisser la région électriquement iso-
lante 20 sur la paroi latérale 9 qui définit le trou de
connexion Ensuite, comme le montre la figure 3 (d), en uti-
lisant des techniques de dépôt classiques, on dépose dans le trou de connexion et sur la paroi latérale 9 le matériau conducteur de l'électricité 10 de la structure de trou de connexion, ce matériau venant également en contact avec l'électrode de source 4, de façon à achever la structure de
trou de connexion La figure 3 (d) montre également un tran-
sistor à effet de champ qui est formé en association avec
la structure de trou de connexion 18, comprenant un radia-
teur déposé sur la surface arrière du substrat 1.
Les figures 4 (a) 4 (d) illustrent le même pro-
cessus, à l'exception du fait que la séquence des étapes d'implantation et de gravure est inversée La figure 4 (a) est identique à la figure 3 (a) Comme le montre la figure
4 (b), le trou de connexion est gravé en utilisant des tech-
niques de masquage photolithographiques classiques, pour mettre à nu la paroi latérale 9 Ensuite, comme l'indique la figure 4 (c), on projette sur la structure le flux d'ions 23 qui produit la région semi-isolante ou à résistivité élevée 20, à la périphérie du trou de connexion Enfin, on accomplit l'étape de dépôt de la figure 4 (d), pour déposer le matériau conducteur de l'électricité 10 de la structure de trou de connexion 18 La figure 4 (d) est identique à la figure 3 (d) et elle comprend un transistor à effet de champ
ainsi qu'un radiateur déposé 7.
Les figures 3 (a) 3 (d) et 4 (a) 4 (d) concernent plus particulièrement la structure qui est représentée sur la figure 1 Des étapes similaires sont accomplies dans la
fabrication de la structure de la figure 2 Comme il res-
sort de la figure 2, le flux d'ions tombe sur la couche
active 3 pour former la région électriquement isolante 20.
Si le trou de connexion doit être gravé après le traitement il ionique, une opération d'alignement d'un masque de gravure avec la région électriquement isolante doit être effectuée à partir de la surface arrière du substrat, c'est-à-dire la
surface opposée à celle qui reçoit le flux d'ions Cepen-
dant, ni cette étape d'alignement, qui peut être accomplie avec de la lumière infrarouge lorsque le substrat est en
arséniure de gallium, ni les autres processus de fabrica-
tion décrits ici qui exigent des opérations d'alignement de masques de gravure, de masques d'implantation ionique, de masques de décollement et de flux d'ions, ne présentent des problèmes d'alignement inhabituels On peut obtenir des alignements satisfaisants avec la technologie de traitement de dispositifs à semiconducteurs existante L'invention permet donc de former de façon fiable une structure de trou de connexion comprenant une région électriquement isolante dans des couches de semiconducteurs, et adjacente à un trou
de connexion, pour éviter la mise en court-circuit de cou-
ches de semiconducteurs adjacentes ayant des types de con-
ductivité opposés, dans un transistor à effet de champ ou une autre structure de dispositif à semiconducteurs, par le matériau conducteur de l'électricité qui fait partie de la
structure de trou de connexion.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.
Claims (8)
1 Dispositif à semiconducteurs comprenant: un substrat semiconducteur ( 1) ; et des première et seconde
couches de semiconducteurs ( 2, 3), ayant des types de con-
ductivité opposés, formées successivement sur le substrat semiconducteur ( 1); et caractérisé en ce qu'il comprend une structure de trou de connexion ( 18), comprenant un trou
qui traverse les première et seconde couches de semiconduc-
teurs ( 2, 3) et le substrat ( 1), ce trou étant défini par une paroi latérale ( 9) des première et seconde couches ( 2,
3) et du substrat ( 1), un matériau conducteur de l'électri-
cité ( 10) formé sur la paroi latérale ( 9), en contact avec les première et seconde couches de semiconducteurs ( 2, 3), et une région électriquement isolante ( 20) formée dans les première et seconde couches ( 2, 3), au niveau de la paroi latérale ( 9), et en contact avec le matériau conducteur de
l'électricité ( 10).
2 Dispositif à semiconducteurs selon la revendi-
cation 1, comprenant une électrode de source ( 4), une élec-
trode de grille ( 5) et une électrode de drain ( 6), toutes formées sur la seconde couche de semiconducteurs ( 3),
caractérisé en ce que le matériau conducteur de l'électri-
cité ( 10) est en contact électrique avec l'une des élec-
trodes de source et de drain ( 4, 6).
3 Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé par les étapes suivantes: on dépose sur un substrat semiconducteur ( 1) des première et seconde couches de semiconducteurs ( 2, 3) ayant des types de conductivité opposés; on expose la seconde couche de semiconducteurs ( 3) à un flux d'ions ( 23), pour produire une région électriquement isolante ( 20) dans les première et seconde couches de semiconducteurs ( 2, 3), cette région
isolante traversant ces couches et pénétrant dans le subs-
trat semiconducteur ( 1); on grave un trou de connexion à travers les première et seconde couches de semiconducteurs ( 2, 3), dans la région électriquement isolante ( 20), pour mettre ainsi à nu une paroi latérale ( 9) des première et seconde couches de semiconducteurs ( 2, 3), à l'intérieur de la région électriquement isolante ( 20); et on dépose un matériau conducteur de l'électricité ( 10) dans le trou de
connexion, en contact avec la paroi latérale ( 9) des pre-
mière et seconde couches de semiconducteurs ( 2, 3), dans la région électriquement isolante ( 20), pour achever ainsi la fabrication d'une structure de trou de connexion ( 18) dans laquelle les première et seconde couches de semiconducteurs
( 2, 3) ne sont pas connectées électriquement par le maté-
riau conducteur de l'électricité ( 10).
4 Procédé selon la revendication 3, comprenant le dépôt d'électrodes de source ( 4), de grille ( 5) et de drain ( 6) sur la seconde couche de semiconducteurs ( 3), pour former un transistor à effet de champ, et caractérisé en ce qu'on dépose le matériau conducteur de l'électricité ( 10) en contact électrique avec l'une des électrodes de
source et de drain ( 4, 6).
5 Procédé selon la revendication 3, dans lequel le substrat ( 1) est semiisolant, caractérisé en ce qu'on dépose un radiateur ( 7) sur la surface du substrat ( 1) qui
est opposée à la première couche de semiconducteur ( 2).
6 Procédé de fabrication d'un dispositif à semiconducteurs, caractérisé par les étapes suivantes: on dépose sur un substrat semiconducteur ( 1) des première et seconde couches de semiconducteurs ( 2, 3) ayant des types de conductivité opposés; on grave un trou de connexion
traversant les première et seconde couches de semiconduc-
teurs ( 2, 3) et le substrat semiconducteur ( 1), pour mettre ainsi à nu une paroi latérale ( 9) des première et seconde couches de semiconducteurs ( 2, 3); on expose à un flux
d'ions ( 23) la surface de la seconde couche de semiconduc-
teur ( 3), pour produire une région électriquement isolante
( 20) dans les première et seconde couches de semiconduc-
teurs ( 2, 3), cette région isolante traversant les première et seconde couches de semiconducteurs et pénétrant dans le substrat semiconducteur ( 1) autour du trou de connexion, pour produire une région électriquement isolante ( 20) adjacente à la paroi latérale ( 9); et on dépose un matériau conducteur de l'électricité ( 10) dans le trou de connexion, en contact avec la paroi latérale ( 9) des première et seconde couches de semiconducteurs ( 2, 3), au niveau de la région électriquement isolante ( 20), pour achever ainsi la réalisation d'une structure de trou de connexion ( 18) dans laquelle les première et seconde couches de semiconducteurs
( 2, 3) ne sont pas connectées électriquement par le maté-
riau conducteur de l'électricité ( 10).
7 Procédé selon la revendication 6, dans lequel on dépose des électrodes de source ( 4), de grille ( 5) et de drain ( 6) sur la seconde couche de semiconducteur ( 3) pour former un transistor à effet de champ, et caractérisé en ce qu'on dépose le matériau conducteur de l'électricité ( 10) en contact électrique avec l'une des électrodes de source
et de drain ( 4, 6).
8 Procédé selon la revendication 6, dans lequel le substrat ( 1) est semiisolant, caractérisé en ce qu'on dépose un radiateur ( 7) sur le substrat, sur la surface
opposée à la première couche de semiconducteur ( 2).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2148181A JP2551203B2 (ja) | 1990-06-05 | 1990-06-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2662854A1 true FR2662854A1 (fr) | 1991-12-06 |
| FR2662854B1 FR2662854B1 (fr) | 1997-10-17 |
Family
ID=15447061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9106802A Expired - Fee Related FR2662854B1 (fr) | 1990-06-05 | 1991-06-05 | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5225707A (fr) |
| JP (1) | JP2551203B2 (fr) |
| FR (1) | FR2662854B1 (fr) |
| GB (1) | GB2245424B (fr) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2920854B2 (ja) * | 1991-08-01 | 1999-07-19 | 富士通株式会社 | ビィアホール構造及びその形成方法 |
| JP2549795B2 (ja) * | 1992-03-17 | 1996-10-30 | 株式会社東芝 | 化合物半導体集積回路及びその製造方法 |
| US5604159A (en) * | 1994-01-31 | 1997-02-18 | Motorola, Inc. | Method of making a contact structure |
| JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2730541B2 (ja) * | 1996-02-29 | 1998-03-25 | 日本電気株式会社 | 化合物半導体装置 |
| JP3193867B2 (ja) * | 1996-03-26 | 2001-07-30 | シャープ株式会社 | 半導体ウェハ上への電極形成方法 |
| GB2317500B (en) * | 1996-03-27 | 1998-08-05 | Mitsubishi Electric Corp | Semiconductor device manufacture |
| JPH09260405A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
| US5914517A (en) * | 1996-07-16 | 1999-06-22 | Nippon Steel Corporation | Trench-isolation type semiconductor device |
| US6046109A (en) * | 1997-12-29 | 2000-04-04 | Industrial Technology Research Institute | Creation of local semi-insulating regions on semiconductor substrates |
| US6576113B1 (en) * | 1999-10-29 | 2003-06-10 | California Institute Of Technology | Method of electroplating of high aspect ratio metal structures into semiconductors |
| DE60038605T2 (de) * | 1999-11-11 | 2009-05-28 | Nxp B.V. | Halbleiteranordnung mit einem feldeffekttransistor und verfahren zur herstellung |
| US6462950B1 (en) * | 2000-11-29 | 2002-10-08 | Nokia Mobile Phones Ltd. | Stacked power amplifier module |
| US7078743B2 (en) * | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| US7800097B2 (en) * | 2004-12-13 | 2010-09-21 | Panasonic Corporation | Semiconductor device including independent active layers and method for fabricating the same |
| US8575651B2 (en) * | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
| US9331192B2 (en) | 2005-06-29 | 2016-05-03 | Cree, Inc. | Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same |
| JP2007149794A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2007157829A (ja) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2007184553A (ja) * | 2005-12-06 | 2007-07-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8035223B2 (en) | 2007-08-28 | 2011-10-11 | Research Triangle Institute | Structure and process for electrical interconnect and thermal management |
| US8304809B2 (en) * | 2007-11-16 | 2012-11-06 | Furukawa Electric Co., Ltd. | GaN-based semiconductor device and method of manufacturing the same |
| JP5548426B2 (ja) * | 2009-10-29 | 2014-07-16 | 株式会社日立製作所 | インクジェット塗布装置及び方法 |
| JP2012038885A (ja) * | 2010-08-06 | 2012-02-23 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP2014007296A (ja) * | 2012-06-25 | 2014-01-16 | Advanced Power Device Research Association | 半導体装置及び半導体装置の製造方法 |
| KR101729653B1 (ko) * | 2013-12-30 | 2017-04-25 | 한국전자통신연구원 | 질화물 반도체 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480059A (en) * | 1987-09-19 | 1989-03-24 | Matsushita Electronics Corp | Manufacture of groove type capacitor |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969745A (en) * | 1974-09-18 | 1976-07-13 | Texas Instruments Incorporated | Interconnection in multi element planar structures |
| US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
| JPS5935187B2 (ja) * | 1976-12-17 | 1984-08-27 | 日本電気株式会社 | 電力用高耐圧電界効果トランジスタ |
| NL8005673A (nl) * | 1980-10-15 | 1982-05-03 | Philips Nv | Veldeffecttransistor en werkwijze ter vervaardiging van een dergelijke veldeffecttransistor. |
| JPS57177537A (en) * | 1981-04-24 | 1982-11-01 | Matsushita Electric Ind Co Ltd | Isolation of semiconductor element |
| JPS58206170A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | 化合物半導体装置 |
| JPS59168677A (ja) * | 1983-03-14 | 1984-09-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS60126861A (ja) * | 1983-12-13 | 1985-07-06 | Fujitsu Ltd | 半導体記憶装置 |
| KR900001394B1 (en) * | 1985-04-05 | 1990-03-09 | Fujitsu Ltd | Super high frequency intergrated circuit device |
| JPS6252969A (ja) * | 1985-08-30 | 1987-03-07 | Nippon Texas Instr Kk | 絶縁ゲ−ト型電界効果半導体装置 |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| JPS62243370A (ja) * | 1986-04-15 | 1987-10-23 | Nec Corp | 高周波電界効果トランジスタ |
| US4796070A (en) * | 1987-01-15 | 1989-01-03 | General Electric Company | Lateral charge control semiconductor device and method of fabrication |
| JP2681887B2 (ja) * | 1987-03-06 | 1997-11-26 | シ−メンス、アクチエンゲゼルシヤフト | ３次元１トランジスタメモリセル構造とその製法 |
| JPS6437835A (en) * | 1987-08-04 | 1989-02-08 | Nec Corp | Formation of layer of semiconductor device through ion implantation |
| JPH01293615A (ja) * | 1988-05-23 | 1989-11-27 | Nec Corp | 半導体装置の製造方法 |
| JPH0243742A (ja) * | 1988-08-04 | 1990-02-14 | Fujitsu Ltd | 化合物半導体装置の製造方法 |
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
| US5105253A (en) * | 1988-12-28 | 1992-04-14 | Synergy Semiconductor Corporation | Structure for a substrate tap in a bipolar structure |
| JPH02271535A (ja) * | 1988-12-28 | 1990-11-06 | Synergy Semiconductor Corp | バイポーラ構造における基板タップ及びこの製造方法 |
| US5017999A (en) * | 1989-06-30 | 1991-05-21 | Honeywell Inc. | Method for forming variable width isolation structures |
-
1990
- 1990-06-05 JP JP2148181A patent/JP2551203B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-15 US US07/700,436 patent/US5225707A/en not_active Expired - Fee Related
- 1991-05-24 GB GB9111249A patent/GB2245424B/en not_active Expired - Fee Related
- 1991-06-05 FR FR9106802A patent/FR2662854B1/fr not_active Expired - Fee Related
-
1993
- 1993-02-12 US US08/017,494 patent/US5362678A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480059A (en) * | 1987-09-19 | 1989-03-24 | Matsushita Electronics Corp | Manufacture of groove type capacitor |
Non-Patent Citations (3)
| Title |
|---|
| GAAS IC SYMPOSIUM 22 Octobre 1989, SAN DIEGO, US pages 207 - 210; K. SUMITANI ET AL.: 'A high aspect ratio via hole dry etching technology for high power GaAs MESFET' * |
| IEEE PROCEEDINGS OF THE MICROWAVE AND MILLIMETERWAVE CIRCUITS, MONOLITHIC CIRCUITS SYMPOSIUM 1985, NEW YORK, US M. KOBIKI ET AL.: 'A Ka-band GaAs power MMIC' * |
| PATENT ABSTRACTS OF JAPAN vol. 13, no. 301 (E-785)11 Juillet 1989 & JP-A-1 080 059 ( MATSUSHITA ELECTRONICS CORP. ) 24 Mars 1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5225707A (en) | 1993-07-06 |
| GB2245424A (en) | 1992-01-02 |
| JP2551203B2 (ja) | 1996-11-06 |
| GB9111249D0 (en) | 1991-07-17 |
| GB2245424B (en) | 1994-11-23 |
| FR2662854B1 (fr) | 1997-10-17 |
| US5362678A (en) | 1994-11-08 |
| JPH0439968A (ja) | 1992-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| EP0199424B1 (fr) | Composant semiconducteur du type planar à structure d'anneaux de garde, famille de tels composants et procédé de réalisation | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2825834A1 (fr) | Procede de fabrication d'un disositif a semi-conducteur | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2692402A1 (fr) | Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication. | |
| FR2764118A1 (fr) | Transistor bipolaire stabilise avec elements isolants electriques | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2666932A1 (fr) | Dispositif semi-conducteur presentant une haute tension de claquage et une faible resistance et procede pour sa fabrication. | |
| FR2461360A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede | |
| FR2646963A1 (fr) | Structure d'un transistor a base permeable et son procede de fabrication | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| WO2003077321A2 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| FR2673044A1 (fr) | Transistor a effet de champ comprenant une couche enterree, et procede de fabrication. | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| FR2512590A1 (fr) | Transistor a effet de champ du type a jonction et procede de fabrication | |
| FR2620570A1 (fr) | Procede de fabrication de dispositif semi-conducteur " bicmos " | |
| EP0508843B1 (fr) | Dispositif semiconducteur à effet Josephson |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |