JPS62243370A - 高周波電界効果トランジスタ - Google Patents
高周波電界効果トランジスタInfo
- Publication number
- JPS62243370A JPS62243370A JP8501186A JP8501186A JPS62243370A JP S62243370 A JPS62243370 A JP S62243370A JP 8501186 A JP8501186 A JP 8501186A JP 8501186 A JP8501186 A JP 8501186A JP S62243370 A JPS62243370 A JP S62243370A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- source
- effect transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 abstract description 26
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高周波回路に使用される電界効果トランジスタ
に関し、特に寄生インダクタンスの低減を図った電界効
果トランジスタに関する。
に関し、特に寄生インダクタンスの低減を図った電界効
果トランジスタに関する。
高周波回路に使用されるＭＥＳ型の電界効果トランジス
タは従来第３図に示すように構成されている。すなわち
、絶縁性半導体基板３１にバッファ層３２及び活性層３
３を形成し、この活性層３３上に整流性接合のゲート電
極３４と、抵抗性接合のソース電極３５及びドレイン電
極３６を配設している。そして、前記絶縁性半導体基板
３１を貫通するホール３８によって前記ソース電極３５
を絶縁性半導体基板３１の裏面に形成した裏面電極３７
に電気的に接続させている。
タは従来第３図に示すように構成されている。すなわち
、絶縁性半導体基板３１にバッファ層３２及び活性層３
３を形成し、この活性層３３上に整流性接合のゲート電
極３４と、抵抗性接合のソース電極３５及びドレイン電
極３６を配設している。そして、前記絶縁性半導体基板
３１を貫通するホール３８によって前記ソース電極３５
を絶縁性半導体基板３１の裏面に形成した裏面電極３７
に電気的に接続させている。
したがって、この電界効果トランジスタを実装する場合
には、ソース電極３５はホール３８及び裏面電極３７を
通してパッケージ４０のソース導体４１に直接接続する
ことができ、ソース電極３５における寄生インダクタン
スの低減を図ることができる。
には、ソース電極３５はホール３８及び裏面電極３７を
通してパッケージ４０のソース導体４１に直接接続する
ことができ、ソース電極３５における寄生インダクタン
スの低減を図ることができる。
上述した従来の電界効果トランジスタでは、ソース電極
３５はホール３８及び裏面電極３７を通してパンケージ
４０のソース導体４１に直接接続しているものの、ゲー
ト電極３４やドレイン電極３６は例えば図示のように２
０〜５０μｍ程度の金線４２．４３を用いてパッケージ
４０の導体への接続を行っている。
３５はホール３８及び裏面電極３７を通してパンケージ
４０のソース導体４１に直接接続しているものの、ゲー
ト電極３４やドレイン電極３６は例えば図示のように２
０〜５０μｍ程度の金線４２．４３を用いてパッケージ
４０の導体への接続を行っている。
このため、これら金線４２．４３における寄生インダク
タンスが比較的に大きなものになってゲート電極３４及
びドレイン電極３６における寄生インダクタンスが大に
なり、回路特性に好ましくない影響を与えることになる
。特に、２０ＧＨ２以上の信号を扱う回路では、この寄
生インダクタンスによる位相整合が極めて困難なものに
なり、また位相整合時に発生する損失も極めて大きなも
のになる。
タンスが比較的に大きなものになってゲート電極３４及
びドレイン電極３６における寄生インダクタンスが大に
なり、回路特性に好ましくない影響を与えることになる
。特に、２０ＧＨ２以上の信号を扱う回路では、この寄
生インダクタンスによる位相整合が極めて困難なものに
なり、また位相整合時に発生する損失も極めて大きなも
のになる。
本発明はこのような問題を解消し、ソース電極のみなら
ずゲート電極及びドレイン電極における寄生インダクタ
ンスの低減を図り、特に高周波回路における特性の向上
を達成するものである。
ずゲート電極及びドレイン電極における寄生インダクタ
ンスの低減を図り、特に高周波回路における特性の向上
を達成するものである。
本発明の高周波電界効果トランジスタは、絶縁性半導体
基板上に形成したゲート電極、ソース電極及びドレイン
電極を、夫々前記絶縁性半導体基板を貫通したホールを
介してその裏面に形成したゲート、ソース及びドレイン
の各裏面電極に接続し、これら各裏面電極を通して外部
回路との接続を行うように構成している。
基板上に形成したゲート電極、ソース電極及びドレイン
電極を、夫々前記絶縁性半導体基板を貫通したホールを
介してその裏面に形成したゲート、ソース及びドレイン
の各裏面電極に接続し、これら各裏面電極を通して外部
回路との接続を行うように構成している。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の断面図である。図において
、絶縁性半導体基板１にはバッファ層２及び活性層３を
形成し、この活性層３の表面には整流性接合のゲート電
極４と、抵抗性接合のソース電極５及びドレイン電極６
を夫々配置している。
、絶縁性半導体基板１にはバッファ層２及び活性層３を
形成し、この活性層３の表面には整流性接合のゲート電
極４と、抵抗性接合のソース電極５及びドレイン電極６
を夫々配置している。
そして、これらゲート電極４．ソース電極５及びドレイ
ン電極６の下側には、前記活性層３．バッファ層２及び
絶縁性半導体基板ｌを厚さ方向に貫通して裏面にまで達
する透孔を開設しかつこれら透孔内に夫々導電性材料を
埋設した構成のホール（バイアホール）？、８．９を形
成している。そして、前記絶縁性半導体基板１の裏面に
は、これらホール？、８．９に対応する電極を夫々形成
し、これを夫々裏面ゲート電極１０．裏面ソース電極１
１及び裏面ドレイン電極１２として構成している。これ
ら裏面ゲート電極１０．裏面ソース電極１１及び裏面ド
レイン電極１２は夫々ホール７゜８．９を通して前記ゲ
ート電極４．ソース電極５及びドレイン電極６に電気的
に接続していることは言うまでもない。
ン電極６の下側には、前記活性層３．バッファ層２及び
絶縁性半導体基板ｌを厚さ方向に貫通して裏面にまで達
する透孔を開設しかつこれら透孔内に夫々導電性材料を
埋設した構成のホール（バイアホール）？、８．９を形
成している。そして、前記絶縁性半導体基板１の裏面に
は、これらホール？、８．９に対応する電極を夫々形成
し、これを夫々裏面ゲート電極１０．裏面ソース電極１
１及び裏面ドレイン電極１２として構成している。これ
ら裏面ゲート電極１０．裏面ソース電極１１及び裏面ド
レイン電極１２は夫々ホール７゜８．９を通して前記ゲ
ート電極４．ソース電極５及びドレイン電極６に電気的
に接続していることは言うまでもない。
この構成の電界効果トランジスタを実装するには、第２
図のようにパッケージ２０上に電界効果トランジスタを
載置し、このパッケージ２０に設けた導体に各裏面電極
を直接接続させる。
図のようにパッケージ２０上に電界効果トランジスタを
載置し、このパッケージ２０に設けた導体に各裏面電極
を直接接続させる。
すなわち、パッケージ２０は、ソース導体２１の表面に
アルミナ基板２２．２３で絶縁した領域を有し、このア
ルミナ基板２２．２３上に夫々ゲート導体２４とドレイ
ン導体２５を形成している。
アルミナ基板２２．２３で絶縁した領域を有し、このア
ルミナ基板２２．２３上に夫々ゲート導体２４とドレイ
ン導体２５を形成している。
そして、前記電界効果トランジスタの裏面ソース電極１
１をソース導体２１に直接接続し、かつ裏面ゲート電極
１０をゲート導体２４に直接接続し、更に裏面ドレイン
電極１２をドレイン導体２５に直接接続している。
１をソース導体２１に直接接続し、かつ裏面ゲート電極
１０をゲート導体２４に直接接続し、更に裏面ドレイン
電極１２をドレイン導体２５に直接接続している。
この構成によれば、パッケージ２０上に実装される電界
効果トランジスタのゲート電極４．ソース電極５及びド
レイン電極６は、夫々ホール７゜８．９と、裏面ゲート
電極１０．裏面ソース電極１１及び裏面ドレイン電極１
２を介してパッケージ２０のゲート導体２４．ソース導
体２１及びドレイン導体２５に接続されることになる。
効果トランジスタのゲート電極４．ソース電極５及びド
レイン電極６は、夫々ホール７゜８．９と、裏面ゲート
電極１０．裏面ソース電極１１及び裏面ドレイン電極１
２を介してパッケージ２０のゲート導体２４．ソース導
体２１及びドレイン導体２５に接続されることになる。
このため、全ての電極において金線による電気接続を行
う必要はなく、各電極における寄生インダクタンスを低
減することができる。したがって、特に高周波回路にお
いては、寄生インダクタンスが原因とされる位相整合の
困難性を解消し、同時に損失の発生を有効に防止するこ
とができる。
う必要はなく、各電極における寄生インダクタンスを低
減することができる。したがって、特に高周波回路にお
いては、寄生インダクタンスが原因とされる位相整合の
困難性を解消し、同時に損失の発生を有効に防止するこ
とができる。
ここで、ゲート、ソース、ドレインの各電極は、活性層
の存在する領域より外側に引き出した電極から裏面の各
電極にホールで接続する構成にしてもよい。
の存在する領域より外側に引き出した電極から裏面の各
電極にホールで接続する構成にしてもよい。
以上説明したように本発明は、ゲート電極、ソース電極
及びドレイン電極を夫々半導体基板を貫通したホールを
介してその裏面に形成したゲート。
及びドレイン電極を夫々半導体基板を貫通したホールを
介してその裏面に形成したゲート。
ソース及びドレインの各裏面電極に接続し、これら各裏
面電極を通して外部回路との接続を行うように構成して
いるので、各電極における寄生インダクタンスを低減で
き、高周波回路における特性の向上を達成することがで
きる。
面電極を通して外部回路との接続を行うように構成して
いるので、各電極における寄生インダクタンスを低減で
き、高周波回路における特性の向上を達成することがで
きる。
第１図は本発明の一実施例の断面図、第２図は実装状態
の断面図、第３図は従来構造の断面図である。 １・・・絶縁性半導体基板、２・・・バッファ層、３・
・・活性層、４・・・ゲート電極、５・・・ソース電極
、６・・・ドレイン電極、７，８．９・・・ホール、１
０・・・裏面ゲート電極、１１・・・裏面ソース電極、
１２・・・裏面ドレイン電極、２０・・・パッケージ、
２１・・・ソース導体、２２．２３・・・アルミナ基板
、２４・・・ゲート導体、２５・・・ドレイン導体、３
１・・・絶縁性半導体基板、３２・・・バッファ層、３
３・・・活性層、３４・・・ゲート電極、３５・・・ソ
ース電極、３６・・・ドレイン電極、３７・・・裏面ソ
ース電極、３８・・・ホール、４０・・・パッケージ、
４Ｉ・・・ソース導体、４２．４３・・・金線。 第１図 第２図
の断面図、第３図は従来構造の断面図である。 １・・・絶縁性半導体基板、２・・・バッファ層、３・
・・活性層、４・・・ゲート電極、５・・・ソース電極
、６・・・ドレイン電極、７，８．９・・・ホール、１
０・・・裏面ゲート電極、１１・・・裏面ソース電極、
１２・・・裏面ドレイン電極、２０・・・パッケージ、
２１・・・ソース導体、２２．２３・・・アルミナ基板
、２４・・・ゲート導体、２５・・・ドレイン導体、３
１・・・絶縁性半導体基板、３２・・・バッファ層、３
３・・・活性層、３４・・・ゲート電極、３５・・・ソ
ース電極、３６・・・ドレイン電極、３７・・・裏面ソ
ース電極、３８・・・ホール、４０・・・パッケージ、
４Ｉ・・・ソース導体、４２．４３・・・金線。 第１図 第２図
Claims (2)
- （１）絶縁性半導体基板上にゲート電極、ソース電極及
びドレイン電極を配設してなる高周波電界効果トランジ
スタにおいて、前記ゲート電極、ソース電極及びドレイ
ン電極は夫々前記絶縁性半導体基板を貫通したホールを
介してその裏面に形成したゲート、ソース及びドレイン
の各裏面電極に接続し、これら各裏面電極を通して外部
回路との接続を行うように構成したことを特徴とする高
周波電界効果トランジスタ。 - （２）絶縁性半導体基板上にバッファ層及び活性層を形
成し、この活性層上にゲート電極、ソース電極及びドレ
イン電極を夫々形成し、前記絶縁性半導体基板、バッフ
ァ層及び活性層を貫通して絶縁性半導体基板の裏面に達
するホールを各電極の下側位置に形成してなる特許請求
の範囲第１項記載の高周波電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8501186A JPS62243370A (ja) | 1986-04-15 | 1986-04-15 | 高周波電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8501186A JPS62243370A (ja) | 1986-04-15 | 1986-04-15 | 高周波電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62243370A true JPS62243370A (ja) | 1987-10-23 |
Family
ID=13846801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8501186A Pending JPS62243370A (ja) | 1986-04-15 | 1986-04-15 | 高周波電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62243370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439968A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 半導体装置 |
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
-
1986
- 1986-04-15 JP JP8501186A patent/JPS62243370A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439968A (ja) * | 1990-06-05 | 1992-02-10 | Mitsubishi Electric Corp | 半導体装置 |
| US7276738B2 (en) | 2000-07-11 | 2007-10-02 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7544973B2 (en) | 2000-07-11 | 2009-06-09 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
| US7879633B2 (en) | 2000-07-11 | 2011-02-01 | Seiko Epson Corporation | Miniature optical element for wireless bonding in an electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US4141021A (en) | Field effect transistor having source and gate electrodes on opposite faces of active layer | |
| JPH098064A (ja) | 半導体デバイス | |
| JPS62243370A (ja) | 高周波電界効果トランジスタ | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2982441B2 (ja) | マイクロ波モノリシック集積回路 | |
| JPH0521474A (ja) | 半導体装置 | |
| JPS62244160A (ja) | 半導体装置 | |
| JPH0526738Y2 (ja) | ||
| KR100808166B1 (ko) | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 | |
| JPS5892243A (ja) | 電界効果トランジスタ用パツケ−ジ | |
| JPS61172376A (ja) | 半導体装置 | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPS58140140A (ja) | 半導体装置 | |
| JPS58178546A (ja) | 半導体装置 | |
| KR940009351B1 (ko) | 반도체 칩의 에지 시일 및 그 제조방법 | |
| JP3518092B2 (ja) | 配線構造 | |
| JPS62291975A (ja) | 高周波半導体装置 | |
| JPH0436112Y2 (ja) | ||
| JP2002110698A (ja) | マイクロ波半導体装置 | |
| JPH09232334A (ja) | 化合物半導体装置 | |
| JPS6399555A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JPS5832508B2 (ja) | ソウゲ−トセツゴウガタデンカイコウカトランジスタ | |
| JPS62111474A (ja) | 半導体集積回路装置 |