JPH0521474A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0521474A JPH0521474A JP17497291A JP17497291A JPH0521474A JP H0521474 A JPH0521474 A JP H0521474A JP 17497291 A JP17497291 A JP 17497291A JP 17497291 A JP17497291 A JP 17497291A JP H0521474 A JPH0521474 A JP H0521474A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor substrate
- conductor
- insulating film
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ＦＥＴの絶縁破壊耐圧を向上させる。
【構成】ＧａＡｓ等の半導体基板１表面上に、ソース電
極２，ドレイン電極３及びゲート電極４を有する能動層
５を形成し、裏面電極７とソース電極２とがバイヤホー
ル８を介して接続されている時、バイヤホールの側面に
絶縁膜６′、裏面電極７と半導体基板１の界面に絶縁膜
６をそれぞれ形成する。 【効果】バイヤホール側面に形成された絶縁膜６′は、
バイヤホール中の導電体とゲート電極との間の絶縁破壊
を防止する。また、裏面電極と半導体基板界面に形成さ
れた絶縁膜６は、ゲート電極と裏面電極間、ドレイン電
極と裏面電極間の絶縁破壊を防止する。
極２，ドレイン電極３及びゲート電極４を有する能動層
５を形成し、裏面電極７とソース電極２とがバイヤホー
ル８を介して接続されている時、バイヤホールの側面に
絶縁膜６′、裏面電極７と半導体基板１の界面に絶縁膜
６をそれぞれ形成する。 【効果】バイヤホール側面に形成された絶縁膜６′は、
バイヤホール中の導電体とゲート電極との間の絶縁破壊
を防止する。また、裏面電極と半導体基板界面に形成さ
れた絶縁膜６は、ゲート電極と裏面電極間、ドレイン電
極と裏面電極間の絶縁破壊を防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
電界効果トランジスタの耐圧を向上させた半導体装置に
関する。
電界効果トランジスタの耐圧を向上させた半導体装置に
関する。
【０００２】
【従来の技術】マイクロ波帯のパワー電界効果トランジ
スター（ＦＥＴと称する）は電子速度が速い砒化ガリウ
ム（ＧａＡｓ）などの化合物半導体によるものが研究開
発実用化されている。
スター（ＦＥＴと称する）は電子速度が速い砒化ガリウ
ム（ＧａＡｓ）などの化合物半導体によるものが研究開
発実用化されている。
【０００３】これらのパワーＦＥＴは図２に示すように
ソース電極２およびドレイン電極３は半絶縁性の半導体
基板１の表面に形成された能動層５上に形成されてい
る。またソース電極２はソースインダクタンスを低減さ
せる目的で半導体基板１のソース電極領域下に形成され
た導電体の充填されたバイアホール１８を介して半導体
基板１の裏面に形成された金（Ａｕ）メッキ電極７と接
続されていた。
ソース電極２およびドレイン電極３は半絶縁性の半導体
基板１の表面に形成された能動層５上に形成されてい
る。またソース電極２はソースインダクタンスを低減さ
せる目的で半導体基板１のソース電極領域下に形成され
た導電体の充填されたバイアホール１８を介して半導体
基板１の裏面に形成された金（Ａｕ）メッキ電極７と接
続されていた。
【０００４】
【発明が解決しようとする課題】この従来のＦＥＴでは
ドレイン電極とソース電極で形成されている能動層と、
半導体基板の裏面に形成された電極が、半導体基板に接
しており、能動層のドレイン電極下とバイアホール間も
しくは能動層のドレイン電極下と裏面電極との間で半絶
縁性半導体基板が絶縁破壊しやすく、ドレイン耐圧が低
下するという問題があった。絶縁破壊が生じ易いのは、
電極間の距離や半導体基板の厚みによって、異なるが、
ゲート電極とバイヤホール中の導電体間、ドレイン電極
と裏面電極間及びゲート電極と裏面電極間であった。特
に、ソース電極間の距離が短い場合はゲート電極とバイ
ヤホール中の導電体間の絶縁破壊が生じ易かった。
ドレイン電極とソース電極で形成されている能動層と、
半導体基板の裏面に形成された電極が、半導体基板に接
しており、能動層のドレイン電極下とバイアホール間も
しくは能動層のドレイン電極下と裏面電極との間で半絶
縁性半導体基板が絶縁破壊しやすく、ドレイン耐圧が低
下するという問題があった。絶縁破壊が生じ易いのは、
電極間の距離や半導体基板の厚みによって、異なるが、
ゲート電極とバイヤホール中の導電体間、ドレイン電極
と裏面電極間及びゲート電極と裏面電極間であった。特
に、ソース電極間の距離が短い場合はゲート電極とバイ
ヤホール中の導電体間の絶縁破壊が生じ易かった。
【０００５】
【課題を解決するための手段】本発明によれば、半導体
基板の表面に第１の導電体を有し、前記半導体基板の裏
面に第２の導電体を有し、半導体基板中に第１の導電体
と第２の導電体を接続するバイヤホールを有し、このバ
イヤーホールは第３の導電体で充填され、このバイヤホ
ール内の第３の導電体と半導体基板との間に絶縁膜を有
する半導体装置が得られる。
基板の表面に第１の導電体を有し、前記半導体基板の裏
面に第２の導電体を有し、半導体基板中に第１の導電体
と第２の導電体を接続するバイヤホールを有し、このバ
イヤーホールは第３の導電体で充填され、このバイヤホ
ール内の第３の導電体と半導体基板との間に絶縁膜を有
する半導体装置が得られる。
【０００６】半導体基板の表面と裏面の導電体を接続す
るために、半導体基板にバイヤホールを形成して、その
バイヤホールに金属を充填する方法がとられるが、この
時バイヤホール中の金属と半導体基板が接していると、
半導体基板に電圧がかかり破壊することがある。そこで
その防止のために、バイヤホールを絶縁体で覆い、バイ
ヤホール中の金属と半導体基板を絶縁するとよい。絶縁
膜としては、酸化膜，窒化膜等が挙げられる。
るために、半導体基板にバイヤホールを形成して、その
バイヤホールに金属を充填する方法がとられるが、この
時バイヤホール中の金属と半導体基板が接していると、
半導体基板に電圧がかかり破壊することがある。そこで
その防止のために、バイヤホールを絶縁体で覆い、バイ
ヤホール中の金属と半導体基板を絶縁するとよい。絶縁
膜としては、酸化膜，窒化膜等が挙げられる。
【０００７】更にまた本発明によれば、前述の第２の導
電体と半導体基板との間に更に絶縁膜を有する前述の半
導体装置が得られる。
電体と半導体基板との間に更に絶縁膜を有する前述の半
導体装置が得られる。
【０００８】バイヤホール中の金属と、接地電極をそれ
ぞれ半導体基板から絶縁すれば、より効果的に絶縁破壊
を防止することができる。
ぞれ半導体基板から絶縁すれば、より効果的に絶縁破壊
を防止することができる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１に本発明による半導体装置の第１の実
施例を示す。
施例を示す。
【００１１】まず、半絶縁性のＧａＡｓからなる半導体
基板１上に、Ｓｉをドープしたｎ型の能動層５、ソース
電極２、ドレイン電極３、ゲート電極４及びバイヤホー
ル８を形成する。その後、バイヤホール８の側面に酸化
等で絶縁膜６′を形成し、無電界メッキ等でバイヤホー
ル８を導電体７′で埋める。次に、半導体基板１が厚さ
約５０μｍになるように裏面を研磨した後、絶縁膜６を
形成し、ソース電極２とバイヤホール８が接する部分の
絶縁膜はドライエッチングで除去する。その後Ａｕメッ
キにより裏面電極７を形成することにより、バイヤホー
ル８の側面及び裏面電極７と半導体基板１の界面に絶縁
膜６が形成される。
基板１上に、Ｓｉをドープしたｎ型の能動層５、ソース
電極２、ドレイン電極３、ゲート電極４及びバイヤホー
ル８を形成する。その後、バイヤホール８の側面に酸化
等で絶縁膜６′を形成し、無電界メッキ等でバイヤホー
ル８を導電体７′で埋める。次に、半導体基板１が厚さ
約５０μｍになるように裏面を研磨した後、絶縁膜６を
形成し、ソース電極２とバイヤホール８が接する部分の
絶縁膜はドライエッチングで除去する。その後Ａｕメッ
キにより裏面電極７を形成することにより、バイヤホー
ル８の側面及び裏面電極７と半導体基板１の界面に絶縁
膜６が形成される。
【００１２】通常、半導体基板１の厚さが約５０μｍで
あるのに対し、ソース電極２とドレイン電極３との間の
距離は約７μｍである。この様に、電極間距離が短いた
め、ゲート電極とバイヤホール中の導電体間の絶縁破壊
が生じ易く、これらはバイヤホール８の側面に絶縁膜を
形成することで十分に防止することができる。
あるのに対し、ソース電極２とドレイン電極３との間の
距離は約７μｍである。この様に、電極間距離が短いた
め、ゲート電極とバイヤホール中の導電体間の絶縁破壊
が生じ易く、これらはバイヤホール８の側面に絶縁膜を
形成することで十分に防止することができる。
【００１３】更に裏面電極７と半導体基板１の界面に絶
縁膜を形成すれば、ドレイン電極と裏面電極間、ゲート
電極と裏面電極間の絶縁破壊を防止することができる。
縁膜を形成すれば、ドレイン電極と裏面電極間、ゲート
電極と裏面電極間の絶縁破壊を防止することができる。
【００１４】
【発明の効果】本発明は半導体基板の裏面に形成された
電極と表面に形成された電極とを接続するための導電体
の充填されたバイヤホールの側面に、絶縁膜を形成する
ことにより、ゲート電極とバイヤホール中の導電体間の
絶縁破壊を防止することができ、半導体装置の絶縁破壊
耐圧を向上させるという効果を有する。
電極と表面に形成された電極とを接続するための導電体
の充填されたバイヤホールの側面に、絶縁膜を形成する
ことにより、ゲート電極とバイヤホール中の導電体間の
絶縁破壊を防止することができ、半導体装置の絶縁破壊
耐圧を向上させるという効果を有する。
【００１５】更に、半導体基板の裏面に形成された電極
と半導体基板との間に絶縁膜を形成することにより、ド
レイン電極と裏面電極間、及びゲート電極と裏面電極間
の絶縁破壊も防止することが出来、更に耐圧を向上させ
ることができるという効果を有する。
と半導体基板との間に絶縁膜を形成することにより、ド
レイン電極と裏面電極間、及びゲート電極と裏面電極間
の絶縁破壊も防止することが出来、更に耐圧を向上させ
ることができるという効果を有する。
【図１】本発明による半導体装置の第１の実施例を示す
断面図である。
断面図である。
【図２】従来の半導体装置の断面図である。
１ 半導体基板
２ ソース電極
３ ドレイン電極
４ ゲート電極
５ 能動層
６，６′ 絶縁膜
７′ 導電体
７ 裏面電極
８ バイアホール
Claims (2)
- 【請求項１】 半導体基板の表面に第１の導電体を有
し、前記半導体基板の裏面に第２の導電体を有し、前記
半導体基板中に前記第１の導電体と前記第２の導電体を
接続するバイヤホールを有し、前記バイヤーホールは第
３の導電体で充填され、前記バイヤホール内の第３の導
電体と前記半導体基板との間に絶縁膜を有することを特
徴とする半導体装置。 - 【請求項２】 前記第２の導電体と前記半導体基板との
間に更に絶縁膜を有することを特徴とする請求項１記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17497291A JPH0521474A (ja) | 1991-07-16 | 1991-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17497291A JPH0521474A (ja) | 1991-07-16 | 1991-07-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521474A true JPH0521474A (ja) | 1993-01-29 |
Family
ID=15987962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17497291A Pending JPH0521474A (ja) | 1991-07-16 | 1991-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521474A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805196A (en) * | 1994-09-09 | 1998-09-08 | Konica Corporation | Apparatus for recording a color image on a color photogaphic material based on three color component image signals separated from the color image |
| US5917209A (en) * | 1996-03-27 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including via hole and isolating circumferential member |
| US7078743B2 (en) | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| DE10244077B4 (de) * | 2002-09-06 | 2007-03-15 | INSTITUT FüR MIKROTECHNIK MAINZ GMBH | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
| US20090140295A1 (en) * | 2007-11-16 | 2009-06-04 | Shusuke Kaya | GaN-based semiconductor device and method of manufacturing the same |
| CN116913911A (zh) * | 2023-09-05 | 2023-10-20 | 深圳智芯微电子科技有限公司 | 级联型GaN HEMT封装器件及其制备方法 |
-
1991
- 1991-07-16 JP JP17497291A patent/JPH0521474A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5805196A (en) * | 1994-09-09 | 1998-09-08 | Konica Corporation | Apparatus for recording a color image on a color photogaphic material based on three color component image signals separated from the color image |
| US5917209A (en) * | 1996-03-27 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including via hole and isolating circumferential member |
| DE10244077B4 (de) * | 2002-09-06 | 2007-03-15 | INSTITUT FüR MIKROTECHNIK MAINZ GMBH | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
| US7078743B2 (en) | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| US7339207B2 (en) | 2003-05-15 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including a group III-V nitride semiconductor |
| JP2009038392A (ja) * | 2003-05-15 | 2009-02-19 | Panasonic Corp | 半導体装置 |
| US20090140295A1 (en) * | 2007-11-16 | 2009-06-04 | Shusuke Kaya | GaN-based semiconductor device and method of manufacturing the same |
| US8304809B2 (en) | 2007-11-16 | 2012-11-06 | Furukawa Electric Co., Ltd. | GaN-based semiconductor device and method of manufacturing the same |
| CN116913911A (zh) * | 2023-09-05 | 2023-10-20 | 深圳智芯微电子科技有限公司 | 级联型GaN HEMT封装器件及其制备方法 |
| CN116913911B (zh) * | 2023-09-05 | 2023-12-22 | 深圳智芯微电子科技有限公司 | 级联型GaN HEMT封装器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6118351B2 (ja) | ||
| JP3144387B2 (ja) | 半導体装置の製造方法 | |
| US8026132B2 (en) | Leakage barrier for GaN based HEMT active device | |
| US5138407A (en) | Transistor made of 3-5 group semiconductor materials on a silicon substrate | |
| JPH0521474A (ja) | 半導体装置 | |
| JP2004319552A (ja) | フリップチップ型対面電極ｈｅｍｔ | |
| US20040104443A1 (en) | Semiconductor device having T-shaped gate electrode and method of manufacturing the same | |
| JP2522159B2 (ja) | 半導体集積回路の製造方法 | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| US4136352A (en) | Field-effect structures | |
| JPS62128179A (ja) | 半導体装置 | |
| JP3365380B2 (ja) | 高周波半導体装置とその製造方法 | |
| JP2629600B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JP3393797B2 (ja) | 電界効果トランジスタ | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JPH05235194A (ja) | マイクロ波モノリシック集積回路 | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPS6255722B2 (ja) | ||
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JPS60111475A (ja) | 半導体装置及びその製造方法 | |
| JPS6165480A (ja) | 半導体装置の製造方法 | |
| JPS62243370A (ja) | 高周波電界効果トランジスタ | |
| JPH05218100A (ja) | 半導体装置の製造方法 | |
| JP3133295B2 (ja) | ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体 |