JP2009038392A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009038392A
JP2009038392A JP2008259638A JP2008259638A JP2009038392A JP 2009038392 A JP2009038392 A JP 2009038392A JP 2008259638 A JP2008259638 A JP 2008259638A JP 2008259638 A JP2008259638 A JP 2008259638A JP 2009038392 A JP2009038392 A JP 2009038392A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
substrate
conductive substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008259638A
Other languages
English (en)
Inventor
Takeshi Tanaka
毅 田中
Tomohiro Murata
智洋 村田
Daisuke Ueda
大助 上田
Kaoru Inoue
薫 井上
Yutaka Hirose
裕 廣瀬
Yoshito Ikeda
義人 池田
Yasuhiro Uemoto
康裕 上本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008259638A priority Critical patent/JP2009038392A/ja
Publication of JP2009038392A publication Critical patent/JP2009038392A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/4175Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 III-V族窒化物半導体からなりバイアホール構造を有する半導体装置において、基板と半導体層との間に生じる漏れ電流を防止すると共にバイアホールの形成を容易にして高周波特性、高出力特性及び大電力特性を得られるようにする。
【解決手段】 半導体装置は、導電性基板11の上に形成された高抵抗のAlGa1−xNからなるバッファ層12と、該バッファ層12の上に形成され、チャネル層を有するアンドープのGaN及びN型のAlGa1−yNからなる素子形成層14と、素子形成層14の上に選択的に形成されたソース電極16、ドレイン電極17及びゲート電極15とを備えている。ソース電極16は、バッファ層12及び素子形成層14に設けられた貫通孔12aに充填されることにより導電性基板11と電気的に接続されている。
【選択図】 図1

Description

本発明は、III-V族窒化物半導体よりなる半導体装置に関し、特に基板の裏面に電極を設ける電界効果型の半導体装置に関する。
III-V族窒化物半導体、すなわち窒化ガリウム(GaN)、窒化アルミニウム(AlN)及び窒化インジウム等の一般式がAlGa1−x−yInN(但し、0≦X≦1、0≦Y≦1)で表わされる混晶物は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを利用した短波長光学素子への応用のみならず、高い破壊電界と飽和電子速度という特長から電子デバイスへの応用も検討されている。
特に、半絶縁性基板上に順次エピタキシャル成長したAlGa1−xN層(但し、0<X≦1)とGaN層との界面に現われる二次元電子ガス(2Dimensional Electron Gas:以下、2DEGと呼ぶ。)を利用するヘテロ接合電界効果トランジスタ(Hetero-junction Field Effect Transistor:以下、HFETと呼ぶ。)は、高出力デバイスや高周波デバイスとして開発が進められている。このHFETは、キャリア供給層(N型AlGaN障壁層)からの電子の供給に加え、自発分極及びピエゾ分極からなる分極効果による電荷の供給があり、その電子密度は1013cm−2を超えており、AlGaAs/GaAs系FETと比べて1桁程度大きい等の特徴を有している。このため、HFETは、GaAs系HFETと比べて高いドレイン電流密度が期待でき、最大ドレイン電流が1A/mmを超える素子が報告されている(非特許文献1を参照)。さらに、III-V族窒化物半導体は広いバンドギャップ(例えばGaNは3.4eV)を有するため高い耐圧特性をも示し、ゲート・ドレイン電極間の耐圧を100V以上とすることが可能である(非特許文献1を参照。)。このように、高耐圧且つ高電流密度を示す電気的特性を期待できることから、HFETを中心とするIII-V族窒化物半導体からなる電子デバイスは、高周波素子として、また従来よりも小さい設計寸法で大電力を扱える素子として応用が検討されている。
しかしながら、III-V族窒化物半導体からなる電子デバイスは、高周波、高出力又は大電力素子として有望ではあるが、その実現のためには様々な工夫が必要である。このような高周波特性、高出力特性及び大電力特性を持つ素子を実現するための工夫の1つとして、バイアホール構造を用いる技術が知られている。
以下、このような従来のバイアホール構造を用いたFETについて図14を参照しながら説明する。
図14に示ように、厚さが25μm程度にまで薄膜化されたヒ化ガリウム(GaAs)からなる絶縁性の基板101の上には、N型のGaAsからなるチャネル層(活性層)を含む半導体層102が形成されている。半導体層102の上には、ショットキー電極103と、その両側方に形成されたオーミック性のソース電極104及びドレイン電極105とが形成されている。絶縁性基板101及び半導体層102におけるソース電極104の下側にはバイアホール106が選択的に形成されており、絶縁性基板101における半導体層102の反対側の面(裏面)には、バイアホール106を充填するように裏面電極107が形成されており、該裏面電極107は接地電源108と接続されている。このようにソース電極104が裏面電極107とバイアホール106を介して接地されるFETは、ソース電極104がワイヤにより接地される構成のFETと比べてソースインダクタンスを低減できるため、線形利得で約2dBの改善が見られることが報告されている(非特許文献2を参照。)。
また、他の従来例として、ソース電極又はエミッタ電極をバイアホールを介して接地された導電性のP 型基板と接続する構造については特許文献1が知られており、炭化シリコン(SiC)又はサファイアからなる基板を薄く研磨し、研磨された基板の裏面からバイアホールをエッチングにより形成する構造及び製造方法については特許文献2が知られている。
また、絶縁膜により貫通型バイアホールの側面及び基板の裏面を覆う構造については特許文献3が知られている。
特表2002−536847号公報 特開平11−45892号公報 特開平05−21474号公報 安藤祐二、岡本康宏、宮本広信、中山達峰、井上隆、葛原正明著「高耐圧AlGaN/GaNヘテロ接合FETの評価」信学技報、ED2002-214, CPM2002-105(2002-10), pp.29-34 福田益美、平地康剛著「GaAs電界効果トランジスタの基礎」電子情報通信学会、1992年、p.214
しかしながら、前記従来のバイアホールを用いる構成には、以下に示す問題がある。
第1に、基板101と活性層を含む半導体層102との間に印加される電界により、基板101と半導体層102との間に漏れ電流が生じる。第2に、通常、基板101に用いられるSiC又はサファイアは非常に硬く且つ耐薬品性が高いため、SiCやサファイアからなる基板101に対し、該基板101の強度を保ったまま、すなわち基板101を薄くしない状態で基板101の裏面にまで貫通させるバイアホール106を形成することは極めて困難である。逆に、SiC又はサファイアからなる基板101を薄く研磨してからバイアホール106を形成する場合には、薄くされた基板101はもろくなるため、バイアホール106を形成する工程において該基板101が割れてしまうという事態が生じる。
従って、従来のバイアホールにより裏面電極107と接続される半導体装置は、高周波特性、高出力特性及び大電力特性を十分に得られないという問題がある。
前記の問題に鑑み、本発明は、III-V族窒化物半導体からなりバイアホール構造を有する半導体装置において、基板と半導体層との間に生じる漏れ電流を防止すると共に、バイアホールの形成を容易にして高周波特性、高出力特性及び大電力特性を得られるようにすることを目的とする。
前記の目的を達成するため、本発明は、III-V族窒化物からなる半導体装置において、チャネル層を含む半導体層を保持する基板を導電性基板とし、半導体層にのみバイアホールを形成してソース電極又はドレイン電極と導電性基板とを電気的に接続する構成とする。
具体的に、本発明に係る第1の半導体装置は、導電性基板と、導電性基板の上に形成され、高抵抗の第1のIII-V族窒化物半導体からなる第1の半導体層と、第1の半導体層の上に形成され、チャネル層を有する第2のIII-V族窒化物半導体からなる第2の半導体層と、第2の半導体層の上に選択的に形成されたソース電極、ドレイン電極及びゲート電極とを備え、ソース電極は、第1の半導体層及び第2の半導体層に設けられた貫通孔に充填されることにより、導電性基板と電気的に接続されていることを特徴とする。
第1の半導体装置によると、ソース電極は、高抵抗の第1の半導体層及びチャネル層を有する第2の半導体層に設けられた貫通孔(バイアホール)に充填されることにより導電性基板と電気的に接続されているため、導電性基板にバイアホールを設けることなく、導電性基板の裏面に電極を形成することができる。これにより、バイアホールの形成が容易となると共に基板を薄膜化する必要がなくなるため、導電性基板の強度が保持された状態の、高周波特性及び高出力特性に優れるIII-V族窒化物半導体からなる半導体装置を得ることができる。
第1の半導体装置において、第1の半導体層はその厚さがドレイン電極に印加される最大電圧よりも高い耐圧を持つように設定されていることが好ましい。このようにすると、導電性基板とチャネル層との間を流れる漏れ電流を抑止することができるため、高出力特性及び大電力特性を向上することができる。
第1の半導体装置において、導電性基板はP型の半導体基板であり、第1の半導体層と半導体基板とは、第1の半導体層及び半導体基板に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層の厚さと半導体基板の不純物濃度とを有していることが好ましい。このようにすると、P型の半導体基板とチャネル層を有する第2の半導体層との間を流れる漏れ電流をさらに小さくすることができる。なお、導電性基板にP型の半導体基板を用いるのは、半導体基板の裏面電極に接地電位を印加し且つドレイン電極に正電位を印加した場合に、半導体基板における第1の半導体層との界面が空乏化されるため、また、P型の半導体基板はキャリアである電子に対してポテンシャルが高いため、半導体基板と第2の半導体層との間を流れる漏れ電流が抑制されるからである。
また、第1の半導体装置において、導電性基板はP型の半導体基板であり、第1の半導体装置は、半導体基板と第1の半導体層との間に形成され、ソース電極が貫通すると共に不純物濃度が半導体基板よりも低いP型の第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、P型の半導体基板よりも抵抗が高いことから漏れ電流を低減するP型の第3の半導体層と、シリーズ抵抗を低減するP型の半導体基板とを分離できるので、シリーズ抵抗の低減をも図ることができる。
また、第1の半導体装置において、導電性基板はP型の半導体基板であり、第1の半導体装置は、半導体基板と第1の半導体層との間に形成され、ソース電極が貫通するN型の第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、P型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧を、高抵抗の第1の半導体層とN型の第3の半導体層とに伸張する空乏層によって実現できるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
また、第1の半導体装置において、導電性基板はP型の半導体基板であり、第1の半導体装置は、半導体基板と第1の半導体層との間に形成され、ソース電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、P型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧が、高抵抗の第1の半導体層のみならず、第3の半導体層が有するPN接合による空乏層によっても実現されるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
また、第1の半導体装置において、導電性基板はN型の半導体基板であり、第1の半導体装置は、半導体基板と第1の半導体層との間に形成され、ソース電極が貫通するP型の第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、N型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧を、高抵抗の第1の半導体層とP型の第3の半導体層とに伸張する空乏層によって実現できるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
また、第1の半導体装置において、導電性基板はN型の半導体基板であり、第1の半導体装置は、半導体基板と第1の半導体層との間に形成され、ソース電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、N型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧が、高抵抗の第1の半導体層のみならず、第3の半導体層が有するPN接合による空乏層によっても実現されるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
本発明に係る第2の半導体装置は、導電性基板と、導電性基板の上に形成され、高抵抗の第1のIII-V族窒化物半導体からなる第1の半導体層と、第1の半導体層の上に形成され、チャネル層を有する第2のIII-V族窒化物半導体からなる第2の半導体層と、第2の半導体層の上に選択的に形成されたソース電極、ドレイン電極及びゲート電極とを備え、ドレイン電極は、第1の半導体層及び第2の半導体層に設けられた貫通孔に充填されることにより、導電性基板と電気的に接続されていることを特徴とする。
第2の半導体装置によると、ドレイン電極は、高抵抗の第1の半導体層及びチャネル層を有する第2の半導体層に設けられた貫通孔(バイアホール)に充填されることにより導電性基板と電気的に接続されているため、導電性基板にバイアホールを設けることなく、導電性基板の裏面に電極を形成することができる。これにより、バイアホールの形成が容易となると共に基板を薄膜化する必要がなくなるため、導電性基板の強度が保持された状態の、高周波特性及び高出力特性に優れるIII-V族窒化物半導体からなる半導体装置を得ることができる。
第2の半導体装置において、第1の半導体層はその厚さがドレイン電極に印加される最大電圧よりも高い耐圧を持つように設定されていることが好ましい。このようにすると、導電性基板とチャネル層との間を流れる漏れ電流を抑止することができるため、高出力特性及び大電力特性を向上することができる。
また、第2の半導体装置において、導電性基板はN型の半導体基板であり、第2の半導体装置は、第1の半導体層と半導体基板とは、第1の半導体層及び半導体基板に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層の厚さと半導体基板の不純物濃度とを有していることが好ましい。このようにすると、N型の半導体基板とチャネル層を有する第2の半導体層との間を流れる漏れ電流をさらに小さくすることができる。なお、導電性基板にN型の半導体基板を用いるのは、半導体基板の裏面電極に正のドレイン電位を印加した場合に、半導体基板における第1の半導体層との界面が空乏化されるため、半導体基板と第2の半導体層との間を流れる漏れ電流が抑制されるからである。
また、第2の半導体装置において、導電性基板はN型の半導体基板であり、第2の半導体装置は、半導体基板と第1の半導体層との間に形成され、ドレイン電極が貫通すると共に不純物濃度が半導体基板よりも低いN型の第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、N型の半導体基板よりも抵抗が高いことから漏れ電流を低減するN型の第3の半導体層と、シリーズ抵抗を低減するN型の半導体基板とを分離できるので、シリーズ抵抗の低減をも図ることができる。
また、第2の半導体装置において、導電性基板はN型の半導体基板であり、第2の半導体装置は、半導体基板と第1の半導体層との間に形成され、ドレイン電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、N型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧が、高抵抗の第1の半導体層のみならず、第3の半導体層が有するPN接合による空乏層によっても実現されるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
また、第2の半導体装置において、導電性基板はP型の半導体基板であり、第2の半導体装置は、半導体基板と第1の半導体層との間に形成され、ドレイン電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、第1の半導体層と第3の半導体層とは、第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧がドレイン電極に印加される最大電圧よりも高くなるような、第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることが好ましい。このようにすると、P型の半導体基板とチャネル層を有する第2の半導体層との間に印加される電圧以上の耐圧が、高抵抗の第1の半導体層のみならず、第3の半導体層が有するPN接合による空乏層によっても実現されるため、半導体基板とチャネル層との間を流れる漏れ電流をさらに小さくすることができる。
第1の半導体装置は、ソース電極、ドレイン電極及びゲート電極を含め第2の半導体層を覆うように形成された絶縁膜と、絶縁膜の上に形成され、絶縁膜に設けられた開口部を介してドレイン電極と電気的に接続された配線とをさらに備え、絶縁膜はその厚さがドレイン電極とゲート電極との間に印加される最大電圧よりも高い耐圧を持つように設定されていることが好ましい。このようにすると、ドレイン電極とゲート電極との間を流れる漏れ電流を抑止することができる。また、ドレイン電極と接続された配線が素子を覆うように配置することができるため、配線のシリーズ抵抗を低減できる。
また、第2の半導体装置は、ソース電極、ドレイン電極及びゲート電極を含め第2の半導体層を覆うように形成された絶縁膜と、絶縁膜の上に形成され、絶縁膜に設けられた開口部を介してソース電極と電気的に接続された配線とをさらに備え、絶縁膜は、その厚さがドレイン電極とソース電極との間に印加される最大電圧よりも高い耐圧を持つように設定されていることが好ましい。このようにすると、ドレイン電極とソース電極との間を流れる漏れ電流を抑止することができる。また、ソース電極と接続された配線が素子を覆うように配置することができるため、配線のシリーズ抵抗を低減できる。
この場合に、絶縁膜はベンゾシクロブテン又はベンゾシクロブテンを含む積層構造からなることが好ましい。
第1の半導体装置において、ソース電極は、導電性基板に対してオーミック特性を示し、且つ第1の半導体層及び第2の半導体層に対してショットキー特性を示す金属からなることが好ましい。
また、第2の半導体装置において、ドレイン電極は、導電性基板に対してオーミック特性を示し、且つ第1の半導体層及び第2の半導体層に対してショットキー特性を示す金属からなることが好ましい。
このように、III-V族窒化物半導体からなる第1の半導体層及び第2の半導体層に対してショットキー障壁を有する金属を用いているため、金属とIII-V族窒化物半導体との界面に生じるショットキー障壁によって漏れ電流をさらに小さくすることができる。
この場合に、金属は、金、銀、銅、白金、パラジウム、ニッケル、クロム、イリジウム、タングステン、モリブデン、シリコン若しくは亜鉛又はこれらのうちの少なくとも2つを含む積層体若しくは合金であることが好ましい。
第1又は第2の半導体装置において、貫通孔の側面は、少なくとも第1の半導体層及び第2の半導体層が熱酸化されてなる酸化膜により覆われていることが好ましい。このようにすると、貫通孔の内部にIII-V族窒化物半導体と反応性が高い金属を堆積したとしても、堆積された金属は貫通孔の表面に形成された熱酸化膜の一部とのみ反応して、その下側の窒化物半導体層とは反応及び侵食を起こすことがないため、導電性基板に漏れる漏れ電流を低レベルに抑えることができる。
第1又は第2の半導体装置において、導電性基板は、シリコン、炭化シリコン又は窒化ガリウムからなることが好ましい。
本発明に係る半導体装置によると、基板に導電性基板を用い、該導電性基板に貫通孔(バイアホール)を設けることなく裏面電極を設けることができるため、導電性基板の強度を保ったまま裏面電極を形成できるので、インダクタタンスを低減し高周波特性及び高出力特性が向上したIII-V族窒化物半導体からなる半導体装置を実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る半導体装置であって、ヘテロ接合電界効果トランジスタ(HFET)の断面構成を模式的に示している。図1に示すように、第1の実施形態に係るHFETは、例えばシリコン(Si)からなるP 型の導電性基板11と、高抵抗の窒化アルミニウムガリウム(AlGa1−xN、但し、xは0<x≦1である。)からなる第1の半導体層としてのバッファ層12と、チャネル層(活性層)を含むIII-V族窒化物半導体からなる第2の半導体層としての素子形成層14とから構成されている。ここで、導電性基板11は、例えば、イオン注入により燐(P)又は砒素(As)が1×1020cm−3程度の不純物濃度となるように形成されている。また、バッファ層12は、導電性基板11と該導電性基板11の上に成長する素子形成層14との格子不整合を緩和するように形成されている。
バッファ層12の上に結晶成長により設けられた素子形成層14は、アンドープの窒化ガリウム(GaN)からなるキャリア走行層13Aと、該キャリア走行層13Aの上に形成されたN型の窒化アルミニウムガリウム(AlGa1−yN、但し、yは0<y≦1である。)からなる表面障壁層(キャリア供給層)13Bとから構成されている。この構成により、キャリア走行層13Aにおける表面障壁層13Bとのヘテロ接合となる界面近傍には、2DEGからなるチャネル層が形成される。
表面障壁層13Bの上には、ショットキー性を持つように例えばニッケル(Ni)と金(Au)との積層体からなるゲート電極15が選択的に形成され、該ゲート電極15の側方の領域には、それぞれオーミック電極であるソース電極16とドレイン電極17とが選択的に形成されている。
第1の実施形態の特徴として、ソース電極16は、バッファ層12、キャリア走行層13A及び表面障壁層13Bを貫通して導電性基板11を露出する貫通孔(バイアホール)12aに充填されるように形成されている。ここで、ソース電極16を形成する材料には、シリコン(Si)からなる導電性基板11とはオーミック性を示し、バッファ層12及び素子形成14とはショットキー性を示す金属材料が好ましく、例えば、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、クロム(Cr)、イリジウム(Ir)、タングステン(W)、モリブデン(Mo)、シリコン(Si)又は亜鉛(Zn)等の金属や、これらのうちの少なくとも2つを含む積層体又は合金を用いることができる。これに対し、N型のAlGa1−yNからなる表面障壁層13Bの上に形成されるドレイン電極17の材料には、チタン(Ti)とアルミニウム(Al)との積層体を用いることができる。
導電性基板11のバッファ層12と反対側の面(裏面)上には、接地電源19と接続され、ソース電極16に接地電位を供給する裏面電極18が形成されている。裏面電極18の材料には、珪化チタン(TiSi)と窒化チタン(TiN)との積層体を用いることができる。なお、P 型の導電性基板11に、シリコンに代えて炭化シリコン(SiC)を用いる場合には、裏面電極18にTi/Alの積層体を用いることができる。
このように、第1の実施形態においては、素子形成層14を形成する基板に導電性基板11を用いているため、該導電性基板11にはバイアホールを設ける必要がない。このため、導電性基板11にバイアホールを形成する工程と、さらには、バイアホールを浅くするために導電性基板11自体を薄膜化する研磨工程をも省略することができる。その結果、ソース電極16と導電性基板11の裏面電極18との電気的な接続を導電性基板11の必要な基板強度を保持したまま行なうことができる。
その上、バッファ層12には、導電性基板11とキャリア走行層13Aとの間に印加される電圧以上の耐圧を有する高抵抗のAlGa1−xNを用いるため、導電性基板11とキャリア走行層13Aのチャネル層との間を流れる漏れ電流を大幅に抑制することができる。
ここで、高抵抗のバッファ層12の厚さと導電性基板11の不純物濃度とは、該バッファ層12及び導電性基板11に伸張する空乏層によって支えられる最大電圧がドレイン電極17に印加される最大電圧よりも高くなるように設定することが望ましい。このようにすると、導電性基板11とキャリア走行層13Aとの間に流れる漏れ電流をさらに小さくすることができる。
このように、第1の実施形態によると、ソース電位(接地電位)を裏面電極18に印加する構成であって、導電性基板11には貫通孔12aを形成がする必要がないことから、該貫通孔12aの形成が容易となると共に導電性基板11をその強度が十分に保持される厚さに設定することができる。その上、導電性基板11と素子形成層14との間に生じる漏れ電流を高抵抗のバッファ層12により抑止できるため、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図2は本発明の第2の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図2において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図2に示すように、第2の実施形態に係るHFETは、P 型の導電性基板11と高抵抗のバッファ層12との間に、導電性基板11よりも不純物濃度が小さい、すなわち抵抗が高いP 型シリコンからなり、第3の半導体層としての空乏形成層21を少なくとも1層設けている。ここで、高抵抗のバッファ層12の厚さと空乏形成層21の厚さ及びその不純物濃度とは、該バッファ層12及び空乏形成層21に伸張する空乏層によって支えられる最大電圧がドレイン電極17に印加される最大電圧よりも高くなるように設定されている。
このような構成とすることにより、シリーズ抵抗の低減に寄与するP 型の導電性基板11と、該導電性基板11よりも抵抗が高く漏れ電流の低減に寄与するP 型の空乏形成層21とを分離できることから、キャリア走行層13Aと導電性基板11との間に生じる漏れ電流の低減に加えて、ソース電極16と裏面電極18との間のシリーズ抵抗の低減をも同時に実現できる。
従って、第2の実施形態によると、導電性基板11には貫通孔12aを形成がする必要がなくなるため、該貫通孔12aの形成が容易となると共に導電性基板11をその強度が十分に保持される厚さに設定することができる。その上、導電性基板11と素子形成層14との間に生じる漏れ電流を高抵抗のバッファ層12及び空乏形成層21により抑止できるため、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
なお、P 型シリコンからなる空乏形成層21の導電型をN 型としてもよい。
(第2の実施形態の第1変形例)
図3は本発明の第2の実施形態の第1変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図3において、図2に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第1変形例は、空乏形成層21を、下側からP型の下部層21aとN型の上部層21bとのPN接合を持つように形成する。このとき、高抵抗のバッファ層12の厚さと空乏形成層21の厚さ並びに下部層21a及び上部層21bの不純物濃度とを、該バッファ層12及び空乏形成層21に伸張する空乏層によって支えられる最大電圧がドレイン電極17に印加される最大電圧よりも高くなるように設定することが望ましい。
これにより、高抵抗のバッファ層12に加え、空乏形成層21が有するPN接合に生じる空乏層によって、導電性基板11とキャリア走行層13Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層13Aと導電性基板11との間に生じる漏れ電流を低減できると共に、ソース電極16と裏面電極18との間のシリーズ抵抗をも低減することができる。
(第2の実施形態の第2変形例)
図4は本発明の第2の実施形態の第2変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図4において、図2に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第2変形例は、導電性基板として、ボロン(B)が1×1020cm−3程度の濃度に注入されたN 型シリコンからなる導電性基板22を用いると共に、空乏形成層21AのP型の不純物濃度を第2の実施形態におけるP 型の空乏形成層21よりも大きくしている。ここで、高抵抗のバッファ層12の厚さと空乏形成層21Aの厚さ及びその不純物濃度とは、該バッファ層12及び空乏形成層21Aに伸張する空乏層によって支えられる最大電圧がドレイン電極17に印加される最大電圧よりも高くなるように設定されていることが望ましい。
このような構成とすることにより、高抵抗のバッファ層12に加え、P型の空乏形成層21Aに生じる空乏層によって、N 型の導電性基板22とキャリア走行層13Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層13Aと導電性基板11との間に生じる漏れ電流を低減できると共に、ソース電極16と裏面電極18との間のシリーズ抵抗をも低減することができる。
なお、第2変形例においては、N 型シリコンからなる導電性基板22に設ける裏面電極18として、珪化チタン(TiSi)と窒化チタン(TiN)との積層体を用いることができる。
また、N 型の導電性基板22に炭化シリコン(SiC)を用いる場合には、裏面電極18として、炭化シリコンとアロイ化された状態のニッケル(Ni)を用いることができる。
(第2の実施形態の第3変形例)
図5は本発明の第2の実施形態の第3変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図5において、図3に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第3変形例は、第1変形例に係るP 型シリコンからなる導電性基板11に代えて、N 型シリコンからなる導電性基板22を用いている。このとき、高抵抗のバッファ層12の厚さと空乏形成層21の厚さ並びにP型の下部層21a及びN型の上部層21bの不純物濃度とを、該バッファ層12及び空乏形成層21に伸張する空乏層によって支えられる最大電圧がドレイン電極17に印加される最大電圧よりも高くなるように設定することが望ましい。
これにより、高抵抗のバッファ層12に加え、空乏形成層21が有するPN接合に生じる空乏層によって、導電性基板22とキャリア走行層13Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層13Aと導電性基板11との間に生じる漏れ電流を低減できると共に、ソース電極16と裏面電極18との間のシリーズ抵抗をも低減することができる。
(第3の実施形態)
以下、本発明の第3の実施形態について図面を参照しながら説明する。
図6は本発明の第3の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図6に示すように、第3の実施形態に係るHFETは、例えばシリコン(Si)からなるN 型の導電性基板31と、高抵抗のAlGa1−xN(但し、xは0<x≦1である。)からなる第1の半導体層としてのバッファ層32と、チャネル層(活性層)を含むIII-V族窒化物半導体からなる第2の半導体層としての素子形成層34とから構成されている。ここで、導電性基板31は、例えば、イオン注入によりボロン(B)が1×1020cm−3程度の不純物濃度となるように形成されている。また、バッファ層32は、導電性基板31と該導電性基板31の上に成長する素子形成層34との格子不整合を緩和するように形成されている。
バッファ層32の上に結晶成長により設けられた素子形成層34は、アンドープのGaNからなるキャリア走行層33Aと、該キャリア走行層33Aの上に形成されたN型のAlGa1−yN(但し、yは0<y≦1である。)からなる表面障壁層(キャリア供給層)33Bとから構成されている。この構成により、キャリア走行層33Aにおける表面障壁層33Bとのヘテロ接合となる界面近傍には、2DEGからなるチャネル層が形成される。
表面障壁層33Bの上には、ショットキー性を持つように例えばニッケル(Ni)と金(Au)との積層体からなるゲート電極35が選択的に形成され、該ゲート電極35の側方の領域には、それぞれオーミック電極であるソース電極36とドレイン電極37とが選択的に形成されている。
第3の実施形態の特徴として、ドレイン電極37は、バッファ層32、キャリア走行層33A及び表面障壁層33Bを貫通して導電性基板31を露出する貫通孔(バイアホール)32aに充填されるように形成されている。ここで、ドレイン電極37を形成する材料には、シリコン(Si)からなる導電性基板31とはオーミック性を示し、バッファ層32及び素子形成34とはショットキー性を示す金属材料が好ましく、例えば、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、クロム(Cr)、イリジウム(Ir)、タングステン(W)、モリブデン(Mo)、シリコン(Si)又は亜鉛(Zn)等の金属や、これらのうちの少なくとも2つを含む積層体又は合金を用いることができる。これに対し、N型のAlGa1−yNからなる表面障壁層33Bの上に形成されるソース電極36の材料には、チタン(Ti)とアルミニウム(Al)との積層体を用いることができる。
導電性基板31のバッファ層32と反対側の面(裏面)上には、ドレイン電極37にドレイン電位を供給する裏面電極38が形成されている。裏面電極38の材料には、珪化チタン(TiSi)と窒化チタン(TiN)との積層体を用いることができる。なお、N 型の導電性基板31に、シリコンに代えて炭化シリコン(SiC)を用いる場合には、裏面電極38として、炭化シリコンとアロイ化された状態のニッケル(Ni)を用いることができる。
このように、第3の実施形態においては、素子形成層34を形成する基板に導電性基板31を用いているため、該導電性基板31にはバイアホールを設ける必要がない。このため、導電性基板31にバイアホールを形成する工程と、さらには、バイアホールを浅くするために導電性基板31自体を薄膜化する研磨工程をも省略することができる。その結果、ドレイン電極37と導電性基板31の裏面電極38との電気的な接続を導電性基板31の必要な基板強度を保持したまま行なうことができる。
その上、バッファ層32には、導電性基板31とキャリア走行層33Aとの間に印加される電圧以上の耐圧を有する高抵抗のAlGa1−xNを用いるため、導電性基板31とキャリア走行層33Aのチャネル層との間を流れる漏れ電流を大幅に抑制することができる。
ここで、高抵抗のバッファ層32の厚さと導電性基板31の不純物濃度とは、該バッファ層32及び導電性基板31に伸張する空乏層によって支えられる最大電圧がドレイン電極37に印加される最大電圧よりも高くなるように設定することが望ましい。このようにすると、導電性基板31とキャリア走行層33Aとの間に流れる漏れ電流をさらに小さくすることができる。
従って、第3の実施形態によると、ドレイン電位を裏面電極38に印加する構成であって、導電性基板31には貫通孔32aを形成がする必要がないことから、該貫通孔32aの形成が容易となると共に導電性基板31をその強度が十分に保持される厚さに設定することができる。その上、導電性基板31と素子形成層34との間に生じる漏れ電流を高抵抗のバッファ層32によって抑止できるため、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
(第4の実施形態)
以下、本発明の第4の実施形態について図面を参照しながら説明する。
図7は本発明の第4の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図7において、図6に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
図7に示すように、第4の実施形態に係るHFETは、N 型の導電性基板31と高抵抗のバッファ層32との間に、導電性基板31よりも不純物濃度が小さい、すなわち抵抗が高いN 型シリコンからなる空乏形成層41を少なくとも1層設けている。ここで、高抵抗のバッファ層32の厚さと空乏形成層41の厚さ及びその不純物濃度とは、該バッファ層32及び空乏形成層41に伸張する空乏層によって支えられる最大電圧がドレイン電極37に印加される最大電圧よりも高くなるように設定されている。
このような構成とすることにより、シリーズ抵抗の低減に寄与するN 型の導電性基板31と、該導電性基板31よりも抵抗が高く漏れ電流の低減に寄与するN 型の空乏形成層41とを分離できることから、キャリア走行層33Aと導電性基板31との間に生じる漏れ電流の低減に加えて、ドレイン電極37と裏面電極38との間のシリーズ抵抗の低減をも同時に実現できる。
従って、第4の実施形態によると、導電性基板31には貫通孔32aを形成がする必要がなくなるため、該貫通孔32aの形成が容易となると共に導電性基板31をその強度が十分に保持される厚さに設定することができる。その上、導電性基板31と素子形成層34との間に生じる漏れ電流を高抵抗のバッファ層32及び空乏形成層41により抑止できるため、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
(第4の実施形態の第1変形例)
図8は本発明の第4の実施形態の第1変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図8において、図7に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第1変形例は、空乏形成層41を、下側からP型の下部層41aとN型の上部層41bとのPN接合を持つように形成する。このとき、高抵抗のバッファ層32の厚さと空乏形成層41の厚さ並びに下部層41a及び上部層41bの不純物濃度とを、該バッファ層32及び空乏形成層41に伸張する空乏層によって支えられる最大電圧がドレイン電極37に印加される最大電圧よりも高くなるように設定することが望ましい。
これにより、高抵抗のバッファ層32に加え、空乏形成層41が有するPN接合に生じる空乏層によって、導電性基板31とキャリア走行層33Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層33Aと導電性基板31との間に生じる漏れ電流を低減できると共に、ドレイン電極37と裏面電極38との間のシリーズ抵抗をも低減することができる。
(第4の実施形態の第2変形例)
図9は本発明の第4の実施形態の第2変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図9において、図7に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第2変形例は、導電性基板として、燐(P)又は砒素(As)が1×1020cm−3程度の濃度に注入されたP 型シリコンからなる導電性基板42を用いると共に、空乏形成層41Aの不純物濃度を第4の実施形態における空乏形成層41よりも大きくしている。ここで、高抵抗のバッファ層32の厚さと空乏形成層41Aの厚さ及びその不純物濃度とは、該バッファ層32及び空乏形成層41Aに伸張する空乏層によって支えられる最大電圧がドレイン電極37に印加される最大電圧よりも高くなるように設定されていることが望ましい。
このような構成とすることにより、高抵抗のバッファ層32に加え、N型の空乏形成層41Aに生じる空乏層によって、P 型の導電性基板42とキャリア走行層33Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層33Aと導電性基板31との間に生じる漏れ電流を低減できると共に、ドレイン電極37と裏面電極38との間のシリーズ抵抗をも低減することができる。
なお、第2変形例においては、P 型シリコンからなる導電性基板42に設ける裏面電極38として、珪化チタン(TiSi)と窒化チタン(TiN)との積層体を用いることができる。
また、P 型の導電性基板42に炭化シリコン(SiC)を用いる場合には、裏面電極38として、チタン(Ti)とアルミニウム(Al)との積層体を用いることができる。
(第4の実施形態の第3変形例)
図10は本発明の第4の実施形態の第3変形例に係る半導体装置であって、HFETの断面構成を模式的に示している。図10において、図8に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第3変形例は、第1変形例に係るN 型シリコンからなる導電性基板31に代えて、P 型シリコンからなる導電性基板42を用いている。このとき、高抵抗のバッファ層32の厚さと空乏形成層41の厚さ並びにP型の下部層41a及びN型の上部層41bの不純物濃度とを、該バッファ層32及び空乏形成層41に伸張する空乏層によって支えられる最大電圧がドレイン電極37に印加される最大電圧よりも高くなるように設定することが望ましい。
これにより、高抵抗のバッファ層32に加え、空乏形成層41が有するPN接合に生じる空乏層によって、導電性基板42とキャリア走行層33Aのチャネル層との間に印加される電圧以上の耐圧を実現できるため、キャリア走行層33Aと導電性基板31との間に生じる漏れ電流を低減できると共に、ドレイン電極37と裏面電極38との間のシリーズ抵抗をも低減することができる。
(第5の実施形態)
以下、本発明の第5の実施形態について図面を参照しながら説明する。
図11は本発明の第5の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図11において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第5の実施形態に係るHFETは、第1の実施形態に係るHFETにおける素子形成層14の上に、ゲート電極15、ソース電極16及びドレイン電極17を含む全面にわたって形成された絶縁膜50を有しており、該絶縁膜50の上には、ドレイン電極17を露出する開口部50aを充填して該ドレイン電極17と電気的な接続が図れるように、例えばアルミニウム(Al)又は銅(Cu)等からなる金属配線51が形成されている。ここで、絶縁膜50には、酸化シリコン又は窒化シリコン等を用いることができ、さらには酸化シリコン等よりも誘電率が小さい、例えばベンゾシクロブテン(BCB)又はベンゾシクロブテンを含む積層体を用いることが好ましい。
ここで、絶縁膜50の膜厚は、該絶縁膜50の耐圧がドレイン電極17とゲート電極15との間に印加される最大電圧よりも高くなるように設定されている。この構成により、ドレイン電極17とゲート電極15との間を流れる電流を抑制することができる。
また、ドレイン電極17と接続される金属配線51は、HFET素子を覆うように配置されるため、金属配線51とドレイン電極15との間のシリーズ抵抗を低減することができる。その結果、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
なお、第5の実施形態は、第2の実施形態及びその変形例のように導電性基板11とバッファ層12との間に空乏形成層21、21Aを設けた構成に適用することができる。
(第6の実施形態)
以下、本発明の第6の実施形態について図面を参照しながら説明する。
図12は本発明の第6の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図12において、図7に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第6の実施形態に係るHFETは、第4の実施形態に係るHFETにおける素子形成層34の上に、ゲート電極35、ソース電極36及びドレイン電極37を含む全面にわたって形成された絶縁膜50を有しており、該絶縁膜50の上には、ソース電極36を露出する開口部50aを充填して該ソース電極37と電気的な接続が図れるように、例えばアルミニウム(Al)又は銅(Cu)等からなる金属配線51が形成されている。ここで、絶縁膜50には、酸化シリコン又は窒化シリコン等を用いることができ、さらには酸化シリコン等よりも誘電率が小さい、例えばベンゾシクロブテン(BCB)又はベンゾシクロブテンを含む積層体を用いることが好ましい。
ここで、絶縁膜50の膜厚は、該絶縁膜50の耐圧がドレイン電極37とソース電極36との間に印加される最大電圧よりも高くなるように設定されている。この構成により、ドレイン電極37とソース電極36との間を流れる漏れ電流を抑制することができる。
また、ソース電極36と接続される金属配線51は、HFET素子を覆うように配置されるため、金属配線51とソース電極36との間のシリーズ抵抗を低減することができる。その結果、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
なお、第6の実施形態は、第3の実施形態及び第4の実施形態の各変形例に示したHFETに適用することができる。
(第7の実施形態)
以下、本発明の第7の実施形態について図面を参照しながら説明する。
図13は本発明の第7の実施形態に係る半導体装置であって、HFETの断面構成を模式的に示している。図13において、図1に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
第7の実施形態は、ソース電極16を充填する貫通孔12aの側面に、該側面を選択的に熱酸化してなる熱酸化膜43を設けている。
このように、貫通孔12aの側面に素子形成層14自体を熱酸化させた熱酸化膜を形成することにより、ドレイン電極16の形成用材料として、III-V族窒化物半導体と反応性が高い金属材料、例えばチタン(Ti)と金(Au)との積層体からなる金属を用いたとしても、該金属は貫通孔12aの側面の熱酸化膜43の一部と反応するだけで、素子形成層14とは反応も侵食も起こすことがない。その結果、ソース電極16の側面を介して導電性基板11に流れる漏れ電流を低レベルに抑えることができるので、HFETの高周波特性、高出力特性及び大電力特性を得られるようになる。
なお、ドレイン電極16の形成用材料は、チタンと金との積層体以外にも、チタン、アルミニウム、錫若しくは金の単金属、又はこれらを組み合わせた多層金属膜若しくは合金を用いても同様の効果を得ることができる。
また、第7の実施形態は、第1〜第6の各実施形態及び変形例に示したHFETにも適用することができる。
また、第1〜第7の各実施形態及び変形例において、導電性基板11、22、31、42に導電性のシリコン(Si)を用いたが、シリコンに代えて、導電性の炭化シリコン(SiC)又は導電性の窒化ガリウム(GaN)を用いることができる。
また、第1〜第7の各実施形態及び変形例において、導電性基板上に成長したバッファ層12、32の少なくとも一部にP型の半導体層を含む構成であっても、導電性基板と素子形成層との間に印加される電圧以上の耐圧をバッファ層の空乏層により実現することができるため、導電性基板と素子形成層との間に流れる漏れ電流を小さくできる。
本発明に係る半導体装置は、導電性基板に貫通孔を設けることなく裏面電極を設けることができるため、基板の強度が保持された状態の高周波特性及び高出力特性に優れるIII-V族窒化物半導体からなる半導体装置を得られるという効果を有し、特に基板の裏面に電極を設ける電界効果型の半導体装置等として有用である。
本発明の第1の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第2の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第2の実施形態の第1変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第2の実施形態の第2変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第2の実施形態の第3変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第3の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第4の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第4の実施形態の第1変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第4の実施形態の第2変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第4の実施形態の第3変形例に係る半導体装置を示す模式的な構成断面図である。 本発明の第5の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第6の実施形態に係る半導体装置を示す模式的な構成断面図である。 本発明の第7の実施形態に係る半導体装置を示す模式的な構成断面図である。 従来のバイアホール構造を用いたFETを示す模式的な構成断面図である。
符号の説明
11 導電性基板(P型)
12 バッファ層(第1の半導体層)
12a 貫通孔(バイアホール)
13A キャリア走行層
13B 表面障壁層
14 素子形成層(第2の半導体層)
15 ゲート電極
16 ソース電極
17 ドレイン電極
18 裏面電極
19 接地電源
21 空乏形成層(第3の半導体層)
21a 下部層(P型)
21b 上部層(N型)
21A 空乏形成層
22 導電性基板(N型)
31 導電性基板(N型)
32 バッファ層(第1の半導体層)
32a 貫通孔(バイアホール)
33A キャリア走行層
33B 表面障壁層
34 素子形成層(第2の半導体層)
35 ゲート電極
36 ソース電極
37 ドレイン電極
38 裏面電極
41 空乏形成層(第3の半導体層)
41a 下部層(P型)
41b 上部層(N型)
41A 空乏形成層
42 導電性基板(P型)
43 熱酸化膜
50 絶縁膜
50a 開口部
51 金属配線

Claims (21)

  1. 導電性基板と、
    前記導電性基板の上に形成され、高抵抗の第1のIII-V族窒化物半導体からなる第1の半導体層と、
    前記第1の半導体層の上に形成され、チャネル層を有する第2のIII-V族窒化物半導体からなる第2の半導体層と、
    前記第2の半導体層の上に選択的に形成されたソース電極、ドレイン電極及びゲート電極とを備え、
    前記ソース電極は、前記第1の半導体層及び第2の半導体層に設けられた貫通孔に充填されることにより、前記導電性基板と電気的に接続されていることを特徴とする半導体装置。
  2. 前記第1の半導体層は、その厚さが前記ドレイン電極に印加される最大電圧よりも高い耐圧を持つように設定されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記導電性基板はP型の半導体基板であり、
    前記第1の半導体層と前記半導体基板とは、前記第1の半導体層及び半導体基板に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層の厚さと前記半導体基板の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  4. 前記導電性基板はP型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ソース電極が貫通すると共に不純物濃度が前記半導体基板よりも低いP型の第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  5. 前記導電性基板はP型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ソース電極が貫通するN型の第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  6. 前記導電性基板はP型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ソース電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  7. 前記導電性基板はN型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ソース電極が貫通するP型の第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  8. 前記導電性基板はN型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ソース電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項1に記載の半導体装置。
  9. 導電性基板と、
    前記導電性基板の上に形成され、高抵抗の第1のIII-V族窒化物半導体からなる第1の半導体層と、
    前記第1の半導体層の上に形成され、チャネル層を有する第2のIII-V族窒化物半導体からなる第2の半導体層と、
    前記第2の半導体層の上に選択的に形成されたソース電極、ドレイン電極及びゲート電極とを備え、
    前記ドレイン電極は、前記第1の半導体層及び第2の半導体層に設けられた貫通孔に充填されることにより、前記導電性基板と電気的に接続されていることを特徴とする半導体装置。
  10. 前記第1の半導体層は、その厚さが前記ドレイン電極に印加される最大電圧よりも高い耐圧を持つように設定されていることを特徴とする請求項9に記載の半導体装置。
  11. 前記導電性基板はN型の半導体基板であり、
    前記第1の半導体層と前記半導体基板とは、前記第1の半導体層及び半導体基板に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層の厚さと前記半導体基板の不純物濃度とを有していることを特徴とする請求項9に記載の半導体装置。
  12. 前記導電性基板はN型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ドレイン電極が貫通すると共に不純物濃度が前記半導体基板よりも低いN型の第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項9に記載の半導体装置。
  13. 前記導電性基板はN型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ドレイン電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項9に記載の半導体装置。
  14. 前記導電性基板はP型の半導体基板であり、
    前記半導体基板と前記第1の半導体層との間に形成され、前記ドレイン電極が貫通すると共に1つ以上のPN接合を有する積層体からなる第3の半導体層をさらに備え、
    前記第1の半導体層と前記第3の半導体層とは、前記第1の半導体層及び第3の半導体層に伸張する空乏層によって支えられる最大電圧が前記ドレイン電極に印加される最大電圧よりも高くなるような、前記第1の半導体層及び第3の半導体層の厚さと、該第3の半導体層の不純物濃度とを有していることを特徴とする請求項9に記載の半導体装置。
  15. 前記ソース電極、ドレイン電極及びゲート電極を含め前記第2の半導体層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に形成され、前記絶縁膜に設けられた開口部を介して前記ドレイン電極と電気的に接続された配線とをさらに備え、
    前記絶縁膜は、その厚さが前記ドレイン電極と前記ゲート電極との間に印加される最大電圧よりも高い耐圧を持つように設定されていることを特徴とする請求項1〜8のうちのいずれか1項に記載の半導体装置。
  16. 前記ソース電極、ドレイン電極及びゲート電極を含め前記第2の半導体層を覆うように形成された絶縁膜と、
    前記絶縁膜の上に形成され、前記絶縁膜に設けられた開口部を介して前記ソース電極と電気的に接続された配線とをさらに備え、
    前記絶縁膜は、その厚さが前記ドレイン電極と前記ソース電極との間に印加される最大電圧よりも高い耐圧を持つように設定されていることを特徴とする請求項9〜14のうちのいずれか1項に記載の半導体装置。
  17. 前記絶縁膜は、ベンゾシクロブテン又はベンゾシクロブテンを含む積層構造からなることを特徴とする請求項15又は16に記載の半導体装置。
  18. 前記ソース電極は、前記導電性基板に対してオーミック特性を示し、且つ前記第1の半導体層及び第2の半導体層に対してショットキー特性を示す金属からなることを特徴とする請求項1〜8、15及び17のうちのいずれか1項に記載の半導体装置。
  19. 前記ドレイン電極は、前記導電性基板に対してオーミック特性を示し、且つ前記第1の半導体層及び第2の半導体層に対してショットキー特性を示す金属からなることを特徴とする請求項9〜14、16及び17のうちのいずれか1項に記載の半導体装置。
  20. 前記金属は、金、銀、銅、白金、パラジウム、ニッケル、クロム、イリジウム、タングステン、モリブデン、シリコン若しくは亜鉛又はこれらのうちの少なくとも2つを含む積層体若しくは合金であることを特徴をする請求項18又は19に記載の半導体装置。
  21. 前記導電性基板は、シリコン、炭化シリコン又は窒化ガリウムからなることを特徴とする請求項1〜20のうちのいずれか1項に記載の半導体装置。
JP2008259638A 2003-05-15 2008-10-06 半導体装置 Pending JP2009038392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008259638A JP2009038392A (ja) 2003-05-15 2008-10-06 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003136980 2003-05-15
JP2008259638A JP2009038392A (ja) 2003-05-15 2008-10-06 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004125913A Division JP2004363563A (ja) 2003-05-15 2004-04-21 半導体装置

Publications (1)

Publication Number Publication Date
JP2009038392A true JP2009038392A (ja) 2009-02-19

Family

ID=33549125

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008118445A Pending JP2008193123A (ja) 2003-05-15 2008-04-30 半導体装置
JP2008259638A Pending JP2009038392A (ja) 2003-05-15 2008-10-06 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008118445A Pending JP2008193123A (ja) 2003-05-15 2008-04-30 半導体装置

Country Status (3)

Country Link
US (2) US7078743B2 (ja)
JP (2) JP2008193123A (ja)
CN (1) CN100440542C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056797A1 (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US9461135B2 (en) 2013-12-09 2016-10-04 Fujitsu Limited Nitride semiconductor device with multi-layer structure electrode having different work functions
KR20170062393A (ko) * 2015-11-27 2017-06-07 도요타지도샤가부시키가이샤 질화물 반도체 장치 및 그 제조 방법
KR101848243B1 (ko) * 2015-10-13 2018-05-28 한국전자통신연구원 반도체 장치 및 그 제작 방법

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
JP4567426B2 (ja) * 2004-11-25 2010-10-20 パナソニック株式会社 ショットキーバリアダイオード及びダイオードアレイ
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
GB2427070A (en) * 2005-05-09 2006-12-13 Filtronic Plc Electronic device
US7339208B2 (en) * 2005-05-13 2008-03-04 Coldwatt, Inc. Semiconductor device having multiple lateral channels and method of forming the same
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof
JP2007142144A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電界効果トランジスタ集積回路及びその製造方法
JP2007149794A (ja) * 2005-11-25 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
EP1969635B1 (en) * 2005-12-02 2017-07-19 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US7821034B2 (en) * 2006-01-09 2010-10-26 International Rectifier Corporation Integrated III-nitride devices
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US8120066B2 (en) * 2006-10-04 2012-02-21 Selex Sistemi Integrati S.P.A. Single voltage supply pseudomorphic high electron mobility transistor (PHEMT) power device and process for manufacturing the same
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8212290B2 (en) 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
US8525224B2 (en) * 2007-03-29 2013-09-03 International Rectifier Corporation III-nitride power semiconductor device
US8148733B2 (en) 2007-06-12 2012-04-03 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
US8546818B2 (en) 2007-06-12 2013-10-01 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current-guiding structure
US7759670B2 (en) * 2007-06-12 2010-07-20 SemiLEDs Optoelectronics Co., Ltd. Vertical LED with current guiding structure
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
US8003525B2 (en) 2007-06-29 2011-08-23 Fujitsu Limited Semiconductor device and method of manufacturing the same
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP2011071307A (ja) * 2009-09-25 2011-04-07 Sharp Corp 電界効果トランジスタ及びその製造方法
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2012038885A (ja) * 2010-08-06 2012-02-23 Panasonic Corp 半導体装置及びその製造方法
TWI470792B (zh) * 2010-10-13 2015-01-21 Win Semiconductors Corp 異質結構場效電晶體改良結構及其製程方法
US8350271B2 (en) * 2010-11-22 2013-01-08 Integra Technologies, Inc. Transistor including shallow trench and electrically conductive substrate for improved RF grounding
KR101214742B1 (ko) * 2010-12-09 2012-12-21 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
JP2014504013A (ja) 2010-12-15 2014-02-13 エフィシエント パワー コンヴァーション コーポレーション 背面アイソレーションを有する半導体デバイス
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8987833B2 (en) 2011-04-11 2015-03-24 International Rectifier Corporation Stacked composite device including a group III-V transistor and a group IV lateral transistor
US20130175542A1 (en) * 2011-04-11 2013-07-11 International Rectifier Corporation Group III-V and Group IV Composite Diode
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
EP2639832A3 (en) * 2012-03-15 2015-08-05 International Rectifier Corporation Group III-V and group IV composite diode
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9570436B2 (en) 2012-06-20 2017-02-14 National Institute Of Advanced Industrial Science And Technology Semiconductor device
US9117935B2 (en) * 2012-06-22 2015-08-25 Hrl Laboratories, Llc Current aperture diode and method of fabricating same
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
CN103545407B (zh) * 2012-07-10 2016-07-06 华夏光股份有限公司 防止漏电流结构及其制造方法
KR101946008B1 (ko) 2012-07-17 2019-02-08 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6191016B2 (ja) 2012-11-09 2017-09-06 パナソニックIpマネジメント株式会社 半導体装置
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9368584B2 (en) * 2013-07-09 2016-06-14 Vishay General Semiconductor Llc Gallium nitride power semiconductor device having a vertical structure
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
CN103531615A (zh) * 2013-10-15 2014-01-22 苏州晶湛半导体有限公司 氮化物功率晶体管及其制造方法
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
KR101729653B1 (ko) * 2013-12-30 2017-04-25 한국전자통신연구원 질화물 반도체 소자
CN103943677B (zh) * 2014-04-16 2016-08-17 中国科学院半导体研究所 一种芯片尺寸级氮化镓基晶体管及其制备方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
FR3040539B1 (fr) * 2015-08-28 2018-03-09 Stmicroelectronics (Tours) Sas Diode schottky haute tension a nitrure de gallium
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
JP6400618B2 (ja) * 2016-03-09 2018-10-03 株式会社東芝 半導体装置
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
US10497602B2 (en) 2016-08-01 2019-12-03 Semiconductor Components Industries, Llc Process of forming an electronic device including forming an electronic component and removing a portion of a substrate
US10622468B2 (en) * 2017-02-21 2020-04-14 QROMIS, Inc. RF device integrated on an engineered substrate
JP2022525654A (ja) * 2019-03-21 2022-05-18 トランスフォーム テクノロジー,インコーポレーテッド Iii族窒化物デバイスのための集積設計
FR3102006A1 (fr) * 2019-10-15 2021-04-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant électronique
CN111490101B (zh) * 2020-04-23 2021-07-27 电子科技大学 一种GaN基HEMT器件

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138238A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Forming method of insulation film on gallium nitride
JPS55166954A (en) * 1979-06-14 1980-12-26 Nec Corp Semiconductor device
JPS5712559A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Junction type field effect semiconductor device
JPS63289872A (ja) * 1987-05-21 1988-11-28 Nec Corp 電界効果トランジスタ
JPH03262136A (ja) * 1989-12-08 1991-11-21 Thomson Csf シリコン基板上に第3族−第5族材料で製造された高性能トランジスタの改良及びその製造方法
JPH0521474A (ja) * 1991-07-16 1993-01-29 Nec Corp 半導体装置
JP2000058517A (ja) * 1998-08-12 2000-02-25 Nec Corp 有機絶縁膜の加工方法
JP2000114275A (ja) * 1998-10-05 2000-04-21 Nec Corp 電界効果トランジスタおよびその製造方法
JP2001189322A (ja) * 1999-12-27 2001-07-10 Nec Corp 高周波半導体装置とその製造方法
JP2001308108A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2002353444A (ja) * 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2003045853A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 加工方法及び電子デバイスの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719838B2 (ja) * 1985-07-19 1995-03-06 松下電器産業株式会社 半導体装置およびその製造方法
JP2550623B2 (ja) * 1987-11-26 1996-11-06 富士通株式会社 半導体装置
JP2551203B2 (ja) * 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
JPH09260405A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2758888B2 (ja) * 1996-06-27 1998-05-28 山形日本電気株式会社 半導体装置
JP3077599B2 (ja) * 1996-09-20 2000-08-14 日本電気株式会社 電界効果トランジスタ
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
JP4264992B2 (ja) 1997-05-28 2009-05-20 ソニー株式会社 半導体装置の製造方法
JP3129298B2 (ja) * 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP3770014B2 (ja) * 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
SE515158C2 (sv) 1999-02-10 2001-06-18 Ericsson Telefon Ab L M Halvledaranordning med jordanslutning via en ej genomgående plugg
US6410946B1 (en) * 1999-05-06 2002-06-25 Sony Corporation Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2002270822A (ja) 2001-03-09 2002-09-20 Toshiba Corp 半導体装置
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7675090B2 (en) * 2005-05-13 2010-03-09 Flextronics International Usa, Inc. Semiconductor device having a contact on a buffer layer thereof and method of forming the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138238A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Forming method of insulation film on gallium nitride
JPS55166954A (en) * 1979-06-14 1980-12-26 Nec Corp Semiconductor device
JPS5712559A (en) * 1980-06-27 1982-01-22 Hitachi Ltd Junction type field effect semiconductor device
JPS63289872A (ja) * 1987-05-21 1988-11-28 Nec Corp 電界効果トランジスタ
JPH03262136A (ja) * 1989-12-08 1991-11-21 Thomson Csf シリコン基板上に第3族−第5族材料で製造された高性能トランジスタの改良及びその製造方法
JPH0521474A (ja) * 1991-07-16 1993-01-29 Nec Corp 半導体装置
JP2000058517A (ja) * 1998-08-12 2000-02-25 Nec Corp 有機絶縁膜の加工方法
JP2000114275A (ja) * 1998-10-05 2000-04-21 Nec Corp 電界効果トランジスタおよびその製造方法
JP2001189322A (ja) * 1999-12-27 2001-07-10 Nec Corp 高周波半導体装置とその製造方法
JP2001308108A (ja) * 2000-04-19 2001-11-02 Oki Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2002353444A (ja) * 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP2002359256A (ja) * 2001-05-31 2002-12-13 Fujitsu Ltd 電界効果型化合物半導体装置
JP2003045853A (ja) * 2001-07-31 2003-02-14 Matsushita Electric Ind Co Ltd 加工方法及び電子デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015056797A1 (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ
JP2015079923A (ja) * 2013-10-18 2015-04-23 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9911842B2 (en) 2013-10-18 2018-03-06 Furukawa Electric Co., Ltd. Nitride semiconductor device, production method thereof, diode, and field effect transistor
US9461135B2 (en) 2013-12-09 2016-10-04 Fujitsu Limited Nitride semiconductor device with multi-layer structure electrode having different work functions
US9966445B2 (en) 2013-12-09 2018-05-08 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
JP2015115582A (ja) * 2013-12-16 2015-06-22 ルネサスエレクトロニクス株式会社 半導体装置
KR101848243B1 (ko) * 2015-10-13 2018-05-28 한국전자통신연구원 반도체 장치 및 그 제작 방법
KR20170062393A (ko) * 2015-11-27 2017-06-07 도요타지도샤가부시키가이샤 질화물 반도체 장치 및 그 제조 방법
KR101871599B1 (ko) * 2015-11-27 2018-06-26 도요타지도샤가부시키가이샤 질화물 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN100440542C (zh) 2008-12-03
US20050001235A1 (en) 2005-01-06
US7078743B2 (en) 2006-07-18
US7339207B2 (en) 2008-03-04
JP2008193123A (ja) 2008-08-21
CN1551373A (zh) 2004-12-01
US20060289894A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
JP2009038392A (ja) 半導体装置
JP2004363563A (ja) 半導体装置
EP1659622B1 (en) Field effect transistor and method of manufacturing the same
JP2006086398A (ja) 半導体装置及びその製造方法
WO2017138505A1 (ja) 半導体装置
US9589951B2 (en) High-electron-mobility transistor with protective diode
JP4550163B2 (ja) 半導体装置及びその製造方法
JP2007149794A (ja) 電界効果トランジスタ
JP2011029506A (ja) 半導体装置
US9680001B2 (en) Nitride semiconductor device
JP2011124385A (ja) 化合物半導体装置及びその製造方法
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
JP2007128994A (ja) 半導体装置
US11201234B1 (en) High electron mobility transistor
JP2021533556A (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP4327114B2 (ja) 窒化物半導体装置
US20220399444A1 (en) Semiconductor device and fabrication method thereof
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP2008112949A (ja) 電界効果トランジスタ及びその製造方法
WO2017110267A1 (ja) トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法
JP5757746B2 (ja) 窒化物半導体装置
US20240014305A1 (en) Nitride-based semiconductor device and method for manufacturing the same
JP5113375B2 (ja) 窒化物半導体装置
JP2008022029A (ja) GaN系半導体装置及びIII−V族窒化物半導体装置
CN113451403A (zh) 高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121002