JP4264992B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4264992B2 JP4264992B2 JP14749298A JP14749298A JP4264992B2 JP 4264992 B2 JP4264992 B2 JP 4264992B2 JP 14749298 A JP14749298 A JP 14749298A JP 14749298 A JP14749298 A JP 14749298A JP 4264992 B2 JP4264992 B2 JP 4264992B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- substrate
- sapphire substrate
- hole
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮを主成分とする窒化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導体」ともいう）は直接遷移半導体であり、その禁制帯幅は１．９〜６．２ｅＶに亘り、可視領域から紫外線領域に及ぶ半導体発光素子の実現が理論上可能であるため、このＧａＮ系半導体を用いた半導体発光素子の開発が活発に進められている。このＧａＮ系半導体はまた、電子走行素子の材料としても大きな可能性を持っている。すなわち、ＧａＮの飽和電子速度は約２．０×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大きく、また、破壊電界は５×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持っている。このような理由により、ＧａＮ系半導体は高周波、大電力用半導体素子の材料として大きな可能性を持つことが予想されてきた。
【０００３】
このＧａＮ系半導体を用いたトランジスタを製造するには、化学気相成長（ＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法によりＧａＮ系半導体を成長させる必要があるが、この際の基板としてはサファイア基板がよく用いられる。ところが、ＧａＮの熱伝導率は室温で１．３Ｗ／ｃｍＫと、ＧａＡｓの室温での熱伝導率０．３Ｗ／ｃｍＫより大きいものの、サファイアの熱伝導率は室温で０．４Ｗ／ｃｍＫとＧａＡｓ並みであり、ＳｉＣの室温での熱伝導率４．９Ｗ／ｃｍＫに比べると約１／１２と小さいため、特に、サファイア基板上にＧａＮ系半導体を成長させて高出力用のＧａＮ系電界効果トランジスタ（ＦＥＴ）を作った場合には、動作時の熱放出が悪く、特性劣化が生じることが指摘されている（(1)Inst.Phys.Conf.Ser.,No.142,765(1996))。このため、ＧａＮ系ＦＥＴの高出力化のためには、熱放出特性の向上を図る必要がある。一方、このＧａＮ系ＦＥＴを高周波動作させる場合には、ソースインダクタンスの低減が必要となる。
【０００４】
従来、ＧａＡｓ系ＦＥＴにおいては、ソースインダクタンスの低減による高周波動作化、高出力化のための基礎技術として、ＧａＡｓ基板の薄化技術と、ＧａＡｓ基板に貫通穴（ビアホール）を形成し、この貫通穴を通じて基板裏面側からソースに対して電気的接続を行う技術とがある。これらの技術の概略を説明すると、次の通りである（(2) ＧａＡｓ電界効果トランジスタの基礎、電子情報通信学会、平成４年、p.207 、(3) 米国特許第４０１５２７８号、(4)Int.Electron Device Meet.,Tech.Dig.,676(1981)) 。
【０００５】
すなわち、まず、ＧａＡｓ基板を薄化するためには、ＳｉＣやアルミナの砥粒研磨材を用いて一次ラッピングを行った後、ＣｅＯ2 、ＺｒＯ2 、ＣｒＯ2 などの粒径１μｍ以下の砥粒を用いて合成樹脂や人工皮革などの軟質ポリッシャ上でポリッシングを行い、ラッピングによる加工歪を除去する。これだけで残りの加工歪の深さは１０μｍ以下となるが、ウエットエッチングにより追加加工がなされることもある。次に、ＧａＡｓ基板への貫通穴の形成に関しては、ＧａＡｓは硫酸／過酸化水素溶液またはアルカリ溶液のどちらによっても容易に溶解されるので、基本的にはこれらの溶液をエッチング液として用いたウエットエッチングだけでも貫通穴の形成が可能であるが、このウエットエッチングではサイドエッチングが大きく、貫通穴の形状制御が困難であるため、通常は反応性イオンエッチング（ＲＩＥ）法やイオンミリング法などが用いられる。ＲＩＥ法を用いて貫通穴を形成するときには、エッチングガスとしてＣＣｌ2 Ｆ2 とＨｅとの混合ガスを用い、エッチングマスクとして酸化シリコン（ＳｉＯ2 ）膜または有機レジスト膜を用いることにより、５０〜１００μｍ／ｈｒの高いエッチング速度が得られ、容易に貫通穴を形成することができる。このようにＧａＡｓ基板は機械的にも化学的にも加工が容易であるため、基板の薄化および基板への貫通穴の形成によりＧａＡｓ系ＦＥＴの高周波動作化、高出力化がすでに実現されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＧａＡｓ系ＦＥＴにおいて用いられている上述のような基板の薄化および基板への貫通穴の形成の技術をＧａＮ系ＦＥＴに適用することは困難である。すなわち、すでに述べたように、ＧａＮ系ＦＥＴの製造にはサファイア基板がよく用いられるが、サファイアはＧａＡｓに比べてはるかに固いため、上述の従来のラッピング技術を用いてサファイア基板を薄化することは極めて困難であり、無理やりラッピングで薄化すると、ラッピング歪により基板自身が素子側の主面側が凹となるように大きく反ってしまい、遂には破壊に至ってしまう。また、サファイア基板への貫通穴の形成についても、サファイアは化学的に極めて安定であるため、ウエットエッチングは有効なエッチング液がなく不可能であり、また、ＲＩＥ法によるドライエッチングは、エッチング速度が高々数μｍ／ｈｒと非常に小さく、しかも選択エッチングを行うための選択性を有するエッチングマスクがないため、いずれの方法によっても、貫通穴の形成は事実上不可能である。このように、サファイア基板上にＧａＮ系ＦＥＴを形成する場合には、基板の薄化および貫通穴の形成により高周波動作化、高出力化を図ることは困難であった。
【０００７】
以上はサファイア基板上にＧａＮ系ＦＥＴを形成する場合についてであるが、この問題は、サファイア基板と同様に極めて固く、化学的にも安定なＳｉＣ基板などの上にＧａＮ系ＦＥＴを形成する場合にも、同様に存在するものである。
【０００８】
一方、図１４は従来のＧａＮ系半導体レーザを示す。図１４に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、ＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＧａＮ光導波層１０７、ｐ型ＡｌＧａＮクラッド層１０８およびｐ型ＧａＮコンタクト層１０９が順次積層されている。ｎ型ＧａＮコンタクト層１０３の上層部、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＧａＮ光導波層１０７、ｐ型ＡｌＧａＮクラッド層１０８およびｐ型ＧａＮコンタクト層１０９は所定幅のメサ形状を有する。そして、ｐ型ＧａＮコンタクト層１０９上にｐ側電極１１０がオーミックコンタクトして設けられているとともに、メサ部に隣接する部分におけるｎ型ＧａＮコンタクト層１０３上にｎ側電極１１１がオーミックコンタクトして設けられている。
【０００９】
しかしながら、この図１４に示す従来のＧａＮ系半導体レーザにおいては、ｎ側電極１１１がメサ部に隣接する部分におけるｎ型ＧａＮコンタクト層１０３上に設けられていることにより、動作時にｐ側電極１１０とｎ側電極１１１との間に流す電流はｎ型ＧａＮコンタクト層１０３に沿って流す必要があるため、電流通路の長さが長くなり、これが動作電圧の増大を招いていた。また、このＧａＮ系半導体レーザは、ｐ側電極１１０およびｎ側電極１１１とも基板の同じ側に設けられた構造であるため、ｐ側電極を基板表面に設け、ｎ側電極を基板裏面に設けるＧａＡｓ系半導体レーザなどの組み立てに用いられる装置を使用することができないことから、専用の組み立て装置が必要であり、これが製造コストの増大を招いていた。
【００１０】
したがって、この発明の目的は、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、基板の薄化および／または基板への貫通穴の形成により、高周波動作化および／または高出力化を図ることができる半導体装置およびこのような半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
【００１１】
この発明の他の目的は、サファイア基板などの非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合に、基板への貫通穴の形成により、その発光素子の動作電圧の低減および製造コストの低減を図ることができる半導体装置およびこのような半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要を説明する。
【００１３】
ＧａＮ系半導体を用いた素子がすでに形成されているサファイア基板を薄化するにあたっては、解決すべき問題がある。その第１は、ラッピングなどの手法を用いてサファイア基板を薄化していく過程で、基板表面側の素子に損傷を与えずに、しかも加工歪を最小限に抑えて、さらには基板の反りや破壊を防ぎつつ、十分に薄く、具体的には厚さ約１００μｍ以下、例えば数１０μｍ以下まで薄化することである。また、サファイア基板を用いる場合には、ＧａＡｓ基板を用いる場合と異なり、最終的には薄化した基板の歪をほとんど除去しておかないと、反りにより後の工程に支障が出る。第２に、サファイア基板の所望の場所に貫通穴を形成するのに最適な加工方法を見い出すことである。サファイアのウエットエッチング法としては、９００℃程度の溶融硼砂を用いる方法や４００℃程度の溶融リン酸を用いる方法が知られている。本発明者は、これらの方法がサファイア基板への貫通穴の形成技術として適用可能であるかどうかを調べた。また、そのときのエッチングマスクの材料としてはどのようなものが可能であるかどうかについても調べた。さらに、このようなエッチングマスクを用いないで貫通穴を形成する新しい簡単な方法があるかどうかをも検討した。
【００１４】
さて、サファイア基板のような固い材料からなる基板の場合、ラッピング用の砥粒研磨材としては、ダイヤモンド粉しかないと考えられる。一般に、ラッピングによる加工変質層あるいは歪層の厚さは、使用する砥粒の粒径の数倍程度はある。したがって、例えば、２０ｎｍ程度の厚さまで薄化するとすると、薄化前のサファイア基板の厚さは一般に約４００μｍ前後であるので、薄化するには、まず、例えば粒径３０μｍのダイヤモンド砥粒研磨材を含む研磨液を用いて、約２００μｍの厚さまでラッピングする。この場合、これ以上薄化すると、残りの基板に占める歪層の割合が大きくなり、大きな歪により反りや破壊を招く。次に、ダイヤモンド砥粒の粒径をより小さく、例えば１０μｍとし、例えば１００μｍ程度の厚さまでラッピングする。これによって、前回のラッピングの際に発生した歪層は除去することができるが、新たに数１０μｍの厚さの歪層が発生する。そこで、次に、例えば、粒径約１μｍの砥粒研磨材を含む研磨液を用いて、４０μｍ程度の厚さまでラッピングまたはポリッシングを行う。
【００１５】
ここで、ＧａＡｓ基板では、従来はメカノケミカルポリッシュ技術により、ラッピングによる歪層を完全に除去することができた。具体的には、極微軟質粒子を含む次亜塩素酸溶液中でポリッシングを行うことにより歪層を完全に除去することができることが知られている。しかしながら、サファイア基板については、このような溶液中でのポリッシングは知られていない。そこで、次のような方法を用いることを考える。すなわち、リン酸に適当量の硫酸を混合し、温度を２８０℃とする。この液はサファイアに対し、１０μｍ／ｈｒ程度のエッチング速度を持つ。この高温リン酸によるサファイアのエッチング作用は既知である（例えば、(5) セラミック加工ハンドブック、（株）建設産業調査会（１９８７））。ところが、このような高温腐食性溶液に素子が直接さらされると、素子や配線などの特性劣化が引き起こされる。したがって、素子側にリン酸が接触しない工夫が必要となり、そのためには第１には基板裏面側のみ液に接触させることが有効であり、第２には素子側に保護膜を形成することが有効である。この保護膜としては、ＣＶＤ法により形成されたＳｉＯ2 膜やＳｉＮ膜などのリン酸に対して耐性を有する酸化物や窒化物の膜や耐熱性のポリイミド膜などが有効である。
【００１６】
次に、貫通穴の形成方法としては、従来のＲＩＥのようなドライエッチングは採用することができない。そこで、次のような方法を用いることを考える。すなわち、例えば、図１に示すように、サファイア基板１の表面に例えば合計数μｍの厚さのＧａＮ系半導体層２を成長させ、このＧａＮ系半導体層２にＧａＮ系ＦＥＴ３を形成した後、このＧａＮ系ＦＥＴ３用の金属配線およびパッドを形成する。符号４はこのＧａＮ系ＦＥＴ３のソースと電気的に接続されたＡｕパッドを示す。次に、このＡｕパッド４を覆うようにＧａＮ系半導体層２上にＳｉＯ2 膜のような層間絶縁膜５を形成する。この後、サファイア基板１を１００μｍ以下の厚さ、例えば数１０μｍ程度の厚さに薄化する。次に、貫通穴形成部以外の部分におけるこのサファイア基板１の裏面を金属薄膜を積層した積層膜からなるエッチングマスク６で覆う。この積層膜としては、Ｎｉ、Ｃｒ、Ｔｉなどのサファイア基板に対して密着性の良好な金属薄膜上にＰｔ、Ａｕ、Ｐｄなどのリン酸耐食性金属薄膜を積層した二層膜（例えば、Ｃｒ／Ｐｔ膜）などが用いられる。一方、層間絶縁膜５の表面には例えばポリイミドからなる保護膜７を形成する。次に、サファイア基板１の裏面側を例えば２８０℃程度の温度のリン酸／硫酸溶液からなるエッチング液に浸し、エッチングを行う。このとき、エッチング速度はほぼ１０μｍ／ｈｒであるので、サファイア基板１の厚さに応じてエッチング時間が考慮される。このようにして、図２に示すように、サファイア基板１に貫通穴８が形成される。そこで、次にＲＩＥ法により、この貫通穴８の底部に露出したＧａＮ系半導体層２をエッチング除去し、Ａｕパッド４を露出させる。このＧａＮ系半導体層２のエッチングの際には、エッチングガスとしてＣｌ2 ガスを用いると、エッチング速度は５〜１０μｍ／ｈｒで、Ａｕに対するエッチング速度の比は約３以上あるので、Ａｕパッド４の厚さが１μｍ以上あれば、ＧａＮ系半導体層２をオーバーエッチング気味にエッチングしても、Ａｕパッド４を十分な厚さ残すことができる。サファイア基板１の裏面のエッチングマスク６はＧａＮ系半導体層２をＲＩＥ法によりエッチングする際に除去されてしまうこともあるが、問題はない。
【００１７】
この後、サファイア基板１の裏面にこのサファイア基板１の厚さ以上の厚さの金属膜を形成し、貫通穴８を通じてＡｕパッド４とコンタクトさせる。この金属膜の形成においては、具体的には、例えば、まず、サファイア基板１の裏面にＮｉまたはＣｒおよびＡｕを真空蒸着法などにより順次堆積させた後、その上にめっき法などにより十分な厚さ、例えば数１０μｍから数１００μｍの厚さのＡｕ膜を堆積させる。このようにして形成される厚いプレート状の金属膜により、ＧａＮ系ＦＥＴ３のソースとの電気的接続および放熱が行われる。
【００１８】
一方、サファイア基板に貫通穴を形成するための別の方法として、パルスレーザビームを用いる方法も考えられる。すなわち、サファイアは約６μｍ以上の波長の赤外線を吸収する。このため、例えば、波長１０．６μｍのＣＯ2 レーザによるパルスレーザビームをサファイア基板に照射することによって局部的に超高温にし、サファイアを蒸発（アブレーション）させることができる。この技術は実際にアルミナ基板のスクライビングに実用化されている技術である。具体的には、例えば、ピーク出力３００Ｗ、パルス幅２００μｓ、ビーム径約１００μｍの１パルスの照射により、アルミナ基板に深さ約２００μｍの穴を形成することができる。したがって、例えば、図３に示すように、厚さ２００μｍ程度のサファイア基板１の裏面の所望の場所にＣＯ2 レーザによるパルスレーザビーム９を照射して例えば深さ５０μｍ程度の穴１０を形成した後、高温のリン酸／硫酸溶液からなるエッチング液を用いて例えば深さ１５０μｍ程度に一様エッチングを行うことにより、図４に示すように貫通穴８を形成することができる。この方法はマスクレスプロセスであり、工程数は非常に少ない。
【００１９】
ここで、サファイア基板の薄化の意義についてあらためて説明する。図５に示すように、サファイアの熱伝導率は、室温で約０．４Ｗ／ｃｍＫと小さいばかりでなく、温度に対して大きな負の傾きを有し、温度上昇とともに減少する。サファイア基板上にＧａＮ系半導体を用いた素子を形成した場合、動作時にこの素子から発生する熱は熱伝導でサファイア基板に移動し、高出力素子の場合、通常基板裏面に形成されるヒートシンクを通じて放熱されるが、上述のようにサファイアの熱伝導率が温度上昇とともに減少することは、温度上昇とともに熱放散されにくくなること意味する。したがって、放熱の観点からは、素子が載っているサファイア基板は薄ければ薄いほど有利であり、機械的強度に耐える範囲内で極限まで薄化するのが好ましい。この薄化により、効率的な熱放散が可能となり、温度上昇が抑制される。
【００２０】
以上はサファイア基板を用いる場合についてであるが、例えばＳｉＣ基板などの他の単結晶基板を用いる場合についても同様なことが言える。
【００２１】
一方、例えばサファイア基板のような非導電性の単結晶基板上にＧａＮ系発光素子を構成するＧａＮ系半導体層を形成した後、単結晶基板に裏面側から上述と同様にして貫通穴を形成してＧａＮ系半導体層の下面を露出させ、この貫通穴を通じて下側からＧａＮ系半導体層に接触するように単結晶基板の裏面側に一方の電極を形成するとともに、ＧａＮ系半導体層上に他方の電極を貫通穴と位置合わせして形成することにより、動作時にこれらの電極間に流す電流の通路の長さはＧａＮ系半導体層の厚さとほぼ等しくなり、このため従来に比べて電流通路の長さは極めて短くなる。
【００２２】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【００２３】
すなわち、上記目的を達成するために、この発明の第１の発明による半導体装置の製造方法は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板の一方の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する工程と、
単結晶基板の他方の主面を、ダイヤモンド砥粒からなる研磨材を含む研磨液を用い、かつ、研磨材の粒径を段階的に小さくしながらラッピングすることにより単結晶基板を薄化する工程と、
ラッピングされた単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることによりラッピングの際に単結晶基板の他方の主面に生じた歪層を除去する工程とを有する
ことを特徴とするものである。
【００２４】
この第１の発明においては、典型的には、ラッピングにより、単結晶基板を１００μｍ以下の厚さに薄化し、あるいは、数１０μｍ以下の厚さに薄化する。また、ラッピングによる歪層を除去するためのエッチングの際に素子に損傷が生じるのを防止するため、好適には、エッチング前に単結晶基板の一方の主面上に形成された素子の表面をエッチング液に対して耐性を有する保護膜で覆っておく。この保護膜としては、例えば、酸化シリコン（ＳｉＯ2 ）膜、窒化シリコン（ＳｉＮ）膜、ポリイミド膜などを用いることができる。また、このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。
【００２５】
この発明の第２の発明による半導体装置は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有する半導体装置において、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われている
ことを特徴とするものである。
【００２６】
この発明の第３の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有し、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、
単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより貫通穴を形成するようにした
ことを特徴とするものである。
【００２７】
この第３の発明においては、単結晶基板の他方の主面に、Ｃｒ、ＴｉまたはＮｉからなる第１の薄膜とその上のＰｔ、ＰｄまたはＡｕからなる第２の薄膜とからなるエッチングマスクを形成し、このエッチングマスクを用いて単結晶基板をエッチングすることにより貫通穴を形成する。このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。
【００２８】
この発明の第４の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有し、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、
単結晶基板の他方の主面に６μｍ以上の波長を有するレーザ光を選択的に照射することにより一方の主面に達しない１０μｍ以上の深さの穴を形成する工程と、
単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより穴を一方の主面に到達させて貫通穴を形成する工程とを有する
ことを特徴とするものである。
【００２９】
この第４の発明においては、例えば、レーザ光としてＣＯ2 レーザによる波長１０．６μｍのパルスレーザ光を用いる。
【００３０】
この発明において、単結晶基板の貫通穴の形状は必要に応じて選ぶことができるが、例えば、円形や矩形（スリット状に長く延びるものも含む）などである。また、この貫通穴は、１素子当たり１個設けてもよいし、複数個設けてもよい。後者のように複数個設ける場合、これらの貫通穴は一列に設けてもよいし、複数列に設けてもよく、種々の配置とすることができる。
【００３１】
この発明において、単結晶基板は、例えば、サファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート（ＹＡＰ）基板、ＳｉＣ基板などである。
【００３２】
また、この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、少なくともＧａおよびＮを含み、場合により、さらにＡｌ、ＩｎおよびＢからなる群より選ばれた一種以上のＩＩＩ族元素および／またはＡｓおよびＰからなる群より選ばれた一種以上のＶ族元素を含む。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例をいくつか挙げると、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００３３】
この発明において、半導体装置は、例えば、電界効果トランジスタ（ＦＥＴ）などの電子走行素子、あるいは、半導体レーザや発光ダイオードなどの発光素子である。
【００３４】
上述のように構成されたこの発明の第１の発明によれば、単結晶基板の他方の主面を研磨材の粒径を段階的に小さくしながらラッピングすることにより単結晶基板を薄化するようにしているので、単結晶基板がサファイア基板やＳｉＣ基板などの極めて固いものであっても、反りや破壊を招くことなく、しかもラッピングの際に生じる歪層を最小限に抑えつつ、単結晶基板を所望の厚さに薄化することができる。そして、このようにして薄化された単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより、ラッピングの際に単結晶基板の他方の主面に生じた歪層を除去することができる。
【００３５】
上述のように構成されたこの発明の第２の発明によれば、単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われていることにより、素子がＦＥＴである場合、ソースインダクタンスの低減を図ることができる。また、非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合、窒化物系ＩＩＩ−Ｖ族化合物半導体層上に設けられる一方の電極と対応する部分の単結晶基板に裏面側から貫通穴を設け、この貫通穴を通じて他方の電極を窒化物系ＩＩＩ−Ｖ族化合物半導体層の下面に接触させて発光素子に対する他方の電気的接続を行うことにより、動作時にこれらの電極間に流す電流の通路の長さを窒化物系ＩＩＩ−Ｖ族化合物半導体層の厚さとほぼ等しい、極めて短い長さにすることができる。
【００３６】
上述のように構成されたこの発明の第３の発明によれば、単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより貫通穴を形成するようにしているので、単結晶基板の所望の場所に貫通穴を容易に形成することができる。
【００３７】
上述のように構成されたこの発明の第４の発明によれば、単結晶基板の他方の主面に６μｍ以上の波長を有するレーザ光を選択的に照射することにより一方の主面に達しない１０μｍ以上の深さの穴を形成した後、単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより穴を一方の主面に到達させて貫通穴を形成するようにしていることにより、単結晶基板の所望の場所に貫通穴をマスクレスで容易に形成することができる。
【００３８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００３９】
図６〜図１０はこの発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を示す。
【００４０】
この第１の実施形態においては、まず、図６に示すように、サファイア基板２１の表面にＧａＮ系半導体層２２を成長させてこのＧａＮ系半導体層２２にＧａＮ系ＦＥＴ２３を形成する。ここで、サファイア基板２１の厚さは例えば約４００μｍ、ＧａＮ系半導体層２２の厚さは例えば約４μｍである。次に、このＧａＮ系ＦＥＴ２３用の金属配線およびパッドを形成する。符号２４はＧａＮ系ＦＥＴ２３のソースと電気的に接続されたＡｕパッドを示す。次に、このＡｕパッド２４を覆うようにＧａＮ系半導体層２２上に例えばＳｉＯ2 膜のような層間絶縁膜２５を形成する。次に、この層間絶縁膜２５上に保護膜２６を形成する。この保護膜２６としては、例えば厚さ１０μｍの耐熱性のポリイミド膜を用いる。次に、この保護膜２６上にＳｉ基板２７を載せ、保護膜２６と接着する。このＳｉ基板２７の厚さは例えば約２５０μｍである。ここで、このＳｉ基板２７は、ラッピング終了後に薄化されたサファイア基板２１が反るのを防止したり、このサファイア基板２１の取り扱いを容易にするためのものである。次に、このＳｉ基板２７上にワックス２８を介してラッピング用治具２９を接着する。
【００４１】
次に、この試料を図示省略したラッピング装置のラッピング台上にセットし、まず、例えば粒径２０〜４０μｍのダイヤモンド砥粒からなる研磨材を含む水溶液からなる研磨液中においてサファイア基板２１の裏面のラッピングを行う。このラッピングによりサファイア基板２１の厚さが例えば約２００μｍに達したら試料およびラッピング台を洗浄し、研磨液を除去する。次に、例えば粒径５〜１２μｍのダイヤモンド砥粒からなる研磨材を含む水溶液からなる研磨液中においてサファイア基板２１の裏面のラッピングを行う。このラッピングによりサファイア基板２１の厚さが例えば約１００μｍになったら、ラッピングを終了する。このようにして、図７に示すように、サファイア基板２１が約１００μｍの厚さに薄化される。この後、試料をホットプレート（図示せず）で温め、ラッピング用治具２９を取り外し、ワックス２８を除去する。
【００４２】
次に、上述のようにして厚さ約１００μｍに薄化されたサファイア基板２１の裏面を例えば２８５℃に加熱されたリン酸（Ｈ3 ＰＯ4 ）／硫酸（Ｈ2 ＳＯ4 ）混合液からなるエッチング液に浸し、エッチングを行う。このエッチングは具体的には例えば次のようにして行うことができる。
【００４３】
すなわち、図８に示すように、ホットプレート３０上に、シャーレ状のＰｔ容器３１にＨ3 ＰＯ4 ：Ｈ2 ＳＯ4 ＝１：１のＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液３２を入れたものを載せる。このエッチング液３２はホットプレート３０により、あらかじめエッチング温度に加熱しておく。次に、外径がＰｔ容器３１の直径より少し小さく、内径がサファイア基板２１の直径より少し小さいドーナツ状のＰｔ板からなる落とし蓋３３を、エッチング液３２上に保持する。このとき、落とし蓋３３の上面がエッチング液３２の液面とほぼ同一面になるようにする。この落とし蓋３３は、Ｈ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液３２からの水分の蒸発を防いでＨ3 ＰＯ4 の組成を一定とし、かつ、サファイア基板２１の裏面のみエッチング液３２と接するようにするためのものである。そして、この落とし蓋３３の上に上述のサファイア基板２１をその外周部が落とし蓋３３の内周部に重なるように載せる。このとき、サファイア基板２１の裏面のみがエッチング液３２に接する。これによって、サファイア基板２１の裏面のみがエッチングされ、ラッピングの際に生じた歪層が除去される。
【００４４】
次に、図９に示すように、Ａｕパッド２４に対応する部分におけるサファイア基板２１の裏面に、フォトリソグラフィー法により、形成すべき貫通穴に対応する形状を有するレジストパターン（図示せず）を形成した後、その上に例えば厚さ２０ｎｍのＣｒ膜および例えば厚さ０．１μｍのＰｔ膜を例えば真空蒸着法により順次形成する。この後、リフト法により、レジストパターンをその上に形成されたＣｒ膜およびＰｔ膜とともに除去する。このようにして、Ｃｒ／Ｐｔ膜からなるエッチングマスク３４が形成される。次に、このエッチングマスク３４を用いて、サファイア基板２１の裏面を、上述と同様に、例えば２８５℃のＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液に例えば約３時間浸し、このサファイア基板２１を、ＧａＮ系半導体層２２が露出するまで選択的にエッチングする。これによって、サファイア基板２１に貫通穴３５が形成される。
【００４５】
次に、このサファイア基板２１を図示省略したＲＩＥ装置に導入し、例えばＣｌ2 ガスをエッチングガスとして用いて、サファイア基板２１の裏面側から、このサファイア基板２１をマスクとして、ＧａＮ系半導体層２２を選択的にエッチングする。このときのエッチング速度は例えば約１０μｍ／ｈｒとすることができ、ＧａＮ系半導体層２２の厚さが上述のように約４μｍであるとすると、約２５分程度でＧａＮ系半導体層２２をエッチング除去し、Ａｕパッド２４を露出させることができる。
【００４６】
次に、図１０に示すように、再び、例えば真空蒸着法により例えば膜厚２０ｎｍのＣｒ膜および例えば膜厚５μｍのＡｕ膜を順次形成してＣｒ／Ａｕ膜３６を形成した後、このＣｒ／Ａｕ膜３６上に例えばめっき法により十分に厚い、例えば約１００μｍの厚さのＡｕ膜３７を形成する。この後、ポリイミド膜からなる保護膜２６を有機溶剤で除去する。
【００４７】
以上の工程で、約１００μｍの厚さに薄化されたサファイア基板２１上に形成され、さらに、このサファイア基板２１に形成された貫通穴３５を通じてソースパッドであるＡｕパッド２４に基板裏面側から厚いＡｕ膜３７が電気的に接続されたＧａＮ系ＦＥＴ２３が製造される。
【００４８】
以上のように、この第１の実施形態によれば、サファイア基板１の表面にＧａＮ系半導体層２２を成長させてＧａＮ系ＦＥＴ２３を形成した後、サファイア基板１の裏面を、まず、第１段階として粒径２０〜４０μｍのダイヤモンド砥粒を含む水溶液からなる研磨液を用いて２００μｍ程度の厚さまでラッピングし、次に、第２段階として、粒径５〜１２μｍのダイヤモンド砥粒を含む水溶液からなる研磨液を用いて１００μｍ程度の厚さまでラッピングしているので、ラッピングによるサファイア基板２１の反りや破壊を抑えつつ、しかも、ラッピングの際に生じる歪層を最小限に抑えつつ、サファイア基板２１を約１００μｍの厚さに薄化することができる。また、このラッピング後にサファイア基板２１の裏面をＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液を用いてエッチングしていることにより、ラッピングの際にサファイア基板２１の裏面に生じる歪層を完全に除去することができる。そして、サファイア基板２１の薄化により、ヒートシンクとして働くＡｕ膜３７への熱放散が良好に行われることから、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和される。この結果、ゲートリークの増加やキャリアの移動度の減少などを抑えることができ、ＧａＮ系ＦＥＴ２３の高周波特性を高出力時まで維持することができる。また、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和されることにより、金属配線におけるマイグレーションの抑制や層間絶縁膜２５の劣化を防止することができ、信頼性の向上を図ることができる。さらに、サファイア基板２１の裏面に貫通穴３５を形成し、この貫通穴３５を通じてＡｕパッド２４にＡｕ膜３７を電気的に接続していることにより、ソースインダクタンスの大幅な低減を図ることができ、高周波動作化を図ることができる。以上により、高周波、高出力の高性能のＧａＮ系ＦＥＴ２３を実現することができる。これに加えて、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和されることにより、サファイア基板２１上に高密度にＧａＮ系ＦＥＴ２３を形成することが可能となり、それによってさらなる出力の増大を図ることができる。
【００４９】
次に、この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法について説明する。
【００５０】
この第２の実施形態においては、まず、第１の実施形態と同様にして、サファイア基板２１を厚さ約２００μｍまで薄化する。
【００５１】
次に、図１１に示すように、この薄化されたサファイア基板２１の裏面に、例えばＣＯ2 レーザによる波長１０．６μｍのパルスレーザビーム３７を照射し、サファイア基板２１の表面に達しない、例えば弾頭形状の穴３８を形成する。パルスレーザビーム３７としては、例えば、先頭出力１５０Ｗ、パルス幅２００μｓ、ビーム径約１００μｍのものを用いる。また、例えば、このパルスレーザビーム３９をＡｕパッド２４の領域の一地点につき１パルス照射することにより、サファイア基板２１の裏面における直径が約１００μｍ、深さ約１００μｍの穴３８を形成することができる。
【００５２】
次に、上述と同様な方法によって、Ｈ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液を用いてサファイア基板２１の裏面をマスクレスで無選択エッチングする。これによって、サファイア基板２１の厚さは一様に減少し、例えば約１０時間のエッチングでＡｕパッド２４に対応する部分のサファイア基板２１はなくなり、図１２に示すように、貫通穴３５が形成され、その底部にＧａＮ系半導体層２２が露出する。このとき、サファイア基板２１は深さ方向のみならず、横方向にもエッチングされることにより、サファイア基板２１の裏面における貫通穴３５の直径は初期に形成された穴３８の直径よりも大きくなる。したがって、このエッチングの条件を制御することにより、貫通穴３５の底部に円形状に露出したＧａＮ系半導体層２２を所望の直径にすることができる。この後、上述と同様にして、この貫通穴３５の底部に円形状に露出したＧａＮ系半導体層２２を除去してＡｕパッド２４を露出させ、さらにＣｒ／Ａｕ膜３６およびＡｕ膜３７を形成し、ＧａＮ系ＦＥＴ２３の製造を終了する。
【００５３】
この第２の実施形態によれば、第１の実施形態と同様に、サファイア基板２１の薄化およびサファイア基板２１への貫通穴３５の形成により、高周波、高出力の高性能のＧａＮ系ＦＥＴ２３を実現することができる。これに加えて、この第２の実施形態によれば、マスクレスで貫通穴３５を形成することができることにより、製造工程の簡略化を図ることができるという利点も得ることができる。
【００５４】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザについて説明する。このＧａＮ系半導体レーザはＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００５５】
図１３に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板５１上に、ＧａＮバッファ層５２、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９が順次積層されている。そして、ｐ型ＧａＮコンタクト層５９上にストライプ形状の例えばＮｉ／Ａｕ構造またはＮｉ／Ｐｔ／Ａｕ構造のｐ側電極６０がオーミックコンタクトして設けられている。一方、ｐ側電極６０に対応する部分におけるｃ面サファイア基板５１に貫通穴６１が設けられ、この貫通穴６１を通じてｎ型ＧａＮコンタクト層５３とオーミックコンタクトして例えばＴｉ／Ａｌ構造のｎ側電極６２が設けられている。ここで、この貫通穴６１は、例えば、円形または矩形のものをｐ側電極６０の延びる方向に等間隔に設けてもよいし、例えばｐ側電極６０の延びる方向に延びる、共振器長より少し短いスリット状のものとしてもよいし、これらを組み合わせたものとしてもよい。
【００５６】
次に、上述のように構成されたこの第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００５７】
このＧａＮ系半導体レーザを製造するには、まず、ｃ面サファイア基板５１上にＭＯＣＶＤ法により例えば５６０℃の温度でＧａＮバッファ層５２を成長させた後、引き続いてＭＯＣＶＤ法により、このＧａＮバッファ層５２上にｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９の成長温度は１０００℃程度、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６の成長温度は７００〜８００℃とする。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧａ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩｎ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス−メチルシクロペンタジエニルマグネシウムを用いる。この後、ｐ型層、すなわち、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９にドープされたｐ型不純物の電気的活性化のための熱処理を行う。この熱処理は、例えば窒素ガス雰囲気中において８００℃程度の温度で行う。
【００５８】
次に、例えばリフトオフ法などによりｐ型ＧａＮコンタクト層５９上にｐ側電極６０を形成する。
【００５９】
次に、第１または第２の実施形態と同様な方法により、ｐ側電極６０に対応する部分のｃ面サファイア基板５１を裏面側から選択的に除去して貫通穴６１を形成する。その後、この貫通穴６１の内部に露出したＧａＮバッファ層５２をアルカリ溶液などによりエッチング除去し、ｎ型ＧａＮコンタクト層５３の下面を露出させる。
【００６０】
次に、ｃ面サファイア基板５１の裏面全面に真空蒸着法などによりＴｉ／Ａｌ膜を形成してｎ側電極６２を形成する。
【００６１】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板５１をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００６２】
以上のように、この第３の実施形態によれば、ｐ側電極６０と位置合わせされてｃ面サファイア基板５１に設けられた貫通穴６１を通じてｎ側電極６２がｎ型ＧａＮコンタクト層５３にその下面からオーミックコンタクトしていることにより、このＧａＮ系半導体レーザの動作時にｐ側電極６０およびｎ側電極６２間に流す電流の通路の長さは、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９の合計の厚さに等しくなり、従来のＧａＮ系半導体レーザに比べて電流通路の長さは極めて短くなる。このため、その分だけＧａＮ系半導体レーザの動作電圧の低減を図ることができる。
【００６３】
また、このＧａＮ系半導体レーザは、ＧａＡｓ系半導体レーザなどと同様に、基板の表面側にｐ側電極を設け、基板の裏面側にｎ側電極を設けた構造であるため、ＧａＡｓ系半導体レーザの組み立てに用いる装置を用いて組み立てを行うことができ、専用の組み立て装置を用意する必要がない。このため、その分だけＧａＮ系半導体レーザの製造コストの低減を図ることができる。
【００６４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６５】
例えば、上述の第１、第２および第３の実施形態において挙げた数値、材料、構造、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、プロセスなどを用いてもよい。
【００６６】
また、上述の第１の実施形態においては、ラッピングを行う前にサファイア基板２１の表面側をＳｉ基板２７と接着しているが、このＳｉ基板２７は必要に応じて省略することも可能である。
【００６７】
また、上述の第３の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザのほか、ＧａＮ系発光ダイオードに適用することも可能である。
【００６８】
【発明の効果】
以上説明したように、この発明の第１の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、基板の薄化により、高出力化を図ることができる。
【００６９】
また、この発明の第２の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、単結晶基板に設けられる貫通穴を通じての素子に対する電気的接続により、素子がＦＥＴである場合、ソースインダクタンスの低減を図ることができ、高周波動作化を図ることができる。あるいは、サファイア基板などの非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合、この発光素子の動作電圧の低減および製造コストの低減を図ることができる。
【００７０】
また、この発明の第３の発明または第４の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成し、この単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続を行う場合に、単結晶基板にその貫通穴を容易に形成することができる。
【図面の簡単な説明】
【図１】この発明を説明するための断面図である。
【図２】この発明を説明するための断面図である。
【図３】この発明を説明するための断面図である。
【図４】この発明を説明するための断面図である。
【図５】サファイアの熱伝導率の温度依存性を示す略線図である。
【図６】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための略線図である。
【図９】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１３】この発明の第３の実施形態によるＧａＮ系半導体レーザを示す断面図である。
【図１４】従来のＧａＮ系半導体レーザを示す断面図である。
【符号の説明】
１、２１・・・サファイア基板、２、２２・・・ＧａＮ系半導体層、４、２４・・・Ａｕパッド、５、２５・・・層間絶縁膜、６、３４・・・エッチングマスク、７、２６・・・保護膜、８、３５、６１・・・貫通穴、９、３７・・・パルスレーザビーム、１０、３８・・・穴、５１・・・ｃ面サファイア基板、５３・・・ｎ型ＧａＮコンタクト層、５４・・・ｎ型ＡｌＧａＮクラッド層、５５・・・ｎ型ＧａＮ光導波層、５６・・・活性層、５７・・・ｐ型ＧａＮ光導波層、５８・・・ｐ型ＡｌＧａＮクラッド層、５９・・・ｐ型ＧａＮコンタクト層、６０・・・ｐ側電極、６２・・・ｎ側電極
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＧａＮを主成分とする窒化物系ＩＩＩ−Ｖ族化合物半導体（以下「ＧａＮ系半導体」ともいう）は直接遷移半導体であり、その禁制帯幅は１．９〜６．２ｅＶに亘り、可視領域から紫外線領域に及ぶ半導体発光素子の実現が理論上可能であるため、このＧａＮ系半導体を用いた半導体発光素子の開発が活発に進められている。このＧａＮ系半導体はまた、電子走行素子の材料としても大きな可能性を持っている。すなわち、ＧａＮの飽和電子速度は約２．０×１０7 ｃｍ／ｓとＳｉ、ＧａＡｓおよびＳｉＣに比べて大きく、また、破壊電界は５×１０6 Ｖ／ｃｍとダイヤモンドに次ぐ大きさを持っている。このような理由により、ＧａＮ系半導体は高周波、大電力用半導体素子の材料として大きな可能性を持つことが予想されてきた。
【０００３】
このＧａＮ系半導体を用いたトランジスタを製造するには、化学気相成長（ＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法によりＧａＮ系半導体を成長させる必要があるが、この際の基板としてはサファイア基板がよく用いられる。ところが、ＧａＮの熱伝導率は室温で１．３Ｗ／ｃｍＫと、ＧａＡｓの室温での熱伝導率０．３Ｗ／ｃｍＫより大きいものの、サファイアの熱伝導率は室温で０．４Ｗ／ｃｍＫとＧａＡｓ並みであり、ＳｉＣの室温での熱伝導率４．９Ｗ／ｃｍＫに比べると約１／１２と小さいため、特に、サファイア基板上にＧａＮ系半導体を成長させて高出力用のＧａＮ系電界効果トランジスタ（ＦＥＴ）を作った場合には、動作時の熱放出が悪く、特性劣化が生じることが指摘されている（(1)Inst.Phys.Conf.Ser.,No.142,765(1996))。このため、ＧａＮ系ＦＥＴの高出力化のためには、熱放出特性の向上を図る必要がある。一方、このＧａＮ系ＦＥＴを高周波動作させる場合には、ソースインダクタンスの低減が必要となる。
【０００４】
従来、ＧａＡｓ系ＦＥＴにおいては、ソースインダクタンスの低減による高周波動作化、高出力化のための基礎技術として、ＧａＡｓ基板の薄化技術と、ＧａＡｓ基板に貫通穴（ビアホール）を形成し、この貫通穴を通じて基板裏面側からソースに対して電気的接続を行う技術とがある。これらの技術の概略を説明すると、次の通りである（(2) ＧａＡｓ電界効果トランジスタの基礎、電子情報通信学会、平成４年、p.207 、(3) 米国特許第４０１５２７８号、(4)Int.Electron Device Meet.,Tech.Dig.,676(1981)) 。
【０００５】
すなわち、まず、ＧａＡｓ基板を薄化するためには、ＳｉＣやアルミナの砥粒研磨材を用いて一次ラッピングを行った後、ＣｅＯ2 、ＺｒＯ2 、ＣｒＯ2 などの粒径１μｍ以下の砥粒を用いて合成樹脂や人工皮革などの軟質ポリッシャ上でポリッシングを行い、ラッピングによる加工歪を除去する。これだけで残りの加工歪の深さは１０μｍ以下となるが、ウエットエッチングにより追加加工がなされることもある。次に、ＧａＡｓ基板への貫通穴の形成に関しては、ＧａＡｓは硫酸／過酸化水素溶液またはアルカリ溶液のどちらによっても容易に溶解されるので、基本的にはこれらの溶液をエッチング液として用いたウエットエッチングだけでも貫通穴の形成が可能であるが、このウエットエッチングではサイドエッチングが大きく、貫通穴の形状制御が困難であるため、通常は反応性イオンエッチング（ＲＩＥ）法やイオンミリング法などが用いられる。ＲＩＥ法を用いて貫通穴を形成するときには、エッチングガスとしてＣＣｌ2 Ｆ2 とＨｅとの混合ガスを用い、エッチングマスクとして酸化シリコン（ＳｉＯ2 ）膜または有機レジスト膜を用いることにより、５０〜１００μｍ／ｈｒの高いエッチング速度が得られ、容易に貫通穴を形成することができる。このようにＧａＡｓ基板は機械的にも化学的にも加工が容易であるため、基板の薄化および基板への貫通穴の形成によりＧａＡｓ系ＦＥＴの高周波動作化、高出力化がすでに実現されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＧａＡｓ系ＦＥＴにおいて用いられている上述のような基板の薄化および基板への貫通穴の形成の技術をＧａＮ系ＦＥＴに適用することは困難である。すなわち、すでに述べたように、ＧａＮ系ＦＥＴの製造にはサファイア基板がよく用いられるが、サファイアはＧａＡｓに比べてはるかに固いため、上述の従来のラッピング技術を用いてサファイア基板を薄化することは極めて困難であり、無理やりラッピングで薄化すると、ラッピング歪により基板自身が素子側の主面側が凹となるように大きく反ってしまい、遂には破壊に至ってしまう。また、サファイア基板への貫通穴の形成についても、サファイアは化学的に極めて安定であるため、ウエットエッチングは有効なエッチング液がなく不可能であり、また、ＲＩＥ法によるドライエッチングは、エッチング速度が高々数μｍ／ｈｒと非常に小さく、しかも選択エッチングを行うための選択性を有するエッチングマスクがないため、いずれの方法によっても、貫通穴の形成は事実上不可能である。このように、サファイア基板上にＧａＮ系ＦＥＴを形成する場合には、基板の薄化および貫通穴の形成により高周波動作化、高出力化を図ることは困難であった。
【０００７】
以上はサファイア基板上にＧａＮ系ＦＥＴを形成する場合についてであるが、この問題は、サファイア基板と同様に極めて固く、化学的にも安定なＳｉＣ基板などの上にＧａＮ系ＦＥＴを形成する場合にも、同様に存在するものである。
【０００８】
一方、図１４は従来のＧａＮ系半導体レーザを示す。図１４に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、ＧａＮバッファ層１０２、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＧａＮ光導波層１０７、ｐ型ＡｌＧａＮクラッド層１０８およびｐ型ＧａＮコンタクト層１０９が順次積層されている。ｎ型ＧａＮコンタクト層１０３の上層部、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＧａＮ光導波層１０７、ｐ型ＡｌＧａＮクラッド層１０８およびｐ型ＧａＮコンタクト層１０９は所定幅のメサ形状を有する。そして、ｐ型ＧａＮコンタクト層１０９上にｐ側電極１１０がオーミックコンタクトして設けられているとともに、メサ部に隣接する部分におけるｎ型ＧａＮコンタクト層１０３上にｎ側電極１１１がオーミックコンタクトして設けられている。
【０００９】
しかしながら、この図１４に示す従来のＧａＮ系半導体レーザにおいては、ｎ側電極１１１がメサ部に隣接する部分におけるｎ型ＧａＮコンタクト層１０３上に設けられていることにより、動作時にｐ側電極１１０とｎ側電極１１１との間に流す電流はｎ型ＧａＮコンタクト層１０３に沿って流す必要があるため、電流通路の長さが長くなり、これが動作電圧の増大を招いていた。また、このＧａＮ系半導体レーザは、ｐ側電極１１０およびｎ側電極１１１とも基板の同じ側に設けられた構造であるため、ｐ側電極を基板表面に設け、ｎ側電極を基板裏面に設けるＧａＡｓ系半導体レーザなどの組み立てに用いられる装置を使用することができないことから、専用の組み立て装置が必要であり、これが製造コストの増大を招いていた。
【００１０】
したがって、この発明の目的は、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、基板の薄化および／または基板への貫通穴の形成により、高周波動作化および／または高出力化を図ることができる半導体装置およびこのような半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
【００１１】
この発明の他の目的は、サファイア基板などの非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合に、基板への貫通穴の形成により、その発光素子の動作電圧の低減および製造コストの低減を図ることができる半導体装置およびこのような半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決すべく、鋭意検討を行った。以下にその概要を説明する。
【００１３】
ＧａＮ系半導体を用いた素子がすでに形成されているサファイア基板を薄化するにあたっては、解決すべき問題がある。その第１は、ラッピングなどの手法を用いてサファイア基板を薄化していく過程で、基板表面側の素子に損傷を与えずに、しかも加工歪を最小限に抑えて、さらには基板の反りや破壊を防ぎつつ、十分に薄く、具体的には厚さ約１００μｍ以下、例えば数１０μｍ以下まで薄化することである。また、サファイア基板を用いる場合には、ＧａＡｓ基板を用いる場合と異なり、最終的には薄化した基板の歪をほとんど除去しておかないと、反りにより後の工程に支障が出る。第２に、サファイア基板の所望の場所に貫通穴を形成するのに最適な加工方法を見い出すことである。サファイアのウエットエッチング法としては、９００℃程度の溶融硼砂を用いる方法や４００℃程度の溶融リン酸を用いる方法が知られている。本発明者は、これらの方法がサファイア基板への貫通穴の形成技術として適用可能であるかどうかを調べた。また、そのときのエッチングマスクの材料としてはどのようなものが可能であるかどうかについても調べた。さらに、このようなエッチングマスクを用いないで貫通穴を形成する新しい簡単な方法があるかどうかをも検討した。
【００１４】
さて、サファイア基板のような固い材料からなる基板の場合、ラッピング用の砥粒研磨材としては、ダイヤモンド粉しかないと考えられる。一般に、ラッピングによる加工変質層あるいは歪層の厚さは、使用する砥粒の粒径の数倍程度はある。したがって、例えば、２０ｎｍ程度の厚さまで薄化するとすると、薄化前のサファイア基板の厚さは一般に約４００μｍ前後であるので、薄化するには、まず、例えば粒径３０μｍのダイヤモンド砥粒研磨材を含む研磨液を用いて、約２００μｍの厚さまでラッピングする。この場合、これ以上薄化すると、残りの基板に占める歪層の割合が大きくなり、大きな歪により反りや破壊を招く。次に、ダイヤモンド砥粒の粒径をより小さく、例えば１０μｍとし、例えば１００μｍ程度の厚さまでラッピングする。これによって、前回のラッピングの際に発生した歪層は除去することができるが、新たに数１０μｍの厚さの歪層が発生する。そこで、次に、例えば、粒径約１μｍの砥粒研磨材を含む研磨液を用いて、４０μｍ程度の厚さまでラッピングまたはポリッシングを行う。
【００１５】
ここで、ＧａＡｓ基板では、従来はメカノケミカルポリッシュ技術により、ラッピングによる歪層を完全に除去することができた。具体的には、極微軟質粒子を含む次亜塩素酸溶液中でポリッシングを行うことにより歪層を完全に除去することができることが知られている。しかしながら、サファイア基板については、このような溶液中でのポリッシングは知られていない。そこで、次のような方法を用いることを考える。すなわち、リン酸に適当量の硫酸を混合し、温度を２８０℃とする。この液はサファイアに対し、１０μｍ／ｈｒ程度のエッチング速度を持つ。この高温リン酸によるサファイアのエッチング作用は既知である（例えば、(5) セラミック加工ハンドブック、（株）建設産業調査会（１９８７））。ところが、このような高温腐食性溶液に素子が直接さらされると、素子や配線などの特性劣化が引き起こされる。したがって、素子側にリン酸が接触しない工夫が必要となり、そのためには第１には基板裏面側のみ液に接触させることが有効であり、第２には素子側に保護膜を形成することが有効である。この保護膜としては、ＣＶＤ法により形成されたＳｉＯ2 膜やＳｉＮ膜などのリン酸に対して耐性を有する酸化物や窒化物の膜や耐熱性のポリイミド膜などが有効である。
【００１６】
次に、貫通穴の形成方法としては、従来のＲＩＥのようなドライエッチングは採用することができない。そこで、次のような方法を用いることを考える。すなわち、例えば、図１に示すように、サファイア基板１の表面に例えば合計数μｍの厚さのＧａＮ系半導体層２を成長させ、このＧａＮ系半導体層２にＧａＮ系ＦＥＴ３を形成した後、このＧａＮ系ＦＥＴ３用の金属配線およびパッドを形成する。符号４はこのＧａＮ系ＦＥＴ３のソースと電気的に接続されたＡｕパッドを示す。次に、このＡｕパッド４を覆うようにＧａＮ系半導体層２上にＳｉＯ2 膜のような層間絶縁膜５を形成する。この後、サファイア基板１を１００μｍ以下の厚さ、例えば数１０μｍ程度の厚さに薄化する。次に、貫通穴形成部以外の部分におけるこのサファイア基板１の裏面を金属薄膜を積層した積層膜からなるエッチングマスク６で覆う。この積層膜としては、Ｎｉ、Ｃｒ、Ｔｉなどのサファイア基板に対して密着性の良好な金属薄膜上にＰｔ、Ａｕ、Ｐｄなどのリン酸耐食性金属薄膜を積層した二層膜（例えば、Ｃｒ／Ｐｔ膜）などが用いられる。一方、層間絶縁膜５の表面には例えばポリイミドからなる保護膜７を形成する。次に、サファイア基板１の裏面側を例えば２８０℃程度の温度のリン酸／硫酸溶液からなるエッチング液に浸し、エッチングを行う。このとき、エッチング速度はほぼ１０μｍ／ｈｒであるので、サファイア基板１の厚さに応じてエッチング時間が考慮される。このようにして、図２に示すように、サファイア基板１に貫通穴８が形成される。そこで、次にＲＩＥ法により、この貫通穴８の底部に露出したＧａＮ系半導体層２をエッチング除去し、Ａｕパッド４を露出させる。このＧａＮ系半導体層２のエッチングの際には、エッチングガスとしてＣｌ2 ガスを用いると、エッチング速度は５〜１０μｍ／ｈｒで、Ａｕに対するエッチング速度の比は約３以上あるので、Ａｕパッド４の厚さが１μｍ以上あれば、ＧａＮ系半導体層２をオーバーエッチング気味にエッチングしても、Ａｕパッド４を十分な厚さ残すことができる。サファイア基板１の裏面のエッチングマスク６はＧａＮ系半導体層２をＲＩＥ法によりエッチングする際に除去されてしまうこともあるが、問題はない。
【００１７】
この後、サファイア基板１の裏面にこのサファイア基板１の厚さ以上の厚さの金属膜を形成し、貫通穴８を通じてＡｕパッド４とコンタクトさせる。この金属膜の形成においては、具体的には、例えば、まず、サファイア基板１の裏面にＮｉまたはＣｒおよびＡｕを真空蒸着法などにより順次堆積させた後、その上にめっき法などにより十分な厚さ、例えば数１０μｍから数１００μｍの厚さのＡｕ膜を堆積させる。このようにして形成される厚いプレート状の金属膜により、ＧａＮ系ＦＥＴ３のソースとの電気的接続および放熱が行われる。
【００１８】
一方、サファイア基板に貫通穴を形成するための別の方法として、パルスレーザビームを用いる方法も考えられる。すなわち、サファイアは約６μｍ以上の波長の赤外線を吸収する。このため、例えば、波長１０．６μｍのＣＯ2 レーザによるパルスレーザビームをサファイア基板に照射することによって局部的に超高温にし、サファイアを蒸発（アブレーション）させることができる。この技術は実際にアルミナ基板のスクライビングに実用化されている技術である。具体的には、例えば、ピーク出力３００Ｗ、パルス幅２００μｓ、ビーム径約１００μｍの１パルスの照射により、アルミナ基板に深さ約２００μｍの穴を形成することができる。したがって、例えば、図３に示すように、厚さ２００μｍ程度のサファイア基板１の裏面の所望の場所にＣＯ2 レーザによるパルスレーザビーム９を照射して例えば深さ５０μｍ程度の穴１０を形成した後、高温のリン酸／硫酸溶液からなるエッチング液を用いて例えば深さ１５０μｍ程度に一様エッチングを行うことにより、図４に示すように貫通穴８を形成することができる。この方法はマスクレスプロセスであり、工程数は非常に少ない。
【００１９】
ここで、サファイア基板の薄化の意義についてあらためて説明する。図５に示すように、サファイアの熱伝導率は、室温で約０．４Ｗ／ｃｍＫと小さいばかりでなく、温度に対して大きな負の傾きを有し、温度上昇とともに減少する。サファイア基板上にＧａＮ系半導体を用いた素子を形成した場合、動作時にこの素子から発生する熱は熱伝導でサファイア基板に移動し、高出力素子の場合、通常基板裏面に形成されるヒートシンクを通じて放熱されるが、上述のようにサファイアの熱伝導率が温度上昇とともに減少することは、温度上昇とともに熱放散されにくくなること意味する。したがって、放熱の観点からは、素子が載っているサファイア基板は薄ければ薄いほど有利であり、機械的強度に耐える範囲内で極限まで薄化するのが好ましい。この薄化により、効率的な熱放散が可能となり、温度上昇が抑制される。
【００２０】
以上はサファイア基板を用いる場合についてであるが、例えばＳｉＣ基板などの他の単結晶基板を用いる場合についても同様なことが言える。
【００２１】
一方、例えばサファイア基板のような非導電性の単結晶基板上にＧａＮ系発光素子を構成するＧａＮ系半導体層を形成した後、単結晶基板に裏面側から上述と同様にして貫通穴を形成してＧａＮ系半導体層の下面を露出させ、この貫通穴を通じて下側からＧａＮ系半導体層に接触するように単結晶基板の裏面側に一方の電極を形成するとともに、ＧａＮ系半導体層上に他方の電極を貫通穴と位置合わせして形成することにより、動作時にこれらの電極間に流す電流の通路の長さはＧａＮ系半導体層の厚さとほぼ等しくなり、このため従来に比べて電流通路の長さは極めて短くなる。
【００２２】
この発明は、本発明者による以上のような検討に基づいて案出されたものである。
【００２３】
すなわち、上記目的を達成するために、この発明の第１の発明による半導体装置の製造方法は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板の一方の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する工程と、
単結晶基板の他方の主面を、ダイヤモンド砥粒からなる研磨材を含む研磨液を用い、かつ、研磨材の粒径を段階的に小さくしながらラッピングすることにより単結晶基板を薄化する工程と、
ラッピングされた単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることによりラッピングの際に単結晶基板の他方の主面に生じた歪層を除去する工程とを有する
ことを特徴とするものである。
【００２４】
この第１の発明においては、典型的には、ラッピングにより、単結晶基板を１００μｍ以下の厚さに薄化し、あるいは、数１０μｍ以下の厚さに薄化する。また、ラッピングによる歪層を除去するためのエッチングの際に素子に損傷が生じるのを防止するため、好適には、エッチング前に単結晶基板の一方の主面上に形成された素子の表面をエッチング液に対して耐性を有する保護膜で覆っておく。この保護膜としては、例えば、酸化シリコン（ＳｉＯ2 ）膜、窒化シリコン（ＳｉＮ）膜、ポリイミド膜などを用いることができる。また、このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。
【００２５】
この発明の第２の発明による半導体装置は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有する半導体装置において、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われている
ことを特徴とするものである。
【００２６】
この発明の第３の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有し、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、
単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより貫通穴を形成するようにした
ことを特徴とするものである。
【００２７】
この第３の発明においては、単結晶基板の他方の主面に、Ｃｒ、ＴｉまたはＮｉからなる第１の薄膜とその上のＰｔ、ＰｄまたはＡｕからなる第２の薄膜とからなるエッチングマスクを形成し、このエッチングマスクを用いて単結晶基板をエッチングすることにより貫通穴を形成する。このエッチングの際には、好適には、単結晶基板の他方の主面のみをエッチング液に浸すことによりエッチングを行う。
【００２８】
この発明の第４の発明は、
窒化物系ＩＩＩ−Ｖ族化合物半導体と異なる物質からなる単結晶基板と、
単結晶基板の一方の主面上の窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子とを有し、
単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われる半導体装置の製造方法であって、
単結晶基板の他方の主面に６μｍ以上の波長を有するレーザ光を選択的に照射することにより一方の主面に達しない１０μｍ以上の深さの穴を形成する工程と、
単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより穴を一方の主面に到達させて貫通穴を形成する工程とを有する
ことを特徴とするものである。
【００２９】
この第４の発明においては、例えば、レーザ光としてＣＯ2 レーザによる波長１０．６μｍのパルスレーザ光を用いる。
【００３０】
この発明において、単結晶基板の貫通穴の形状は必要に応じて選ぶことができるが、例えば、円形や矩形（スリット状に長く延びるものも含む）などである。また、この貫通穴は、１素子当たり１個設けてもよいし、複数個設けてもよい。後者のように複数個設ける場合、これらの貫通穴は一列に設けてもよいし、複数列に設けてもよく、種々の配置とすることができる。
【００３１】
この発明において、単結晶基板は、例えば、サファイア基板、スピネル基板、ペロブスカイト系イットリウムアルミネート（ＹＡＰ）基板、ＳｉＣ基板などである。
【００３２】
また、この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、少なくともＧａおよびＮを含み、場合により、さらにＡｌ、ＩｎおよびＢからなる群より選ばれた一種以上のＩＩＩ族元素および／またはＡｓおよびＰからなる群より選ばれた一種以上のＶ族元素を含む。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例をいくつか挙げると、ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００３３】
この発明において、半導体装置は、例えば、電界効果トランジスタ（ＦＥＴ）などの電子走行素子、あるいは、半導体レーザや発光ダイオードなどの発光素子である。
【００３４】
上述のように構成されたこの発明の第１の発明によれば、単結晶基板の他方の主面を研磨材の粒径を段階的に小さくしながらラッピングすることにより単結晶基板を薄化するようにしているので、単結晶基板がサファイア基板やＳｉＣ基板などの極めて固いものであっても、反りや破壊を招くことなく、しかもラッピングの際に生じる歪層を最小限に抑えつつ、単結晶基板を所望の厚さに薄化することができる。そして、このようにして薄化された単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより、ラッピングの際に単結晶基板の他方の主面に生じた歪層を除去することができる。
【００３５】
上述のように構成されたこの発明の第２の発明によれば、単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続が行われていることにより、素子がＦＥＴである場合、ソースインダクタンスの低減を図ることができる。また、非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合、窒化物系ＩＩＩ−Ｖ族化合物半導体層上に設けられる一方の電極と対応する部分の単結晶基板に裏面側から貫通穴を設け、この貫通穴を通じて他方の電極を窒化物系ＩＩＩ−Ｖ族化合物半導体層の下面に接触させて発光素子に対する他方の電気的接続を行うことにより、動作時にこれらの電極間に流す電流の通路の長さを窒化物系ＩＩＩ−Ｖ族化合物半導体層の厚さとほぼ等しい、極めて短い長さにすることができる。
【００３６】
上述のように構成されたこの発明の第３の発明によれば、単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分として含むエッチング液を用いて選択的にエッチングすることにより貫通穴を形成するようにしているので、単結晶基板の所望の場所に貫通穴を容易に形成することができる。
【００３７】
上述のように構成されたこの発明の第４の発明によれば、単結晶基板の他方の主面に６μｍ以上の波長を有するレーザ光を選択的に照射することにより一方の主面に達しない１０μｍ以上の深さの穴を形成した後、単結晶基板の他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてエッチングすることにより穴を一方の主面に到達させて貫通穴を形成するようにしていることにより、単結晶基板の所望の場所に貫通穴をマスクレスで容易に形成することができる。
【００３８】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００３９】
図６〜図１０はこの発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を示す。
【００４０】
この第１の実施形態においては、まず、図６に示すように、サファイア基板２１の表面にＧａＮ系半導体層２２を成長させてこのＧａＮ系半導体層２２にＧａＮ系ＦＥＴ２３を形成する。ここで、サファイア基板２１の厚さは例えば約４００μｍ、ＧａＮ系半導体層２２の厚さは例えば約４μｍである。次に、このＧａＮ系ＦＥＴ２３用の金属配線およびパッドを形成する。符号２４はＧａＮ系ＦＥＴ２３のソースと電気的に接続されたＡｕパッドを示す。次に、このＡｕパッド２４を覆うようにＧａＮ系半導体層２２上に例えばＳｉＯ2 膜のような層間絶縁膜２５を形成する。次に、この層間絶縁膜２５上に保護膜２６を形成する。この保護膜２６としては、例えば厚さ１０μｍの耐熱性のポリイミド膜を用いる。次に、この保護膜２６上にＳｉ基板２７を載せ、保護膜２６と接着する。このＳｉ基板２７の厚さは例えば約２５０μｍである。ここで、このＳｉ基板２７は、ラッピング終了後に薄化されたサファイア基板２１が反るのを防止したり、このサファイア基板２１の取り扱いを容易にするためのものである。次に、このＳｉ基板２７上にワックス２８を介してラッピング用治具２９を接着する。
【００４１】
次に、この試料を図示省略したラッピング装置のラッピング台上にセットし、まず、例えば粒径２０〜４０μｍのダイヤモンド砥粒からなる研磨材を含む水溶液からなる研磨液中においてサファイア基板２１の裏面のラッピングを行う。このラッピングによりサファイア基板２１の厚さが例えば約２００μｍに達したら試料およびラッピング台を洗浄し、研磨液を除去する。次に、例えば粒径５〜１２μｍのダイヤモンド砥粒からなる研磨材を含む水溶液からなる研磨液中においてサファイア基板２１の裏面のラッピングを行う。このラッピングによりサファイア基板２１の厚さが例えば約１００μｍになったら、ラッピングを終了する。このようにして、図７に示すように、サファイア基板２１が約１００μｍの厚さに薄化される。この後、試料をホットプレート（図示せず）で温め、ラッピング用治具２９を取り外し、ワックス２８を除去する。
【００４２】
次に、上述のようにして厚さ約１００μｍに薄化されたサファイア基板２１の裏面を例えば２８５℃に加熱されたリン酸（Ｈ3 ＰＯ4 ）／硫酸（Ｈ2 ＳＯ4 ）混合液からなるエッチング液に浸し、エッチングを行う。このエッチングは具体的には例えば次のようにして行うことができる。
【００４３】
すなわち、図８に示すように、ホットプレート３０上に、シャーレ状のＰｔ容器３１にＨ3 ＰＯ4 ：Ｈ2 ＳＯ4 ＝１：１のＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液３２を入れたものを載せる。このエッチング液３２はホットプレート３０により、あらかじめエッチング温度に加熱しておく。次に、外径がＰｔ容器３１の直径より少し小さく、内径がサファイア基板２１の直径より少し小さいドーナツ状のＰｔ板からなる落とし蓋３３を、エッチング液３２上に保持する。このとき、落とし蓋３３の上面がエッチング液３２の液面とほぼ同一面になるようにする。この落とし蓋３３は、Ｈ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液３２からの水分の蒸発を防いでＨ3 ＰＯ4 の組成を一定とし、かつ、サファイア基板２１の裏面のみエッチング液３２と接するようにするためのものである。そして、この落とし蓋３３の上に上述のサファイア基板２１をその外周部が落とし蓋３３の内周部に重なるように載せる。このとき、サファイア基板２１の裏面のみがエッチング液３２に接する。これによって、サファイア基板２１の裏面のみがエッチングされ、ラッピングの際に生じた歪層が除去される。
【００４４】
次に、図９に示すように、Ａｕパッド２４に対応する部分におけるサファイア基板２１の裏面に、フォトリソグラフィー法により、形成すべき貫通穴に対応する形状を有するレジストパターン（図示せず）を形成した後、その上に例えば厚さ２０ｎｍのＣｒ膜および例えば厚さ０．１μｍのＰｔ膜を例えば真空蒸着法により順次形成する。この後、リフト法により、レジストパターンをその上に形成されたＣｒ膜およびＰｔ膜とともに除去する。このようにして、Ｃｒ／Ｐｔ膜からなるエッチングマスク３４が形成される。次に、このエッチングマスク３４を用いて、サファイア基板２１の裏面を、上述と同様に、例えば２８５℃のＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液に例えば約３時間浸し、このサファイア基板２１を、ＧａＮ系半導体層２２が露出するまで選択的にエッチングする。これによって、サファイア基板２１に貫通穴３５が形成される。
【００４５】
次に、このサファイア基板２１を図示省略したＲＩＥ装置に導入し、例えばＣｌ2 ガスをエッチングガスとして用いて、サファイア基板２１の裏面側から、このサファイア基板２１をマスクとして、ＧａＮ系半導体層２２を選択的にエッチングする。このときのエッチング速度は例えば約１０μｍ／ｈｒとすることができ、ＧａＮ系半導体層２２の厚さが上述のように約４μｍであるとすると、約２５分程度でＧａＮ系半導体層２２をエッチング除去し、Ａｕパッド２４を露出させることができる。
【００４６】
次に、図１０に示すように、再び、例えば真空蒸着法により例えば膜厚２０ｎｍのＣｒ膜および例えば膜厚５μｍのＡｕ膜を順次形成してＣｒ／Ａｕ膜３６を形成した後、このＣｒ／Ａｕ膜３６上に例えばめっき法により十分に厚い、例えば約１００μｍの厚さのＡｕ膜３７を形成する。この後、ポリイミド膜からなる保護膜２６を有機溶剤で除去する。
【００４７】
以上の工程で、約１００μｍの厚さに薄化されたサファイア基板２１上に形成され、さらに、このサファイア基板２１に形成された貫通穴３５を通じてソースパッドであるＡｕパッド２４に基板裏面側から厚いＡｕ膜３７が電気的に接続されたＧａＮ系ＦＥＴ２３が製造される。
【００４８】
以上のように、この第１の実施形態によれば、サファイア基板１の表面にＧａＮ系半導体層２２を成長させてＧａＮ系ＦＥＴ２３を形成した後、サファイア基板１の裏面を、まず、第１段階として粒径２０〜４０μｍのダイヤモンド砥粒を含む水溶液からなる研磨液を用いて２００μｍ程度の厚さまでラッピングし、次に、第２段階として、粒径５〜１２μｍのダイヤモンド砥粒を含む水溶液からなる研磨液を用いて１００μｍ程度の厚さまでラッピングしているので、ラッピングによるサファイア基板２１の反りや破壊を抑えつつ、しかも、ラッピングの際に生じる歪層を最小限に抑えつつ、サファイア基板２１を約１００μｍの厚さに薄化することができる。また、このラッピング後にサファイア基板２１の裏面をＨ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液を用いてエッチングしていることにより、ラッピングの際にサファイア基板２１の裏面に生じる歪層を完全に除去することができる。そして、サファイア基板２１の薄化により、ヒートシンクとして働くＡｕ膜３７への熱放散が良好に行われることから、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和される。この結果、ゲートリークの増加やキャリアの移動度の減少などを抑えることができ、ＧａＮ系ＦＥＴ２３の高周波特性を高出力時まで維持することができる。また、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和されることにより、金属配線におけるマイグレーションの抑制や層間絶縁膜２５の劣化を防止することができ、信頼性の向上を図ることができる。さらに、サファイア基板２１の裏面に貫通穴３５を形成し、この貫通穴３５を通じてＡｕパッド２４にＡｕ膜３７を電気的に接続していることにより、ソースインダクタンスの大幅な低減を図ることができ、高周波動作化を図ることができる。以上により、高周波、高出力の高性能のＧａＮ系ＦＥＴ２３を実現することができる。これに加えて、ＧａＮ系ＦＥＴ２３の温度上昇が大幅に緩和されることにより、サファイア基板２１上に高密度にＧａＮ系ＦＥＴ２３を形成することが可能となり、それによってさらなる出力の増大を図ることができる。
【００４９】
次に、この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法について説明する。
【００５０】
この第２の実施形態においては、まず、第１の実施形態と同様にして、サファイア基板２１を厚さ約２００μｍまで薄化する。
【００５１】
次に、図１１に示すように、この薄化されたサファイア基板２１の裏面に、例えばＣＯ2 レーザによる波長１０．６μｍのパルスレーザビーム３７を照射し、サファイア基板２１の表面に達しない、例えば弾頭形状の穴３８を形成する。パルスレーザビーム３７としては、例えば、先頭出力１５０Ｗ、パルス幅２００μｓ、ビーム径約１００μｍのものを用いる。また、例えば、このパルスレーザビーム３９をＡｕパッド２４の領域の一地点につき１パルス照射することにより、サファイア基板２１の裏面における直径が約１００μｍ、深さ約１００μｍの穴３８を形成することができる。
【００５２】
次に、上述と同様な方法によって、Ｈ3 ＰＯ4 ／Ｈ2 ＳＯ4 混合液からなるエッチング液を用いてサファイア基板２１の裏面をマスクレスで無選択エッチングする。これによって、サファイア基板２１の厚さは一様に減少し、例えば約１０時間のエッチングでＡｕパッド２４に対応する部分のサファイア基板２１はなくなり、図１２に示すように、貫通穴３５が形成され、その底部にＧａＮ系半導体層２２が露出する。このとき、サファイア基板２１は深さ方向のみならず、横方向にもエッチングされることにより、サファイア基板２１の裏面における貫通穴３５の直径は初期に形成された穴３８の直径よりも大きくなる。したがって、このエッチングの条件を制御することにより、貫通穴３５の底部に円形状に露出したＧａＮ系半導体層２２を所望の直径にすることができる。この後、上述と同様にして、この貫通穴３５の底部に円形状に露出したＧａＮ系半導体層２２を除去してＡｕパッド２４を露出させ、さらにＣｒ／Ａｕ膜３６およびＡｕ膜３７を形成し、ＧａＮ系ＦＥＴ２３の製造を終了する。
【００５３】
この第２の実施形態によれば、第１の実施形態と同様に、サファイア基板２１の薄化およびサファイア基板２１への貫通穴３５の形成により、高周波、高出力の高性能のＧａＮ系ＦＥＴ２３を実現することができる。これに加えて、この第２の実施形態によれば、マスクレスで貫通穴３５を形成することができることにより、製造工程の簡略化を図ることができるという利点も得ることができる。
【００５４】
次に、この発明の第３の実施形態によるＧａＮ系半導体レーザについて説明する。このＧａＮ系半導体レーザはＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【００５５】
図１３に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板５１上に、ＧａＮバッファ層５２、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９が順次積層されている。そして、ｐ型ＧａＮコンタクト層５９上にストライプ形状の例えばＮｉ／Ａｕ構造またはＮｉ／Ｐｔ／Ａｕ構造のｐ側電極６０がオーミックコンタクトして設けられている。一方、ｐ側電極６０に対応する部分におけるｃ面サファイア基板５１に貫通穴６１が設けられ、この貫通穴６１を通じてｎ型ＧａＮコンタクト層５３とオーミックコンタクトして例えばＴｉ／Ａｌ構造のｎ側電極６２が設けられている。ここで、この貫通穴６１は、例えば、円形または矩形のものをｐ側電極６０の延びる方向に等間隔に設けてもよいし、例えばｐ側電極６０の延びる方向に延びる、共振器長より少し短いスリット状のものとしてもよいし、これらを組み合わせたものとしてもよい。
【００５６】
次に、上述のように構成されたこの第３の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００５７】
このＧａＮ系半導体レーザを製造するには、まず、ｃ面サファイア基板５１上にＭＯＣＶＤ法により例えば５６０℃の温度でＧａＮバッファ層５２を成長させた後、引き続いてＭＯＣＶＤ法により、このＧａＮバッファ層５２上にｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９の成長温度は１０００℃程度、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６の成長温度は７００〜８００℃とする。これらの窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧａ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡｌ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩｎ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス−メチルシクロペンタジエニルマグネシウムを用いる。この後、ｐ型層、すなわち、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９にドープされたｐ型不純物の電気的活性化のための熱処理を行う。この熱処理は、例えば窒素ガス雰囲気中において８００℃程度の温度で行う。
【００５８】
次に、例えばリフトオフ法などによりｐ型ＧａＮコンタクト層５９上にｐ側電極６０を形成する。
【００５９】
次に、第１または第２の実施形態と同様な方法により、ｐ側電極６０に対応する部分のｃ面サファイア基板５１を裏面側から選択的に除去して貫通穴６１を形成する。その後、この貫通穴６１の内部に露出したＧａＮバッファ層５２をアルカリ溶液などによりエッチング除去し、ｎ型ＧａＮコンタクト層５３の下面を露出させる。
【００６０】
次に、ｃ面サファイア基板５１の裏面全面に真空蒸着法などによりＴｉ／Ａｌ膜を形成してｎ側電極６２を形成する。
【００６１】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板５１をバー状に加工して両共振器端面を形成し、さらにこのバーをチップ化する。以上により、目的とするＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００６２】
以上のように、この第３の実施形態によれば、ｐ側電極６０と位置合わせされてｃ面サファイア基板５１に設けられた貫通穴６１を通じてｎ側電極６２がｎ型ＧａＮコンタクト層５３にその下面からオーミックコンタクトしていることにより、このＧａＮ系半導体レーザの動作時にｐ側電極６０およびｎ側電極６２間に流す電流の通路の長さは、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＧａＮ光導波層５７、ｐ型ＡｌＧａＮクラッド層５８およびｐ型ＧａＮコンタクト層５９の合計の厚さに等しくなり、従来のＧａＮ系半導体レーザに比べて電流通路の長さは極めて短くなる。このため、その分だけＧａＮ系半導体レーザの動作電圧の低減を図ることができる。
【００６３】
また、このＧａＮ系半導体レーザは、ＧａＡｓ系半導体レーザなどと同様に、基板の表面側にｐ側電極を設け、基板の裏面側にｎ側電極を設けた構造であるため、ＧａＡｓ系半導体レーザの組み立てに用いる装置を用いて組み立てを行うことができ、専用の組み立て装置を用意する必要がない。このため、その分だけＧａＮ系半導体レーザの製造コストの低減を図ることができる。
【００６４】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００６５】
例えば、上述の第１、第２および第３の実施形態において挙げた数値、材料、構造、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、プロセスなどを用いてもよい。
【００６６】
また、上述の第１の実施形態においては、ラッピングを行う前にサファイア基板２１の表面側をＳｉ基板２７と接着しているが、このＳｉ基板２７は必要に応じて省略することも可能である。
【００６７】
また、上述の第３の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザのほか、ＧａＮ系発光ダイオードに適用することも可能である。
【００６８】
【発明の効果】
以上説明したように、この発明の第１の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、基板の薄化により、高出力化を図ることができる。
【００６９】
また、この発明の第２の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する場合に、単結晶基板に設けられる貫通穴を通じての素子に対する電気的接続により、素子がＦＥＴである場合、ソースインダクタンスの低減を図ることができ、高周波動作化を図ることができる。あるいは、サファイア基板などの非導電性の単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた発光素子を形成する場合、この発光素子の動作電圧の低減および製造コストの低減を図ることができる。
【００７０】
また、この発明の第３の発明または第４の発明によれば、サファイア基板やＳｉＣ基板などの固く、化学的にも安定な単結晶基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成し、この単結晶基板に設けられた貫通穴を通じて素子に対する電気的接続を行う場合に、単結晶基板にその貫通穴を容易に形成することができる。
【図面の簡単な説明】
【図１】この発明を説明するための断面図である。
【図２】この発明を説明するための断面図である。
【図３】この発明を説明するための断面図である。
【図４】この発明を説明するための断面図である。
【図５】サファイアの熱伝導率の温度依存性を示す略線図である。
【図６】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための略線図である。
【図９】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１１】この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系ＦＥＴの製造方法を説明するための断面図である。
【図１３】この発明の第３の実施形態によるＧａＮ系半導体レーザを示す断面図である。
【図１４】従来のＧａＮ系半導体レーザを示す断面図である。
【符号の説明】
１、２１・・・サファイア基板、２、２２・・・ＧａＮ系半導体層、４、２４・・・Ａｕパッド、５、２５・・・層間絶縁膜、６、３４・・・エッチングマスク、７、２６・・・保護膜、８、３５、６１・・・貫通穴、９、３７・・・パルスレーザビーム、１０、３８・・・穴、５１・・・ｃ面サファイア基板、５３・・・ｎ型ＧａＮコンタクト層、５４・・・ｎ型ＡｌＧａＮクラッド層、５５・・・ｎ型ＧａＮ光導波層、５６・・・活性層、５７・・・ｐ型ＧａＮ光導波層、５８・・・ｐ型ＡｌＧａＮクラッド層、５９・・・ｐ型ＧａＮコンタクト層、６０・・・ｐ側電極、６２・・・ｎ側電極
Claims (3)
- サファイア基板の一方の主面上に窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた素子を形成する工程と、
上記サファイア基板の他方の主面に６μｍ以上の波長を有するレーザ光を選択的に照射することにより上記一方の主面に達しない１０μｍ以上の深さの穴を形成する工程と、
上記サファイア基板の上記他方の主面を１５０〜４５０℃の温度のリン酸またはリン酸と硫酸とを主成分とするエッチング液を用いてマスクレスで無選択エッチングすることにより上記穴を上記一方の主面に到達させて貫通穴を形成する工程と、
上記サファイア基板に設けられた上記貫通穴を通じて上記素子に対する電気的接続を行う工程とを有する半導体装置の製造方法。 - 上記レーザ光としてＣＯ 2 レーザによる波長１０．６μｍのパルスレーザ光を用いるようにした請求項１記載の半導体装置の製造方法。
- 上記サファイア基板の他方の主面に上記レーザ光を選択的に照射することにより上記一方の主面に達しない１０μｍ以上の深さの穴を弾頭形状に形成する請求項１または２記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14749298A JP4264992B2 (ja) | 1997-05-28 | 1998-05-28 | 半導体装置の製造方法 |
| US09/316,044 US6239033B1 (en) | 1998-05-28 | 1999-05-21 | Manufacturing method of semiconductor device |
| US09/768,912 US6903392B2 (en) | 1997-05-28 | 2001-01-24 | Semiconductor device and its manufacturing method |
| US09/768,480 US6468902B2 (en) | 1998-05-28 | 2001-01-24 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-138451 | 1997-05-28 | ||
| JP13845197 | 1997-05-28 | ||
| JP14749298A JP4264992B2 (ja) | 1997-05-28 | 1998-05-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145892A JPH1145892A (ja) | 1999-02-16 |
| JP4264992B2 true JP4264992B2 (ja) | 2009-05-20 |
Family
ID=26471469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14749298A Expired - Fee Related JP4264992B2 (ja) | 1997-05-28 | 1998-05-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4264992B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010079490A (ko) * | 1999-12-09 | 2001-08-22 | 구자홍 | Ⅲ-ⅴ족 질화물계 반도체 소자 |
| US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7892974B2 (en) | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US6787814B2 (en) * | 2000-06-22 | 2004-09-07 | Showa Denko Kabushiki Kaisha | Group-III nitride semiconductor light-emitting device and production method thereof |
| JP2002076023A (ja) | 2000-09-01 | 2002-03-15 | Nec Corp | 半導体装置 |
| US6657237B2 (en) | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
| CN100461469C (zh) * | 2000-12-18 | 2009-02-11 | 三星电机株式会社 | GaN基Ⅲ-Ⅴ族氮化物发光二极管及其制造方法 |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| US6987613B2 (en) * | 2001-03-30 | 2006-01-17 | Lumileds Lighting U.S., Llc | Forming an optical element on the surface of a light emitting device for improved light extraction |
| JP2002353425A (ja) * | 2001-05-29 | 2002-12-06 | Kyocera Corp | サファイア基板およびその製造方法 |
| JP2003012399A (ja) * | 2001-06-26 | 2003-01-15 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物系半導体の製造方法 |
| US7078743B2 (en) | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| WO2005008792A1 (ja) * | 2003-07-18 | 2005-01-27 | Sanyo Electric Co., Ltd. | 発光ダイオード |
| KR100663324B1 (ko) * | 2004-04-29 | 2007-01-02 | 주식회사 이츠웰 | 수직전극형 발광 다이오드 및 그 제조 방법 |
| JP2006086398A (ja) | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006170895A (ja) * | 2004-12-17 | 2006-06-29 | Horiba Ltd | 赤外線検出素子の製造方法 |
| US7527742B2 (en) * | 2005-06-27 | 2009-05-05 | Momentive Performance Materials Inc. | Etchant, method of etching, laminate formed thereby, and device |
| DE102005042074A1 (de) * | 2005-08-31 | 2007-03-08 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern |
| JP4766966B2 (ja) * | 2005-09-07 | 2011-09-07 | 京セラ株式会社 | 発光素子 |
| JP4612534B2 (ja) | 2005-12-01 | 2011-01-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5091445B2 (ja) | 2006-09-15 | 2012-12-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4908381B2 (ja) * | 2006-12-22 | 2012-04-04 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| EP2094439A2 (en) | 2006-12-28 | 2009-09-02 | Saint-Gobain Ceramics & Plastics, Inc. | Sapphire substrates and methods of making same |
| EP2671975B1 (en) | 2006-12-28 | 2015-02-11 | Saint-Gobain Ceramics and Plastics, Inc. | Sapphire substrates |
| US8740670B2 (en) | 2006-12-28 | 2014-06-03 | Saint-Gobain Ceramics & Plastics, Inc. | Sapphire substrates and methods of making same |
| KR20140131598A (ko) | 2006-12-28 | 2014-11-13 | 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 | 사파이어 기판 |
| JP5228381B2 (ja) | 2007-06-25 | 2013-07-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPWO2012160880A1 (ja) * | 2011-05-23 | 2014-07-31 | 並木精密宝石株式会社 | 発光素子の製造方法および発光素子 |
| CN103875073B (zh) * | 2011-10-14 | 2016-07-13 | 富士通株式会社 | 半导体装置及其制造方法、电源装置 |
| KR102074340B1 (ko) * | 2017-05-26 | 2020-02-06 | 한국생산기술연구원 | 사파이어 웨이퍼의 표면처리 방법 |
| JP7091598B2 (ja) | 2020-05-20 | 2022-06-28 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| WO2022270309A1 (ja) | 2021-06-21 | 2022-12-29 | 京セラ株式会社 | 半導体デバイスの製造方法および製造装置、半導体デバイスならびに電子機器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130049A (ja) * | 1984-07-20 | 1986-02-12 | Toshiba Corp | レ−ザスクライビング方法及び装置 |
| JPH01235699A (ja) * | 1988-03-17 | 1989-09-20 | Oki Electric Ind Co Ltd | Ｉｃカード及びｉｃチップの製造方法 |
| JPH0661527A (ja) * | 1992-08-07 | 1994-03-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体発光素子及びその作製方法 |
| JP2910811B2 (ja) * | 1993-03-25 | 1999-06-23 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体ウエハーの切断方法 |
| JP3344056B2 (ja) * | 1994-02-08 | 2002-11-11 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
| JPH0883929A (ja) * | 1994-09-14 | 1996-03-26 | Rohm Co Ltd | 半導体発光素子、およびその製造方法 |
| JPH08307001A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 半導体レ−ザダイオ−ドおよびその製造方法 |
| JP3649786B2 (ja) * | 1995-09-11 | 2005-05-18 | 株式会社日鉱マテリアルズ | ペロブスカイト型構造単結晶用処理液及びペロブスカイト型構造単結晶の処理方法 |
-
1998
- 1998-05-28 JP JP14749298A patent/JP4264992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1145892A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4264992B2 (ja) | 半導体装置の製造方法 | |
| US6903392B2 (en) | Semiconductor device and its manufacturing method | |
| JP3525061B2 (ja) | 半導体発光素子の製造方法 | |
| JP4284188B2 (ja) | 窒化物系半導体基板の製造方法および窒化物系半導体装置の製造方法 | |
| JP3688843B2 (ja) | 窒化物系半導体素子の製造方法 | |
| US6841410B2 (en) | Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device | |
| JP4977931B2 (ja) | ＧａＮ系半導体レーザの製造方法 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| JP3449535B2 (ja) | 半導体素子の製造方法 | |
| JP4451846B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP4465745B2 (ja) | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 | |
| JP3325479B2 (ja) | 化合物半導体素子及びその製造方法 | |
| WO2004001920A1 (ja) | GaN系半導体素子 | |
| US6797532B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2006313890A (ja) | 窒化ガリウム系半導体素子及びその製造方法 | |
| WO2005124950A1 (ja) | Iii族窒化物半導体光素子およびその製造方法 | |
| JPH1041586A (ja) | 半導体発光素子の光放出端面の形成方法 | |
| JP3896723B2 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| US7550757B2 (en) | Semiconductor laser and method for manufacturing semiconductor laser | |
| JP3900196B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP3403665B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2007184644A (ja) | 半導体装置及びその製造方法 | |
| JP2003282543A (ja) | 窒化ガリウム系化合物半導体のドライエッチング方法 | |
| JP2000174333A (ja) | 窒化ガリウム系化合物半導体発光素子及び製造方法 | |
| JP2785253B2 (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |