JP3900196B2 - Ｉｉｉ族窒化物半導体光素子 - Google Patents

Description

本発明は、III族窒化物半導体光素子に関する。

III族窒化物半導体材料は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また、電子の飽和ドリフト速度が大きいこと、ヘテロ接合による２次元キャリアガスの利用が可能なこと等から、電子素子への応用も期待されている。

これらの素子を構成するIII族窒化物半導体層は、材料の特性上、エッチングによって所定の形状に加工することが困難である。高度な素子性能を実現するためには、今後、窒化物半導体結晶層を制御性良く微細加工するための技術開発が強く望まれる。この点について、半導体レーザ等の光デバイスを例に挙げて説明する。

窒化ガリウムに代表されるIII族窒化物半導体は、高効率の青紫色発光が得られることから、発光ダイオード（ｌｉｇｈｔｅｍｉｔｔｉｎｇｄｉｏｄｅ、ＬＥＤ）やレーザーダイオード（ｌａｓｅｒｄｉｏｄｅ、ＬＤ）材料として注目を浴びてきた。なかでもＬＤは大容量光ディスク装置の光源として期待され、近年では書き込み用光源として高出力ＬＤの開発が精力的に進められている。光ディスクへの応用では、レーザービームをスポット状に絞り込むためにビーム形状を整える必要がある。このため横モードの制御が重要となる。また高出力化を図るためには、キャリアの注入効率を高めることがポイントとなる。さらに、光ディスクの転送速度高速化にともない高周波特性が重要となっており、素子抵抗の低減とともに素子の寄生容量をできるだけ小さくする必要がある。

これらを実現する窒化物ＬＤ構造として、現在では図１に示す構造が主流である。この構造ではドライエッチングによりリッジ１０１が形成される。リッジ上部はストライプ状開口部を有す絶縁膜１０２でカバーされ、開口部にｐ型電極１０３が設けられる。電流狭窄はストライプ状電極でなされ、リッジ幅およびリッジ高さを調整することにより横モードの制御がなされる。リッジ構造ＬＤでは、構造的に寄生容量が小さいため高周波特性の点で有利である。

一方リッジ型ＬＤよりも効率のよい電流狭窄を実現する構造として、埋め込み構造型のＬＤが提案された。特許文献１（特開平１０−０９３１９２号公報）には、図２に示す構造が示されている。この構造では、ＧａＮ、ＡｌＮ層等からなるストライプ状開口部を有す電流狭窄層２０１によりキャリア注入効率の向上が図られる。また特許文献２（特開２００１−１５８６０号公報）には、同様のストライプ状開口部を持つＡｌＮ層からなる電流狭窄と横モード制御を兼ねる層がクラッド層中またはクラッド層と発光層の間に挿入された構造が示された。これらのＬＤ構造では、いずれも横モード特性に影響する各層の厚さが成長膜厚で制御できるため、再現性、歩留まりの点でリッジ構造ＬＤに比べ有利な構造となる。

図１のリッジ構造は、リソグラフィーとエッチングを併用して作製される。窒化物半導体では溶液による化学エッチングが困難ため、エッチングにはハロゲン系ドライエッチングが用いられる。リッジ構造ＬＤの横モード特性はｐ電極ストライプ幅、リッジ幅およびリッジ深さが主要なパラメータとなる。ストライプ幅およびリッジ幅はリソグラフィーにより決まるため、精度良く作製することができる。一方リッジ深さは、エッチング量で決まり、エッチング時のプラズマ条件、エッチングガス流量、基板温度などの多くのパラメータに依存する。このため大面積にわたり歩留まり良く素子作製を行うことが困難であった。またエッチング時に発生する荷電粒子により、活性層がダメージを受ける問題があった。

図２に示されたＬＤにおいて、ｎ型ＧａＮまたはｎ型ＡｌＧａＮを含む層を電流狭窄層に用いた場合、ｐ型クラッド層もしくはｐ型コンタクト層との間にｐｎ接合に伴う接合容量が発生し、高周波特性が劣化するという構造的問題が生じる。このため高抵抗アンドープＧａＮ、ＡｌＧａＮを使用する必要があるが、アンドープ（Ａｌ）ＧａＮはｎ型になりやすく、結晶成長上の困難があった。

単結晶ＡｌＮを電流狭窄層に用いた場合、上記の高周波特性に関しては改善されるが、次の二つの課題があった。

第一の課題はＬＤのクラッド層、光ガイド層、コンタクト層などに用いられるＡｌＧａＮ、ＧａＮ、ＩｎＧａＮなど（以下これらを（Ａｌ、Ｉｎ）ＧａＮと記す）とＡｌＮの格子定数差、および熱膨張係数差に起因するクラックの発生である。図２のＬＤ構造を作製する場合、（１）ＡｌＮ堆積時、（２）ＡｌＮ上への（Ａｌ、Ｉｎ）ＧａＮ層堆積時、（３）基板温度の昇降温時においてクラックが発生する可能性がある。（１）、（２）で発生するクラックは、それぞれ（Ａｌ、Ｉｎ）ＧａＮ上のＡｌＮ膜厚、ＡｌＮ上の（Ａｌ、Ｉｎ）ＧａＮ膜厚が各臨界膜厚を越えるために生じるもので、格子定数差に起因する。一方（３）のクラックは、（Ａｌ、Ｉｎ）ＧａＮとＡｌＮの熱膨張係数が異なるために格子定数が変化し、このために発生する。したがって、ＡｌＮ堆積時にクラックが生じない場合でも、（２）、（３）の影響で上部クラッド層の堆積時にクラックが発生する可能性が高く、クラックの発生を完全に抑制することは困難であった。これらのクラックによりＡｌＮ層に亀裂が入り電流狭窄層として機能しなくなるだけでなく、ＬＤチップ自体が破壊されるなどの問題が生じる。

ＡｌＮを用いたときの第二の課題は、ＡｌＮを選択的に除去することが困難なことであった。図１および図２の構造では、ＡｌＮを除去する工程、およびｐ型コンタクト層やｐ型クラッド層を再成長する工程が必要となる。窒化物材料のエッチングに一般に用いられる塩素系ドライエッチングでは、物理スパッタの効果があるため（Ａｌ、Ｉｎ）ＧａＮとＡｌＮの選択エッチングは困難であった。またエッチング条件によるバラツキの影響をうけ、歩留まりの点で不利であること、エッチングダメージの影響が出やすいと言う問題があった。特許文献３（特開平９−２３２６８０）では、ＫＯＨなどのアルカリ系溶液により選択エッチングを行う事例が記されている。しかしこれらのアルカリ系エッチング液は、ＡｌＮだけでなくＧａＮもエッチングするため選択性の点で不完全であり、またエッチング後のモフォロジーが劣化することが報告されている（M.S.Minsky、Appl.Phys.Lett.68(1996)309）。特にモフォロジーの劣化は再成長層の結晶品質低下を起こすため大きな問題であった。特許文献２（特開２００１−１５８６０）ではＳｉＯ_２などエッチング可能なマスク材でストライプを形成し、ＡｌＮを堆積した後リフトオフにより部分的にＡｌＮを除去する手法が記載されている。しかしこの手法ではマスク材側壁がＡｌＮで覆われるとリフトオフが困難になるため、原理的にＡｌＮ厚さを厚くできない。このために素子としての耐圧が低下すること、洩れ電流が増加し電流狭窄が不十分になることなどの問題が生じる。またリフトオフマスクに起因する残留不純物により素子特性が劣化する問題もあった。特にマスク材料にＳｉＯ_２やＳｉＯ_ｘなどを用いた場合、Ｓｉを除去することが困難なためクラッド再成長界面にパイルアップし、電気特性劣化の要因になるという問題があった。

以上、III族窒化物半導体の加工が困難なことに由来する技術的課題について半導体レーザを例に挙げて説明したが、同様の課題は電子素子においても存在し、その解決が望まれている。現在、ＧａＮ系半導体材料を用いた電界効果トランジスタでは、いわゆるプレーナー型の構造が主流となっているが、現在望まれているような高い水準の特性を満たすためには、層構造を構成する材料の最適化のみならず、リセス形状の採用等、構造面での検討が不可欠となる。しかしながら、ＧａＮ系半導体材料のエッチング加工が困難なためであるため、かかる検討は必ずしも充分になされていないのが現状である。

特開平１０−０９３１９２号公報 特開２００１−１５８６０号公報 特開平９−２３２６８０

本発明は、上記事情に鑑みなされたものであって、III族窒化物半導体を容易に加工することのできる技術により実現される新規な素子構造を提供することを目的とする。

具体的には、キャリア注入効率、横モード制御性および量産性に顕著に優れた半導体レーザを提供することを目的とする。また、ソース・ドレイン電極とのコンタクト抵抗が低く、耐圧特性等に優れた電界効果トランジスタを提供することを目的とする。

本発明によれば、第一の層と、該第一の層上に形成された、開口部を有する第二の層と、該開口部を埋め込むように前記第一および第二の層上に形成された第三の層と、が積層された層構造を有し、前記第二の層がＡｌ_αＧａ_１−αＮ（０≦α≦１）からなり、前記第三の層との界面における第二の層中のピーク酸素濃度が、８×１０ ^１８ ｃｍ ^−３ 以上であることを特徴とするIII族窒化物半導体光素子、が提供される。

本発明に係る光素子は、代表的には半導体レーザに適用される。上記構成によれば、優れたキャリア注入効率、優れた横モード制御性および高い量産性が実現される。

上記III族窒化物半導体光素子において、前記開口部において前記第一の層と前記第三の層とが接している構造とすることができる。

上記III族窒化物半導体光素子において、第二の層が、１×１０^１０ｃｍ^−２以上の転位を含む構成とすることができる。このような構成とすることによって、第二の層中の歪みが緩和され、クラックの発生が抑制される。

上記III族窒化物半導体光素子において、第三の層のうち、第二の層上にある領域が、１×１０^１０ｃｍ^−２以上の転位を含む構成とすることもできる。このような構成とすることによって、第三の層中の歪みが緩和され、クラックの発生が抑制される。

上記III族窒化物半導体光素子において、III族窒化物半導体光素子が半導体レーザであって、前記第一の層がクラッド層であり、前記第二の層が電流狭窄層である構成を採用することができる。この半導体レーザは、高いＡｌ組成の電流狭窄層を有するため、漏れ電流が顕著に低減される。

以上のようなIII族窒化物半導体光素子は、以下の方法で製造することができる。
下地層の上にIII族窒化物半導体の非結晶層を形成する工程と、前記非結晶層の少なくとも一部をエッチングする工程と、前記非結晶層を、前記非結晶層の形成温度よりも高い温度で熱処理し、結晶層に変換する工程と、を含むことを特徴とする半導体素子の製造方法。

下地層の上にIII族窒化物半導体の非結晶層を形成する工程と、前記非結晶層の少なくとも一部をエッチングする工程と、前記非結晶層の上に前記非結晶層の形成温度よりも高い温度でIII族窒化物半導体層を形成するとともに前記非結晶層を結晶層に変換する工程と、を含むことを特徴とする半導体素子の製造方法。

結晶層とは、単結晶構造または多結晶構造からなる層をいう。また、非結晶層とは、結晶層以外の層をいい、アモルファス層または一部微晶化領域を含むアモルファス層等をいう。

上記製造方法によれば、非結晶層を形成した後、その少なくとも一部をエッチングし、次いで高温熱処理により非結晶層を結晶層に変換する工程を採用するため、III族窒化物半導体を容易に加工できる。これにより、従来、実現することのできなかった新規な素子構造が提供される。

上記製造方法において、前記非結晶層の少なくとも一部をエッチングする際、結晶層である下地層をエッチング阻止膜とする構成とすることができる。このようにすれば、非結晶層と下地層のエッチング比が大きくなり、非結晶層のエッチングを制御性良く高い歩留まりで行うことができる。

また、前記非結晶層の少なくとも一部をエッチングする工程は、リン酸含有液を用いたウエットエッチングにより行う構成とすることができる。このようにすれば、非結晶層を制御性良く高い歩留まりで行うことができる。

また、前記非結晶層を構成するIII族窒化物半導体がＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる構成とすることができる。また、前記下地層がＧａＮからなり、前記非結晶層を構成するIII族窒化物半導体がＡｌ_αＧａ_１−αＮ（０≦α≦１）からなる構成とすることができる。また、前記下地層がＡｌ_βＧａ_１−βＮ（０≦β≦１）からなり、前記非結晶層を構成するIII族窒化物半導体がＧａＮからなる構成とすることができる。

非結晶層の形成温度は、好ましくは２００〜７００℃、より好ましくは２００〜５００℃とする。形成温度を低くしすぎた場合や高くしすぎた場合、非結晶層を好適に形成することが困難となる。
非結晶層の熱処理温度は、好ましくは７００〜１３００℃、より好ましくは９００〜１３００℃とする。これにより、非結晶層を好適に結晶層に転換することができる。

また、前記非結晶層を熱処理する前に、前記非結晶層の表面を酸化する工程をさらに含む構成とすることができる。このようにすれば、非結晶層上部に積層される層の膜質を良好にすることができる。

III族窒化物半導体素子が半導体レーザであって、前記下地層がクラッド層であり、前記非結晶層を熱処理して得られる結晶層が電流狭窄層である構成とすることができる。また、前記III族窒化物半導体素子が電界効果トランジスタであって、前記非結晶層を熱処理して得られる結晶層は、ソース電極またはドレイン電極下に配置されるコンタクト層である構成とすることができる。

本発明を半導体レーザに適用した例について図３を参照して説明する。この半導体レーザは、ｎ型ＧａＮ基板３０１上にＳｉドープｎ型ＧａＮ層３０２（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ１μｍ）、Ｓｉドープｎ型Ａｌ_０．１Ｇａ_０．９Ｎ（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ２μｍ）からなるｎ型クラッド層３０３、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ０．１μｍ）からなるｎ型光閉じ込め層３０４、Ｉｎ_０．１５Ｇａ_０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ_０．０１Ｇａ_０．９９Ｎ（Ｓｉ濃度１×１０^１８ｃｍ^−３、厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）層３０５、Ｍｇドープｐ型Ａｌ_０．２Ｇａ_０．８Ｎからなるキャップ層３０６、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０^１９ｃｍ^−３、厚さ０．１μｍ）からなるｐ型ＧａＮガイド層３０７が積層した構造を有する。そしてこの上に、電流狭窄層３０８、Ｍｇドープｐ型Ａｌ_０．１Ｇａ_０．９Ｎ（Ｍｇ濃度１×１０^１９ｃｍ^−３、厚さ０．５μｍ）からなるｐ型クラッド層３０９、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０^２０ｃｍ^−３、厚さ０．０２μｍ）からなるコンタクト層３１０が積層している。この積層構造の上部および下部に、それぞれｎ型電極３１１およびｐ型電極３１２が設けられている。ここで、電流狭窄層３０８は、低温堆積により非結晶層を形成した後、エッチングにより開口部を設け、その後、非結晶層形成温度よりも高い温度でｐ型クラッド層３０９上部の層を形成することにより、非結晶層を結晶層に変換するという工程により形成される。ここで、非結晶層をエッチングする際、ＳｉＯ_２マスクを用いるため、電流狭窄層３０８に酸素が導入されるようになっている。

上記半導体レーザにおいては、電流ブロック層となるＡｌＮを有機金属気相成長法（以下ＭＯＶＰＥ法）により６００℃以下の低温で堆積される。ＭＯＶＰＥ法によりＧａＮ上に高い基板温度で単結晶ＡｌＮ層を作製すると、先に述べたようにＡｌＮとＧａＮの格子定数が異なるため、堆積時にＡｌＮ層にクラックが発生する。これに対し６００℃以下の低温でＡｌＮを堆積すると、アモルファス状のＡｌＮとなり、堆積時にクラックは発生しない。さらに上記のアモルファス状の低温ＡｌＮ層は、ＧａＮ単結晶もしくはＡｌＧａＮ単結晶との良好な選択エッチングが可能であることを新たに見出した。低温ＡｌＮ層のエッチング液は、８０℃以上に加熱された硝酸などでも可能であるが、制御性の点から５０℃以上２００℃以下、望ましくは８０℃から１２０℃に加熱されたリン酸を含む溶液が良好であった。これらの溶液により低温成長ＡｌＮは１〜３０ｎｍ／ｍｉｎ．程度でエッチングされる。結晶状のＧａＮ、ＡｌＧａＮはエッチングされないため、良好な選択エッチングが実現される。またアモルファスＡｌＮでは、単結晶ＡｌＮで見られるようなエッチング速度の面方位依存性がないため、等方的なエッチングが実現される。これによりＬＤストライプ形成時のサイドエッチングを抑制することが可能となる。

また、上記半導体レーザにおいては、選択エッチングにより開口部を設けた低温成長ＡｌＮ上で、平坦な埋め込み成長を実現される。アモルファスＡｌＮを堆積温度より高い温度、望ましくは９００℃以上に昇温すると、ＡｌＮ層は下地である（Ａｌ、Ｉｎ）ＧａＮ層の結晶方位を引き継いで固相成長し結晶化する。この過程でＡｌＮ層には大量の転位が導入され格子緩和するため、結晶化してもクラックが発生しない。さらに結晶化したＡｌＮ上への（Ａｌ、Ｉｎ）ＧａＮ再成長においても、高密度の転位により再成長（Ａｌ、Ｉｎ）ＧａＮ層の格子が緩和されるためクラックが発生することなく成長を行うことができる。これらの転位の起源は、結晶化ＡｌＮの小傾角粒界に起因する刃状転位であり、貫通転位として基板に垂直方向に伝播する。開口部ではこのような貫通転位の発生がなく、ストライプ上では結晶性のよい再成長層が得られる。さらに上記のアモルファスＡｌＮの結晶化は、ＡｌＮ層の埋め込み再成長における基板昇温工程で生じるため、特に結晶化工程を設けなくてもよいという利点がある。

さらに、上記半導体レーザにおいては、ＡｌＮ層に酸素を導入される。このため、以下のような作用効果がもたらされる。第一の効果として平坦な埋め込み成長を実現できることである。先に述べたように、低温成長ＡｌＮは結晶化の際にアイランド状となるが、このときマストランスポートによりＡｌＮ表面に凹凸が発生する。凹凸はＡｌＮ層上に堆積されたＧａＮ、ＡｌＧａＮ層にも転写されるため、平坦な表面モフォロジーが得られにくくなる。これに対し低温成長ＡｌＮ層表面に薄いＡｌＯ_ｘ層を形成した場合、酸素原子の存在によりＡｌ原子の移動が妨げられ、マストランスポートが生じにくくなる。このため結晶化に起因する凹凸が小さくなり、ＡｌＮ層上での成長においても良好な平坦性を得ることができる。酸素導入による第二の効果は、洩れ電流の低減にある。第二の骨子で記し
たように、固相成長したＡｌＮ層には転位が導入されるため、これらの転位を介した洩れ電流が流れると、デバイス特性の劣化をもたらす。ＡｌＮ層に酸素を導入した場合、アモルファスＡｌＮが固相成長する際に酸素が転位に選択的に集まる。これにより転位が電気的に不活性化され、洩れ電流が低減される。この結果良好な電流狭窄が実現される。

次に、本発明の電界効果トランジスタ（以下、ＦＥＴという）への適用例について説明する。図５は、本実施形態に係るＦＥＴの断面構造図である。このＦＥＴは、基板１０１としてｃ面（（０００１）面）サファイア基板を用い、この上にバッファ層１０２としてＡｌＮ低温成長バッファ層（膜厚２０ｎｍ）、キャリア走行層１０３としてＧａＮ動作層（膜厚１５００ｎｍ）、スペーサ層１０４としてＡｌＧａＮスペーサー層（膜厚５ｎｍ）、キャリア供給層１０５としてＡｌＧａＮ層（Ａｌ組成比０．２、膜厚２０ｎｍ、Ｓｉ添加量５×１０^１８ｃｍ^−３）、ショットキ層１０６としてＩｎＧａＮ（Ｉｎ組成比０．０５、膜厚１０ｎｍ）、コンタクト層１１０としてＧａＮ層（膜厚２０ｎｍ）を積層した層構造を有する。このＦＥＴでは、ソース電極１０７およびドレイン電極１０８の直下に、それぞれコンタクト層１１０を設けた、いわゆるワイドリセス構造を採用している点が特徴となっている。従来のプレーナ型のトランジスタでは、ソース・ドレイン電極直下のコンタク層がゲート電極下にも延在して形成されるため、ソース・ドレイン電極下のキャリア濃度を高くしてコンタクト抵抗を低減しようとすると、同時にゲート電極下のキャリア濃度も高くなってしまい、設計通りの素子特性を得ることが困難となる場合がある。これに対してワイドリセス構造を採用した場合、ソース・ドレイン電極直下のコンタクト層はゲート電極下には存在しない形態となり、コンタクト層のキャリア濃度を、ゲート電極下の層とは独立に自由に設定できる。このため、コンタクト層の導電性を改善し、コンタクト抵抗を有効に低減することができる。また、ワイドリセスの採用により、ゲート電極下の電界集中を緩和でき、トランジスタの耐圧特性等を改善することができる。ワイドリセス構造を採用することにより以上のような利点が得られるが、従来技術においては、コンタクト層を構成するＧａＮ等の窒化物半導体のエッチングが困難なことからかかる構造が採用されることは少なかった。本発明によれば、ＧａＮを好適にエッチングすることができるので、こうした素子構造を実現することができる。

図５における各層は、有機金属気相エピタキシャル（ＭＯＶＰＥ）法により形成することができる。この場合、ＭＯＶＰＥ法による成長温度は、以下のようにする。
バッファ層１０１：通常４００〜５００℃（例えば４５０℃）
スペーサ層１０４、キャリア供給層１０５（ＡｌＧａＮ層）：通常１０４０〜１１００℃（例えば１０８０℃）
ショットキ層１０６（ＩｎＧａＮ層）：通常８００〜９００℃（例えば８４０℃）
コンタクト層１１０（ＧａＮ層）：通常２００〜５００℃（例えば３５０℃）
コンタクト層１１０は次のようにして形成することができる。まず、成膜温度を２００〜５００℃、好ましくは３００〜４００℃としてＧａＮ層を低温成長させる。次に、このＧａＮ層をウエットエッチングする。エッチング液としてはリン酸含有液が好ましく、適宜硫酸等の他の酸を混合してもよい。リン酸含有量はエッチング液全体に対し、たとえば体積基準で１０〜９０％とする。エッチング後、ＧａＮ層を好ましくは７００〜１３００℃、より好ましくは９００〜１２００℃の温度で高温熱処理する。これにより、非結晶層であったＧａＮ層が結晶層に変換する。

コンタクト層１１形成後、フォトレジストを塗布し、露光、現像により開口部を設けた後、Ｃｌ_２ガスを用いたドライエッチング（ＥＣＲ法）によりショットキ層１０６の一部を除去する。さらに第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフの後、ランプアニール（６５０℃、３０秒）することでソース電極１０７、ドレイン電極１０８を形成する。その後、フォトレジストを塗布し、露光、現像により開口部を設けた後、第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を電子銃蒸着により形成し、リフトオフすることによりゲート電極１０９を形成する。以上の工程を経てＦＥＴを作製することができる。

このＦＥＴは、ソース・ドレイン電極下に、従来よりも導電性の改善されたコンタクト層が設けられているため、コンタクト抵抗が顕著に低減する。また、ゲート電極下の電界集中が有効に緩和され、耐圧特性等が改善される。

（実施例１）
図３に本実施例に係る半導体素子構造を示す。基板としてＦＩＥＬＯ法（Ａ．Ｕｓｕｉ他、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３６（１９９７）Ｌ８９９）により２５０μｍ成長させたｎ型ＧａＮ（０００１）基板を用いた。上記基板は、ＨＶＰＥ成長後の基板冷却過程でサファイアとＧａＮの熱膨張係数の違いのためＧａＮ層の剥離が生じ、ＧａＮ厚さ２００μｍのフリースタンディングＧａＮ基板となっている。素子構造の作製には３００ｈＰａの減圧ＭＯＶＰＥ装置を用いた。キャリアガスには水素と窒素の混合ガスを用い、Ｇａ、Ａｌ、Ｉｎソースとしてそれぞれトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、ｎ型ドーパントにシラン（ＳｉＨ_４）、ｐ型ドーパントにビスシクロペンタジエニルマグネシウム（Ｃｐ_２Ｍｇ）を用いた。

初めに活性層、ｎ型クラッド層、ｎ型およびｐ型クラッド層、電流狭窄のための低温ＡｌＮ成長を行う。以下この工程を「活性層成長工程」という。

ｎ型ＧａＮ基板３０１を成長装置に投入後、ＮＨ_３を供給しながら基板を昇温し、成長温度まで達した時点で成長を開始した。Ｓｉドープｎ型ＧａＮ層３０２（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ１μｍ）、Ｓｉドープｎ型Ａｌ_０．１Ｇａ_０．９Ｎ（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ２μｍ）からなるｎ型クラッド層３０３、Ｓｉドープｎ型ＧａＮ（Ｓｉ濃度４×１０^１７ｃｍ^−３、厚さ０．１μｍ）からなるｎ型光閉じ込め層３０４、Ｉｎ_０．１５Ｇａ_０．８５Ｎ（厚さ３ｎｍ）井戸層とＳｉドープＩｎ_０．０１Ｇａ_０．９９Ｎ（Ｓｉ濃度１×１０^１８ｃｍ^−３、厚さ４ｎｍ）バリア層からなる３周期多重量子井戸（ＭＱＷ）層３０５、Ｍｇドープｐ型Ａｌ_０．２Ｇａ_０．８Ｎからなるキャップ層３０６、Ｍｇドープｐ型ＧａＮ（Ｍｇ濃度２×１０^１９ｃｍ^−３、厚さ０．１μｍ）からなるｐ型光閉じ込め層３０７を順次堆積した。ＧａＮ成長は基板温度１０８０℃、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ_３供給量０．３６ｍｏｌ／ｍｉｎ、ＡｌＧａＮ成長は、基板温度１０８０℃、ＴＭＡ供給量３６μｍｏｌ／ｍｉｎ、ＴＭＧ供給量５８μｍｏｌ／ｍｉｎ、ＮＨ_３供給量０．３６ｍｏｌ／ｍｉｎにて行った。ＩｎＧａＮＭＱＷ成長は、基板温度８００℃、ＴＭＧ供給量８μｍｏｌ／ｍｉｎ、ＮＨ_３０．３６ｍｏｌ／ｍｉｎにおいて、ＴＭＩｎ供給量は井戸層で４８μｍｏｌ／ｍｉｎ、バリア層で３μｍｏｌ／ｍｉｎとした。これらの構造を堆積後、引き続いて基板温度を所定の温度まで降温し、低温ＡｌＮ層（後に電流狭窄層３０８となる）の堆積を行った。ＡｌＮ層の堆積条件は、基板温度は２００℃、３００℃、４００℃、４００℃、５００℃、６００℃、７００℃、１０００℃とした。ＴＭＡおよびＮＨ_３供給量はそれぞれ３６μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎとし、堆積膜厚は０．１μｍとした。これらの試料の表面を走査型電子顕微鏡により観察したところ、６００℃以上で堆積した試料には表面にクラックの発生が見られた。一方基板温度３００℃、４００℃、５００℃で堆積した試料は平坦なモフォロジーを示し、クラックの発生は見られなかった。これら
の試料のθ−２θＸ線回折測定の結果を図４に示す。３００℃から５００℃で堆積したＡｌＮ層の（０００２）回折強度は、１０００℃で堆積したＡｌＮ層の回折強度の１／１００以下と弱く、ＡｌＮ膜がアモルファス状であることを示している。６００℃以上で堆積した膜では（０００２）回折強度が基板温度とともに増加しており、結晶相が増加していることが示された。クラックの発生は、結晶相の増加に伴い格子定数差に起因する歪みが増大したために生じたものである。これらの結果より、ＡｌＮ堆積温度は２００℃以上６００℃以下が望ましい。

次に低温成長ＡｌＮ層にストライプ開口部を形成した。以下この工程を「ストライプ形成工程」という。上記により得られた試料のうちＡｌＮ堆積温度３００℃、４００℃、５００℃の試料に対し、ストライプ状開口部を形成した。ＡｌＮ上にＳｉＯ_２を１００ｎｍ堆積し、レジストを塗布した後、フォトリソグラフィーにより幅２μｍのストライプパターンをレジスト上に形成した。次にバッファードフッ酸によりレジストをマスクとしてＳｉＯ_２をエッチング後、レジストを有機溶媒により除去し、水洗を行った。ＡｌＮ層はバッファードフッ酸、有機溶媒、水洗の各工程でエッチングまたは損傷を受けることはなかった。次にＳｉＯ_２をマスクとして低温ＡｌＮ層のエッチングを行った。エッチング液にはリン酸と硫酸を体積比１：１の割合で混合した溶液を用いた。ＳｉＯ_２マスクでカバーされていない領域のＡｌＮ層は、８０℃に保持した上記溶液中１０分間のエッチングにより除去され、ストライプ状開口部が得られた。さらにバッファードフッ酸でマスクとして用いたＳｉＯ_２を除去し、ＡｌＮ層に２μｍ幅のストライプ状開口部を有す構造を得た。ＡｌＮ堆積温度６００℃、７００℃の試料についても同様のプロセスを行ったが、リン酸、硫酸混合液によるエッチング時にエッチング液がクラック部からＳｉＯ_２マスクで覆われた領域に侵入し、良好なストライプ形成は困難であった。

上記記載では８０℃のリン酸、硫酸混合液をエッチングに用いた。硫酸はエッチング速度を調整するために混合している。上記混合液ではＧａＮ、ＳｉＯ_２ともエッチングされず、良好な選択エッチングが実現された。またエッチング液の液温が５０℃以下では有意なＡｌＮエッチング速度は得られず、液温２００℃以上ではＧａＮのエッチングが生じるため、５０℃以上２００℃以下の液温が望ましい。また上記記載ではＡｌＮ層のエッチングマスクとしてＳｉＯ_２を用いたが、エッチング液に侵されない材料であればＳｉＮ_ｘやレジストを含む有機物を用いてもよい。

以上により得られたストライプ開口部を有す試料に対し、ｐ−ＡｌＧａＮクラッド層の埋め込み再成長を行った。以下この工程を「ｐクラッド再成長工程」という。ＭＯＶＰＥ装置に投入後、ＮＨ_３供給量０．３６ｍｏｌ／ｍｉｎにて成長温度である１１００℃まで昇温した。１１００℃に達した後、Ｍｇドープｐ型Ａｌ_０．１Ｇａ_０．９Ｎ（Ｍｇ濃度１×１０^１９ｃｍ^−３、厚さ０．５μｍ）からなるｐ型クラッド層３０９を堆積し、基板温度を１０８０℃に下げてからＭｇドープｐ型ＧａＮ（Ｍｇ濃度１×１０^２０ｃｍ^−３、厚さ０．０２μｍ）からなるコンタクト層３１０を堆積した。ＡｌＧａＮ、ＧａＮの堆積条件はドーパントの違いを除き、先に述べた活性層成長と同様とした。

ｐクラッド再成長後の走査型電子顕微鏡観察では、表面にクラックやピットなどの欠陥は見られず、ＡｌＮ層が平坦に埋め込まれることが確認できた。ただしＡｌＮ上に再成長した領域を詳細に観察したところ、若干のうねりのようなモフォロジーが観察された。試料のストライプ部近傍を断面透過電子顕微鏡観察した結果、ＡｌＮ層には５×１０^１０〜１×１０^１２ｃｍ^−２の高密度の転位が存在すること、ＡｌＮ層上のｐ型ＡｌＧａＮクラッド層にも同程度の密度で基板に対し垂直に伝播する貫通転位が存在すること、貫通転位はＡｌＮ層から発生しＡｌＮ層の下方には伝播しないこと、およびストライプ開口部上のｐ型ＡｌＧａＮクラッド層には再成長界面から導入される転位はないことが判明した。クラックのない再成長が実現されたのは、上記の高密度の転位がＡｌＮ層での格子歪みを緩和することによる。

以上によりｐ型コンタクト層、ＡｌＮ電流狭窄層、ｐ型およびｎ型クラッド層、ｐ型およびｎ型ガイド層、活性層を備えたＬＤウエハが得られた。このＬＤウエハに対しｐ型およびｎ型電極を形成した。この工程を「電極工程」という。ｎ型ＧａＮ基板裏面にＴｉ５ｎｍ、Ａｌ２０ｎｍをこの順で真空蒸着し、次にｐ型コンタクト層上にＮｉ１０ｎｍ、Ａｕ１０ｎｍをこの順で真空蒸着した。上記試料をＲＴＡ装置に投入し、６００℃３０秒間のアロイを行ってオーミックコンタクトを形成した。基板裏面側のＴｉＡｌおよび表面側のＮｉＡｕ上にＡｕを５００ｎｍ真空蒸着しｎ型電極３１１およびｐ型電極３１２とした。電極形成後の試料をストライプに垂直な方向に劈開しＬＤチップとした。典型的な素子長は５００μｍとした。

以上の工程により得られたアンコートＬＤチップをヒートシンクに融着し発光特性を調べたところ、電流密度２．８ｋＡ／ｃｍ^２、電圧４．７Ｖにてレーザー発振を確認した。本ＬＤチップにおける２０ｍＷ出力時のファーフィールドパターンを調べたところ、垂直水平方向とも単峰となっており、良好に横モード制御されていることが示された。水平および垂直方向の放射角はそれぞれ１２°、２３°であり、ストライプ幅２μｍを仮定して得たシミュレーション結果とほぼ一致した。これらよりＡｌＮ層が電流狭窄層として有効に機能し、効率よくキャリア注入が行われることが確認できた。

上記と同様のＬＤ構造を作成し、断面を透過型電子顕微鏡により観察したところ、低温ＡｌＮ層が単結晶ＡｌＮ層に変換していることが確認された。堆積直後、アモルファス状態であった低温ＡｌＮ層は、その後の成膜過程で高温熱処理を受けることによって単結晶構造に変換したものと考えられる。

（実施例２）
まず第一の実施例に記した「活性層成長工程」に従い、ｎ型ＧａＮバッファ層、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮガイド層、ＩｎＧａＮＭＱＷ活性層、ｐ型ＧａＮガイド層、低温ＡｌＮ層を堆積した。低温ＡｌＮ層の堆積は基板温度４００℃で行った。次に常圧アニール炉に投入し、酸素１ＳＬＭ、窒素４ＳＬＭを供給し４００℃２０分間の表面酸化を行った。この後第一の実施例と同様の「ストライプ形成工程」、「ｐクラッド再成長工程」、「電極工程」を経てＬＤチップを作製した。本試料においても「ストライプ形成工程」において、リン酸、硫酸混合液による良好な選択エッチングが可能であった。以下この試料を試料Ａという。

比較のためにＡｌＮ層が酸化されない条件の試料も作製した。この試料では、第一の実施例で記した「活性層成長工程」に従い、低温ＡｌＮ層まで堆積した後、ＭＯＶＰＥ装置から取り出すことなくアンドープＧａＮキャップ層を０．１μｍ堆積した。キャップ層の堆積は、ＡｌＮ堆積温度と同じ４００℃でおこない、ＴＭＧおよびＮＨ_３供給量はそれぞれ７μｍｏｌ／ｍｉｎ、０．３６ｍｏｌ／ｍｉｎとした。この後、この後第一の実施例と同様の「ストライプ形成工程」、「ｐクラッド再成長工程」、「電極工程」を経てＬＤチップを作製した。試料Ａ同様、本試料においても「ストライプ形成工程」において、リン酸、硫酸混合液による良好な選択エッチングが可能であった。以下この試料を試料Ｂという。また第一の実施例において、低温ＡｌＮ堆積温度４００℃で作製したＬＤチップを試料Ｃとする。

それぞれの試料のＳＩＭＳ測定を行った結果、試料ＡとＣではＡｌＮ層の酸素濃度が高くなっており、ピーク酸素濃度はそれぞれ４×１０^１９ｃｍ^−３、８×１０^１８ｃｍ^−３であった。一方、試料Ｂでは界面でのピーク酸素濃度は２×１０^１７ｃｍ^−３以下であった。試料Ｃでは、特に積極的な酸化は行っていないが、「ストライプ形成工程」においてＳｉＯ_２を堆積する際に酸化が進行したものである。またアンドープＧａＮキャップ層をＡｌＮ上に堆積した試料Ｂで酸素濃度が低いのは、「ストライプ形成工程」での酸化がＧａＮキャップ層で停止しＡｌＮ層まで及ばないこと、および「ｐクラッド再成長工程」での基板温度昇温時にＧａＮキャップ層が全て蒸発するため、清浄なＡｌＮ表面が現れることによる。

表面モフォロジーに関し、試料Ｃでは第一の実施例において述べたように「ｐクラッド再成長工程」後、ＡｌＮ上のうねりのようなモフォロジーが観察された。試料Ａでは、このようなモフォロジーはなく、極めて平坦な表面が得られた。一方試料Ｂでは、荒れた表面となり、一部ではピット状の欠陥が観察された。上記の結果は、界面酸素濃度の高い方が表面平坦性が向上することを示している。これはＡｌＮ表面の酸化により、低温ＡｌＮ結晶化時のマストランスポートが抑制され、結果としてＡｌＮ結晶化時の凹凸が小さくなったことによるものである。さらに作製した各ＬＤチップからストライプを含まない２００μｍ角の領域を切り出し、洩れ電流の評価を行った。ＡｌＮ層に酸素の導入されていない試料Ｂではｐ電極に＋５Ｖ印加した時の洩れ電流が２．１ｍＡであった。一方試料Ａ、Ｃでは、＋３０Ｖ印加時の洩れ電流はそれぞれ１．０μＡ以下および３．０μＡと低い値を示し、ＡｌＮ層への酸素導入により洩れ電流が大幅に低減された。

上記実施例では低温ＡｌＮ層をＬＤの光ガイド層上に設けた例を示した。本発明は結晶性の良いＧａＮまたはＡｌＧａＮと低温で堆積したアモルファス状ＡｌＮとの物性の違いを利用しているため、低温ＡｌＮ層をｐ型クラッド層中、もしくはｐ型クラッド上などに設けても同様の効果が得られる。

上記実施例では電流狭窄層としてＡｌＮを用いたが、ＡｌＮの絶縁性を損なわない程度のＧａ、Ｉｎ、Ｂを含む場合でも同様の効果が得られる。またアモルファスＡｌＮとアモルファスＧａＮまたはＩｎＮを交互に積層した構造でも同様の効果が得られる。

上記実施例では、ＡｌＮ層の酸化工程として酸素雰囲気中のアニールやＳｉＯ_２膜の堆積が有効であることを述べたが、大気中酸素による試料保管時の酸化も同様の効果がある。

（実施例３）
本実施例では、単結晶ＧａＮ上にアモルファスＧａＮを形成した後、単結晶ＧａＮ上を下地層としてアモルファスＧａＮを選択エッチングした。アモルファスＧａＮの成膜条件およびエッチング条件は以下のとおりである。
アモルファスＧａＮ堆積温度 ：３５０℃（試料ａ）、４００℃（試料ｂ）、４５０℃（試料ｃ）
エッチング液 ：リン酸：硫酸＝１：１ ９５℃のエッチング液
試料ａ、ｂでは選択エッチングが可能であった。エッチングレートは０．１μｍあたり２０〜４０ｍｉｎ．程度であった。一方、試料ｃでは、選択エッチングが可能であるもののエッチング速度が極めて遅かった。
その後、試料ａ、ｂを１１００℃で熱処理した。熱処理後の試料について透過型電子顕微鏡観察を行ったところ、アモルファスＧａＮが単結晶ＧａＮに変換していることが確認された。

上記のように、アモルファスＧａＮの選択エッチングが可能であることが確認された。なお、本実施例ではアンドープのアモルファスＧａＮを用いたが、Ｓｉを１×１０^１９ｃｍ^−３程度ドープしたアモルファスＧａＮでも同様の結果であった。

以上説明したように本発明によれば、非結晶層を形成した後、その少なくとも一部をエッチングし、次いで高温熱処理により非結晶層を結晶層に変換する工程を採用するため、III族窒化物半導体を容易に加工でき、これにより、従来、実現することのできなかった新規な素子構造が提供される。具体的には、キャリア注入効率、横モード制御性および量産性を顕著に優れた半導体レーザが提供される。また、電極コンタクト抵抗が低く、耐圧特性等に優れた電界効果トランジスタが提供される。

リッジ型ＬＤ構造を示す図である。 埋め込み型ＬＤ構造を示す図である。 本発明に係る半導体レーザの断面構造図である。 Ｘ線回折強度のＡｌＮ堆積温度依存性を示す図である。 本発明に係る半導体素子の断面構造図である。

符号の説明

１０１ リッジ
１０２ 絶縁膜
１０３ ｐ型電極
２０１ 電流狭窄層
３０１ ｎ型ＧａＮ基板
３０２ Ｓｉドープｎ型ＧａＮ層
３０３ ｎ型クラッド層
３０４ ｎ型光閉じ込め層
３０５ 多重量子井戸（ＭＱＷ）層
３０６ キャップ層
３０７ ｐ型ＧａＮガイド層
３０８ 電流狭窄層
３０９ ｐ型クラッド層
３１０ コンタクト層
３１１ ｎ型電極
３１２ ｐ型電極

Claims (3)

1. 活性層の上に形成された第一の窒化物半導体層と、該第一の窒化物半導体層上に形成された、電流狭窄するための開口部を有する第二の窒化物半導体層と、該開口部を埋め込むように前記第一および第二の窒化物半導体層上に形成された第三の窒化物半導体層と、が積層された層構造を有し、前記第二の窒化物半導体層は固相成長によるＡｌＮであり、前記第三の窒化物半導体層との界面における前記第二の窒化物半導体層中のピーク酸素濃度が、８×１０^１８ｃｍ^−３以上であることを特徴とするIII族窒化物半導体光素子。
2. 請求項１に記載のIII族窒化物半導体光素子において、前記開口部において前記第一の窒化物半導体層と前記第三の窒化物半導体層とが接していることを特徴とするIII族窒化物半導体光素子。
3. 請求項１または２に記載のIII族窒化物半導体光素子において、前記III族窒化物半導体光素子が半導体レーザであって、前記第一の窒化物半導体層がクラッド層であることを特徴とするIII族窒化物半導体光素子。』

Images