JP2003045899A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2003045899A JP2003045899A JP2001267299A JP2001267299A JP2003045899A JP 2003045899 A JP2003045899 A JP 2003045899A JP 2001267299 A JP2001267299 A JP 2001267299A JP 2001267299 A JP2001267299 A JP 2001267299A JP 2003045899 A JP2003045899 A JP 2003045899A
- Authority
- JP
- Japan
- Prior art keywords
- underlayer
- less
- semiconductor device
- substrate
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 150000004767 nitrides Chemical class 0.000 claims abstract description 58
- 229910052738 indium Inorganic materials 0.000 claims abstract description 22
- 229910052733 gallium Inorganic materials 0.000 claims abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims description 22
- 229910052594 sapphire Inorganic materials 0.000 claims description 13
- 239000010980 sapphire Substances 0.000 claims description 13
- 238000005121 nitriding Methods 0.000 claims description 10
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 117
- 239000000463 material Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- -1 and if necessary Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 235000013619 trace mineral Nutrition 0.000 description 1
- 239000011573 trace mineral Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Chemical Vapour Deposition (AREA)
- Bipolar Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】Ａｌ、Ｇａ、Ｉｎの少なくとも一つを含む窒化
物半導体からなる、エピタキシャル成長させた半導体層
中の転位密度を低減し、ＦＥＴやＨＥＭＴなどの実用デ
バイスとして使用することのできる、前記窒化物半導体
からなる半導体素子を提供する。 【解決手段】基板１上に、転位密度１０１１／ｃｍ２以
下、（００２）面におけるＸ線ロッキングカーブにおけ
る半値幅９０秒以下のＡｌＮ層を下地層２としてエピタ
キシャル成長させ、この下地層２上に、ｎ−ＧａＮ層を
導電層３としてエピタキシャル成長させて、導電層３中
の転位密度を１０１０／ｃｍ２以下、（００２）面にお
けるＸ線ロッキングカーブにおける半値幅１５０秒以下
とする。
物半導体からなる、エピタキシャル成長させた半導体層
中の転位密度を低減し、ＦＥＴやＨＥＭＴなどの実用デ
バイスとして使用することのできる、前記窒化物半導体
からなる半導体素子を提供する。 【解決手段】基板１上に、転位密度１０１１／ｃｍ２以
下、（００２）面におけるＸ線ロッキングカーブにおけ
る半値幅９０秒以下のＡｌＮ層を下地層２としてエピタ
キシャル成長させ、この下地層２上に、ｎ−ＧａＮ層を
導電層３としてエピタキシャル成長させて、導電層３中
の転位密度を１０１０／ｃｍ２以下、（００２）面にお
けるＸ線ロッキングカーブにおける半値幅１５０秒以下
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に関
し、詳しくは電界効果トランジスタ（ＦＥＴ）、高電子
移動度トランジスタ（ＨＥＭＴ）、及びへテロ接合バイ
ポーラトランジスタ（ＨＢＴ）などとして好適に使用す
ることのできる半導体素子に関する。
し、詳しくは電界効果トランジスタ（ＦＥＴ）、高電子
移動度トランジスタ（ＨＥＭＴ）、及びへテロ接合バイ
ポーラトランジスタ（ＨＢＴ）などとして好適に使用す
ることのできる半導体素子に関する。
【０００２】
【従来の技術】近年、携帯電話や光通信などが発展する
中で、高周波特性に優れ、低消費電力型で高出力の電子
デバイスに対する需要が急速に増大している。このよう
な用途としては、従来、ＳｉデバイスやＧａＡｓデバイ
スが用いられてきた。しかし、携帯電話の高性能化や光
通信の高速化に伴い、より良い高周波特性で高出力の電
子デバイスが望まれている。
中で、高周波特性に優れ、低消費電力型で高出力の電子
デバイスに対する需要が急速に増大している。このよう
な用途としては、従来、ＳｉデバイスやＧａＡｓデバイ
スが用いられてきた。しかし、携帯電話の高性能化や光
通信の高速化に伴い、より良い高周波特性で高出力の電
子デバイスが望まれている。
【０００３】このため、ＧａＡｓ系のＨＥＭＴやシュー
ドモルフイックＨＥＭＴ、ＧａＡｓ系のＨＢＴ などが
実用化されている。また、さらに高性能な電子デバイス
として、ＩｎＰ 系のＨＥＭＴやＨＢＴ などの電子デバ
イスが盛んに研究開発されている。
ドモルフイックＨＥＭＴ、ＧａＡｓ系のＨＢＴ などが
実用化されている。また、さらに高性能な電子デバイス
として、ＩｎＰ 系のＨＥＭＴやＨＢＴ などの電子デバ
イスが盛んに研究開発されている。
【０００４】しかし、これらのより高性能の電子デバイ
スの製造にあっては、電子デバイス作製のためのエピタ
キシャル成長させた半導体層の構造がより複雑になり、
またデバイスプロセスもより微細化し、製造コストが高
くなるとともに、半導体層を構成する材料系もより高価
になるため、これらの材料系にとって代わる新しい材料
系が望まれていた。
スの製造にあっては、電子デバイス作製のためのエピタ
キシャル成長させた半導体層の構造がより複雑になり、
またデバイスプロセスもより微細化し、製造コストが高
くなるとともに、半導体層を構成する材料系もより高価
になるため、これらの材料系にとって代わる新しい材料
系が望まれていた。
【０００５】このような新しい材料としてＧａＮを用い
た電子デバイスが最近注目されている。ＧａＮ はバン
ドギャップが３．３９ｅＶと大きいため、Ｓｉ、ＧａＡ
ｓに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリ
フト速度が大きいため、Ｓｉ、ＧａＡｓに比べて電子デ
バイスとしての性能指数が優れており、高温動作デバイ
ス、高出力デバイス、高周波デバイスとして、エンジン
制御、電力変換、移動体通信などの分野で有望視されて
いる。
た電子デバイスが最近注目されている。ＧａＮ はバン
ドギャップが３．３９ｅＶと大きいため、Ｓｉ、ＧａＡ
ｓに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリ
フト速度が大きいため、Ｓｉ、ＧａＡｓに比べて電子デ
バイスとしての性能指数が優れており、高温動作デバイ
ス、高出力デバイス、高周波デバイスとして、エンジン
制御、電力変換、移動体通信などの分野で有望視されて
いる。
【０００６】特に、Khanら（Appl．Phys．Lett.,63（19
93），1214）がＡｌＧａＮ ／ＧａＮ 系のＨＥＭＴ構造
の電子デバイスを実現して以来、世界中で開発が進めら
れている。これらのＧａＮ 系の電子デバイスは従来、
サファイア基板の上に所定の半導体層をエピタキシャル
成長させて作製していた。
93），1214）がＡｌＧａＮ ／ＧａＮ 系のＨＥＭＴ構造
の電子デバイスを実現して以来、世界中で開発が進めら
れている。これらのＧａＮ 系の電子デバイスは従来、
サファイア基板の上に所定の半導体層をエピタキシャル
成長させて作製していた。
【０００７】しかしながら、ＧａＮ 系とサファイア基
板とは格子不整合が大きいため、格子不整合に伴いエピ
タキシャル成長させた半導体層と基板の間で発生した転
位が前記半導体層中に伝播する。この結果、前記半導体
層中には１０１０／ｃｍ２台の高密度の転位が存在し、
十分な電気的特性が得られないため、電子デバイスの性
能向上にも限界があった。
板とは格子不整合が大きいため、格子不整合に伴いエピ
タキシャル成長させた半導体層と基板の間で発生した転
位が前記半導体層中に伝播する。この結果、前記半導体
層中には１０１０／ｃｍ２台の高密度の転位が存在し、
十分な電気的特性が得られないため、電子デバイスの性
能向上にも限界があった。
【０００８】
【発明が解決しようとする課題】このように良質の膜が
得られないために、電子デバイスを構成するエピタキシ
ャル成長させた半導体層と基板の間に種々のバッファ層
を介したり、前記半導体層とできるだけ格子整合するＳ
ｉＣ 、ＧａＮ および各種酸化物を基板として用いたり
する方法が試みられているが、前記半導体層中の転位密
度を低減するには未だ十分ではない。
得られないために、電子デバイスを構成するエピタキシ
ャル成長させた半導体層と基板の間に種々のバッファ層
を介したり、前記半導体層とできるだけ格子整合するＳ
ｉＣ 、ＧａＮ および各種酸化物を基板として用いたり
する方法が試みられているが、前記半導体層中の転位密
度を低減するには未だ十分ではない。
【０００９】また、ＳｉＯ２などのストライプのマスク
を基板上に作製して、半導体層／基板界面で発生したミ
スフィット転位が、前記マスク上の、横方向にエピタキ
シャル成長した半導体層部分に伝播することを防止し
て、前記マスク上において低転位密度の半導体エピタキ
シャル膜を作製することが試みられている。
を基板上に作製して、半導体層／基板界面で発生したミ
スフィット転位が、前記マスク上の、横方向にエピタキ
シャル成長した半導体層部分に伝播することを防止し
て、前記マスク上において低転位密度の半導体エピタキ
シャル膜を作製することが試みられている。
【００１０】しかしながら、この方法は、プロセスが複
雑であり、製造コストが高くなるほか、厚いＧａＮ 系
の膜を成長させるため、基板が反ってしまい、実際、デ
バイスプロセスに使用すると大半の基板が割れてしまう
という決定的な問題点があり、実用化を妨げている。
雑であり、製造コストが高くなるほか、厚いＧａＮ 系
の膜を成長させるため、基板が反ってしまい、実際、デ
バイスプロセスに使用すると大半の基板が割れてしまう
という決定的な問題点があり、実用化を妨げている。
【００１１】本発明は、上記のようなＡｌ、Ｇａ、Ｉｎ
の少なくとも一つを含む窒化物半導体からなる、エピタ
キシャル成長させた半導体層中の転位密度を低減し、Ｆ
ＥＴやＨＥＭＴなどの実用デバイスとして使用すること
のできる、前記窒化物半導体からなる半導体素子を提供
することを目的とする。
の少なくとも一つを含む窒化物半導体からなる、エピタ
キシャル成長させた半導体層中の転位密度を低減し、Ｆ
ＥＴやＨＥＭＴなどの実用デバイスとして使用すること
のできる、前記窒化物半導体からなる半導体素子を提供
することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成すべく、
本発明の半導体素子（第１の半導体素子）は、基板と、
この基板上にエピタキシャル成長されたＡｌを含み、転
位密度が１０１１／ｃｍ２以下であり、（００２）面に
おけるＸ線ロッキングカーブにおける半値幅が９０秒以
下である第１の窒化物半導体からなる下地層と、この下
地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩ
ｎの少なくとも一つを含み、転位密度が１０１０／ｃｍ
２以下であり、（００２）面におけるＸ線ロッキングカ
ーブにおける半値幅が１５０秒以下である第２の窒化物
半導体からなる導電層とを実質的に具えることを特徴と
する。
本発明の半導体素子（第１の半導体素子）は、基板と、
この基板上にエピタキシャル成長されたＡｌを含み、転
位密度が１０１１／ｃｍ２以下であり、（００２）面に
おけるＸ線ロッキングカーブにおける半値幅が９０秒以
下である第１の窒化物半導体からなる下地層と、この下
地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩ
ｎの少なくとも一つを含み、転位密度が１０１０／ｃｍ
２以下であり、（００２）面におけるＸ線ロッキングカ
ーブにおける半値幅が１５０秒以下である第２の窒化物
半導体からなる導電層とを実質的に具えることを特徴と
する。
【００１３】また、本発明の半導体素子（第２の半導体
素子）は、基板と、この基板上にエピタキシャル成長さ
れたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転
位密度が１０１１／ｃｍ２以下であり、（００２）面に
おけるＸ線ロッキングカーブにおける半値幅が９０秒以
下である第１の窒化物半導体からなる下地層と、この下
地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩ
ｎの少なくとも一つを含み、であり、（００２）面にお
けるＸ線ロッキングカーブにおける半値幅が１５０秒以
下である第２の窒化物半導体からなるキャリア移動層
と、このキャリア移動層上にエピタキシャル成長された
前記第２の窒化物半導体よりもバンドギャップの大き
い、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む第３
の窒化物半導体からなるキャリア供給層とを実質的に具
えることを特徴とする。
素子）は、基板と、この基板上にエピタキシャル成長さ
れたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転
位密度が１０１１／ｃｍ２以下であり、（００２）面に
おけるＸ線ロッキングカーブにおける半値幅が９０秒以
下である第１の窒化物半導体からなる下地層と、この下
地層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩ
ｎの少なくとも一つを含み、であり、（００２）面にお
けるＸ線ロッキングカーブにおける半値幅が１５０秒以
下である第２の窒化物半導体からなるキャリア移動層
と、このキャリア移動層上にエピタキシャル成長された
前記第２の窒化物半導体よりもバンドギャップの大き
い、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む第３
の窒化物半導体からなるキャリア供給層とを実質的に具
えることを特徴とする。
【００１４】さらに、本発明の半導体素子（第３の半導
体素子）は、基板と、この基板上にエピタキシャル成長
されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、
転位密度が１０１１／ｃｍ２以下であり、（００２）面
におけるＸ線ロッキングカーブにおける半値幅が９０秒
以下である第１の窒化物半導体からなる下地層と、この
下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及び
Ｉｎの少なくとも一つを含み、転位密度が１０１０／ｃ
ｍ２以下であり、（００２）面におけるＸ線ロッキング
カーブにおける半値幅が９０秒以下である第２の窒化物
半導体からなる第１の導電型の第１の導電層と、この第
１の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、
及びＩｎの少なくとも一つを含み、転位密度が１０１ ０
／ｃｍ２以下であり、（００２）面におけるＸ線ロッキ
ングカーブにおける半値幅が１５０秒以下である第３の
窒化物半導体からなる、前記第１の導電型の第２の導電
層と、この第２の導電層上にエピタキシャル成長された
Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密
度が１０１０／ｃｍ２以下であり、（００２）面におけ
るＸ線ロッキングカーブにおける半値幅が９０秒以下で
ある第４の窒化物半導体からなる、前記第１の導電型と
反対の第２の導電型の第３の導電層と、この第３の導電
層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎ
の少なくとも一つを含み、転位密度が１０１０／ｃｍ２
以下であり、（００２）面におけるＸ線ロッキングカー
ブにおける半値幅が９０秒以下である第５の窒化物半導
体からなる、前記第１の導電型の第４の導電層とを実質
的に具えることを特徴とする。
体素子）は、基板と、この基板上にエピタキシャル成長
されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、
転位密度が１０１１／ｃｍ２以下であり、（００２）面
におけるＸ線ロッキングカーブにおける半値幅が９０秒
以下である第１の窒化物半導体からなる下地層と、この
下地層上にエピタキシャル成長されたＡｌ、Ｇａ、及び
Ｉｎの少なくとも一つを含み、転位密度が１０１０／ｃ
ｍ２以下であり、（００２）面におけるＸ線ロッキング
カーブにおける半値幅が９０秒以下である第２の窒化物
半導体からなる第１の導電型の第１の導電層と、この第
１の導電層上にエピタキシャル成長されたＡｌ、Ｇａ、
及びＩｎの少なくとも一つを含み、転位密度が１０１ ０
／ｃｍ２以下であり、（００２）面におけるＸ線ロッキ
ングカーブにおける半値幅が１５０秒以下である第３の
窒化物半導体からなる、前記第１の導電型の第２の導電
層と、この第２の導電層上にエピタキシャル成長された
Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密
度が１０１０／ｃｍ２以下であり、（００２）面におけ
るＸ線ロッキングカーブにおける半値幅が９０秒以下で
ある第４の窒化物半導体からなる、前記第１の導電型と
反対の第２の導電型の第３の導電層と、この第３の導電
層上にエピタキシャル成長されたＡｌ、Ｇａ、及びＩｎ
の少なくとも一つを含み、転位密度が１０１０／ｃｍ２
以下であり、（００２）面におけるＸ線ロッキングカー
ブにおける半値幅が９０秒以下である第５の窒化物半導
体からなる、前記第１の導電型の第４の導電層とを実質
的に具えることを特徴とする。
【００１５】本発明者らは、長年、サファイア基板上に
ＡｌＮ膜をエピタキシャル成長させる研究を行ってい
た。この研究の過程で、発明者らは、特定の成長条件で
サファイア基板上にＡｌＮ膜をエピタキシャル成長させ
ると、ＡｌＮ膜と基板との間に生じる格子定数差に起因
して、ＡｌＮ膜／基板界面に発生したミスフィット転位
が界面で絡まり、エピタキシャル膜中に伝播しなくなる
ことを見出した。
ＡｌＮ膜をエピタキシャル成長させる研究を行ってい
た。この研究の過程で、発明者らは、特定の成長条件で
サファイア基板上にＡｌＮ膜をエピタキシャル成長させ
ると、ＡｌＮ膜と基板との間に生じる格子定数差に起因
して、ＡｌＮ膜／基板界面に発生したミスフィット転位
が界面で絡まり、エピタキシャル膜中に伝播しなくなる
ことを見出した。
【００１６】したがって、エピタキシャル成長させたＡ
ｌＮ膜中の転位密度を著しく低減できるとともに、結晶
性をも向上させることができ、上述したＧａＮ系／基板
界面ではこれまで認められなかった、驚くべき現象を見
出した。上記のようにして作製したＡｌＮ膜は、転位密
度が１０１１／ｃｍ２以下であって、Ｘ線ロッキングカ
ーブにおける半値幅が９０秒以下である優れた結晶性を
有する。
ｌＮ膜中の転位密度を著しく低減できるとともに、結晶
性をも向上させることができ、上述したＧａＮ系／基板
界面ではこれまで認められなかった、驚くべき現象を見
出した。上記のようにして作製したＡｌＮ膜は、転位密
度が１０１１／ｃｍ２以下であって、Ｘ線ロッキングカ
ーブにおける半値幅が９０秒以下である優れた結晶性を
有する。
【００１７】さらに驚くべきことに、上記のＡｌＮ膜上
にＧａＮ膜を成膜すると、前記ＡｌＮ膜と前記ＧａＮ膜
との間に生じる格子定数差に起因して、前記ＡｌＮ膜内
の転位がＡｌＮ膜／ＧａＮ膜界面で絡まり、前記ＧａＮ
膜中に伝播しなくなることを見出した。このようにして
作製したＧａＮ膜は、転位密度が１０１０／ｃｍ２以下
であって、Ｘ線ロッキングカーブにおける半値幅は１５
０秒以下の優れた結晶性を有する。
にＧａＮ膜を成膜すると、前記ＡｌＮ膜と前記ＧａＮ膜
との間に生じる格子定数差に起因して、前記ＡｌＮ膜内
の転位がＡｌＮ膜／ＧａＮ膜界面で絡まり、前記ＧａＮ
膜中に伝播しなくなることを見出した。このようにして
作製したＧａＮ膜は、転位密度が１０１０／ｃｍ２以下
であって、Ｘ線ロッキングカーブにおける半値幅は１５
０秒以下の優れた結晶性を有する。
【００１８】このため、上記のようなＡｌＮ膜を下地層
として用い、この下地層上に導電層を構成する窒化物半
導体層をエピタキシャル成長させることにより、前記導
電層は前記下地層の高結晶性を引き継いで前記下地層と
同様の高結晶性を示すようになるだけでなく、転位密度
も低減される。したがって、前記導電層はキャリア移動
度などの電気的特性において良好な値を示すようにな
る。
として用い、この下地層上に導電層を構成する窒化物半
導体層をエピタキシャル成長させることにより、前記導
電層は前記下地層の高結晶性を引き継いで前記下地層と
同様の高結晶性を示すようになるだけでなく、転位密度
も低減される。したがって、前記導電層はキャリア移動
度などの電気的特性において良好な値を示すようにな
る。
【００１９】本発明の半導体素子は、上記のような長年
の研究によってなされたものであり、元来有望視されて
いた、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む窒
化物半導体から構成される半導体素子として、ＦＥＴ、
ＨＥＭＴ及びＨＢＴなどの実用デバイスに好適に使用す
ることができる。
の研究によってなされたものであり、元来有望視されて
いた、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む窒
化物半導体から構成される半導体素子として、ＦＥＴ、
ＨＥＭＴ及びＨＢＴなどの実用デバイスに好適に使用す
ることができる。
【００２０】なお、上述したように、基板上にＳｉＯ２
などのマスクを作製し、このマスク上に上記窒化物半導
体をエピタキシャル成長させた場合においても、この部
分において低転位密度のエピタキシャル膜を成長するこ
とができ、結果的に本発明の半導体素子に近似した下地
層及び導電層を有する半導体素子を作製することができ
る。しかしながら、このようにして作製した半導体素子
中には、ＳｉＯ２マスクなどが残留する。
などのマスクを作製し、このマスク上に上記窒化物半導
体をエピタキシャル成長させた場合においても、この部
分において低転位密度のエピタキシャル膜を成長するこ
とができ、結果的に本発明の半導体素子に近似した下地
層及び導電層を有する半導体素子を作製することができ
る。しかしながら、このようにして作製した半導体素子
中には、ＳｉＯ２マスクなどが残留する。
【００２１】このような観点より、本発明でいう「実質
的に具える」とは、このような半導体素子として不必要
な構成要素を含まないことを示すために用いているもの
である。したがって、このような残留物を含まない本発
明の第１の半導体素子、第２の半導体素子及び第３の半
導体素子は、上記のようにして形成した残留マスクを含
む半導体素子とは異なる。
的に具える」とは、このような半導体素子として不必要
な構成要素を含まないことを示すために用いているもの
である。したがって、このような残留物を含まない本発
明の第１の半導体素子、第２の半導体素子及び第３の半
導体素子は、上記のようにして形成した残留マスクを含
む半導体素子とは異なる。
【００２２】なお、第１の半導体素子は、ＦＥＴなどの
実用デバイスの好適に用いることができ、第２の半導体
素子は、ＨＥＭＴなどの実用デバイスに好適に用いるこ
とができる。さらに、第３の半導体素子は、ＨＢＴなど
の実用デバイスに好適に用いることができる。
実用デバイスの好適に用いることができ、第２の半導体
素子は、ＨＥＭＴなどの実用デバイスに好適に用いるこ
とができる。さらに、第３の半導体素子は、ＨＢＴなど
の実用デバイスに好適に用いることができる。
【００２３】
【発明の実施の形態】以下、本発明を発明の実施の形態
に即して詳細に説明する。図１は、本発明の半導体素子
（第１の半導体素子）を用いたＦＥＴの一例を示す断面
図である。図１に示すＦＥＴ１０は、基板１と、この基
板１上にエピタキシャル成長された第１の窒化物半導体
としてＡｌＮからなる下地層２と、この下地層２上にエ
ピタキシャル成長された第２の窒化物半導体としてｎ−
ＧａＮからなる導電層３とを含む。さらに、導電層３上
において、例えば、Ｔｉ／ＡｌＰｔ／Ａｕの多層構造か
らなるオーミックコンタクト特性を有するソース電極７
及びドレイン電極８が形成されるとともに、例えば、Ｎ
ｉ／Ｐｔ／Ａｕの多層構造からなるショットキーコンタ
クト特性を有するゲート電極９が形成されている。
に即して詳細に説明する。図１は、本発明の半導体素子
（第１の半導体素子）を用いたＦＥＴの一例を示す断面
図である。図１に示すＦＥＴ１０は、基板１と、この基
板１上にエピタキシャル成長された第１の窒化物半導体
としてＡｌＮからなる下地層２と、この下地層２上にエ
ピタキシャル成長された第２の窒化物半導体としてｎ−
ＧａＮからなる導電層３とを含む。さらに、導電層３上
において、例えば、Ｔｉ／ＡｌＰｔ／Ａｕの多層構造か
らなるオーミックコンタクト特性を有するソース電極７
及びドレイン電極８が形成されるとともに、例えば、Ｎ
ｉ／Ｐｔ／Ａｕの多層構造からなるショットキーコンタ
クト特性を有するゲート電極９が形成されている。
【００２４】図１に示すＦＥＴ１０において、下地層２
を構成するＡｌＮは転位密度が１０１１／ｃｍ２以下で
あることが必要であり、さらには１０１０／ｃｍ ２以下
であることが好ましい。これによって、図１に示すＦＥ
Ｔ１０の導電層３中の転位密度を１０１０／ｃｍ２以
下、好ましくは１０９／ｃｍ２以下まで低減させること
ができ、キャリア移動度などの電気的特性を良好な状態
にすることができる。
を構成するＡｌＮは転位密度が１０１１／ｃｍ２以下で
あることが必要であり、さらには１０１０／ｃｍ ２以下
であることが好ましい。これによって、図１に示すＦＥ
Ｔ１０の導電層３中の転位密度を１０１０／ｃｍ２以
下、好ましくは１０９／ｃｍ２以下まで低減させること
ができ、キャリア移動度などの電気的特性を良好な状態
にすることができる。
【００２５】また、転位密度は少ないほど好ましく、現
状においては１０８／ｃｍ２まで低減することができ
る。
状においては１０８／ｃｍ２まで低減することができ
る。
【００２６】また、下地層２を構成するＡｌＮの結晶性
は（００２）面におけるＸ線ロッキングカーブにおける
半値幅が９０秒以下であることが必要であり、さらには
５０秒以下であることが好ましい。これによって、導電
層３も下地層２の結晶性を引き継ぎ、上記同様にＸ線ロ
ッキングカーブにおける半値幅で１５０秒以下、好まし
くは１００秒以下の結晶性を示すようになる。
は（００２）面におけるＸ線ロッキングカーブにおける
半値幅が９０秒以下であることが必要であり、さらには
５０秒以下であることが好ましい。これによって、導電
層３も下地層２の結晶性を引き継ぎ、上記同様にＸ線ロ
ッキングカーブにおける半値幅で１５０秒以下、好まし
くは１００秒以下の結晶性を示すようになる。
【００２７】したがって、導電層３は低転位密度である
とともに、高い結晶性を有し、高品質な状態に形成する
ことができるため、極めて高い移動度を有する。
とともに、高い結晶性を有し、高品質な状態に形成する
ことができるため、極めて高い移動度を有する。
【００２８】上記のようなＡｌＮは、例えば、トリメチ
ルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を
供給原料として用いることにより、ＭＯＣＶＤ法によっ
て好ましくは１１００℃以上、さらに好ましくは１２０
０℃以上に加熱することによって形成することができ
る。
ルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）を
供給原料として用いることにより、ＭＯＣＶＤ法によっ
て好ましくは１１００℃以上、さらに好ましくは１２０
０℃以上に加熱することによって形成することができ
る。
【００２９】従来の半導体素子における下地層は、Ａｌ
を含まないＧａＮから構成されており、その形成温度は
１０００℃以上、１１００℃未満である。これに対し
て、本発明の半導体素子における下地層は、少なくとも
Ａｌを含む窒化物半導体から構成されている。そして、
この窒化物半導体中のＡｌ含有量は、５０原子％以上で
あることが好ましく、さらには上述したようにＡｌＮで
あることが好ましい。
を含まないＧａＮから構成されており、その形成温度は
１０００℃以上、１１００℃未満である。これに対し
て、本発明の半導体素子における下地層は、少なくとも
Ａｌを含む窒化物半導体から構成されている。そして、
この窒化物半導体中のＡｌ含有量は、５０原子％以上で
あることが好ましく、さらには上述したようにＡｌＮで
あることが好ましい。
【００３０】また、下地層の形成温度は、上述したよう
に１１００℃以上であることが好ましく、上述した従来
の半導体素子における下地層の形成温度と比較して極め
て高い。すなわち、ＭＯＣＶＤ法において従来と全く異
なる条件を採用することによって、本発明の条件を満足
する下地層を形成することができる。なお、本願発明に
おける「形成温度」とは、前記下地層を形成する際の基
板の温度である。
に１１００℃以上であることが好ましく、上述した従来
の半導体素子における下地層の形成温度と比較して極め
て高い。すなわち、ＭＯＣＶＤ法において従来と全く異
なる条件を採用することによって、本発明の条件を満足
する下地層を形成することができる。なお、本願発明に
おける「形成温度」とは、前記下地層を形成する際の基
板の温度である。
【００３１】また、下地層の形成温度の上限については
特に限定されるものではないが、好ましくは１２５０℃
である。これによって、下地層を構成する窒化物半導体
の材料組成などに依存した表面の荒れ、さらには下地層
内における組成成分の拡散を効果的に抑制することがで
きる。これによって、前記下地層を構成する窒化物半導
体の材料組成によらずに、前記下地層の結晶性を良好な
状態に保持することが可能となるとともに、表面の荒れ
に起因する導電層の結晶性の劣化を効果的に防止するこ
とができる。
特に限定されるものではないが、好ましくは１２５０℃
である。これによって、下地層を構成する窒化物半導体
の材料組成などに依存した表面の荒れ、さらには下地層
内における組成成分の拡散を効果的に抑制することがで
きる。これによって、前記下地層を構成する窒化物半導
体の材料組成によらずに、前記下地層の結晶性を良好な
状態に保持することが可能となるとともに、表面の荒れ
に起因する導電層の結晶性の劣化を効果的に防止するこ
とができる。
【００３２】なお、結晶性向上の観点から、下地層２の
膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎる
とクラックの発生や剥離などが生じる。したがって、下
地層２の膜厚は０．５μｍ以上であることが好ましく、
さらには１μｍ〜３μｍであることが好ましい。
膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎる
とクラックの発生や剥離などが生じる。したがって、下
地層２の膜厚は０．５μｍ以上であることが好ましく、
さらには１μｍ〜３μｍであることが好ましい。
【００３３】基板１は、サファイア単結晶、ＺｎＯ単結
晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡ
ｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓ
ｉ単結晶、ＳｉＣ単結晶などのIV族あるいはIV−IV族単
結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、
及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、ＺｒＢ
２などのホウ化物単結晶などの、公知の基板材料から構
成することができる。
晶、ＬｉＡｌＯ２単結晶、ＬｉＧａＯ２単結晶、ＭｇＡ
ｌ２Ｏ４単結晶、ＭｇＯ単結晶などの酸化物単結晶、Ｓ
ｉ単結晶、ＳｉＣ単結晶などのIV族あるいはIV−IV族単
結晶、ＧａＡｓ単結晶、ＡｌＮ単結晶、ＧａＮ単結晶、
及びＡｌＧａＮ単結晶などのIII−Ｖ族単結晶、ＺｒＢ
２などのホウ化物単結晶などの、公知の基板材料から構
成することができる。
【００３４】特にサファイア単結晶基板を用いる場合に
ついては、下地層２を形成すべき主面に対して表面窒化
処理を施すことが好ましい。前記表面窒化処理は、前記
サファイア単結晶基板をアンモニアなどの窒素含有雰囲
気中に配置し、所定時間加熱することによって実施す
る。そして、窒素濃度や窒化温度、窒化時間を適宜に制
御することによって、前記主面に形成される窒化層の厚
さを制御する。
ついては、下地層２を形成すべき主面に対して表面窒化
処理を施すことが好ましい。前記表面窒化処理は、前記
サファイア単結晶基板をアンモニアなどの窒素含有雰囲
気中に配置し、所定時間加熱することによって実施す
る。そして、窒素濃度や窒化温度、窒化時間を適宜に制
御することによって、前記主面に形成される窒化層の厚
さを制御する。
【００３５】このようにして表面窒化層が形成されたサ
ファイア単結晶基板を用いれば、その主面上に直接的に
形成される下地層２の結晶性をさらに向上させることが
できる。さらに、より厚く、例えば上述した好ましい厚
さの上限値である３μｍまで、特別な成膜条件を設定す
ることなく、クラックの発生や剥離を生じることなく簡
易に厚くすることができる。したがって、導電層３のさ
らなる高結晶化を図ることができ、それらの層中の転位
量をさらに低減することができる。
ファイア単結晶基板を用いれば、その主面上に直接的に
形成される下地層２の結晶性をさらに向上させることが
できる。さらに、より厚く、例えば上述した好ましい厚
さの上限値である３μｍまで、特別な成膜条件を設定す
ることなく、クラックの発生や剥離を生じることなく簡
易に厚くすることができる。したがって、導電層３のさ
らなる高結晶化を図ることができ、それらの層中の転位
量をさらに低減することができる。
【００３６】また、この場合において、下地層２を形成
する際の温度を、上記好ましい温度範囲において１２０
０℃以下、あるいは１１５０℃程度まで低減しても、そ
の結晶性を十分に高く維持することができ、例えば、１
０１０／ｃｍ２以下の転位密度を簡易に実現することが
できる。
する際の温度を、上記好ましい温度範囲において１２０
０℃以下、あるいは１１５０℃程度まで低減しても、そ
の結晶性を十分に高く維持することができ、例えば、１
０１０／ｃｍ２以下の転位密度を簡易に実現することが
できる。
【００３７】さらに、上述した表面窒化層上に下地層２
を形成することにより、その厚さを大きくしても剥離や
クラックが発生しにくくなる。このため、成膜条件など
に依存することなく、例えば上述したような３μｍ程度
まで簡易に厚く形成することができる。したがって、下
地層２の、表面窒化層に起因した結晶性の向上と、厚さ
増大による結晶性の向上との相乗効果によって、その結
晶性はさらに向上し、転位密度をより低減させることが
できる。
を形成することにより、その厚さを大きくしても剥離や
クラックが発生しにくくなる。このため、成膜条件など
に依存することなく、例えば上述したような３μｍ程度
まで簡易に厚く形成することができる。したがって、下
地層２の、表面窒化層に起因した結晶性の向上と、厚さ
増大による結晶性の向上との相乗効果によって、その結
晶性はさらに向上し、転位密度をより低減させることが
できる。
【００３８】前記表面窒化層は、比較的に薄く、例えば
１ｎｍ以下に形成する、又は比較的厚く、例えば、前記
主面から１ｎｍの深さにおける窒素含有量が２原子％以
上となるように厚く形成することが好ましい。
１ｎｍ以下に形成する、又は比較的厚く、例えば、前記
主面から１ｎｍの深さにおける窒素含有量が２原子％以
上となるように厚く形成することが好ましい。
【００３９】また、下地層を厚く形成する場合、この厚
膜化に起因して下地層内に引張応力が発生し、この結
果、下地層内においてクラックが発生する場合がある。
このような場合においては、下地層を構成する第１の窒
化物半導体の成分含有量を、基板側から導電層側に向か
って連続的又はステップ状に変化させることが好まし
い。これによって、下地層内の格子定数を導電層の格子
定数及び基板１の格子定数に対して任意に制御すること
ができる。したがって、下地層内に発生する引張応力の
大きさを減少させることができ、下地層におけるクラッ
クの発生を効果的に防止することができる。
膜化に起因して下地層内に引張応力が発生し、この結
果、下地層内においてクラックが発生する場合がある。
このような場合においては、下地層を構成する第１の窒
化物半導体の成分含有量を、基板側から導電層側に向か
って連続的又はステップ状に変化させることが好まし
い。これによって、下地層内の格子定数を導電層の格子
定数及び基板１の格子定数に対して任意に制御すること
ができる。したがって、下地層内に発生する引張応力の
大きさを減少させることができ、下地層におけるクラッ
クの発生を効果的に防止することができる。
【００４０】例えば、図１に示すように、導電層３がｎ
−ＧａＮから構成されている場合は、下地層２をＡｌＧ
ａＮから構成する。そして、導電層側に向かってＡｌ含
有量が減少し、Ｇａ含有量が増大するように、ＡｌＧａ
Ｎ中の成分組成を変化させることができる。
−ＧａＮから構成されている場合は、下地層２をＡｌＧ
ａＮから構成する。そして、導電層側に向かってＡｌ含
有量が減少し、Ｇａ含有量が増大するように、ＡｌＧａ
Ｎ中の成分組成を変化させることができる。
【００４１】また、本発明の半導体素子は、上述したよ
うなＳｉＯ２マスクなどを用いていないため、その反り
を大幅に低減することができる。具体的には、２インチ
（≒５ｃｍ）の基板を用いた場合、その全体の反りは１
００μｍ以下、さらには５０μｍ以下まで低減すること
ができる。
うなＳｉＯ２マスクなどを用いていないため、その反り
を大幅に低減することができる。具体的には、２インチ
（≒５ｃｍ）の基板を用いた場合、その全体の反りは１
００μｍ以下、さらには５０μｍ以下まで低減すること
ができる。
【００４２】図２は、本発明の半導体素子（第２の半導
体素子）を用いたＨＥＭＴの一例を示す断面図である。
なお、図１に示すＦＥＴ１０と同様の部分については、
同じ数字を用いて示している。
体素子）を用いたＨＥＭＴの一例を示す断面図である。
なお、図１に示すＦＥＴ１０と同様の部分については、
同じ数字を用いて示している。
【００４３】図２に示すＨＥＭＴ２０は、基本的に導電
層の代わりにｉ−ＧａＮ層からなるキャリア移動層３を
有し、このキャリア移動層３上に第３の窒化物半導体と
してｎ−ＡｌＧａＮからなるキャリア供給層４を有して
いる点で、図１に示すＦＥＴ１０と異なっている。した
がって、下地層に要求される特性は上記と同様であり、
下地層自体も上記同様にして形成することができる。な
お、この場合において、キャリア供給層４からキャリア
移動層３に供給されたキャリアは、キャリア移動層３
の、キャリア供給層４に隣接した表面層部分を移動す
る。
層の代わりにｉ−ＧａＮ層からなるキャリア移動層３を
有し、このキャリア移動層３上に第３の窒化物半導体と
してｎ−ＡｌＧａＮからなるキャリア供給層４を有して
いる点で、図１に示すＦＥＴ１０と異なっている。した
がって、下地層に要求される特性は上記と同様であり、
下地層自体も上記同様にして形成することができる。な
お、この場合において、キャリア供給層４からキャリア
移動層３に供給されたキャリアは、キャリア移動層３
の、キャリア供給層４に隣接した表面層部分を移動す
る。
【００４４】また、下地層２内のクラックを抑制するた
めに、下地層２を構成する成分含有量、基板１側からキ
ャリア移動層３側に向かって連続的又はステップ状に変
化させることが好ましい。
めに、下地層２を構成する成分含有量、基板１側からキ
ャリア移動層３側に向かって連続的又はステップ状に変
化させることが好ましい。
【００４５】さらに、図２に示すＨＥＭＴを構成する半
導体素子についても、ＳｉＯ２マスクなどを用いていな
いため、２インチ（≒５ｃｍ）の基板を用いた場合、反
りの大きさを１００μｍ以下、さらには５０μｍ以下ま
で低減することができる。
導体素子についても、ＳｉＯ２マスクなどを用いていな
いため、２インチ（≒５ｃｍ）の基板を用いた場合、反
りの大きさを１００μｍ以下、さらには５０μｍ以下ま
で低減することができる。
【００４６】図３は、本発明の半導体素子（第３の半導
体素子）を用いたＨＢＴの一例を示す断面図である。な
お、図１に示すＦＥＴ１０と同様の部分については、同
じ数字を用いて示している。
体素子）を用いたＨＢＴの一例を示す断面図である。な
お、図１に示すＦＥＴ１０と同様の部分については、同
じ数字を用いて示している。
【００４７】図３に示すＨＢＴ３０は、基板１上に、こ
の基板１上にエピタキシャル成長された第１の窒化物半
導体としてＡｌＮからなる下地層２と、この下地層２上
にエピタキシャル成長された、第２の窒化物半導体とし
てｎ−ＧａＮからなる第１の導電型の第１の導電層１３
とを含む。
の基板１上にエピタキシャル成長された第１の窒化物半
導体としてＡｌＮからなる下地層２と、この下地層２上
にエピタキシャル成長された、第２の窒化物半導体とし
てｎ−ＧａＮからなる第１の導電型の第１の導電層１３
とを含む。
【００４８】さらに、第１の導電層１３上にエピタキシ
ャル成長された第３の窒化物半導体として、同じくｎ−
ＧａＮからなる第１の導電型の第２の導電層１４と、こ
の第２の導電層１４上にエピタキシャル成長された第４
の窒化物半導体として、ｐ＋−ＧａＮの第２の導電型の
第３の導電層１５とを含む。また、この第３の導電層１
５上にエピタキシャル成長された第５の窒化物半導体と
して、ｎ＋−ＡｌＧａＮの第１の導電型の第４の導電層
１６を含んでいる。したがって、図３に示すＨＢＴ３０
は、ｎｐｎ型接合の半導体素子から構成されている。
ャル成長された第３の窒化物半導体として、同じくｎ−
ＧａＮからなる第１の導電型の第２の導電層１４と、こ
の第２の導電層１４上にエピタキシャル成長された第４
の窒化物半導体として、ｐ＋−ＧａＮの第２の導電型の
第３の導電層１５とを含む。また、この第３の導電層１
５上にエピタキシャル成長された第５の窒化物半導体と
して、ｎ＋−ＡｌＧａＮの第１の導電型の第４の導電層
１６を含んでいる。したがって、図３に示すＨＢＴ３０
は、ｎｐｎ型接合の半導体素子から構成されている。
【００４９】また、第１の導電層１３の露出した表面に
は、Ｔｉ／Ａｌ／Ｐｔ／Ａｕからなるコレクタ電極１８
が形成されており、第３の導電層１５の露出した表面に
はＮｉ／Ｐｔ／Ａｕからなるベース電極１７が形成され
ている。そして、第４の導電層１６上には、同じくＴｉ
／Ａｌ／Ｐｔ／Ａｕからなるエミッタ電極１９が形成さ
れている。
は、Ｔｉ／Ａｌ／Ｐｔ／Ａｕからなるコレクタ電極１８
が形成されており、第３の導電層１５の露出した表面に
はＮｉ／Ｐｔ／Ａｕからなるベース電極１７が形成され
ている。そして、第４の導電層１６上には、同じくＴｉ
／Ａｌ／Ｐｔ／Ａｕからなるエミッタ電極１９が形成さ
れている。
【００５０】この場合においても、下地層に要求される
特性は上記と同様であり、下地層自体も上記同様にして
形成することができる。そして、このような下地層を有
することにより、第１〜第４の導電層も転位密度が１０
１０／ｃｍ２以下、好ましくは１０９／ｃｍ２以下で、
（００２）面におけるＸ線ロッキングカーブにおける半
値幅が９０秒以下、好ましくは５０秒以下の結晶性を有
し、高品質化される。したがって、キャリア移動度など
の電気的特性が良好となる。
特性は上記と同様であり、下地層自体も上記同様にして
形成することができる。そして、このような下地層を有
することにより、第１〜第４の導電層も転位密度が１０
１０／ｃｍ２以下、好ましくは１０９／ｃｍ２以下で、
（００２）面におけるＸ線ロッキングカーブにおける半
値幅が９０秒以下、好ましくは５０秒以下の結晶性を有
し、高品質化される。したがって、キャリア移動度など
の電気的特性が良好となる。
【００５１】また、下地層及び導電層を構成する窒化物
半導体間の格子定数差が大きくなる場合は、これらの層
にクラックが発生する場合があるため、上記同様にし
て、下地層を構成する成分含有量を基板側から導電層側
に向かって連続的又はステップ状に変化させることが好
ましい。
半導体間の格子定数差が大きくなる場合は、これらの層
にクラックが発生する場合があるため、上記同様にし
て、下地層を構成する成分含有量を基板側から導電層側
に向かって連続的又はステップ状に変化させることが好
ましい。
【００５２】さらに、図３に示すＨＢＴを構成する半導
体素子についても、ＳｉＯ２マスクなどを用いていない
ため、２インチ（≒５ｃｍ）の基板を用いた場合、反り
の大きさを１００μｍ以下、さらには５０μｍ以下まで
低減することができる。
体素子についても、ＳｉＯ２マスクなどを用いていない
ため、２インチ（≒５ｃｍ）の基板を用いた場合、反り
の大きさを１００μｍ以下、さらには５０μｍ以下まで
低減することができる。
【００５３】なお、本発明における窒化物半導体は、Ａ
ｌ、Ｇａ、及びＩｎの少なくとも一つを含むことが必要
であるが、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｚｎ、Ｂ
ｅ、Ｐ、及びＢなどの添加元素を含有することもでき
る。さらに、意識的に添加した元素に限らず、成膜条件
などに依存して必然的に取り込まれる微量元素、並びに
原料、反応管材質に含まれる微量不純物を含むこともで
きる。
ｌ、Ｇａ、及びＩｎの少なくとも一つを含むことが必要
であるが、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｚｎ、Ｂ
ｅ、Ｐ、及びＢなどの添加元素を含有することもでき
る。さらに、意識的に添加した元素に限らず、成膜条件
などに依存して必然的に取り込まれる微量元素、並びに
原料、反応管材質に含まれる微量不純物を含むこともで
きる。
【００５４】また、図１に示すような本発明の半導体発
光素子は、下地層及び導電層について上述した要件を満
足する限りにおいて、通常の方法にしたがって製造する
ことができる。
光素子は、下地層及び導電層について上述した要件を満
足する限りにおいて、通常の方法にしたがって製造する
ことができる。
【００５５】
【実施例】（実施例１）２インチ径の厚さ４３０μｍの
サファイア基板をＨ2ＳＯ4＋Ｈ2Ｏ2で前処理した後、Ｍ
ＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガ
ス系としてＮＨ 3系、ＴＭＡ、ＴＭＧ、ＳｉＨ4が取り付
けてある。Ｈ2を流速１ｍ／ｓｅｃで流しながら、基板
を１２００℃まで昇温した。その後、ＮＨ３ガスを水素
キャリアガスとともに５分間流し、前記基板の主面を窒
化させた。なお、ＥＳＣＡによる分析の結果、この表面
窒化処理によって、前記主面には窒化層が形成されてお
り、前記主面から深さ１ｎｍにおける窒素含有量が７原
子％であることが判明した。
サファイア基板をＨ2ＳＯ4＋Ｈ2Ｏ2で前処理した後、Ｍ
ＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガ
ス系としてＮＨ 3系、ＴＭＡ、ＴＭＧ、ＳｉＨ4が取り付
けてある。Ｈ2を流速１ｍ／ｓｅｃで流しながら、基板
を１２００℃まで昇温した。その後、ＮＨ３ガスを水素
キャリアガスとともに５分間流し、前記基板の主面を窒
化させた。なお、ＥＳＣＡによる分析の結果、この表面
窒化処理によって、前記主面には窒化層が形成されてお
り、前記主面から深さ１ｎｍにおける窒素含有量が７原
子％であることが判明した。
【００５６】次いで、ＴＭＡ及びＮＨ3を合計して流速
１０ｍ／ｓｅｃで流して、下地層としてのＡｌＮ層を厚
さ１μｍまでエピタキシャル成長させた。このＡｌＮ層
の転位密度は８×１０９／ｃｍ２であり、（００２）面
におけるＸ線回折ロッキングカーブの半値幅は９０秒で
あり、良質のＡｌＮ層であることがわかった。さらに、
表面平坦性を確認したところ、５μｍ範囲におけるＲａ
が２Åであり、極めて平坦な表面を有することが判明し
た。
１０ｍ／ｓｅｃで流して、下地層としてのＡｌＮ層を厚
さ１μｍまでエピタキシャル成長させた。このＡｌＮ層
の転位密度は８×１０９／ｃｍ２であり、（００２）面
におけるＸ線回折ロッキングカーブの半値幅は９０秒で
あり、良質のＡｌＮ層であることがわかった。さらに、
表面平坦性を確認したところ、５μｍ範囲におけるＲａ
が２Åであり、極めて平坦な表面を有することが判明し
た。
【００５７】次いで、ＴＭＧ、ＮＨ３、及びＳｉＨ４を
合計して流速１ｍ／ｓｅｃで流して、導電層としてのＳ
ｉをドープしたｎ−ＧａＮ層を厚さ１０μｍにエピタキ
シャル成長させた。このｎ−ＧａＮ層の転位密度は２×
１０８／ｃｍ２であり、（００２）面におけるＸ線ロッ
キングカーブの半値幅は１２０秒であった。また、キャ
リア濃度は８×１０１６／ｃｍ３であり、室温における
移動度は８００ｃｍ２／Ｖ・ｓｅｃであった。
合計して流速１ｍ／ｓｅｃで流して、導電層としてのＳ
ｉをドープしたｎ−ＧａＮ層を厚さ１０μｍにエピタキ
シャル成長させた。このｎ−ＧａＮ層の転位密度は２×
１０８／ｃｍ２であり、（００２）面におけるＸ線ロッ
キングカーブの半値幅は１２０秒であった。また、キャ
リア濃度は８×１０１６／ｃｍ３であり、室温における
移動度は８００ｃｍ２／Ｖ・ｓｅｃであった。
【００５８】成長終了後、ｎ−ＧａＮ層表面にＴｉ／Ａ
ｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成す
るともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成
した。なお、ゲート長及びゲート幅は、それぞれ０．５
μｍ及び７０μｍとなるようにした。
ｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成す
るともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成
した。なお、ゲート長及びゲート幅は、それぞれ０．５
μｍ及び７０μｍとなるようにした。
【００５９】得られたＦＥＴの高周波特性を評価したと
ころ、カットオフ周波数ｆｔ＝３０ＧＨｚなる特性が得
られ、優れた高周波特性を有することが判明した。
ころ、カットオフ周波数ｆｔ＝３０ＧＨｚなる特性が得
られ、優れた高周波特性を有することが判明した。
【００６０】（実施例２）実施例１と同様にして、サフ
ァイア基板の表面窒化処理を実施した後、転位密度８×
１０９／ｃｍ２、（００２）面におけるＸ線ロッキング
カーブにおける半値幅９０秒の、下地層としてのＡｌＮ
層をエピタキシャル成長させた後、転位密度２×１０８
／ｃｍ２、（００２）面におけるＸ線ロッキングカーブ
の半値幅１２０秒の、キャリア移動層としてのｉ−Ｇａ
Ｎ層をエピタキシャル成長させた。
ァイア基板の表面窒化処理を実施した後、転位密度８×
１０９／ｃｍ２、（００２）面におけるＸ線ロッキング
カーブにおける半値幅９０秒の、下地層としてのＡｌＮ
層をエピタキシャル成長させた後、転位密度２×１０８
／ｃｍ２、（００２）面におけるＸ線ロッキングカーブ
の半値幅１２０秒の、キャリア移動層としてのｉ−Ｇａ
Ｎ層をエピタキシャル成長させた。
【００６１】次いで、ＴＭＡ、ＴＭＧ、及びＮＨ３を合
計して流速３ｍ／ｓｅｃで流しながら、キャリア供給層
としてのｎ−ＡｌＧａＮ層をｉ−ＧａＮ層上にエピタキ
シャル成長させた。
計して流速３ｍ／ｓｅｃで流しながら、キャリア供給層
としてのｎ−ＡｌＧａＮ層をｉ−ＧａＮ層上にエピタキ
シャル成長させた。
【００６２】成長終了後、ｎ−ＡｌＧａＮ層表面にＴｉ
／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形
成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を
形成した。なお、ゲート長及びゲート幅は、それぞれ
０．５μｍ及び７０μｍとなるようにした。
／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形
成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を
形成した。なお、ゲート長及びゲート幅は、それぞれ
０．５μｍ及び７０μｍとなるようにした。
【００６３】また、得られたＨＥＭＴの室温における移
動度を測定したところ、２０００ｃｍ２／Ｖ・ｓｅｃで
あることが判明した。また、高周波特性を評価したとこ
ろ、カットオフ周波数ｆｔ＝６０ＧＨｚなる特性が得ら
れ、優れた高周波特性を有することが判明した。
動度を測定したところ、２０００ｃｍ２／Ｖ・ｓｅｃで
あることが判明した。また、高周波特性を評価したとこ
ろ、カットオフ周波数ｆｔ＝６０ＧＨｚなる特性が得ら
れ、優れた高周波特性を有することが判明した。
【００６４】以上、実施例１及び２より、本発明の半導
体素子から構成されるＦＥＴ及びＨＥＭＴは、キャリア
濃度及び移動度などにおいて優れた電気的特性を示すと
ともに、この電気的特性に基づいて優れた高周波特性を
示すことが分かる。すなわち、本発明によれば、ＦＥＴ
及びＨＥＭＴの実用デバイスとして使用することのでき
る、Ａｌ及びＧａの少なくとも一つを含む窒化物半導体
からなる、半導体素子を提供することができる。
体素子から構成されるＦＥＴ及びＨＥＭＴは、キャリア
濃度及び移動度などにおいて優れた電気的特性を示すと
ともに、この電気的特性に基づいて優れた高周波特性を
示すことが分かる。すなわち、本発明によれば、ＦＥＴ
及びＨＥＭＴの実用デバイスとして使用することのでき
る、Ａｌ及びＧａの少なくとも一つを含む窒化物半導体
からなる、半導体素子を提供することができる。
【００６５】以上、具体例を挙げながら、本発明を発明
の実施の形態に即して詳細に説明してきたが、本発明は
上記内容に限定されるものではなく、各層の厚さ、組
成、及びキャリア濃度などについては、本発明の範疇を
逸脱しない限りにおいてあらゆる変形や変更が可能であ
る。
の実施の形態に即して詳細に説明してきたが、本発明は
上記内容に限定されるものではなく、各層の厚さ、組
成、及びキャリア濃度などについては、本発明の範疇を
逸脱しない限りにおいてあらゆる変形や変更が可能であ
る。
【００６６】また、積層構造においても、図２示すＨＥ
ＭＴのキャリア移動層３とキャリア供給層４との間に、
Ｓｉの拡散を防止するためのスペーサー層としてのｉ−
ＡｌＧａＮ層を挿入することもできる。また、キャリア
供給層４上に電極のコンタクト抵抗を低減するための、
コンタクト層としてのｎ−ＧａＮ層などを積層すること
もできる。さらには、キャリア供給層４とコンタクト層
との間にＳｉの拡散を防止すべくバリア層を挿入するこ
ともできる。
ＭＴのキャリア移動層３とキャリア供給層４との間に、
Ｓｉの拡散を防止するためのスペーサー層としてのｉ−
ＡｌＧａＮ層を挿入することもできる。また、キャリア
供給層４上に電極のコンタクト抵抗を低減するための、
コンタクト層としてのｎ−ＧａＮ層などを積層すること
もできる。さらには、キャリア供給層４とコンタクト層
との間にＳｉの拡散を防止すべくバリア層を挿入するこ
ともできる。
【００６７】さらに、図３に示すＨＢＴにおいては、ｎ
ｐｎ型接合の半導体素子から構成されているが、各窒化
物半導体層の導電型を入れ替えて、ｐｎｐ型接合の半導
体素子から構成することもできる。また、下地層２上の
各層の結晶性をさらに向上させる目的で、下地層２と導
電層１３との間などにおいて、温度、流量、圧力、原料
供給量、及び添加ガスなどの成膜条件を変化させて、バ
ッファ層やひずみ超格子などの多層積層膜を挿入するこ
ともできる。
ｐｎ型接合の半導体素子から構成されているが、各窒化
物半導体層の導電型を入れ替えて、ｐｎｐ型接合の半導
体素子から構成することもできる。また、下地層２上の
各層の結晶性をさらに向上させる目的で、下地層２と導
電層１３との間などにおいて、温度、流量、圧力、原料
供給量、及び添加ガスなどの成膜条件を変化させて、バ
ッファ層やひずみ超格子などの多層積層膜を挿入するこ
ともできる。
【００６８】
【発明の効果】以上説明したように、本発明の半導体素
子は、低転位密度及び高結晶性の下地層に起因した高品
質の導電層を有するため、移動度などの電気的特性にお
いて優れ、実用デバイスとして使用することのできるＡ
ｌ、Ｇａ、及びＩｎの少なくとも一つを含む半導体窒化
物からなる半導体素子を提供することができる。
子は、低転位密度及び高結晶性の下地層に起因した高品
質の導電層を有するため、移動度などの電気的特性にお
いて優れ、実用デバイスとして使用することのできるＡ
ｌ、Ｇａ、及びＩｎの少なくとも一つを含む半導体窒化
物からなる半導体素子を提供することができる。
【図１】本発明の半導体発光素子を用いたＦＥＴの一例
を示す断面図である。
を示す断面図である。
【図２】本発明の半導体発光素子を用いたＨＥＭＴの一
例を示す断面図である。
例を示す断面図である。
【図３】本発明の半導体発光素子を用いたＨＢＴの一例
を示す断面図である。
を示す断面図である。
１ 基板、２ 下地層、３ 導電層（キャリア移動
層）、４ キャリア供給層、７ ソース電極、８，１８
ドレイン電極、９ ゲート電極、１３ 第１の導電
層、１４ 第２の導電層、１５ 第３の導電層、１６
第４の導電層、１０ＦＥＴ、１７ ベース電極、１８
コレクタ電極、１９ エミッタ電極、２０ＨＥＭＴ、３
０ ＨＢＴ
層）、４ キャリア供給層、７ ソース電極、８，１８
ドレイン電極、９ ゲート電極、１３ 第１の導電
層、１４ 第２の導電層、１５ 第３の導電層、１６
第４の導電層、１０ＦＥＴ、１７ ベース電極、１８
コレクタ電極、１９ エミッタ電極、２０ＨＥＭＴ、３
０ ＨＢＴ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/737 Ｈ０１Ｌ 29/72 Ｈ
29/778
29/812
(72)発明者 田中 光浩
愛知県名古屋市瑞穂区須田町２番56号 日
本碍子株式会社内
(72)発明者 小田 修
愛知県名古屋市瑞穂区須田町２番56号 日
本碍子株式会社内
Ｆターム(参考） 4K030 AA11 BA02 BA08 BA11 BA38
BB13 CA05 CA12 LA12
5F003 AP00 BA92 BB09 BF06 BH08
BM03 BP32
5F045 AA04 AB09 AC08 AC12 AC19
AF02 AF03 AF04 AF05 AF09
BB12 CA07 DA53 DA62
5F102 FA00 GB01 GC01 GD01 GJ02
GJ03 GJ04 GJ05 GJ10 GK04
GK09 GL04 GM04 GR01 GS02
GT03 HC01
Claims (23)
- 【請求項１】基板と、この基板上にエピタキシャル成長
されたＡｌを含み、転位密度が１０１１／ｃｍ２以下で
あり、（００２）面におけるＸ線ロッキングカーブにお
ける半値幅が９０秒以下である第１の窒化物半導体から
なる下地層と、この下地層上にエピタキシャル成長され
たＡｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位
密度が１０１０／ｃｍ２以下であり、（００２）面にお
けるＸ線ロッキングカーブにおける半値幅が１５０秒以
下である第２の窒化物半導体からなる導電層とを実質的
に具えることを特徴とする、半導体素子。 - 【請求項２】前記下地層を構成する前記第１の窒化物半
導体中におけるＡｌ含有量が、５０原子％以上であるこ
とを特徴とする、請求項１に記載の半導体素子。 - 【請求項３】前記下地層を構成する前記第１の窒化物半
導体は、ＡｌＮであることを特徴とする、請求項２に記
載の半導体素子。 - 【請求項４】前記下地層を構成する前記第１の窒化物半
導体は、ＭＯＣＶＤ法により１１００℃以上の温度で形
成されたことを特徴とする、請求項１〜３のいずれか一
に記載の半導体素子。 - 【請求項５】前記下地層を構成する前記第１の窒化物半
導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃の
温度で形成されたことを特徴とする、請求項４に記載の
半導体素子。 - 【請求項６】前記基板はサファイア単結晶からなり、前
記下地層は前記基板の、表面窒化処理が施された主面上
に形成されていることを特徴とする、請求項１〜５のい
ずれか一に記載の半導体素子。 - 【請求項７】前記下地層を構成する前記第１の窒化物半
導体中の成分含有量が、前記基板側から前記導電層に向
かって連続的又はステップ状に変化していることを特徴
とする、請求項１〜６のいずれか一に記載の半導体素
子。 - 【請求項８】前記半導体素子の反りが、５ｃｍ当たり１
００μｍ以下であることを特徴とする、請求項１〜７の
いずれか一に記載の半導体素子。 - 【請求項９】請求項１〜８のいずれか一に記載の半導体
素子と、この半導体素子上においてソース／ドレイン電
極、及びゲート電極とを具えることを特徴とする、電界
効果トランジスタ。 - 【請求項１０】基板と、この基板上にエピタキシャル成
長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含
み、転位密度が１０１１／ｃｍ２以下であり、（００
２）面におけるＸ線ロッキングカーブにおける半値幅が
９０秒以下である第１の窒化物半導体からなる下地層
と、この下地層上にエピタキシャル成長されたＡｌ、Ｇ
ａ、及びＩｎの少なくとも一つを含み、転位密度が１０
１０／ｃｍ２以下であり、（００２）面におけるＸ線ロ
ッキングカーブにおける半値幅が１５０秒以下である第
２の窒化物半導体からなるキャリア移動層と、このキャ
リア移動層上にエピタキシャル成長された前記第２の窒
化物半導体よりもバンドギャップの大きい、Ａｌ、Ｇ
ａ、及びＩｎの少なくとも一つを含む第３の窒化物半導
体からなるキャリア供給層とを実質的に具えることを特
徴とする、半導体素子。 - 【請求項１１】前記下地層を構成する前記第１の窒化物
半導体は、ＭＯＣＶＤ法により１１００℃以上の温度で
形成されたことを特徴とする、請求項１０に記載の半導
体素子。 - 【請求項１２】前記下地層を構成する前記第１の窒化物
半導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃
の温度で形成されたことを特徴とする、請求項１１に記
載の半導体素子。 - 【請求項１３】前記基板はサファイア単結晶からなり、
前記下地層は前記基板の、表面窒化処理が施された主面
上に形成されていることを特徴とする、請求項１０〜１
２のいずれか一に記載の半導体素子。 - 【請求項１４】前記下地層を構成する前記第１の窒化物
半導体中の成分含有量が、前記基板側から前記キャリア
移動層に向かって連続的又はステップ状に変化している
ことを特徴とする、請求項１０〜１３のいずれか一に記
載の半導体素子。 - 【請求項１５】前記半導体素子の反りが、５ｃｍ当たり
１００μｍ以下であることを特徴とする、請求項１０〜
１４のいずれか一に記載の半導体素子。 - 【請求項１６】請求項１０〜１５のいずれか一に記載の
半導体素子と、この半導体素子上においてソース／ドレ
イン電極、及びゲート電極とを具えることを特徴とす
る、高電子移動度トランジスタ。 - 【請求項１７】基板と、この基板上にエピタキシャル成
長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含
み、転位密度が１０１１／ｃｍ２以下であり、（００
２）面におけるＸ線ロッキングカーブにおける半値幅が
１５０秒以下である第１の窒化物半導体からなる下地層
と、この下地層上にエピタキシャル成長されたＡｌ、Ｇ
ａ、及びＩｎの少なくとも一つを含み、転位密度が１０
１０／ｃｍ２以下であり、（００２）面におけるＸ線ロ
ッキングカーブにおける半値幅が１５０秒以下である第
２の窒化物半導体からなる第１の導電型の第１の導電層
と、この第１の導電層上にエピタキシャル成長されたＡ
ｌ、Ｇａ、及びＩｎの少なくとも一つを含み、転位密度
が１０１０／ｃｍ２以下であり、（００２）面における
Ｘ線ロッキングカーブにおける半値幅が９０秒以下であ
る第３の窒化物半導体からなる、前記第１の導電型の第
２の導電層と、この第２の導電層上にエピタキシャル成
長されたＡｌ、Ｇａ、及びＩｎの少なくとも一つを含
み、転位密度が１０１ ０／ｃｍ２以下であり、（００
２）面におけるＸ線ロッキングカーブにおける半値幅が
１５０秒以下である第４の窒化物半導体からなる、前記
第１の導電型と反対の第２の導電型の第３の導電層と、
この第３の導電層上にエピタキシャル成長されたＡｌ、
Ｇａ、及びＩｎの少なくとも一つを含み、転位密度が１
０１０／ｃｍ２以下であり、（００２）面におけるＸ線
ロッキングカーブにおける半値幅が１５０秒以下である
第５の窒化物半導体からなる、前記第１の導電型の第４
の導電層とを実質的に具えることを特徴とする、半導体
素子。 - 【請求項１８】前記下地層を構成する前記第１の窒化物
半導体は、ＭＯＣＶＤ法により１１００℃以上の温度で
形成されたことを特徴とする、請求項１７に記載の半導
体素子。 - 【請求項１９】前記下地層を構成する前記第１の窒化物
半導体は、ＭＯＣＶＤ法により１１００℃〜１２５０℃
の温度で形成されたことを特徴とする、請求項１８に記
載の半導体素子。 - 【請求項２０】前記基板はサファイア単結晶からなり、
前記下地層は前記基板の、表面窒化処理が施された主面
上に形成されていることを特徴とする、請求項１７〜１
９のいずれか一に記載の半導体素子。 - 【請求項２１】前記下地層を構成する前記第１の窒化物
半導体中の成分含有量が、前記基板側から前記導電層に
向かって連続的又はステップ状に変化していることを特
徴とする、請求項１７〜２０のいずれか一に記載の半導
体素子。 - 【請求項２２】前記半導体素子の反りが、５ｃｍ当たり
１００μｍ以下であることを特徴とする、請求項１７〜
２１のいずれか一に記載の半導体素子。 - 【請求項２３】請求項１７〜２２のいずれか一に記載の
半導体素子と、この半導体素子上においてエミッタ／コ
レクタ電極、及びベース電極とを具えることを特徴とす
る、へテロ接合バイポーラトランジスタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267299A JP3836697B2 (ja) | 2000-12-07 | 2001-09-04 | 半導体素子 |
| US10/007,099 US6583468B2 (en) | 2000-12-07 | 2001-12-04 | Semiconductor element |
| EP01128995A EP1213767A3 (en) | 2000-12-07 | 2001-12-06 | Nitride compound semiconductor element |
| US10/370,350 US6707076B2 (en) | 2000-12-07 | 2003-02-18 | Semiconductor element |
| US10/690,290 US6781164B2 (en) | 2000-12-07 | 2003-10-21 | Semiconductor element |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-373039 | 2000-12-07 | ||
| JP2000373039 | 2000-12-07 | ||
| JP2001153693 | 2001-05-23 | ||
| JP2001-153693 | 2001-05-23 | ||
| JP2001267299A JP3836697B2 (ja) | 2000-12-07 | 2001-09-04 | 半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005015790A Division JP2005167275A (ja) | 2000-12-07 | 2005-01-24 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045899A true JP2003045899A (ja) | 2003-02-14 |
| JP3836697B2 JP3836697B2 (ja) | 2006-10-25 |
Family
ID=27345391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267299A Expired - Lifetime JP3836697B2 (ja) | 2000-12-07 | 2001-09-04 | 半導体素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6583468B2 (ja) |
| EP (1) | EP1213767A3 (ja) |
| JP (1) | JP3836697B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289005A (ja) * | 2003-03-24 | 2004-10-14 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2004327882A (ja) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2006222449A (ja) * | 2001-12-25 | 2006-08-24 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子 |
| JP2006303439A (ja) * | 2005-03-23 | 2006-11-02 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板 |
| WO2006117902A1 (ja) * | 2005-04-26 | 2006-11-09 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
| JP2006310644A (ja) * | 2005-04-28 | 2006-11-09 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびエピタキシャル基板 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP2008098603A (ja) * | 2006-09-15 | 2008-04-24 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板の製造方法 |
| JP2008193123A (ja) * | 2003-05-15 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009302576A (ja) * | 2009-09-24 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子およびその製造方法 |
| DE112005001337B4 (de) | 2004-06-10 | 2010-07-01 | Toyoda Gosei Co., Ltd., Nishikasugai-gun | Verfahren zur Herstellung eines FET |
| JP2011044743A (ja) * | 2010-11-25 | 2011-03-03 | Ngk Insulators Ltd | エピタキシャル基板の製造方法 |
| JP2012015303A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体基板および半導体装置 |
| JP2012064956A (ja) * | 2004-08-24 | 2012-03-29 | Toshiba Corp | 半導体素子 |
| US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
| US8853666B2 (en) | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4327339B2 (ja) * | 2000-07-28 | 2009-09-09 | 独立行政法人物質・材料研究機構 | 半導体層形成用基板とそれを利用した半導体装置 |
| JP3886341B2 (ja) * | 2001-05-21 | 2007-02-28 | 日本電気株式会社 | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 |
| JP3946969B2 (ja) * | 2001-05-31 | 2007-07-18 | 日本碍子株式会社 | 電界効果トランジスタ、及びヘテロ接合型バイポーラトランジスタ |
| JP3954335B2 (ja) * | 2001-06-15 | 2007-08-08 | 日本碍子株式会社 | Ｉｉｉ族窒化物多層膜 |
| KR100484486B1 (ko) * | 2002-10-18 | 2005-04-20 | 한국전자통신연구원 | 질화물 반도체 전계 효과 트랜지스터 및 그 제조방법 |
| JP4823466B2 (ja) * | 2002-12-18 | 2011-11-24 | 日本碍子株式会社 | エピタキシャル成長用基板および半導体素子 |
| FR2853141A1 (fr) * | 2003-03-26 | 2004-10-01 | Kyocera Corp | Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur |
| US7238970B2 (en) * | 2003-10-30 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2005136200A (ja) * | 2003-10-30 | 2005-05-26 | Univ Nagoya | 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材 |
| US6987300B2 (en) * | 2004-03-25 | 2006-01-17 | Microchip Technology Incorporated | High voltage ESD-protection structure |
| JP2006032911A (ja) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | 半導体積層構造、半導体素子およびｈｅｍｔ素子 |
| JP4712450B2 (ja) * | 2004-06-29 | 2011-06-29 | 日本碍子株式会社 | ＡｌＮ結晶の表面平坦性改善方法 |
| US7494546B1 (en) * | 2006-07-14 | 2009-02-24 | Blue Wave Semicodnuctors, Inc. | Method of growing insulating, semiconducting, and conducting group III-nitride thin films and coatings, and use as radiation hard coatings for electronics and optoelectronic devices |
| JP4712683B2 (ja) * | 2006-12-21 | 2011-06-29 | パナソニック株式会社 | トランジスタおよびその製造方法 |
| JP2008205221A (ja) * | 2007-02-20 | 2008-09-04 | Furukawa Electric Co Ltd:The | 半導体素子 |
| US8304809B2 (en) * | 2007-11-16 | 2012-11-06 | Furukawa Electric Co., Ltd. | GaN-based semiconductor device and method of manufacturing the same |
| JP2010206020A (ja) * | 2009-03-04 | 2010-09-16 | Panasonic Corp | 半導体装置 |
| JP2012015304A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体装置 |
| US9396933B2 (en) * | 2012-04-26 | 2016-07-19 | Applied Materials, Inc. | PVD buffer layers for LED fabrication |
| JP2015133354A (ja) * | 2014-01-09 | 2015-07-23 | 日立金属株式会社 | 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス |
| US10636663B2 (en) | 2017-03-29 | 2020-04-28 | Toyoda Gosei Co., Ltd. | Method of manufacturing semiconductor device including implanting impurities into an implanted region of a semiconductor layer and annealing the implanted region |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69431333T2 (de) * | 1993-10-08 | 2003-07-31 | Mitsubishi Cable Ind Ltd | GaN-Einkristall |
| US5679965A (en) * | 1995-03-29 | 1997-10-21 | North Carolina State University | Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same |
| JPH0964477A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| US5641975A (en) | 1995-11-09 | 1997-06-24 | Northrop Grumman Corporation | Aluminum gallium nitride based heterojunction bipolar transistor |
| JPH10199896A (ja) * | 1997-01-07 | 1998-07-31 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| JPH11340147A (ja) | 1998-05-25 | 1999-12-10 | Matsushita Electron Corp | 窒化物半導体ウエハーの製造方法および窒化物半導体素子の製造方法 |
| TW418549B (en) * | 1998-06-26 | 2001-01-11 | Sharp Kk | Crystal growth method for nitride semiconductor, nitride semiconductor light emitting device, and method for producing the same |
| US6252261B1 (en) * | 1998-09-30 | 2001-06-26 | Nec Corporation | GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor |
| JP4063520B2 (ja) * | 2000-11-30 | 2008-03-19 | 日本碍子株式会社 | 半導体発光素子 |
| WO2003032397A2 (en) * | 2001-07-24 | 2003-04-17 | Cree, Inc. | INSULTING GATE AlGaN/GaN HEMT |
-
2001
- 2001-09-04 JP JP2001267299A patent/JP3836697B2/ja not_active Expired - Lifetime
- 2001-12-04 US US10/007,099 patent/US6583468B2/en not_active Expired - Lifetime
- 2001-12-06 EP EP01128995A patent/EP1213767A3/en not_active Withdrawn
-
2003
- 2003-02-18 US US10/370,350 patent/US6707076B2/en not_active Expired - Lifetime
- 2003-10-21 US US10/690,290 patent/US6781164B2/en not_active Expired - Lifetime
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222449A (ja) * | 2001-12-25 | 2006-08-24 | Ngk Insulators Ltd | Ｉｉｉ族窒化物膜の製造方法、エピタキシャル成長用基板、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子 |
| JP4514727B2 (ja) * | 2001-12-25 | 2010-07-28 | 日本碍子株式会社 | Ｉｉｉ族窒化物膜の製造方法、ｉｉｉ族窒化物膜、ｉｉｉ族窒化物素子用エピタキシャル基板、及びｉｉｉ族窒化物素子 |
| JP2004289005A (ja) * | 2003-03-24 | 2004-10-14 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2004327882A (ja) * | 2003-04-28 | 2004-11-18 | Ngk Insulators Ltd | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
| JP2008193123A (ja) * | 2003-05-15 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2009038392A (ja) * | 2003-05-15 | 2009-02-19 | Panasonic Corp | 半導体装置 |
| US7981744B2 (en) | 2004-06-10 | 2011-07-19 | Toyoda Gosei Co., Ltd. | Field-effect transistor, semiconductor device, a method for manufacturing them, and a method of semiconductor crystal growth |
| DE112005001337B4 (de) | 2004-06-10 | 2010-07-01 | Toyoda Gosei Co., Ltd., Nishikasugai-gun | Verfahren zur Herstellung eines FET |
| JP2012114461A (ja) * | 2004-08-24 | 2012-06-14 | Toshiba Corp | 半導体発光素子 |
| JP2012064956A (ja) * | 2004-08-24 | 2012-03-29 | Toshiba Corp | 半導体素子 |
| US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
| US8410524B2 (en) | 2005-03-23 | 2013-04-02 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor device and epitaxial substrate |
| JP2006303439A (ja) * | 2005-03-23 | 2006-11-02 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板 |
| US7763892B2 (en) | 2005-04-26 | 2010-07-27 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor device and epitaxial substrate |
| WO2006117902A1 (ja) * | 2005-04-26 | 2006-11-09 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
| JP2006310644A (ja) * | 2005-04-28 | 2006-11-09 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびエピタキシャル基板 |
| US8853666B2 (en) | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
| US9954087B2 (en) | 2005-12-28 | 2018-04-24 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
| JP4670055B2 (ja) * | 2006-03-20 | 2011-04-13 | Ｄｏｗａエレクトロニクス株式会社 | 半導体基板及び半導体装置 |
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
| JP2008098603A (ja) * | 2006-09-15 | 2008-04-24 | Sumitomo Chemical Co Ltd | 半導体エピタキシャル結晶基板の製造方法 |
| KR101359094B1 (ko) | 2006-09-15 | 2014-02-05 | 스미또모 가가꾸 가부시키가이샤 | 반도체 에피택셜 결정 기판의 제조 방법 및 반도체 에피택셜 결정 기판 |
| JP2009302576A (ja) * | 2009-09-24 | 2009-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体素子およびその製造方法 |
| JP2012015303A (ja) * | 2010-06-30 | 2012-01-19 | Sumitomo Electric Ind Ltd | 半導体基板および半導体装置 |
| JP2011044743A (ja) * | 2010-11-25 | 2011-03-03 | Ngk Insulators Ltd | エピタキシャル基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6583468B2 (en) | 2003-06-24 |
| JP3836697B2 (ja) | 2006-10-25 |
| EP1213767A2 (en) | 2002-06-12 |
| EP1213767A3 (en) | 2004-04-14 |
| US6781164B2 (en) | 2004-08-24 |
| US20040079964A1 (en) | 2004-04-29 |
| US20030151065A1 (en) | 2003-08-14 |
| US20020113249A1 (en) | 2002-08-22 |
| US6707076B2 (en) | 2004-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003045899A (ja) | 半導体素子 | |
| US10340375B2 (en) | Epitaxial substrate for field effect transistor | |
| JP2005167275A (ja) | 半導体素子 | |
| EP1875515B1 (en) | Binary group iii-nitride based high electron mobility transistors and methods of fabricating same | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP2000068498A (ja) | 絶縁性窒化物膜およびそれを用いた半導体装置 | |
| JP4577460B2 (ja) | 半導体素子およびその製造方法 | |
| CN108400159B (zh) | 具有多量子阱高阻缓冲层的hemt外延结构及制备方法 | |
| US20230326996A1 (en) | Gallium nitride-based high electron mobility transistor epitaxial wafer and preparation method therefor | |
| JP2003151996A (ja) | ２次元電子ガスを用いた電子デバイス | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| JP2002359255A (ja) | 半導体素子 | |
| CN108417627A (zh) | 一种用于制备GaN基高频微波器件的方法 | |
| JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
| JP3753068B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
| JP7069584B2 (ja) | 基板生産物の製造方法 | |
| JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
| CN110429128B (zh) | 一种低势垒多量子阱高阻缓冲层外延结构及其制备方法 | |
| CN115799332B (zh) | 一种极性硅基高电子迁移率晶体管及其制备方法 | |
| CN110047924B (zh) | 利用GaN基窄阱多量子阱结构的高阻缓冲层及制备方法 | |
| JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
| JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
| CN114914296A (zh) | 一种外延片、外延片制备方法及高电子迁移率晶体管 | |
| CN114551594A (zh) | 一种外延片、外延片生长方法及高电子迁移率晶体管 | |
| CN212010976U (zh) | 一种GaN基外延结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3836697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |