JP2004327882A - エピタキシャル基板、半導体素子および高電子移動度トランジスタ - Google Patents
エピタキシャル基板、半導体素子および高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP2004327882A JP2004327882A JP2003123212A JP2003123212A JP2004327882A JP 2004327882 A JP2004327882 A JP 2004327882A JP 2003123212 A JP2003123212 A JP 2003123212A JP 2003123212 A JP2003123212 A JP 2003123212A JP 2004327882 A JP2004327882 A JP 2004327882A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- group
- layer
- epitaxial substrate
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】サファイア基板上において、III族窒化物から構成される低いシート抵抗値を持つ高電子移動度トランジスタ用エピタキシャル基板を安定して提供する。
【解決手段】サファイア基材1上に、全III族元素に対して少なくとも50原子%以上のAlを含み、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブ半値幅が200秒以下である、第一のIII族窒化物下地層2と、前記III族窒化物下地層上に形成された、全III族元素に対して少なくとも50%以上のGaを含む第二のIII族窒化物層群3と、前記第二のIII族窒化物層群上に形成された、全III族元素に対してAlを30〜50原子%含む第三のIII族窒化物層群4を形成する。
【選択図】 図1
【解決手段】サファイア基材1上に、全III族元素に対して少なくとも50原子%以上のAlを含み、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブ半値幅が200秒以下である、第一のIII族窒化物下地層2と、前記III族窒化物下地層上に形成された、全III族元素に対して少なくとも50%以上のGaを含む第二のIII族窒化物層群3と、前記第二のIII族窒化物層群上に形成された、全III族元素に対してAlを30〜50原子%含む第三のIII族窒化物層群4を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】本願発明は、エピタキシャル基板、半導体素子および高電子移動度トランジスタに関するものである。特に、本願発明は携帯電話基地局や無線LAN向けの増幅器などの、高速あるいは高出力で動作することが必要な、電子デバイスに関するものである。
【0002】
【従来の技術】近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。
【0003】このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP 系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。
【0004】さらに、GaNを用いた電子デバイスが最近では特に注目されている。GaN はバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。
【0005】特に、非特許文献1に記載されたAlGaN /GaN 系のHEMT構造の電子デバイスが実現されて以来、世界中で開発が進められている。これらのGaN 系の電子デバイスは従来、サファイア基板の上に所定の半導体層をエピタキシャル成長させて作製していた。
【非特許文献1】
Khanら(Appl.Phys.Lett., 63(1993),1214)
【0006】本出願人は、特許文献1において、基板と、基板上の高結晶性AlNからなる下地層と、下地層上のGaNからなる導電層とを備えている半導体素子を開示している。また、この半導体素子を高電子移動度トランジスタ(HEMT素子)に使用することを開示している。
【特許文献1】
特開2003−45899号公報
【0007】また、本願発明者は、非特許文献2においては、サファイア基板/AlN下地層/GaN層/AlGaN層を備える高電子移動度トランジスタにおいて、直流特性が改善されたことを報告している。本文献においては、AlGaN層における全III族元素に対するAl組成が26%におけるデータを開示している。
【非特許文献2】
“APPLIED PHYSICS LETTER” Volume 81, number 6, Aug. 2002 “Improved dc characteristics of AlGaN/GaN high−electron−mobility transistors on AlN/sapphire templates”
【0008】非特許文献3は、サファイア基板/GaN層/AlGaN層構造を持つ高電子移動度トランジスタにおいて、AlGaN層におけるAl組成の変化による各種特性データについて開示している。
【非特許文献3】
“JOURNAL OF APPLIED PHYSICS” Volume 86, number 10, 15 Nov. 2002, “Metalorganic chemical vapor deposition of high mobility AlGaN/GaN heterostructures”
【発明が解決しようとする課題】
【0009】ところで、HEMT用エピタキシャル基板においては、シート抵抗値が低いことが必要である。これは、実用に適した高効率でかつ大電流動作が可能なHEMTの実現には必要不可欠な条件である。ただし、GaN系材料を用いたHEMT用エピタキシャル基板の下地基材としてサファイアを用い、通常のGaN系材料の成長に用いられる低温バッファ層技術を用いてGaN系材料を成長した場合には、基材とGaN系材料との間に存在する大きな格子定数ミスマッチングにより結晶品質を十分に向上できず、シート抵抗値を低減できないことが問題であった。
【0010】この場合の解決策として、シート抵抗値を低減するためには、非特許文献3に記述されている通り、高電子移動度トランジスタのサファイア基板/GaN層/AlGaN層構造におけるAlGaN層のAl組成を大きくすることが提案されている。この場合、Al組成を大きくすることによりピエゾ電界が大きくなり、シートキャリア密度増加によりシートキャリア密度と移動度の積に反比例するシート抵抗が低減される。ただし、低温バッファ層技術を用いた場合、表面に発生するマイクロクラック、あるいはピット等の欠陥の発生により、安定した特性向上が難しいという問題があった。
【0011】また、より格子ミスマッチングが小さいSiC基板を用いた場合には、結晶品質の向上が容易であることから、シート抵抗値の低減が可能である。しかし、高抵抗なSiC基材の作製が困難であることから、HEMT用エピタキシャル基板の特性が安定せず、また、コスト面あるいはウェハサイズの大型化にも問題が残っていた。
【0012】本願発明の目的は、半導体素子として有効に利用できる低シート抵抗値を持つエピタキシャル基板を、サファイア基材を用いて安定して提供することである。
【0013】
【課題を解決するための手段】本願発明は、サファイア基材と、
前記サファイア基材上に形成された、全III族元素に対して少なくとも50原子%以上のAlを含み、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブ半値幅が200秒以下である、第一のIII族窒化物下地層と、
前記第一のIII族窒化物下地層上に形成された、全III族元素に対して少なくとも50原子%以上のGaを含む第二のIII族窒化物層群と、
前記第二のIII族窒化物層群上に形成された、全III族元素に対してAlを30〜50原子%含む第三のIII族窒化物層群を具えたことを特徴とするエピタキシャル基板、に係わるものである。
【0014】また、本願発明は、前記エピタキシャル基板を備えていることを特徴とする、半導体素子に係るものである。
【0015】さらに、本願発明は、前記半導体素子、この半導体素子上のソース/ドレイン電極、及びゲート電極を備えていることを特徴とする、高電子移動度トランジスタに係るものである。
【0016】本願発明者は、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下である、高品質のIII族窒化物からなる下地層を使用し、この上に、Ga含有のIII族窒化物からなる層、さらには全III族元素に対するAl含有量が30〜50原子%であるIII族窒化物層を生成させ、エピタキシャル基板を作成した。その結果、本エピタキシャル基板において、安定して低いシート抵抗を持つことを見い出し、本願発明に到達した。
【0017】
【発明の実施の形態】以下、本願発明を実施の形態に即して詳細に説明する。
【0018】図1は、本願発明の一実施形態に係るエピタキシャル基板を用いた高電子移動度トランジスタ(HEMT)10を模式的に示す断面図である。HEMT10は、基材1、第一のIII族窒化物からなる下地層2、第二の窒化物層としてキャリア移動層3、第三の窒化物層としてキャリア供給層4からなるエピタキシャル基板を備えている。キャリア供給層4上には、ソース電極7、ドレイン電極8、ゲート電極9が形成されている。キャリア供給層4を構成する第三の窒化物層における全III族元素に対するAl含有量を、好ましくは30〜50原子%、より好ましくは30〜40原子%とすることによって、シート抵抗値を安定して低減させることができる。
【0019】本願発明においては、エピタキシャル基板のシート抵抗値は、450Ω/□以下であるが、好ましくは、400Ω/□以下、さらに好ましくは350Ω/□以下を実現できる。
【0020】基材1は、サファイア単結晶が望ましいが、結晶面としては、好ましくは、C面あるいはA面を用いることが好ましく、特に好ましい結晶面はC面である。この場合、転位低減が最も効果的に実現できる。
【0021】なお、下地層2の膜厚は大きい方が結晶品質を向上させる観点から好ましく、具体的には0.1μm以上、さらには0.5μm以上、さらに好ましくは1.0μm以上の厚さに形成することが好ましい。下地層2の厚さの上限値は特に限定されるものではなく、クラックの発生や用途などを考慮して適宜選択し、設定する。
【0022】下地層を形成する前処理として、サファイア基材上への500℃〜1000℃での低温バッファ層形成あるいはサファイア基板表面窒化などを用いることができるが、特に、表面窒化層が形成されたサファイア基板を用いることが好ましく、その主面上に形成される下地層2の結晶性をさらに向上させることができる。この場合、特別な成膜条件を設定することなく、クラックの発生や剥離を生じることなく下地層の厚さを5μm程度まで厚くすることができる。
【0023】さらに、表面窒化層を形成することより、下地層2及び窒化物層3、並びにエピタキシャル基板10上に形成すべき窒化物層群4の結晶品質をより向上させることができる。前記窒化処理は、基材1をアンモニアなどの窒素含有雰囲気中に配置し、所定温度に加熱することによって実施することができる。
【0024】なお、表面窒化層は、例えば、基板主面から10オングストロームの深さにおける窒素含有量が2原子%以上となるようにすることが好ましい。
【0025】また、下地層2における転移密度は1×1011/cm2以下が好ましく、より好ましくは5×1010/cm2以下、さらに好ましくは1×1010/cm2以下である。
【0026】また、下地層2の表面粗さRaは、3Å以下であることが好ましく、2Å以下であることがさらに好ましい。本表面においては、原子ステップが明瞭に観察される。これにより、最終的に得られるエピタキシャル基板の表面に発生するマイクロクラック、あるいはピット形成を抑制することができる。なお、本測定は、AFMを用いて5μm角の範囲で測定する。
【0027】さらに、下地層2を構成する第一の窒化物層の(002)面におけるX線ロッキングカーブにおける半値幅は200秒以下であることが好ましく、150秒以下であることがより好ましく、100秒以下であることがさらに好ましい。これによって、第二の窒化物層群の結晶性が一層良好となり、X線ロッキングカーブにおける半値幅で200秒以下、好ましくは150秒以下の結晶性を示すようになる。なお、ここで(002)面のロッキングカーブは、基板のそりの影響を除去した状態で測定した結果である。
【0028】なお、上記のような結晶品質を持つ下地層上に形成したキャリア移動層3を構成する第二の窒化物層群の転位密度は、1×109/cm2以下、好ましくは、5×108/cm2以下、さらに好ましくは1×108以下の低転位密度であって、高い結晶性を有するので、極めて高い移動度を有する。
【0029】なお、「III族窒化物層群」とは単独のIII族窒化物層又は複数のIII族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【0030】また、下地層において、III族元素の全体に対するAl含有量は50原子%以上であるが、80原子%以上であることが好ましく、さらに好ましくは100原子%、すなわちAlNである。これは、第一の窒化物層である下地層と第二の窒化物層群の間のAlの組成差が大きければ大きいほど、第二の窒化物層群の転位密度を低減することができるためである。
【0031】下地層は、例えば、トリメチルアルミニウム(TMA)及びアンモニア(NH3)を供給原料として用いることにより、MOCVD法によって好ましくは1100℃以上、さらに好ましくは1200℃以上に加熱することによって形成することができる。なお、本願発明における「形成温度」とは、前記下地層を形成する際の基材自体の温度である。
【0032】また、下地層の形成温度の上限については特に限定されるものではないが、1300℃以下、好ましくは1250℃以下である。これによって、下地層を構成する窒化物半導体の材料組成などに依存した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。これによって、下地層の結晶性を良好な状態に保持することが可能となるとともに、表面の荒れに起因するキャリア移動層3の結晶性の劣化を効果的に防止できる。
【0033】また、この場合において、下地層2を形成する際の温度を1200℃以下、あるいは1150℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、1×1011/cm2以下の転位密度を容易に実現することができる。
【0034】下地層2内のクラックを抑制するために、下地層2の組成を、基材1側からキャリア移動層3側に向かって連続的又はステップ状に変化させることもできる。これによって下地層のクラックを効率的に抑制することができる。また、キャリア移動層3へのキャリア閉じ込め効果を向上させ、シートキャリア密度を向上させることができる。
【0035】キャリア移動層3を構成する第二の窒化物半導体層群においては、全III族元素に対してのGa含有量は50原子%以上が好ましく、より好ましくは80原子%以上、さらに好ましくは100原子%すなわちGaNである。
【0036】キャリア供給層4を構成する第三の窒化物層群は、全III族元素に対してのAl含有量が30〜50原子%であることが好ましい。30%以上とすることにより、シートキャリア密度を向上することができる、50%以下とすることにより、マイクロクラックの発生を低減することができる。結果として300Kにおけるシート抵抗値を安定して450Ω/□以下とすることができる。
【0037】なお、第三の窒化物層群であるキャリア供給層4のAl組成は、X線回折の2θ―ωスキャンで(0002)面の2θピーク角度を測定し、III族窒化物の格子定数のベガード則を仮定した上で、その2θピーク角度のみから計算で求める。この際、内部応力による弾性変形による効果は考慮しない。
【0038】また、第三の窒化物層群であるキャリア供給層4の厚さは、好ましくは10〜100nm、より好ましくは、10〜50nmに設定する。また、Si、Ge等の不純物を添加した層を含むこともできる。
【0039】さらに、上記下地層を用いることにより、全III族元素に対してのAl含有量が30〜50原子%である第三の窒化物層群の表面平坦性を向上することができ、半導体素子を作製した場合の、電極コンタクトによる抵抗成分を低減することも可能となる。
【0040】
【実施例】以下、実施例により本願発明を具体的に説明する。
(実施例1)
2インチ径の厚さ430μmのサファイア基材をH2SO4+H2O2で前処理した後、MOCVD装置の中に設置した。圧力を25Torrに設定して、キャリアガスとしてH2を流速1m/secで流し、基材を1200℃まで昇温した後、NH3を加え、基材に窒化処理を施した。ついで、トリメチルアルミニウム(TMA)及びNH3をモル比1:350となるように平均流速1m/secで流して、前記サファイア基板上に下地層として、厚さ1μmのAlN層を成長させた。前記AlN層の(002)面におけるX線回析ロッキングカーブの半値幅は60秒であり、転位密度は9×109/cm2であり、結晶品質に優れることが判明した。また、表面粗さRaは1.5Åであった。
【0041】次いで、圧力を500Torrに設定して、キャリアガスとしてH2およびN2を流速0.5m/secで流し、基材を1050℃に設定した後、トリメチルガリウム(TMG)及びNH3をモル比1:1500となるように平均流速0.5m/secで流して、前記AlN層上にキャリア移動層として、厚さ3μmのGaN層を成長させた。前記GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は90秒であり、転位密度は1×108/cm2であり、結晶品質に優れることが判明した。
【0042】次いで、圧力を200Torrに設定して、キャリアガスとしてH2およびN2を流速1.0m/secで流し、基材を1050℃と設定した後、TMA及びTMG及びNH3をTMA:TMG:NH3=35:65:150000となるように加え、キャリア供給層としてのAl0.35Ga0.65Nを25nmの厚みに成長させた。なお、この際、n型不純物としてのSiH4ガスを、5×1018/cm2となるように添加している。前記Al0.35Ga0.65N層表面のAFM像を観察したところ、明瞭な原子ステップが観察された。
【0043】本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で340±15Ω/□の値を示した。
【0044】(比較例1)
上記実施例における下地層を、700℃で25nm成長したGaN低温緩衝層とした以外は、実施例と同様な構造のエピタキシャル基板を作製した。なお、GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は250秒であり、転位密度は1×109/cm2であることが判明した。Al0.35Ga0.65N層表面のAFM像を観察したところ、ピット、マイクロクラックが多数観察された。
【0045】本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で570±80Ω/□の値を示した。
【0046】(比較例2)
上記実施例におけるキャリア供給層を、Al0.25Ga0.75Nとした以外は、実施例と同様な構造のエピタキシャル基板を作製した。なお、GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は90秒であり、転位密度は1×108/cm2であることが判明した。Al0.25Ga0.75N層表面のAFM像を観察したところ、明瞭な原子ステップが観察された。
【0047】しかし、本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で480±25Ω/□の値を示した。
【0048】以上、実施例及び比較例1から明らかなように、AlN下地を用いることにより、シート抵抗値およびそのばらつきを低減できることが分かる。また、エピタキシャル基板表面の欠陥も低減することができる。また、実施例及び比較例2から明らかなように、AlN下地を用いた場合でも、Al組成を30%以上とすることによりシート抵抗値を大幅に改善できることが分かる。
【0049】以上、本願発明を発明の実施の形態に即して詳細に説明してきたが、本願発明は上記内容に限定されるものではなく、各層の厚さ、組成、及びキャリア濃度などについては、本願発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【0050】例えば、図1に示すHEMTのキャリア移動層3とキャリア供給層4との間に、Siの拡散を防止するためのスペーサー層としてのi−AlGaN層を挿入することもできる。また、キャリア供給層4上に電極のコンタクト抵抗を低減するための、コンタクト層としてのn−GaN層などを積層することもできる。さらには、キャリア供給層4とコンタクト層との間にSiの拡散を防止すべくバリア層を挿入することもできる。
【0051】全ての窒化物半導体層において、必要に応じて、In、Ge、Si、Mg、Zn、Be、P、及びBなどの添加元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれるFe、Cr、Mn、Ni等の微量不純物を含むこともできる。
【0052】
【発明の効果】以上説明したように、本願発明によれば、半導体素子として有効に利用できる低シート抵抗値を持つエピタキシャル基板を、サファイア基材を用いて安定して提供することができる。
【図面の簡単な説明】
【図1】本願発明の一実施形態に係わるエピタキシャル基板を用いた高電子移動度トランジスタの断面を示す模式図である。
【符号の説明】
1 サファイア基材、2 下地層 3 キャリア移動層 4 キャリア供給層
7 ソース電極 8 ドレイン電極 9 ゲート電極 10 HEMT
【発明の属する技術分野】本願発明は、エピタキシャル基板、半導体素子および高電子移動度トランジスタに関するものである。特に、本願発明は携帯電話基地局や無線LAN向けの増幅器などの、高速あるいは高出力で動作することが必要な、電子デバイスに関するものである。
【0002】
【従来の技術】近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。
【0003】このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP 系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。
【0004】さらに、GaNを用いた電子デバイスが最近では特に注目されている。GaN はバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。
【0005】特に、非特許文献1に記載されたAlGaN /GaN 系のHEMT構造の電子デバイスが実現されて以来、世界中で開発が進められている。これらのGaN 系の電子デバイスは従来、サファイア基板の上に所定の半導体層をエピタキシャル成長させて作製していた。
【非特許文献1】
Khanら(Appl.Phys.Lett., 63(1993),1214)
【0006】本出願人は、特許文献1において、基板と、基板上の高結晶性AlNからなる下地層と、下地層上のGaNからなる導電層とを備えている半導体素子を開示している。また、この半導体素子を高電子移動度トランジスタ(HEMT素子)に使用することを開示している。
【特許文献1】
特開2003−45899号公報
【0007】また、本願発明者は、非特許文献2においては、サファイア基板/AlN下地層/GaN層/AlGaN層を備える高電子移動度トランジスタにおいて、直流特性が改善されたことを報告している。本文献においては、AlGaN層における全III族元素に対するAl組成が26%におけるデータを開示している。
【非特許文献2】
“APPLIED PHYSICS LETTER” Volume 81, number 6, Aug. 2002 “Improved dc characteristics of AlGaN/GaN high−electron−mobility transistors on AlN/sapphire templates”
【0008】非特許文献3は、サファイア基板/GaN層/AlGaN層構造を持つ高電子移動度トランジスタにおいて、AlGaN層におけるAl組成の変化による各種特性データについて開示している。
【非特許文献3】
“JOURNAL OF APPLIED PHYSICS” Volume 86, number 10, 15 Nov. 2002, “Metalorganic chemical vapor deposition of high mobility AlGaN/GaN heterostructures”
【発明が解決しようとする課題】
【0009】ところで、HEMT用エピタキシャル基板においては、シート抵抗値が低いことが必要である。これは、実用に適した高効率でかつ大電流動作が可能なHEMTの実現には必要不可欠な条件である。ただし、GaN系材料を用いたHEMT用エピタキシャル基板の下地基材としてサファイアを用い、通常のGaN系材料の成長に用いられる低温バッファ層技術を用いてGaN系材料を成長した場合には、基材とGaN系材料との間に存在する大きな格子定数ミスマッチングにより結晶品質を十分に向上できず、シート抵抗値を低減できないことが問題であった。
【0010】この場合の解決策として、シート抵抗値を低減するためには、非特許文献3に記述されている通り、高電子移動度トランジスタのサファイア基板/GaN層/AlGaN層構造におけるAlGaN層のAl組成を大きくすることが提案されている。この場合、Al組成を大きくすることによりピエゾ電界が大きくなり、シートキャリア密度増加によりシートキャリア密度と移動度の積に反比例するシート抵抗が低減される。ただし、低温バッファ層技術を用いた場合、表面に発生するマイクロクラック、あるいはピット等の欠陥の発生により、安定した特性向上が難しいという問題があった。
【0011】また、より格子ミスマッチングが小さいSiC基板を用いた場合には、結晶品質の向上が容易であることから、シート抵抗値の低減が可能である。しかし、高抵抗なSiC基材の作製が困難であることから、HEMT用エピタキシャル基板の特性が安定せず、また、コスト面あるいはウェハサイズの大型化にも問題が残っていた。
【0012】本願発明の目的は、半導体素子として有効に利用できる低シート抵抗値を持つエピタキシャル基板を、サファイア基材を用いて安定して提供することである。
【0013】
【課題を解決するための手段】本願発明は、サファイア基材と、
前記サファイア基材上に形成された、全III族元素に対して少なくとも50原子%以上のAlを含み、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブ半値幅が200秒以下である、第一のIII族窒化物下地層と、
前記第一のIII族窒化物下地層上に形成された、全III族元素に対して少なくとも50原子%以上のGaを含む第二のIII族窒化物層群と、
前記第二のIII族窒化物層群上に形成された、全III族元素に対してAlを30〜50原子%含む第三のIII族窒化物層群を具えたことを特徴とするエピタキシャル基板、に係わるものである。
【0014】また、本願発明は、前記エピタキシャル基板を備えていることを特徴とする、半導体素子に係るものである。
【0015】さらに、本願発明は、前記半導体素子、この半導体素子上のソース/ドレイン電極、及びゲート電極を備えていることを特徴とする、高電子移動度トランジスタに係るものである。
【0016】本願発明者は、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下である、高品質のIII族窒化物からなる下地層を使用し、この上に、Ga含有のIII族窒化物からなる層、さらには全III族元素に対するAl含有量が30〜50原子%であるIII族窒化物層を生成させ、エピタキシャル基板を作成した。その結果、本エピタキシャル基板において、安定して低いシート抵抗を持つことを見い出し、本願発明に到達した。
【0017】
【発明の実施の形態】以下、本願発明を実施の形態に即して詳細に説明する。
【0018】図1は、本願発明の一実施形態に係るエピタキシャル基板を用いた高電子移動度トランジスタ(HEMT)10を模式的に示す断面図である。HEMT10は、基材1、第一のIII族窒化物からなる下地層2、第二の窒化物層としてキャリア移動層3、第三の窒化物層としてキャリア供給層4からなるエピタキシャル基板を備えている。キャリア供給層4上には、ソース電極7、ドレイン電極8、ゲート電極9が形成されている。キャリア供給層4を構成する第三の窒化物層における全III族元素に対するAl含有量を、好ましくは30〜50原子%、より好ましくは30〜40原子%とすることによって、シート抵抗値を安定して低減させることができる。
【0019】本願発明においては、エピタキシャル基板のシート抵抗値は、450Ω/□以下であるが、好ましくは、400Ω/□以下、さらに好ましくは350Ω/□以下を実現できる。
【0020】基材1は、サファイア単結晶が望ましいが、結晶面としては、好ましくは、C面あるいはA面を用いることが好ましく、特に好ましい結晶面はC面である。この場合、転位低減が最も効果的に実現できる。
【0021】なお、下地層2の膜厚は大きい方が結晶品質を向上させる観点から好ましく、具体的には0.1μm以上、さらには0.5μm以上、さらに好ましくは1.0μm以上の厚さに形成することが好ましい。下地層2の厚さの上限値は特に限定されるものではなく、クラックの発生や用途などを考慮して適宜選択し、設定する。
【0022】下地層を形成する前処理として、サファイア基材上への500℃〜1000℃での低温バッファ層形成あるいはサファイア基板表面窒化などを用いることができるが、特に、表面窒化層が形成されたサファイア基板を用いることが好ましく、その主面上に形成される下地層2の結晶性をさらに向上させることができる。この場合、特別な成膜条件を設定することなく、クラックの発生や剥離を生じることなく下地層の厚さを5μm程度まで厚くすることができる。
【0023】さらに、表面窒化層を形成することより、下地層2及び窒化物層3、並びにエピタキシャル基板10上に形成すべき窒化物層群4の結晶品質をより向上させることができる。前記窒化処理は、基材1をアンモニアなどの窒素含有雰囲気中に配置し、所定温度に加熱することによって実施することができる。
【0024】なお、表面窒化層は、例えば、基板主面から10オングストロームの深さにおける窒素含有量が2原子%以上となるようにすることが好ましい。
【0025】また、下地層2における転移密度は1×1011/cm2以下が好ましく、より好ましくは5×1010/cm2以下、さらに好ましくは1×1010/cm2以下である。
【0026】また、下地層2の表面粗さRaは、3Å以下であることが好ましく、2Å以下であることがさらに好ましい。本表面においては、原子ステップが明瞭に観察される。これにより、最終的に得られるエピタキシャル基板の表面に発生するマイクロクラック、あるいはピット形成を抑制することができる。なお、本測定は、AFMを用いて5μm角の範囲で測定する。
【0027】さらに、下地層2を構成する第一の窒化物層の(002)面におけるX線ロッキングカーブにおける半値幅は200秒以下であることが好ましく、150秒以下であることがより好ましく、100秒以下であることがさらに好ましい。これによって、第二の窒化物層群の結晶性が一層良好となり、X線ロッキングカーブにおける半値幅で200秒以下、好ましくは150秒以下の結晶性を示すようになる。なお、ここで(002)面のロッキングカーブは、基板のそりの影響を除去した状態で測定した結果である。
【0028】なお、上記のような結晶品質を持つ下地層上に形成したキャリア移動層3を構成する第二の窒化物層群の転位密度は、1×109/cm2以下、好ましくは、5×108/cm2以下、さらに好ましくは1×108以下の低転位密度であって、高い結晶性を有するので、極めて高い移動度を有する。
【0029】なお、「III族窒化物層群」とは単独のIII族窒化物層又は複数のIII族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【0030】また、下地層において、III族元素の全体に対するAl含有量は50原子%以上であるが、80原子%以上であることが好ましく、さらに好ましくは100原子%、すなわちAlNである。これは、第一の窒化物層である下地層と第二の窒化物層群の間のAlの組成差が大きければ大きいほど、第二の窒化物層群の転位密度を低減することができるためである。
【0031】下地層は、例えば、トリメチルアルミニウム(TMA)及びアンモニア(NH3)を供給原料として用いることにより、MOCVD法によって好ましくは1100℃以上、さらに好ましくは1200℃以上に加熱することによって形成することができる。なお、本願発明における「形成温度」とは、前記下地層を形成する際の基材自体の温度である。
【0032】また、下地層の形成温度の上限については特に限定されるものではないが、1300℃以下、好ましくは1250℃以下である。これによって、下地層を構成する窒化物半導体の材料組成などに依存した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。これによって、下地層の結晶性を良好な状態に保持することが可能となるとともに、表面の荒れに起因するキャリア移動層3の結晶性の劣化を効果的に防止できる。
【0033】また、この場合において、下地層2を形成する際の温度を1200℃以下、あるいは1150℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、1×1011/cm2以下の転位密度を容易に実現することができる。
【0034】下地層2内のクラックを抑制するために、下地層2の組成を、基材1側からキャリア移動層3側に向かって連続的又はステップ状に変化させることもできる。これによって下地層のクラックを効率的に抑制することができる。また、キャリア移動層3へのキャリア閉じ込め効果を向上させ、シートキャリア密度を向上させることができる。
【0035】キャリア移動層3を構成する第二の窒化物半導体層群においては、全III族元素に対してのGa含有量は50原子%以上が好ましく、より好ましくは80原子%以上、さらに好ましくは100原子%すなわちGaNである。
【0036】キャリア供給層4を構成する第三の窒化物層群は、全III族元素に対してのAl含有量が30〜50原子%であることが好ましい。30%以上とすることにより、シートキャリア密度を向上することができる、50%以下とすることにより、マイクロクラックの発生を低減することができる。結果として300Kにおけるシート抵抗値を安定して450Ω/□以下とすることができる。
【0037】なお、第三の窒化物層群であるキャリア供給層4のAl組成は、X線回折の2θ―ωスキャンで(0002)面の2θピーク角度を測定し、III族窒化物の格子定数のベガード則を仮定した上で、その2θピーク角度のみから計算で求める。この際、内部応力による弾性変形による効果は考慮しない。
【0038】また、第三の窒化物層群であるキャリア供給層4の厚さは、好ましくは10〜100nm、より好ましくは、10〜50nmに設定する。また、Si、Ge等の不純物を添加した層を含むこともできる。
【0039】さらに、上記下地層を用いることにより、全III族元素に対してのAl含有量が30〜50原子%である第三の窒化物層群の表面平坦性を向上することができ、半導体素子を作製した場合の、電極コンタクトによる抵抗成分を低減することも可能となる。
【0040】
【実施例】以下、実施例により本願発明を具体的に説明する。
(実施例1)
2インチ径の厚さ430μmのサファイア基材をH2SO4+H2O2で前処理した後、MOCVD装置の中に設置した。圧力を25Torrに設定して、キャリアガスとしてH2を流速1m/secで流し、基材を1200℃まで昇温した後、NH3を加え、基材に窒化処理を施した。ついで、トリメチルアルミニウム(TMA)及びNH3をモル比1:350となるように平均流速1m/secで流して、前記サファイア基板上に下地層として、厚さ1μmのAlN層を成長させた。前記AlN層の(002)面におけるX線回析ロッキングカーブの半値幅は60秒であり、転位密度は9×109/cm2であり、結晶品質に優れることが判明した。また、表面粗さRaは1.5Åであった。
【0041】次いで、圧力を500Torrに設定して、キャリアガスとしてH2およびN2を流速0.5m/secで流し、基材を1050℃に設定した後、トリメチルガリウム(TMG)及びNH3をモル比1:1500となるように平均流速0.5m/secで流して、前記AlN層上にキャリア移動層として、厚さ3μmのGaN層を成長させた。前記GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は90秒であり、転位密度は1×108/cm2であり、結晶品質に優れることが判明した。
【0042】次いで、圧力を200Torrに設定して、キャリアガスとしてH2およびN2を流速1.0m/secで流し、基材を1050℃と設定した後、TMA及びTMG及びNH3をTMA:TMG:NH3=35:65:150000となるように加え、キャリア供給層としてのAl0.35Ga0.65Nを25nmの厚みに成長させた。なお、この際、n型不純物としてのSiH4ガスを、5×1018/cm2となるように添加している。前記Al0.35Ga0.65N層表面のAFM像を観察したところ、明瞭な原子ステップが観察された。
【0043】本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で340±15Ω/□の値を示した。
【0044】(比較例1)
上記実施例における下地層を、700℃で25nm成長したGaN低温緩衝層とした以外は、実施例と同様な構造のエピタキシャル基板を作製した。なお、GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は250秒であり、転位密度は1×109/cm2であることが判明した。Al0.35Ga0.65N層表面のAFM像を観察したところ、ピット、マイクロクラックが多数観察された。
【0045】本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で570±80Ω/□の値を示した。
【0046】(比較例2)
上記実施例におけるキャリア供給層を、Al0.25Ga0.75Nとした以外は、実施例と同様な構造のエピタキシャル基板を作製した。なお、GaN層の(002)面におけるX線回析ロッキングカーブの半値幅は90秒であり、転位密度は1×108/cm2であることが判明した。Al0.25Ga0.75N層表面のAFM像を観察したところ、明瞭な原子ステップが観察された。
【0047】しかし、本エピタキシャル基板のシート抵抗値を300Kで測定したところ、2inch領域内で480±25Ω/□の値を示した。
【0048】以上、実施例及び比較例1から明らかなように、AlN下地を用いることにより、シート抵抗値およびそのばらつきを低減できることが分かる。また、エピタキシャル基板表面の欠陥も低減することができる。また、実施例及び比較例2から明らかなように、AlN下地を用いた場合でも、Al組成を30%以上とすることによりシート抵抗値を大幅に改善できることが分かる。
【0049】以上、本願発明を発明の実施の形態に即して詳細に説明してきたが、本願発明は上記内容に限定されるものではなく、各層の厚さ、組成、及びキャリア濃度などについては、本願発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【0050】例えば、図1に示すHEMTのキャリア移動層3とキャリア供給層4との間に、Siの拡散を防止するためのスペーサー層としてのi−AlGaN層を挿入することもできる。また、キャリア供給層4上に電極のコンタクト抵抗を低減するための、コンタクト層としてのn−GaN層などを積層することもできる。さらには、キャリア供給層4とコンタクト層との間にSiの拡散を防止すべくバリア層を挿入することもできる。
【0051】全ての窒化物半導体層において、必要に応じて、In、Ge、Si、Mg、Zn、Be、P、及びBなどの添加元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれるFe、Cr、Mn、Ni等の微量不純物を含むこともできる。
【0052】
【発明の効果】以上説明したように、本願発明によれば、半導体素子として有効に利用できる低シート抵抗値を持つエピタキシャル基板を、サファイア基材を用いて安定して提供することができる。
【図面の簡単な説明】
【図1】本願発明の一実施形態に係わるエピタキシャル基板を用いた高電子移動度トランジスタの断面を示す模式図である。
【符号の説明】
1 サファイア基材、2 下地層 3 キャリア移動層 4 キャリア供給層
7 ソース電極 8 ドレイン電極 9 ゲート電極 10 HEMT
Claims (9)
- サファイア基材と、
前記サファイア基材上に形成された、全III族元素に対して少なくとも50原子%以上のAlを含み、転位密度が1×1011/cm2以下であり、(002)面におけるX線ロッキングカーブ半値幅が200秒以下である、第一のIII族窒化物下地層と、
前記第一のIII族窒化物下地層上に形成された、全III族元素に対して少なくとも50原子%以上のGaを含む第二のIII族窒化物層群と、
前記第二のIII族窒化物層群上に形成された、全III族元素に対してAlを30〜50原子%含む第三のIII族窒化物層群を具えたことを特徴とするエピタキシャル基板。 - 前記第一のIII族窒化物下地層中の全III族元素に対してAl含有量が、80原子%以上であることを特徴とする、請求項1に記載のエピタキシャル基板。
- 前記第一のIII族窒化物下地層はAlNからなることを特徴とする、請求項2に記載のエピタキシャル基板。
- 前記第二のIII族窒化物層群中の全III族元素に対してGa含有量が、80原子%以上であることを特徴とする、請求項1〜3のいずれか一に記載のエピタキシャル基板。
- 前記第二のIII族窒化物層群はGaNからなることを特徴とする、請求項4に記載のエピタキシャル基板。
- 前記基材として、A面あるいはC面サファイア基板を用いたことを特徴とする、請求項1〜5のいずれか一に記載のエピタキシャル基板。
- 300Kにおけるシート抵抗値が、450Ω/□以下であることを特徴とする、請求項1〜6のいずれか一に記載のエピタキシャル基板。
- 請求項1〜7のいずれか一の請求項に記載のエピタキシャル基板を備えていることを特徴とする、半導体素子。
- 請求項8記載の半導体素子、この半導体素子上のソース電極、ドレイン電極及びゲート電極を備えていることを特徴とする、高電子移動度トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123212A JP2004327882A (ja) | 2003-04-28 | 2003-04-28 | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123212A JP2004327882A (ja) | 2003-04-28 | 2003-04-28 | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327882A true JP2004327882A (ja) | 2004-11-18 |
Family
ID=33501168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003123212A Pending JP2004327882A (ja) | 2003-04-28 | 2003-04-28 | エピタキシャル基板、半導体素子および高電子移動度トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327882A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006098167A1 (ja) * | 2005-03-15 | 2006-09-21 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
WO2006100897A1 (ja) * | 2005-03-23 | 2006-09-28 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
JP2006278857A (ja) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 |
JP2008103558A (ja) * | 2006-10-19 | 2008-05-01 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール |
JP2008521248A (ja) * | 2004-11-23 | 2008-06-19 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法 |
US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
US8853666B2 (en) | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274474A (ja) * | 1998-03-19 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2000082671A (ja) * | 1998-06-26 | 2000-03-21 | Sony Corp | 窒化物系iii−v族化合物半導体装置とその製造方法 |
JP2003045899A (ja) * | 2000-12-07 | 2003-02-14 | Ngk Insulators Ltd | 半導体素子 |
JP2003100778A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置 |
-
2003
- 2003-04-28 JP JP2003123212A patent/JP2004327882A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274474A (ja) * | 1998-03-19 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
JP2000082671A (ja) * | 1998-06-26 | 2000-03-21 | Sony Corp | 窒化物系iii−v族化合物半導体装置とその製造方法 |
JP2003045899A (ja) * | 2000-12-07 | 2003-02-14 | Ngk Insulators Ltd | 半導体素子 |
JP2003100778A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008521248A (ja) * | 2004-11-23 | 2008-06-19 | クリー インコーポレイテッド | 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法 |
US9166033B2 (en) | 2004-11-23 | 2015-10-20 | Cree, Inc. | Methods of passivating surfaces of wide bandgap semiconductor devices |
WO2006098167A1 (ja) * | 2005-03-15 | 2006-09-21 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
US8178226B2 (en) | 2005-03-17 | 2012-05-15 | Nec Corporation | Film-covered electric device and method of manufacturing same |
WO2006100897A1 (ja) * | 2005-03-23 | 2006-09-28 | Sumitomo Electric Industries, Ltd. | Iii族窒化物半導体素子およびエピタキシャル基板 |
US8410524B2 (en) | 2005-03-23 | 2013-04-02 | Sumitomo Electric Industries, Ltd. | Group III nitride semiconductor device and epitaxial substrate |
JP2006278857A (ja) * | 2005-03-30 | 2006-10-12 | Ngk Insulators Ltd | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 |
US8853666B2 (en) | 2005-12-28 | 2014-10-07 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
US9954087B2 (en) | 2005-12-28 | 2018-04-24 | Renesas Electronics Corporation | Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor |
JP2008103558A (ja) * | 2006-10-19 | 2008-05-01 | Furukawa Electric Co Ltd:The | 半導体パワーモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836697B2 (ja) | 半導体素子 | |
US10340375B2 (en) | Epitaxial substrate for field effect transistor | |
JP2005167275A (ja) | 半導体素子 | |
JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
JP6731584B2 (ja) | 窒化物半導体装置および窒化物半導体基板 | |
EP2290696B1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
JP2015043437A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP2011166067A (ja) | 窒化物半導体装置 | |
KR20120138652A (ko) | 질화물 반도체장치의 제조방법 | |
JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
JP2010267658A (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5817283B2 (ja) | 半導体装置の製造方法 | |
JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2004327882A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP2012256704A (ja) | 半導体装置およびその製造方法 | |
JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP2006032524A (ja) | 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法 | |
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
JP2012256706A (ja) | 半導体装置 | |
JP4315271B2 (ja) | 電子デバイス | |
JP2006196557A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100223 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100727 Free format text: JAPANESE INTERMEDIATE CODE: A02 |