JP2008521248A - 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法 - Google Patents

窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法 Download PDF

Info

Publication number
JP2008521248A
JP2008521248A JP2007543022A JP2007543022A JP2008521248A JP 2008521248 A JP2008521248 A JP 2008521248A JP 2007543022 A JP2007543022 A JP 2007543022A JP 2007543022 A JP2007543022 A JP 2007543022A JP 2008521248 A JP2008521248 A JP 2008521248A
Authority
JP
Japan
Prior art keywords
layer
electron mobility
group iii
high electron
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007543022A
Other languages
English (en)
Other versions
JP5406452B2 (ja
JP2008521248A5 (ja
Inventor
ウィリアム サクスラー アダム
シェパード スコット
ピーター スミス リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35457428&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008521248(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008521248A publication Critical patent/JP2008521248A/ja
Publication of JP2008521248A5 publication Critical patent/JP2008521248A5/ja
Application granted granted Critical
Publication of JP5406452B2 publication Critical patent/JP5406452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

不均一アルミニウム濃度のＡｌＧａＮをベースとするキャップ層を備えるＩＩＩ族窒化物高電子移動度トランジスタが提供される。このキャップ層は、それが上に設けられたバリア層から遠い方のその表面付近に高い濃度のアルミニウム濃度を有する。キャップ層を備える高電子移動度トランジスタが提供される。このキャップ層は、それが上に設けられるバリア層から遠い方のその表面付近にドープ領域を有する。広バンドギャップ半導体デバイスの黒鉛状ＢＮ不活性構造体が提供される。また、ＩＩＩ族窒化物半導体デバイスのＳｉＣ不活性構造体が提供される。また、不活性構造体の酸素アニールも提供される。また、凹部のないオーミックコンタクトも提供される。

Description

本発明は、半導体デバイス及びその製造方法に関し、より詳細には、窒化物ベースの活性層を組み込むトランジスタ、つまり、ＩＩＩ族窒化物高電子移動度トランジスタ及びその製造方法並びにＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法に関する。
シリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）などの材料には、低電力及び低周波（Ｓｉの場合）の用途向けの半導体デバイスでの広い応用が見出されてきた。しかし、これらのより普通の半導体材料は、それらの相対的に小さなバンドギャップ（例えば、室温で、Ｓｉでは１．１２ｅＶ、ＧａＡｓでは１．４２ｅＶ）、及び／又は相対的に小さな降伏電圧のために、大電力及び／又は高周波の用途に十分に適合させることができない。
Ｓｉ及びＧａＡｓによってもたらされる困難に照らして、大電力、高温、及び／又は高周波の応用例及びデバイスについての関心が、炭化シリコン（室温で、αＳｉＣでは２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、室温で、ＧａＮでは３．３６ｅＶ）などのバンドギャップが広い半導体材料に向けられた。これらの材料は一般に、砒化ガリウム及びシリコンと比較してより高い電界破壊強度（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｂｒｅａｋｄｏｗｎ ｓｔｒｅｎｇｔｈ）、及びより大きな電子飽和速度を有する。
大電力及び／又は高周波の用途に対して特に興味深いデバイスは、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；ＨＥＭＴ）であり、これは、ある場合には、変調ドープ電界効果トランジスタ（ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＭＯＤＦＥＴ）としても知られている。異なるバンドギャップエネルギーを有する２つの半導体材料のヘテロ接合部で２次元電子ガス（ｔｗｏ−ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ；２ＤＥＧ）が形成されるために、より小さなバンドギャップの材料がより高い電子親和性を有するいくつかの状況のもとで、これらのデバイスは動作上の利点を提供することができる。２ＤＧＥは、非ドープの（「意図的でなくドープされた」）、より小さなバンドギャップの材料中の蓄積層であり、例えば、１０13キャリア／ｃｍ2を超える非常に高いシート電子濃度を含有することができる。加えて、広バンドギャップ半導体中に発生する電子が２ＤＥＧまで移って、イオン化不純物散乱（ｉｏｎｉｚｅｄ ｉｍｐｕｒｉｔｙ ｓｃａｔｔｅｒｉｎｇ）が低減されることによる高い電子移動度が与えられる。
こうして高いキャリア濃度と高いキャリア移動度を組み合わせると、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また、高周波の用途では、金属−半導体電界効果トランジスタ（ｍｅｔａｌ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＭＥＳＦＥＴ）と比べて、有力な性能上の利点をもたらすことができる。
ガリウム窒化物／アルミニウムガリウム窒化物（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、材料特性の組合せにより大きなＲＦ電力を発生する可能性を有する。この材料特性には、上述した高い破壊電界、それらの広いバンドギャップ、大きな伝導帯オフセット、及び／又は高い飽和電子ドリフト速度が含まれる。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮの分極によるものである。ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、すでに実証されている。ＡｌＧａＮ／ＧａＮ ＨＥＭＴの構造体及び製造方法が記載されている（特許文献１及び２参照）。半絶縁性炭化シリコン基板と、その基板上の窒化アルミニウムバッファ層と、バッファ層上の絶縁窒化ガリウム層と、窒化ガリウム層上の窒化アルミニウムガリウムバリア層と、窒化アルミニウムガリウム活性構造体上の不活性層とを有する、ＨＥＭＴデバイスが記載されている（Ｓｈｅｐｐａｒｄ他への特許文献３参照）。同特許は、本発明の譲渡人に譲渡され、参照により本明細書に組み込まれる。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許出願公報第２００２／００６６９０８Ａ１号明細書 米国特許出願公報第２００２／０１６７０２３Ａ１号明細書 米国特許出願第１０／６１７８４３号明細書 米国特許出願第１０／７７２８８２号明細書 米国特許出願第１０／８９７７２６号明細書 米国特許出願第１０／８４９６１７号明細書 米国特許出願第１０／８４９５８９号明細書 米国特許出願公報第２００３／００２００９２号明細書 米国特許出願公開第２００３／０１０２４８２Ａ１号明細書 米国特許出願公開第２００４／００１２０１５Ａ１号明細書 米国特許第Ｒｅ．３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５５９２５０１号明細書 米国特許第６４９８１１１号明細書 米国特許出願第１０／７５２９７０号明細書 Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol.73, No.13, 1998.
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＩＩＩ族窒化物高電子移動度トランジスタ及びその製造方法並びにＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法を提供することにある。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層を備え、かつチャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられた不均一組成（ｎｏｎ−ｕｎｉｆｏｒｍ ｃｏｍｐｏｓｉｔｉｏｎ）ＡｌＧａＮベースのキャップ層を備えている。不均一組成ＡｌＧａＮベースのキャップ層は、バリア層から遠い方のその表面付近に、ＡｌＧａＮベースのキャップ層内の領域に存在するよりも高い濃度のＡｌを有する。本発明の、キャップ層を貫通して入り込んでいる（ｒｅｃｅｓｓｅｄ）ゲートを有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約３０Åから約１０００Åまで延在する。本発明の、キャップ層上にゲートを有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約２．５Åから約１００Å延在する。
本発明のさらなる実施形態では、ＡｌＧａＮベースのキャップ層は、キャップ層の表面にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域を含み、また、ＡｌＧａＮベースのキャップ層内にＡｌyＧａ1-yＮ（ただしｙ＜１、ｙ＜ｘ）からなる第２の領域を含んでいる。ｘの値は約０．２から約１としてよく、ｙは約０．１５から約０．３である。本発明の特定の実施形態では、ｘとｙの差異、及び／又はキャップ層の厚さは、キャップ層内に第２の２ＤＥＧが形成しないように選択されてよい。本発明の、ゲートがキャップ層を貫通して入り込んでいるがキャップ層には接触しない他の実施形態では、ｘとｙの差異、及び／又はキャップ層の厚さは、キャップ層内に第２の２ＤＥＧをもたらすように選択されてよい。
本発明のさらなる実施形態では、ＡｌＧａＮベースのキャップ層は、さらに、バリア層とＡｌＧａＮベースのキャップ層との間の境界面にＡｌzＧａ1-zＮ（ただしｚ≦１、ｚ≠ｙ）からなる第３の領域を含んでいる。いくつかの実施形態ではｚ＞ｙである。他の実施形態ではｚ＞ｘである。さらなる実施形態ではｚ≦ｘである。
本発明の特定の実施形態では、チャネル層はＧａＮ層を備え、バリア層はＡｌＧａＮ層を備え、キャップ層はＡｌＧａＮ層を備えている。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上にＩＩＩ族窒化物ベースのバリア層と、バリア層上にＧａＮベースのキャップ層とを備えている。ＧａＮベースのキャップ層は、キャップ層の表面付近にドープ領域を有し、バリア層から遠くにある。
ある実施形態では、ドープ領域は、ｎ型ドーパントでドープされた領域である。本発明の、ゲート凹部を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約５０Å延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約２０Åから約５０００Å延在する。ドープ領域は、約１０18から約１０21ｃｍ-3のドーパント濃度を与えることができる。ｎ型ドーパントはＳｉ、Ｇｅ、又はＯでよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面又はキャップ層の表面近くで１つ又は複数のデルタドープ領域としてよく、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有してよい。本発明の特定の実施形態では、ドーパントはＯであり、キャップ層の中へ約２０Å延在する。
他の実施形態では、ドープ領域は、ｐ型ドーパントでドープされた領域である。本発明の、ゲート凹部（ｇａｔｅ ｒｅｃｅｓｓ）を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約５０Åまで延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約３０Åから約５０００Åまで延在する。ドープ領域は、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることができる。ｐ型ドーパントはＭｇ、Ｂｅ、Ｚｎ、Ｃａ又はＣでよい。本発明の特定の実施形態では、ドープ領域は、キャップ層の表面又はキャップ層の表面近くで１つ又は複数のデルタドープ領域としてよく、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有してよい。
さらなる実施形態では、ドープ領域は、深いレベルのドーパントでドープされた領域である。本発明の、ゲート凹部を備えない特定の実施形態では、ドープ領域は、キャップ層の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部を備える特定の実施形態では、ドープ領域は、キャップ層の中へ約３０Åから約５０００Åまで延在する。ドープ領域は、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることができる。深いレベルのドーパントはＦｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏ又は他の希土類元素でよい。
本発明のさらなる実施形態では、ドープ領域は第１のドープ領域であり、キャップ層はさらに第２のドープ領域を含んでいる。第２のドープ領域は、第１のドープ領域のドーパント濃度よりも少ないドーパント濃度を有する。第２のドープ領域は、第１のドープ領域内ではなくキャップ層の残りの部分とすることができる。
特定の実施形態では、チャネル層はＧａＮ層を備え、バリア層はＡｌＧａＮ層を備え、キャップ層はＧａＮ層又はＡｌＧａＮ層を備えている。
本発明のいくつかの実施形態は、広バンドギャップ半導体デバイスの表面を不活性化する方法を提供し、この方法は、広バンドギャップ半導体デバイスの広バンドギャップ半導体材料からなる領域の表面の少なくとも一部分上に、黒鉛状（ｇｒａｐｈｉｔｉｃ）及び／又は非晶質のＢＮ層を形成することを含んでいる。対応する構造体もまた提供される。
本発明のさらなる実施形態では、広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物半導体デバイスである。例えば、広バンドギャップ半導体デバイスは、ＧａＮベースの半導体デバイスでよい。さらに、広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタでもよい。
本発明のさらなる実施形態では、黒鉛状及び／又は非晶質のＢＮ層を形成することは、広バンドギャップ半導体デバイスの広バンドギャップ半導体材料の分解温度より低い温度で実施される。黒鉛状及び／又は非晶質のＢＮ層を形成することは、約１１００℃未満の温度で実施され、いくつかの実施形態では約１０００℃未満の温度で、また、特定の実施形態では約９００℃未満の温度で実施される。また、ＢＮ層は、非単結晶になるように形成されてもよい。黒鉛状及び／又は非晶質のＢＮ層は、約３Åから約１μｍの厚さに形成されてよい。
本発明のいくつかの実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上にＳｉＣ層を形成することによって、ＩＩＩ族窒化物半導体デバイスの表面不活性化方法を提供する。対応する構造体もまた提供される。
ある実施形態では、ＩＩＩ族窒化物半導体デバイスは、ＧａＮベースの半導体デバイスでよい。さらなる実施形態では、ＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタとすることができる。
本発明のさらなる実施形態では、ＳｉＣ層を形成することは、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の分解温度より低い温度で実施される。例えば、ＳｉＣ層を形成することは、約１１００℃未満の温度で実施され、いくつかの実施形態では約１０００℃未満の温度で、また、特定の実施形態では約９００℃未満で実施される。また、ＳｉＣ層は、非単結晶になるように形成されてもよい。特定の実施形態では、ＳｉＣ層を形成することは、３Ｃ ＳｉＣ層を形成することを含んでいる。ＳｉＣ層は、約３Åから約１μｍの厚さに形成されてよい。
本発明のさらなる実施形態は、酸素含有環境中で不活性層を直接にＩＩＩ族窒化物層上でアニーリングすることを含む、ＩＩＩ族窒化物半導体デバイスなど広バンドギャップ半導体デバイスの不活性構造体を提供する方法を含んでいる。不活性層は、例えば、ＳｉＮ、ＢＮ、ＭｇＮ、及び／又はＳｉＣでよい。さらに他の実施形態では、不活性層はＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含んでいる。
アニーリングすることは、約１００℃から約１０００℃の温度で約１０秒から約１時間の間、実施されてよい。酸素含有環境は、酸素だけのもの、窒素中に酸素があるもの、アルゴンなど他の不活性ガス中に酸素があるもの、乾燥空気、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2及び／又はオゾン中に酸素があるものとすることができる。アニーリングすることは、不活性層の下にある構造体を酸化するには不十分であるが不活性層から少なくとも一部の水素を除去するには十分なある温度及び時間で実施されてよい。一部の炭素もまた、不活性層から除去することができる。
本発明のさらなる実施形態は、ＩＩＩ族窒化物半導体デバイスのＩＩＩ族窒化物半導体材料の一領域の表面の少なくとも一部に直接に不活性層を形成することによって、かつその不活性層をＤ2及び／又はＤ2Ｏ中でアニーリングすることによって、ＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法を提供する。いくつかの実施形態では、不活性層はＳｉＮ、及び／又はＭｇＮを含んでいる。他の実施形態では、不活性層はＢＮ、及び／又はＳｉＣを含んでいる。さらに他の実施形態では、不活性層はＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含む。
アニーリングすることは、不活性層の下にある構造体を酸化するには不十分であるが不活性層層から少なくとも一部の水素を除去するには十分な、あるいは一部の水素を重水素で置換するには十分なある温度及び時間で実施されてよい。さらに、ＩＩＩ族窒化物半導体材料は、ＧａＮがベースの材料とすることができる。
本発明のさらなる実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられたＡｌＮキャップ層とを備えている。トランジスタはさらに、ＡｌＮキャップ層の中へ入り込んでいるゲートコンタクトを含むこともできる。このような実施形態では、ＡｌＮキャップ層は、約５Åから約５０００Åの厚さを有する。本発明のいくつかの実施形態では、ＡｌＮ層は、その下の層とコヒーレントでなくてよく、非単結晶でよく、本来の位置以外（ｅｘ−ｓｉｔｕ）に形成されてよく、かつ／又は、ＣＶＤではなくＰＶＤなど低品質の形成プロセスによって形成することができる。トランジスタは、また、ＡｌＮキャップ層の中へ入り込んでいないゲートコンタクトをＡｌＮキャップ層上に備えることもできる。このような実施形態では、ＡｌＮキャップ層は、約２Åから約２０Åの厚さを有する。さらに、チャネル層はＧａＮ層とすることができ、バリア層はＡｌＧａＮ層とすることもできる。
本発明のさらなる実施形態は、ＩＩＩ族窒化物の高電子移動度トランジスタ及びＩＩＩ族窒化物の高電子移動度トランジスタの製造方法を提供し、このトランジスタは、ＩＩＩ族窒化物ベースのチャネル層と、チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、バリア層上に設けられた保護層と、バリア層上に設けられたゲートコンタクトと、保護層上に設けられたオーミックコンタクトとを備えている。本発明のいくつかの実施形態では、保護層はＳｉＮを含んでいる。他の実施形態では、保護層はＢＮ又はＭｇＮを含んでいる。さらに他の実施形態では、保護層は、ＳｉＮ層とＡｌＮ層など多層を備えている。本発明の特定の実施形態では、保護層は、約１Åから約１０Åの厚さを有する。いくつかの実施形態では、保護層は、約１単分子層の厚さを有する。
本発明のさらなる実施形態では、ゲートコンタクトは保護層上にある。また、オーミックコンタクトも、保護層の直上にあってよい。保護層は、バリア層を形成することと共に本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。
本発明のいくつかの実施形態によれば、キャップ層、不活性層、保護層、及び／又は不活性層のアニールの様々な組合せ、及び／又はサブ組合せを提供することができる。
次に、本発明の実施形態が示されている添付の図面を参照して、本発明を以下に説明する。しかし、本発明は、本明細書に示される実施形態に限定されるものと解釈されるべきものではない。むしろ、これらの実施形態は、本開示が全く完全であるように、また当業者に本発明の技術的範囲を十分に伝えるように提供されるものである。図面では、見やすくするために層及び領域の厚さが誇張されている。同じ番号が、全体を通して同じ要素を示す。本明細書では「及び／又は」という語は、関連性のある列挙された要素の１つ又は複数の任意の組合せ、あるいはすべての組合せを含んでいる。
本明細書で使用される用語は、特定の実施形態の説明のみを目的とし、本発明を限定するものではない。本明細書では単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、明確な指示が文書中に別にない限り、複数形もまた含むものである。さらに、「備える（ｃｏｍｐｒｉｓｅｓ）」及び／又は「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という語は、本明細書で使用される場合、提示された特徴、完全体（ｉｎｔｅｇｅｒ）、ステップ、動作、要素、及び／又は構成要素の存在を明示するが、他の１つ又は複数の特徴、完全体、ステップ、動作、要素、構成要素、及び／又はそれらの群の存在又は追加を排除しないことを理解されたい。
層、領域、又は基板などの要素が他の要素の「上に（ｏｎ）」ある、又は「上へ（ｏｎｔｏ）」延在していると記述される場合には、その要素は、他の要素のじかに上にあってよく、又は直接にその上へ延在してよく、あるいはまた介在要素が存在してもよいことを理解されたい。対照的に、ある要素が他の要素の「直接に上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、又は「直接に上へ（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在していると記述される場合には、介在要素が存在しない。ある要素が他の要素に「接続されて（ｃｏｎｎｅｃｔｅｄ）」いる、又は「結合されて（ｃｏｕｐｌｅｄ）」いると記述される場合には、その要素は、他の要素にじかに接続又は結合されてよく、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が他の要素に「直接に接続されて（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」いる、又は「直接に結合されて（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」いると記述される場合には、介在要素が存在しない。本明細書全体を通して、同じ番号が同じ要素を示している。
本明細書では、様々な要素、構成要素、領域、層、及び／又は部分を示すために第１、第２などの語が使用されることがあるが、これらの要素、構成要素、領域、層、及び／又は部分は、これらの語によって限定されるべきでないことを理解されたい。これら第１、第２などの語は、１つの要素、構成要素、領域、層又は部分を別の領域、層又は部分と区別するためだけに使用される。したがって、後述する第１の要素、第１の構成要素、第１の領域、第１の層、又は第１の部分は、本発明の教示から逸脱することなく、第２の要素、第２の構成要素、第２の領域、第２の層、又は第２の部分と呼ぶこともできる。
さらに本明細書では、図に示される１つの要素と他の要素との関係を記述するために、「下（ｌｏｗｅｒ）」又は「最下（ｂｏｔｔｏｍ）」、及び「上（ｕｐｐｅｒ）」又は「最上（ｔｏｐ）」などの相対的な語が使用されることがある。相対的な語は、図に示された方位に加えて、そのデバイスの異なる方位を包含することを意図したものであることを理解されたい。例えば、図のデバイスが反転された場合には、他の要素の「下」側にあるとして記述された要素は、他の要素の「上」側に向けられることになる。したがって、この例示的な用語「下」は、図の特定の向きに応じて、「下」の方位も「上」の方位も包含することができる。同様に、図の１つの中のデバイスが反転された場合には、他の要素の「下に」又は「真下に（ｂｅｎｅａｔｈ）」と記述された要素は、その他の要素の「上（ａｂｏｖｅ）」に向けられることになる。したがって、この例示的な用語「下に」又は「真下に」は、上の方位も下の方位も包含することができる。さらに、「外側（ｏｕｔｅｒ）」という用語は、基板から最も遠く離れた表面及び／又は層を指すために使用されることがある。
本発明の実施形態を本明細書では、本発明の理想化された実施形態の概略図である断面図を参照して説明する。そのようなものとして、例えば、製造方法及び／又は製造公差のために、図の形状との相違が予想される。したがって、本発明の実施形態は、本明細書で図示された領域の特定の形状に限定されるものと解釈されるべきものではなく、例えば、製造により生じる形状の偏差を含むものである。例えば、長方形として図示されたエッチング領域は通常、先細になったり、丸くなったり、あるいは湾曲したフィーチャを有する。したがって、図に示された各領域は、本質的に概略的なものであり、それらの形状は、あるデバイスの一領域の正確な形状を示すことを意図したものではなく、本発明の技術的範囲を限定することを意図したものでもない。
別に定義されない限り、本明細書で使用されるすべての語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般に理解されるのと同じ意味を有する。さらに、一般に使用される辞書に定義されているような語は、関連する技術の文脈におけるそれらの語の意味と一致した意味を有していると解釈されるべきであり、理想化された意味、又は過度に正式な意味には、そのように本明細書で定義されていない限り、解釈されないことを理解されたい。
また、他のフィーチャの「付近に」配置された構造体又はフィーチャの参照箇所は、その付近のフィーチャと重なり合う、又はその下にある部分を有することもあることを当業者は理解されたい。
本発明の実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴなど、窒化物ベースのデバイスでの使用に特に申し分なく適合させることができる。本明細書では、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の元素で通常アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成される半導体化合物を示す。この用語はまた、ＡｌＧａＮやＡｌＩｎＧａＮなどの３元化合物及び４元化合物も示す。当業者にはよく理解されているように、ＩＩＩ族元素は窒素と結合して、２元化合物（例えば、ＧａＮ）、３元化合物（例えばＡｌＧａＮ、ＡｌＩｎＮ）、及び４元化合物（例えば、ＡｌＩｎＧａＮ）を形成することができる。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と結合している実験式を有する。したがって、それら化合物を記述するためにＡｌxＧａ1-xＮ（ただし０≦ｘ≦１）などの式がしばしば使用される。
本発明の実施形態を利用できる、ＧａＮベースのＨＥＭＴを製造するための適切な構造体及び方法が記載されている（例えば、本発明の譲渡人に譲渡された特許文献３、２００１年７月１２日出願、２００２年６月６日公開「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」特許文献４、２００２年１１月１４日公開、Ｓｍｏｒｃｈｋｏｖａ他「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」特許文献５、２００３年７月１１日出願「NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES」特許文献６、２００４年２月５日出願「NITRIDE HETEROJUNCTION_TRANSISTORS HAVING CHARGE-TRANSFER INDUCED ENERGY BARRIERS AND METHODS OF FABRICATING THE SAME」特許文献７、２００４年１月２３日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」特許文献８、２００４年５月２０日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS」特許文献９、２００４年５月２０日出願「SEMICONDUCTOR DEVICES HAVING A HYBRID CHANNEL LAYER, CURRENT APERTURE TRANSISTORS AND METHODS OF FABRICATING SAME」特許文献１０、２００２年７月２３日出願、２００３年１月３０日公開「INSULATING GATE ALGAN/GAN HEMT」特許文献１１参照）。これらの開示の全体を、参照により本明細書に組み込む。
本発明のいくつかの実施形態は、ＡｌＧａＮキャップ層を備える窒化物ベースのＨＥＭＴを提供し、このＡｌＧａＮキャップ層は、バリア層から遠い方の表面などに、ＡｌＧａＮキャップ層の他の領域よりも高い濃度のＡｌＧａＮを有する。したがって、このデバイスは、高い濃度のＡｌを含む層をデバイスの外面として有することができる。このような層は、均一なＡｌ濃度又は低減されたＡｌ濃度をその外面に含む従来のデバイスに比べて、加工中及び／又は動作中のデバイスの堅牢性を改善することができる。例えば、Ａｌ濃度が表面で高められると、Ｇａ−Ｎ結合と比べて強いＡｌ−Ｎ結合により、高温でのエッチング又は他の化学反応の影響を受けにくくなることがある。
本発明の特定の実施形態では、バリア層の上にＡｌＮキャップ層を備える窒化物ベースのＨＥＭＴが提供される。すなわち、このデバイスは、高濃度のＡｌを含む層をデバイスの外面として備え、この外面は上述したように、従来のデバイスに比べて、加工中及び／又は動作中のデバイスの堅牢性を改善することができる。
本発明のさらなる実施形態では、窒化物ベースのＨＥＭＴのキャップ層の外面は、バリア層から遠い方のキャップ層の表面に、キャップ層の他の領域よりも高い濃度のドーパントをキャップ層が有するように、ｐ型、ｎ型又は深いレベルのドーパントでドープされる。このキャップ層は、ＧａＮベースのキャップ層とすることができる。デバイスの外面のドーパントは、キャップ層内の転位に対して分離でき、それによって転位に沿ったゲート漏洩を低減する。このドーパントは、転位での場合にバルク結晶中の場合とは異なる特性を有することができる。例えば、バルク結晶中の浅いドーパントが、転位での場合の深いレベルの特性を有することができる。したがって、ｐ型、ｎ型の深いレベルのドーパントへの参照箇所は、転位でのドーパントではなくバルク結晶中のドーパントの特性を示す。これは、ｐ型又は深いレベルのドーパントの場合に特に当てはまることがある。
本発明のさらなる実施形態は、広バンドギャップ半導体デバイスの黒鉛状及び／又は非晶質のＢＮ不活性層を提供する。本明細書では、広バンドギャップ半導体デバイスは、約２．５ｅＶよりも大きいバンドギャップを有する半導体材料を含むデバイスを示す。黒鉛状及び／又は非晶質のＢＮは、ＧａＮベースのデバイスでの使用の場合に特に申し分なく適合させることができる。というのは、ＢがＡｌ、Ｇａ及びＮと等価共役であり、Ｎが両方の材料に存在するからである。したがって、ＧａＮベースの構造体では、ＢもＮもドーパントではない。対照的に、ＳｉはＧａＮのドーパントである。したがって、黒鉛状及び／又は非晶質のＢＮ不活性層を形成すると、Ｓｉの移行によるＧａＮ層の意図的でないドーピングの可能性を低減することができる。さらに、黒鉛状及び／又は非晶質のＢＮ不活性層は、トラップレベル（ｔｒａｐ ｌｅｖｅｌ）、異なるトラップエネルギー、異なるエッチング選択性を低減させ、かつ／又はアニーリング挙動をＳｉＮやＳｉＯxなど従来の不活性材料と比べて改善することがある。
本発明のさらなる実施形態は、ＩＩＩ族窒化物デバイスのＳｉＣ不活性層を提供する。このＳｉＣ不活性層は、トラップレベル、異なるトラップエネルギー、異なるエッチング選択性を低減させ、かつ／又はアニーリング挙動をＳｉＮやＳｉＯxなど従来の不活性材料と比べて改善することがある。ＳｉＮ、ＳｉＯＮ、ＳｉＯx、ＭｇＮなどの参照は、化学量論的材料及び／又は非化学量論的材料を示す。
本発明のいくつかの実施形態による例示的なデバイスが、図１Ａ乃至図６に概略的に示されている。すなわち、本明細書では、本発明の実施形態を入り込んでいるゲート構造体、又は入り込んでいないゲート構造体に関して説明するが、本発明の他の実施形態では、ゲート凹部を含んでも含まなくてもよい。したがって、本発明の実施形態は、本明細書で示される特定の例示的実施形態に限定されるものと解釈されるべきでなく、本明細書で示されるキャップ層及び／又は不活性層を有する適切などんな構造体を含んでもよい。
以下、図面を参照して本発明の実施形態について説明する。
図１Ａ及び図１Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの一実施形態を説明するための断面概略図で、キャップ層２４、２４’を有するＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
窒化物ベースのデバイスをその上に形成できる基板１０が提供されている。本発明の特定の実施形態では、基板１０は、半絶縁性炭化シリコン（ＳｉＣ）基板とすることができ、これは例えば、４Ｈポリタイプの炭化シリコンでよい。炭化シリコンの他の候補ポリタイプには、３Ｃ、６Ｈ、及び１５Ｒのポリタイプが含まれる。「半絶縁性」という用語は、絶対的な意味ではなく説明的に用いられる。本発明の特定の実施形態では、炭化シリコンバルク結晶は、室温で約１×１０5Ωｃｍ以上の固有抵抗を有する。
任意選択のバッファ、核形成、及び／又は遷移層（図示せず）が基板１０上に設けられてよい。例えば、適切な結晶構造転位を実現するために、炭化シリコン基板とデバイスの残りの部分との間にＡｌＮバッファ層が設けられてよい。加えて、歪平衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ ｔｒａｎｓｉｔｉｏｎ ｌａｙｅｒ）がまた、記載されているように設けられてもよい（例えば、２００２年７月１９日出願、２００３年６月５日公開「STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS」、本発明の譲渡人に譲渡の特許文献１２又は２００２年７月１９日出願、２００４年１月２２日公開「STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES AND METHODS OF FABRICATING STRAIN COMPENSATED SEMICONDUCTOR STRUCTURES」特許文献１３参照）。これらの開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。
適切なＳｉＣ基板が、例えば、本発明の譲渡人の米国ノースカロライナ州、ＤｕｒｈａｍのＣｒｅｅ、Ｉｎｃ．によって製造されており、製造方法が開示されている（例えば、特許文献１４、１５、１６、１７参照）。これらの内容の全体を、参照により本明細書に組み込む。同様に、ＩＩＩ族窒化物のエピタキシャル成長法が記載されている（例えば、特許文献１８、１９、２０、２１参照）。これらの内容の全体を、参照により本明細書に組み込む。
炭化シリコンが基板材料として使用されてよいが、本発明の実施形態は、サファイヤ、アルミニウム窒化物、アルミニウムガリウム窒化物、ガリウム窒化物、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、適切などんな基板も使用することができる。いくつかの実施形態では、適切なバッファ層もまた形成することができる。
図１Ａ及び図１Ｂに戻ると、チャネル層２０が基板１０上に設けられている。チャネル層２０は、上述したように、バッファ層、遷移層、及び／又は核形成層を使用して基板１０上に堆積させることができる。チャネル層２０は、圧縮歪を受けてよい。さらに、チャネル層２０、及び／又はバッファ核形成層、及び／又は遷移層は、ＭＯＣＶＤによって、あるいは当業者には既知のＭＢＥやＨＶＰＥなど他の方法によって堆積させることができる。
本発明のいくつかの実施形態では、チャネル層２０の伝導帯端のエネルギーが、チャネル層２０とバリア層２２の間の境界面におけるバリア層２２の伝導帯端のエネルギーよりも小さいならば、チャネル層２０は、ＡｌxＧａ1-xＮ（ただし０≦ｘ＜１）などのＩＩＩ族窒化物である。本発明のある実施形態ではｘ＝０であり、チャネル層２０はＧａＮであることが示される。チャネル層２０は、また、ＩｎＧａＮやＡｌＩｎＧａＮなど他のＩＩＩ族窒化物であってもよい。チャネル層２０はドープされなくても（「非意図的にドープされても」）よく、約２０Åを超える厚さまで成長させることができる。チャネル層２０は、また、超格子、あるいはＧａＮやＡｌＧａＮなどの組合せなど、多層構造とすることもできる。
バリア層２２がチャネル層２０上に設けられる。チャネル層２０は、バリア層２２のバンドギャップよりも小さいバンドギャップを有することができ、また、チャネル層２０は、バリア層２２よりも大きい電子親和力（ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）を有することもできる。バリア層２２は、チャネル層２０上に堆積することができる。本発明のある実施形態では、バリア層２２は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮであり、厚さが約０．１ｎｍと約４０ｎｍの間である。本発明のある実施形態による層の例が記載されている（Ｓｍｏｒｃｈｋｏｖａ他「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」特許文献５参照）。同特許の開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。本発明の特定の実施形態では、バリア層２２は、チャネル層２０とバリア層２２の間の境界面で分極効果によりかなりのキャリア濃度を誘導するのに十分な厚さであり、かつ十分に高いＡｌの組成及びドーピングを有する。また、バリア層２２は、バリア層２２とキャップ層２４の間の境界面で堆積されたイオン化不純物又は欠陥による、チャネル内での電子の散乱を低減又は最少化するのにも十分なだけ厚くなければならない。
バリア層２２は、ＩＩＩ族窒化物でよく、チャネル層２０のバンドギャップよりも大きいバンドギャップを有し、またチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のある実施形態では、バリア層２２はＡｌＧａＮ、ＡｌＩｎＧａＮ、及び／又はＡｌＮ、あるいはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約４０ｎｍの厚さとしてよいが、層中で亀裂又はかなりの欠陥形成を引き起こすほどに厚くはない。本発明のある実施形態では、バリア層２２はドープされないか、あるいはｎ型ドーパントで約１０19ｃｍ-3未満の濃度までドープされる。本発明のいくつかの実施形態では、バリア層２２はＡｌxＧａ1-xＮ（ただし０＜ｘ≦）である。特定の実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の実施形態では、バリア層２２は、アルミニウム濃度が約５％から約１００％の間であるＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は約１０％よりも高い。
図１Ａは、バリア層２２上のキャップ層２４を示す図で、キャップ層２４を貫通する凹部（ｒｅｃｅｓｓ）３６内にゲートコンタクト３２がある。図１Ｂは、また、バリア層２２上のキャップ層２４’を示す図で、キャップ層２４’上にゲートコンタクト３２がある。本発明のいくつかの実施形態では、キャップ層２４、２４’は、不均一組成ＡｌＧａＮ層である。キャップ層２４、２４’は、デバイスの上（外）面を物理的にチャネルから遠ざけ、こうすることによってその面の影響を低減させることができる。キャップ層２４、２４’は、バリア層２２上に形成されたブランケットとすることができ、また、エピタキシャル成長させることができ、かつ／又は堆積によって形成することもできる。一般に、キャップ層２４、２４’は、約２ｎｍから約５００ｎｍの厚さを有する。
本発明のいくつかの実施形態では、キャップ層２４、２４’は、傾斜ＡｌＧａＮ層とすることができる。キャップ層２４、２４’は、バリア層２２から遠い方に外面２５を有し、その表面付近のキャップ層２４、２４’中のＡｌの量は、キャップ層２４、２４’の内部領域のキャップ層２４、２４’中のＡｌの量よりも多くなっている。例えば、キャップ層２４、２４’は、表面２５、２５’で第１の量のＡｌを有し、キャップ層２４、２４’の内部領域で第２の量のアルミニウムを有し、この場合、第１の量は第２の量よりも多い。キャップ層２４、２４’は、また、キャップ層２４、２４’とバリア層２２の間の境界面に第３の量のＡｌを有することもできる。第３の量は、第１の量より多くしても少なくしてもよく、あるいは第１の量と等しくしてもよい。本発明の特定の実施形態では、ＡｌＧａＮキャップ層２４、２４’は、表面２５、２５’にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域を含み、キャップ層２４、２４’の内部領域にＡｌyＧａ1-yＮ（ただしｙ＜ｘ）からなる第２の領域を含んでいる。いくつかの実施形態では、ｘは約０．３から約１である。さらなる実施形態では、ｙは約０から約０．９である。特定の実施形態では、ＡｌＧａＮキャップ層は、バリア層２２とキャップ層２４、２４’の間の境界面にＡｌzＧａ1-zＮ（ただしｚ≦１、ｚ≠ｙ）からなる第３の領域を含んでいる。さらに、ｚはｙより大きくしてもよい。例えば、本発明のいくつかの実施形態では、ＡｌＮ層がバリア層として、又はバリア層付近のキャップ層の一部として設けられてよい。このような場合には、キャップ層２４、２４’は、ｚからｙの、及びｙからｘの傾斜Ａｌ濃度を有することができる。本発明の、キャップ層２４を貫通して入り込んでいる（ｒｅｃｅｓｓｅｄ）ゲートコンタクト３２を有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約３０Åから約１０００Åまで延在する。本発明の、キャップ層２４’上にゲートコンタクト３２を有する特定の実施形態では、高濃度のＡｌは、キャップ層の中へ約２．５Åから約１００Åまで延在する。
キャップ層２４、２４’は、従来のエピタキシャル成長法によって設けることができ、この場合、キャップ層２４、２４’の成長の終止中に高いＡｌ濃度がもたらされる。したがって、例えば、キャップ層２４、２４’は、成長の終止直前又は終止中にＡｌ源が増加するＭＯＣＶＤ成長によって設けることができる。
図１Ａ及び図１Ｂにさらに示されているように、オーミックコンタクト３０がバリア層２２上に設けられる。パターニングされたマスク及びエッチング処理を使用して、下にあるバリア層２２を露出することができる。本発明のいくつかの実施形態では、エッチングは、低損傷エッチングとすることができる。本発明のいくつかの実施形態では、エッチングは、ＫＯＨなど強塩基による、ＵＶ照射を用いたウェットエッチングである。他の実施形態では、エッチングはドライエッチングである。ＩＩＩ族窒化物の低損傷エッチング法の例としては、反応性イオンエッチング以外に、Ｃｌ2、ＢＣｌ3、ＣＣｌ2Ｆ2及び／又は他の塩素化種を使用する誘導結合プラズマや、プラズマへのＤＣ成分がない電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング及び／又はダウンストリームプラズマエッチングなどが含まれる。さらに、図１Ａ及び図１Ｂに示されているように、オーム金属がパターニングされてオーミックコンタクト材料パターンが設けられ、これはアニーリングされるとオーミックコンタクト３０をもたらす。図１Ａ及び図１Ｂではオーミックコンタクト３０がバリア層２２に入り込んでいるが、本発明のいくつかの実施形態では、オーミックコンタクト３０はバリア層２２に入り込む必要がない。
図１Ａに示されているように、ゲート凹部（ｇａｔｅ ｒｅｃｅｓｓ）３６は、また、バリア層２２の一部を露出するようにキャップ層２４を貫通して設けることもできる。本発明のいくつかの実施形態では、凹部３６は、バリア層２２の中へ延在するように形成される。凹部３６は、バリア層２２の中へ延在して、例えば、閾電圧や周波数性能など、デバイスの性能特性を調節することができる。凹部３６は、上述のようにマスク及びエッチング処理を用いて形成することができる。オーミックコンタクト３０がソースコンタクト及びドレインコンタクトを提供する特定の実施形態では、凹部３６、及びその後にゲートコンタクト３２がドレインコンタクトよりもソースコンタクトに近くなるように、ソースコンタクトとドレインコンタクトの間で凹部３６をずらすことができる。
ゲートコンタクト３２は凹部３６内に形成され、バリア層２２の露出部分に接触する。このゲートコンタクト３２は、図１Ａに示されている「Ｔ」ゲートとすることができ、従来の製造方法を使用して製作することができる。ゲートコンタクト３２は、また、図１Ｂに示されているように、キャップ層２４’上に形成することもでき、従来の製造方法を使用して製作することができる。適切なゲート材料は、バリア層２２の組成によって決まるが、ある実施形態では、窒化物ベースの半導体材料に対してショットキーコンタクトを作ることができる従来の材料、Ｎｉ、Ｐｔ、ＮｉＳｉx、Ｃｕ、Ｐｄ、Ｃｒ、Ｗ、及び／又はＷＳｉＮなどを使用することができる。
以下に説明する従来の不活性層又はＢＮ不活性層がまた、図１Ａ及び図１Ｂの構造体上に設けられてもよい。例えば、ＳｉＮ層を、またいくつかの実施形態では極めて薄いＳｉＮ層を本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。記載されているＭｇＮ不活性層もまた、利用することができる（例えば、「FABRICATION OF SEMICONDUCTOR MATERIALS AND DEVICES WITH CONTROLLED ELECTRICAL CONDUCTIVITY」特許文献２２参照）。同特許の開示を、参照により記載されたものとして全体を本明細書に組み込む。不活性層から水素を除去し、表面状態を変え、かつ／又は表面に酸素を付加するために、任意選択で、不活性層を含む構造体のアニールが酸素環境中で実施されてもよい。酸素アニールが実施される場合には、アニールは、不活性層とその下にあるＩＩＩ族窒化物層との間の層を著しく酸化しないようにして実施することができる。例えば、本発明のいくつかの実施形態では、アニーリングは、約１００℃から約１０００℃の温度で、約１０秒から約１時間の間、実施することができる。酸素含有環境は、酸素だけのもの、窒素中に酸素があるもの、アルゴンなど他の不活性ガス中に酸素があるもの、乾燥空気、ＣＯ、ＣＯ2、ＮＯ、ＮＯ2及び／又はオゾン中に酸素があるものでよい。酸素含有環境を提供するために使用されるガスは、不活性層内に水素を混合しないように水素がないものとすることができる。他の方法として、又は追加して、Ｄ2又はＤ2Ｏ中でアニールが実施されてもよい。
本発明の実施形態によるトランジスタは、記載された方法（例えば、２００４年５月２０日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS AND NITRIDE-BASED TRANSISTORS HAVING REGROWN OHMIC CONTACT REGIONS」特許文献９、２００４年７月２３日出願「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」８参照）を含めて、参照により本明細書に組み込まれた特許出願及び特許で論議されているような方法を利用して製造することができる。これらの開示を参照により記載されたものとして全体で本明細書に組み込む。
図２Ａ及び図２Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、キャップ層３４、３４’を有するＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
基板１０とチャネル層２０とバリア層２２とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ及び図１Ｂを参照して上述したように設けることができる。図２Ａ及び図２Ｂから分かるように、キャップ層３４、３４’は、キャップ層３４、３４’の外面又は外面近くにドープ領域４０、４０’を含んでいる。キャップ層３４、３４’は、例えば、参照により本明細書に組み込まれた特許又は特許出願に記載されたＧａＮ層及び／又はＡｌＧａＮ層など、ＧａＮベースのキャップ層とすることができる。本発明のいくつかの実施形態では、ドープ領域４０、４０’は、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣなど、ｐ型ドーパントでドープされる。本発明の他の実施形態では、ドープ領域４０、４０’は、Ｓｉ、Ｇｅ、及び／又はＯなど、ｎ型ドーパントでドープされる。本発明のさらなる実施形態では、ドープ領域４０、４０’は、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、及び／又はＣｏなど、深いレベルのドーパントでドープされる。ドーパントは、キャップ層３４、３４’の堆積中又は成長中にキャップ層３４、３４’に混合することができ、あるいは、例えば、イオン注入を使用して後で注入することができる。本発明のいくつかの実施形態では、キャップ層３４は、キャップ層３４、３４’全体にわたって混合されたドーパントを有する。このような場合には、ドープ領域４０は、キャップ層３４、３４’の残りの部分のドーパントの濃度と比べて高められたドーパント濃度の領域によって提供される。ＩＩＩ族窒化物材料を共ドーピング（ｃｏ−ｄｏｐｉｎｇ）する方法は記載されている（例えば、２００４年１月７日出願「CO-DOPING FOR FERMI LEVEL CONTROL IN SEMI-INSULATING GROUP III NITRIDES」特許文献２３参照）。同特許の開示を、参照により記載されたものとして全体を本明細書に組み込む。
本発明の、ドーパントがｎ型ドーパントである実施形態では、ｎ型ドーパントはＳｉ、Ｇｅ、又はＯとすることができる。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約５０Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約２０Åから約５０００Åまで延在する。ｎ型ドーパントを用いると、ゲート凹部３６を用いない実施形態でのドープ領域４０は、約１０18から約１０21ｃｍ-3のドーパント濃度を実現でき、ゲート凹部３６が設けられる場合には、１０21ｃｍ-3よりも多量にドープすることができる。本発明の特定の実施形態では、ドープ領域４０、４０’は、キャップ層３４、３４’の表面又は表面近くの１つ又は複数のデルタドープ領域（ｄｅｌｙａ-ｄｏｐｅｄ ｒｅｇｉｏｎ）とすることができ、例えば、約１０11から１０15ｃｍ-2のドーパント濃度を有することができる。本明細書では、デルタドープ領域は、それが表面の約５Å以内にある場合に表面にあるとし、表面の約５０Å以内にある場合に表面の近くにあるとする。本発明の特定の実施形態では、ドーパントはＯであり、キャップ層３４、３４’内へ約２０Å延在する。トラップ効果を低減かつ／又は最小化するために、ｎ型ドーパントを使用してチャネル領域を表面状態から遮蔽し、表面エネルギーレベルを予測可能な所望のレベルに固定することができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での支配的な「表面」状態になるように十分に高くなければならないが、過度の電流漏洩経路をもたらすほどに高くなってはならない。
他の実施形態では、ドープ領域４０は、ｐ型ドーパントでドープされる領域である。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約３０Åから約５０００Åまで延在する。ｐ型ドーパントを用いると、ドープ領域４０は、約１０16から約１０22ｃｍ-3のドーパント濃度を実現することができる。ｐ型ドーパントは、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣとすることができる。本発明の特定の実施形態では、ドープ領域４０は、キャップ層の表面又は表面近くの１つ又は複数のデルタドープ領域とすることができ、例えば、約１０11から約１０15ｃｍ-2のドーパント濃度を有することができる。ｐ型ドーパントを使用してチャネル領域を表面状態から遮蔽し、トラップ効果を低減かつ／又は最小化するように表面エネルギーレベルを予測可能な所望のレベルに固定し、かつ漏洩電流を低減させることができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での漏洩電流を低減させ、かつ支配的な「表面」状態になるように十分に高くなければならないが、伝導層になることによって誘導トラップ又は漏洩経路をもたらすほどに高くなってはならない。しかし、本発明の、例えば、図２Ｂに示されるように、入り込んでいるゲートコンタクト３２を有する特定の実施形態で、キャップ層３４’とゲートコンタクト３２の間にＳｉＮ層又はギャップなどの絶縁領域が設けられ場合には、キャップ層３４’を伝導層として提供できるように高レベルのｐ型ドーパントを与えることができる。
さらに、本発明のある実施形態では、ドープ領域４０は、このドープ領域とキャップ層３４の間にｐ−ｎ接合をもたらすようにｐ型ドーパントでドープすることができ、ゲートコンタクト３２は、接合型ＨＥＭＴ（ＪＨＥＭＴ）をもたらすようにドープ領域４０上に直接に設けられる。このような場合には、ドープ領域４０は、オーミックコンタクト３０まで延びることがなく、オーミックコンタクト４０は、ＳｉＮ層又はギャップなどの絶縁領域によってドープ領域から分離することができる。
さらなる実施形態では、ドープ領域４０は、深いレベルのドーパントでドープされた領域である。本発明の、ゲート凹部３６を用いない特定の実施形態では、ドープ領域４０は、キャップ層３４の中へ約２．５Åから約１００Åまで延在する。本発明の、ゲート凹部３６を用いる特定の実施形態では、ドープ領域４０’は、キャップ層３４’の中へ約３０Åから約５０００Åまで延在する。深いレベルのドーパントを用いると、ドープ領域４０は、約１０16から約１０22ｃｍ-3のドーパント濃度を実現することができる。深いレベルのドーパントは、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏ、又は他の希土類元素でよい。深いレベルのドーパントを使用してチャネル領域を表面状態から遮蔽し、トラップ効果を低減かつ／又は最小化するように表面エネルギーレベルを予測可能な所望のレベルに固定し、かつ漏洩電流を低減させることができる。ドーピングのレベルは、入り込んでいるゲートコンタクト３２を用いない実施形態での漏洩電流を低減させ、かつ支配的な「表面」状態になるように十分に高くなければならないが、著しいトラッピングを引き起こすほどに高くなってはならない。
図３Ａ及び図３Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
基板１０とチャネル層２０とバリア層２２とキャップ層２４とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ、図１Ｂ及び／又は図２Ａ、図２Ｂを参照して上述したように設けることができる。図３Ａ及び図３Ｂにさらに示されているように、黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’が電子デバイスの露出面に設けられる。本発明の特定の実施形態では、黒鉛状ＢＮ不活性層１００、１００’は、非単結晶層である。黒鉛状及び／又は非晶質ＢＮ不活性層１００、１００’は、単一層又は多層として設けることができ、また、ＳｉＮやＳｉＯｘなど他の材料からなる層と共に組み込むことができる。本発明の、ゲートコンタクト３２がＢＮ不活性層１００を貫通して入り込んでいる特定の実施形態では、黒鉛状又は非晶質ＢＮ不活性層１００は、約３Åから約１μｍの厚さを有することができる。本発明の、ゲートコンタクト３２がＢＮ不活性層１００’を貫通して入り込んでいない特定の実施形態では、黒鉛状又は非晶質ＢＮ不活性層１００’は、約２Åから約１００Åの厚さを有することができる。したがって、図３Ｂに示された実施形態では、ＭＩＳＨＥＭＴを提供することができる。さらに、上述したように、ゲートコンタクト３２は、例えば、図１Ａ及び図２Ｂに示されたように、キャップ層２４の中へ入り込んで配置し、又はキャップ層２４を貫通して入り込んで配置することができ、ＢＮ不活性層１００、１００’は、キャップ層２４の凹部の中へ、その凹部の中及びバリア層２２上へ延在することができ、あるいはゲートコンタクト３２で終止してもよい。したがって、本発明のいくつかの実施形態では、入り込んでいるゲートコンタクト３２を備えるＭＩＳＨＥＭＴを提供することができる。
ＭＯＣＶＤなどにより黒鉛状及び／又は非晶質ＢＮを形成する方法は、当業者には既知であり、したがって、本明細書でさらに説明する必要がない。例えば、ＢＮ層は、キャリアガス中でＴＥＢ又はＮＨ3を流すことによって形成することができる。しかし、黒鉛状及び／又は非晶質ＢＮ不活性層１００の形成は、不活性層１００が形成される下の構造体の分解温度未満の温度で実施されなければならない。したがって、例えば、ＧａＮベースの構造体では、黒鉛状及び／又は非晶質ＢＮ不活性層１００は、約１１００℃未満の温度で、いくつかの実施形態では約９５０℃未満の温度で、形成されなければならない。いくつかの実施形態では、不活性層１００は、上述したように後でアニールすることができる。
図４Ａ及び図４Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、ＳｉＣ不活性層１１０、１１０’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
基板１０とチャネル層２０とバリア層２２とキャップ層２４とオーミックコンタクト３０及びゲートコンタクト３２は、図１Ａ、図１Ｂ及び／又は図２Ａ、図２Ｂを参照して上述したように設けることができる。図４Ａ及び図４Ｂにさらに示されているように、ＳｉＣ不活性層１１０、１１０’がデバイスの露出面に設けられる。本発明の特定の実施形態では、ＳｉＣ不活性層１１０、１１０’は、非単結晶層である。本発明のいくつかの実施形態では、ＳｉＣ不活性層１１０、１１０’は絶縁性又はｐ型のＳｉＣである。ＳｉＣ不活性層１１０、１１０’がｐ型ＳｉＣの場合には、ＳｉＣ不活性層１１０、１１０’とオーミックコンタクト３２の間に、ＳｉＮ層又はギャップなど絶縁領域を設けることができる。本発明のいくつかの実施形態では、３Ｃ ＳｉＣが低温プロセスで軸上（ｏｎ−ａｘｉｓ）（０００１）六方材料（ｈｅｘａｇｏｎａｌ ｍａｔｅｒｉａｌ）の上に形成できるので、ＳｉＣ不活性層１１０、１１０’は３Ｃ ＳｉＣである。ＳｉＣ不活性層１１０、１１０’は、単一層又は多層として設けることができ、またＳｉＮやＳｉＯ2など他の材料からなる層と共に組み込むことができる。本発明の、ゲートコンタクト３２がＳｉＣ不活性層１１０を貫通して入り込んでいる特定の実施形態では、ＳｉＣ不活性層１１０は、約３Åから約１μｍの厚さを有することができる。本発明の、ゲートコンタクト３２がＳｉＣ不活性層１１０’を貫通して入り込んでいない特定の実施形態では、ＳｉＣ不活性層１１０’は、約２Åから約１００Åの厚さを有することができる。したがって、図４Ｂに示された実施形態では、ＭＩＳＨＥＭＴを提供することができる。さらに、上述したように、ゲートコンタクト３２は、例えば、図１Ａ及び図２Ｂに示されたように、キャップ層２４の中へ入り込んで配置し、又はキャップ層２４を貫通して入り込んで配置することができ、ＳｉＣ不活性層１１０、１１０’は、キャップ層２４の凹部の中へ、その凹部の中及びバリア層２２の上へ延在することができ、あるいはゲートコンタクト３２で終止してもよい。したがって、本発明のいくつかの実施形態では、入り込んでいるゲートコンタクト３２を備えるＭＩＳＨＥＭＴを提供することができる。
ＳｉＣ層を形成する方法は、当業者には既知であり、したがって、本明細書でさらに説明する必要がない。しかし、ＳｉＣ不活性層１１０の形成は、不活性層１１０が形成される下の構造体の分解温度未満の温度で実施されなければならない。したがって、例えば、ＧａＮベースの構造体では、ＳｉＣ不活性層１１０は、約１１００℃未満の温度で、いくつかの実施形態では約９５０℃未満の温度で、形成されなければならない。このような低い温度でＳｉＣを形成する方法には、例えば、Ｓｉ源及びＣ源としてＳｉＨ4及びＣ3Ｈ8を使用するＣＶＤ又はＰＥＣＶＤ、あるいは超低温スパッタリングが含まれてよい。さらに、ＳｉＣ不活性層１１０の特性を制御するために、ＳｉＣ層は、不純物でドープすることができる。例えば、ｎ型ＳｉＣはＮでドープでき、ｐ型ＳｉＣはＡｌ及び／又はＢでドープでき、絶縁ＳｉＣはＶ又はＦｅでドープすることができる。いくつかの実施形態では、不活性層１１０は、上述したように後でアニールすることができる。
図３Ａ、図３Ｂ及び図４Ａ、図４Ｂは、キャップ層２４上に不活性層１００、１００’及び１１０、１１０’を示しているが、キャップ層３４や従来の単一又は複数のキャップ層など他のキャップ層を設けてもよく、あるいはキャップ層を設けなくてもよい。例えば、不活性層１００、１００’及び１１０、１１０’がＡｌＮ層上に提供されるように、ＡｌＮ層をその外面に含むキャップ層２４と共に不活性層１００、１００’及び１１０、１１０’を使用することができるであろう。したがって、黒鉛状又は非晶質ＢＮ不活性層１００、１００’、あるいはＳｉＣ不活性層１１０、１１０’の使用は、図３Ａ、図３Ｂ及び図４Ａ、図４Ｂに示された特定の構造体に限定されるものと解釈されるべきでではなく、いかなるＩＩＩ族窒化物半導体デバイス、又は他の広バンドギャップ半導体デバイスにも使用することができる。
本発明の実施形態を、ゲートコンタクトがバリア層又はキャップ層の直上にあるＨＥＭＴ構造体に関して説明してきたが、本発明のいくつかの実施形態では、ゲートコンタクトとバリア層又はキャップ層との間に絶縁層を設けることができる。したがって、本発明のいくつかの実施形態では、記載されているように（例えば、Ｐａｒｉｋｈ他「INSULATING GATE ALGAN/GAN HEMT」という名称の特許文献１１参照）、絶縁ゲートＨＥＭＴを提供することができる。同出願の開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。いくつかの実施形態では、絶縁層は、黒鉛状及び／又は非晶質ＢＮからなるものとすることができる。
図５Ａ及び図５Ｂは、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、ＡｌＮキャップ層５４、５４’を組み込んだＩＩＩ族窒化物高電子移動度トランジスタを示す図である。
図５Ａは、バリア層２２上のＡｌＮキャップ層５４を、ＡｌＮキャップ層５４を貫通して入り込んでいるゲートコンタクト３２とともに示す図で、図５Ｂは、バリア層２２上のＡｌＮキャップ層５４’を、ＡｌＮキャップ層５４’上のゲートコンタクト３２とともに示す図である。
ＡｌＮキャップ層５４、５４’は、デバイスの上（外）面を物理的にチャネルから遠ざけ、こうすることによってその表面の影響を低減させることができる。さらに、Ｇａ−Ｎ結合と比べて強いＡｌ−Ｎ結合により、ＡｌＮキャップ層５４、５４’が高温でのエッチング又は他の化学反応の影響を受けにくいことから、ＡｌＮキャップ層５４、５４’は、化学的安定性を向上させ、下にある層を保護することができる。
ＡｌＮキャップ層５４、５４’は、バリア層２２上に形成されたブランケットとすることができ、またエピタキシャル成長させることができ、かつ／又は堆積によって形成することもできる。通常、ＡｌＮキャップ層５４、５４’は、約０．２ｎｍから約５００ｎｍの厚さを有する。本発明の、ＡｌＮキャップ層５４を貫通して入り込んでいるゲートコンタクト３２を有する特定の実施形態では、ＡｌＮキャップ層５４は、約１０Åから約５０００Åの厚さを有する。本発明の、ＡｌＮキャップ層５４’上にゲートコンタクト３２を有する特定の実施形態では、ＡｌＮキャップ層５４’は、約２Åから約５０Åの厚さを有する。
ＡｌＮキャップ層５４、５４’は、バリア層２２の成長の終止中にＧａ源を終止することで、従来のエピタキシャル成長法によって設けることができる。したがって、例えば、ＡｌＮキャップ層５４、５４’は、成長の終止直前及び終止中にＧａ源を終止することで、ＭＯＣＶＤ成長によって設けることができる。
図６は、本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するための断面概略図で、保護層６４がバリア層２２上に設けられたＩＩＩ族窒化物高電子移動度トランジスタ示す図である。
図６に示されているように、オーミックコンタクト３０は、保護層６４上に設けられている。ゲートコンタクト３２もまた、保護層６４上に設けることができる。本発明のある実施形態では、オーミックコンタクト３０は、保護層６４上に直接に設けられ、ゲートコンタクト３２もまた、保護層６４上に直接に設けることができる。
保護層６４は、オーミックコンタクト３０及びゲートコンタクト３２を形成する前に堆積させたＳｉＮ層でよい。他の方法として、保護層６４は、ＢＮ層又はＭｇＮ層でもよい。ＭｇＮは、オーミックコンタクト材料のアニールと同時に追加のドーピングを行うことができるので、ｐ型デバイスとの使用に特に適している。保護層６４は、単一のＳｉＮ層、ＭｇＮ層又はＢＮ層など単層でよく、あるいは、いくつかの実施形態では、保護層６４は、ＳｉＮの層とＡｌＮの層など、多層として設けることもできる。
保護層６４は、約１Åから約１０Åの厚さを有することができ、いくつかの実施形態では、約１単分子層の厚さを有することができる。保護層６４が薄いので、オーミックコンタクト３０を、保護層６４を貫通して入り込んで配置にする必要がない。このような保護層のないデバイスと比較してよりよい表面状態制御、及びより少ないゲート漏洩電流によって、信頼性を改善することができる。
保護層６４は、バリア層２２の形成と共に本来の場所（ｉｎ−ｓｉｔｕ）で形成することができる。保護層６４が非常に薄いので、Ｓｉ源、Ｂ源、又はＭｇ源を供給する以外の追加の製造コストは極めてわずかであり、薄い保護層６４を堆積させるための追加の成長時間もわずかだけでよい。さらに、保護層６４が薄いので、ゲートコンタクト３２及び／又はオーミックコンタクト３０用の凹部を形成するための追加のステップを不要にすることができる。
本発明の実施形態を特定のＨＥＭＴ構造体に関して本明細書で説明してきたが、本発明は、このような構造体に限定されるものと解釈されるべきではない。例えば、本発明の教示から利益を得ながらも、追加の層がＨＥＭＴデバイスに含まれてよい。このような追加層は、記載されているような（例えば、非特許文献１、又は２００１年７月１２日出願、２００２年６月６日公開「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」特許文献４参照）、ＧａＮキャップ層を含むことができる。これらの開示を、参照により本明細書に完全に記載されたものとして本明細書に組み込む。いくつかの実施形態では、ＭＩＳＨＥＭＴを作製するために、かつ／又は表面を不活性化させるために、ＳｉＮ、ＯＮＯ構造体、又は比較的高品質のＡｌＮなどの絶縁層を堆積させることができる。追加層はまた、１つ又は複数の組成傾斜遷移層を含んでもよい。
さらに、バリア層２２には、また、前に引用した特許文献５のように多層が設けられてもよい。したがって、本発明の実施形態は、バリア層を単層に限定するものと解釈されるべきではなく、例えば、ＧａＮ層、ＡｌＧａＮ層、及び／又はＡｌＮ層の各組合せを有するバリア層を含んでもよい。例えば、合金散乱を低減又は防止するために、１つのＧａＮ、ＡｌＮ構造体を利用することができる。したがって、本発明の実施形態は、窒化物ベースのバリア層を含むことができ、このような窒化物ベースのバリア層は、ＡｌＧａＮベースの各バリア層、ＡｌＮベースの各バリア層、及びそれらの組合せを含むことができる。
本発明の実施形態を、様々なキャップ層を貫通して入り込んで配置されたオーミックコンタクト３０に関して説明してきたが、本発明の特定の実施形態では、オーミックコンタクト３０はキャップ層上に設けられ、あるいは部分的にのみキャップ層の中へ入り込んで配置される。したがって、本発明の実施形態は、キャップ層の中へ入り込んでいるオーミックコンタクトを有する構造体に限定されるものと解釈されるべきではない。
図面及び本明細書では、本発明の典型的な実施形態を開示してきたが、特定の用語を用いたものの、これらの用語は一般的及び説明的な意味だけに用いられ、限定を目的としたものではない。
本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの一実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタの他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、黒鉛状及び／又は非晶質ＢＮ不活性層を示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、黒鉛状及び／又は非晶質ＢＮ不活性層を示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、ＳｉＣ不活性層を示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、ＳｉＣ不活性層を示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、キャップ層を有するトランジスタを示す断面概略図である。 本発明に係るＩＩＩ族窒化物高電子移動度トランジスタのさらに他の実施形態を説明するためのもので、保護層上にオーミックコンタクトを有するトランジスタを示す断面概略図である。

Claims (111)

  1. ＩＩＩ族窒化物ベースのチャネル層と、
    該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
    該バリア層上に設けられた不均一組成ＡｌＧａＮベースのキャップ層とを備え、
    該キャップ層が、前記バリア層から遠い方の前記キャップ層の表面付近に、前記ＡｌＧａＮベースのキャップ層内の領域に存在するよりも高い濃度のＡｌを有することを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
  2. 前記ＡｌＧａＮベースのキャップ層の中へ入り込んでいるゲートコンタクトをさらに備え、前記高濃度のＡｌが前記キャップ層の中へ約３０Åから約１０００Åまで延在することを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  3. 前記ＡｌＧａＮベースのキャップ層の中へ入り込んでいないゲートコンタクトを前記ＡｌＧａＮベースのキャップ層上にさらに備え、前記高濃度のＡｌが前記キャップ層の中へ約２．５Åから約１００Åまで延在することを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  4. 前記ＡｌＧａＮベースのキャップ層は、前記バリア層から遠い方の前記キャップ層の前記表面付近にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域と、前記ＡｌＧａＮベースのキャップ層内にＡｌyＧａ1-yＮ（ただしｙ＜１、ｙ＜ｘ）からなる第２の領域とを含むことを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  5. ｘは約０．３から約１、ｙは約０．２から約０．９であることを特徴とする請求項４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  6. 前記ＡｌＧａＮベースのキャップ層は、前記バリア層と前記ＡｌＧａＮベースのキャップ層との間の境界面にＡｌzＧａ1-zＮ（ただし、ｚ＜１、ｚ≠ｙ）からなる第３の領域をさらに含むことを特徴とする請求項４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  7. ｚ＞ｙであることを特徴とする請求項６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  8. ｚ＞ｘであることを特徴とする請求項７に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  9. ｚ≦ｘであることを特徴とする請求項６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  10. 前記チャネル層はＧａＮ層を備え、前記バリア層はＡｌＧａＮ層を備え、前記キャップ層はＡｌＧａＮ層を備えることを特徴とする請求項１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  11. ＩＩＩ族窒化物ベースのチャネル層と、
    該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
    該バリア層上に設けられたＩＩＩ族窒化物ベースのキャップ層とを備え、
    前記キャップ層が、前記バリア層から遠い方の前記キャップ層の表面付近にドープ領域を有することを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
  12. 前記ドープ領域は、ｎ型ドーパントでドープされた領域を含むことを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  13. 前記ｎ型ドーパントは、Ｓｉ、Ｇｅ、及び／又はＯを含むことを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  14. 前記キャップ層の中へ入り込んでいないゲートコンタクトを前記キャップ層上にさらに備え、前記ドープ領域が前記キャップ層の中へ約２．５Åから約５０Åまで延在することを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  15. 前記キャップ層の中へ入り込んでいるゲートコンタクトをさらに備え、前記ドープ領域が前記キャップ層の中へ約２０Åから約５０００Åまで延在することを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  16. 前記ドープ領域は、約１０18から約１０21ｃｍ-3のドーパント濃度をもたらすことを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  17. 前記ドープ領域は、前記キャップ層の前記表面又は前記表面近くに１つ又は複数のデルタドープ領域を含むことを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  18. 前記１つ又は複数のデルタドープ領域は、約１０11から約１０15ｃｍ-2のドーパント濃度を有することを特徴とする請求項１７に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  19. 前記ｎ型ドーパントはＯを含み、前記ドープ領域は、前記キャップ層の中へ約２０Å延在することを特徴とする請求項１２に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  20. 前記ドープ領域は、ｐ型ドーパントでドープされた領域を含むことを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  21. 前記キャップ層の中へ入り込んでいないゲートコンタクトを前記キャップ層上にさらに備え、前記ドープ領域は、前記キャップ層の中へ約２．５Åから約５０Åまで延在することを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  22. 前記キャップ層の中へ入り込んでいるゲートコンタクトをさらに備え、前記ドープ領域は、前記キャップ層の中へ約３０Åから約５０００Åまで延在することを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  23. 前記ｐ型ドーパントは、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  24. 前記ｐ型ドーパントは、Ｍｇ、Ｂｅ、Ｚｎ、Ｃａ、及び／又はＣを含むことを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  25. 前記ドープ領域は、１つ又は複数のデルタドープ領域を前記キャップ層の前記表面又は前記表面近くに含むことを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  26. 前記デルタドープ領域は、約１０11から約１０15ｃｍ-2のドーパント濃度を有することを特徴とする請求項２５に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  27. 前記キャップ層内に設けられた凹部と、
    該凹部内に、前記キャップ層と直接に接触していないゲートコンタクトとをさらに備え、前記ｐ型ドーパントのレベルは、前記キャップ層内に伝導領域をもたらすことを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  28. 前記凹部の側壁上に絶縁層をさらに備え、前記ゲートコンタクトは、前記凹部内の前記絶縁層上にあることを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  29. 前記ドープ領域は、前記キャップ層とｐ−ｎ接合を形成し、前記ゲートコンタクトは、前記ドープ領域の直上にあることを特徴とする請求項２０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  30. 前記ドープ領域は、深いレベルのドーパントでドープした領域を含むことを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  31. 前記キャップ層の中へ入り込んでいないゲートコンタクトを前記キャップ層上にさらに備え、前記ドープ領域は、前記キャップ層の中へ約２．５Åから約１００Åまで延在することを特徴とする請求項３０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  32. 前記キャップ層の中へ入り込んでいるゲートコンタクトをさらに備え、前記ドープ領域は、前記キャップ層の中へ約３０Åから約５０００Åまで延在することを特徴とする請求項３０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  33. 前記深いレベルのドーパントは、約１０16から約１０22ｃｍ-3のドーパント濃度を与えることを特徴とする請求項３０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  34. 前記深いレベルのドーパントは、Ｆｅ、Ｃ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｏ及び／又は他の希土類元素を含むことを特徴とする請求項３０に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  35. 前記ドープ領域は第１のドープ領域を含み、前記キャップ層は、前記バリア層と前記第１のドープ領域の間に第２のドープ領域をさらに含み、前記第２のドープ領域のドーパント濃度は、前記第１のドープ領域のドーパント濃度よりも少ないことを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  36. 前記第２のドープ領域は、前記キャップ層の、前記第１のドープ領域内ではない残りの部分を含むことを特徴とする請求項３５に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  37. 前記キャップ層は、ｎ型ドーパントとｐ型ドーパント及び深いレベルのドーパントのうち少なくとも２つでドープされることを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  38. 前記チャネル層はＧａＮ層を含み、前記バリア層はＡｌＧａＮ層を含み、前記キャップ層はＧａＮ層又はＡｌＧａＮ層を含むことを特徴とする請求項１１に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  39. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    該チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    該バリア層上に不均一組成ＡｌＧａＮベースのキャップ層を形成するステップとを含み、
    前記キャップ層が、前記バリア層から遠い方の前記キャップ層の表面に、前記ＡｌＧａＮベースのキャップ層内の領域に存在するよりも高い濃度のＡｌを有することを特徴とするＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  40. 前記不均一組成ＡｌＧａＮベースのキャップ層を形成するステップは、
    前記キャップ層の前記表面付近にＡｌxＧａ1-xＮ（ただしｘ≦１）からなる第１の領域形成するステップと、
    前記ＡｌＧａＮベースのキャップ層内にＡｌyＧａ1-yＮ（ただしｙ＜１、ｙ＜ｘ）からなる第２の領域を形成するステップとを含むことを特徴とする請求項３９に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  41. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    該チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    該バリア層上にＩＩＩ族窒化物ベースのキャップ層を形成するステップとを含み、
    該キャップ層が、前記バリア層から遠い方の前記キャップ層の表面付近にドープ領域を有することを特徴とするＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  42. 前記ドープ領域は、ｎ型ドーパントとｐ型ドーパント及び／又は深いレベルのドーパントでドープされることを特徴とする請求項４１に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  43. 広バンドギャップ半導体材料からなる領域の表面の少なくとも一部分上に、黒鉛状及び／又は非晶質ＢＮ層を形成するステップを含むことを特徴とする広バンドギャップ半導体デバイスの表面を不活性化するＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  44. 前記広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物半導体デバイスを含むことを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  45. 前記広バンドギャップ半導体デバイスは、ＧａＮベースの半導体デバイスを含むことを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  46. 前記広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタを含むことを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  47. 前記黒鉛状及び／又は非晶質ＢＮ層を形成するステップは、前記広バンドギャップ半導体デバイス中の広バンドギャップ半導体材料の分解温度未満の温度で実施されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  48. 前記黒鉛状及び／又は非晶質ＢＮ層を形成するステップは、約１１００℃未満の温度で実施されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  49. 前記黒鉛状及び／又は非晶質ＢＮ層を形成するステップは、約１０００℃未満の温度で実施されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  50. 前記黒鉛状及び／又は非晶質ＢＮ層を形成するステップは、約９００℃未満の温度で実施されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  51. 前記ＢＮ層は、非単結晶になるように形成されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  52. 前記黒鉛状及び／又は非晶質ＢＮ層は、約３Åから約１μｍの厚さに形成されることを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  53. 前記黒鉛状及び／又は非晶質ＢＮ層を形成するステップは、キャリアガスと共にＴＥＢ及びＮＨ3を流すステップを含むことを特徴とする請求項４３に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  54. 広バンドギャップ半導体材料からなる領域の表面の少なくとも一部分上に、黒鉛状及び／又は非晶質ＢＮの層を含むことを特徴とする広バンドギャップ半導体デバイスの不活性構造体。
  55. 前記広バンドギャップ半導体デバイスは、ＩＩＩ族窒化物半導体デバイスを含むことを特徴とする請求項５４に記載の不活性構造体。
  56. ＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上にＳｉＣ層を形成するステップを含むことを特徴とするＩＩＩ族窒化物半導体デバイスの表面不活性化方法。
  57. 前記ＩＩＩ族窒化物半導体デバイスは、ＧａＮベースの半導体デバイスを含むことを特徴とする請求項５６の表面不活性化方法。
  58. 前記ＩＩＩ族窒化物半導体デバイスは、ＩＩＩ族窒化物高電子移動度トランジスタを含むことを特徴とする請求項５６に記載の表面不活性化方法。
  59. 前記ＳｉＣ層を形成するステップは、前記ＩＩＩ族窒化物半導体デバイス中のＩＩＩ族窒化物半導体材料の分解温度未満の温度で実施されることを特徴とする請求項５６に記載の表面不活性化方法。
  60. 前記ＳｉＣ層を形成するステップは、約１１００℃未満の温度で実施されることを特徴とする請求項５６に記載の表面不活性化方法。
  61. 前記ＳｉＣ層を形成するステップは、約１０００℃未満の温度で実施されることを特徴とする請求項５６に記載の表面不活性化方法。
  62. 前記ＳｉＣ層を形成するステップは、約９００℃未満の温度で実施されることを特徴とする請求項５６に記載の表面不活性化方法。
  63. 前記ＳｉＣ層は、非単結晶になるように形成されることを特徴とする請求項５６に記載の表面不活性化方法。
  64. 前記ＳｉＣ層を形成するステップは、３Ｃ ＳｉＣ層を形成するステップを含むことを特徴とする請求項５６に記載の表面不活性化方法。
  65. 前記ＳｉＣ層は、約３Åから約１μｍの厚さに形成されることを特徴とする請求項５６に記載の表面不活性化方法。
  66. 前記ＳｉＣ層は、ｐ型ＳｉＣであることを特徴とする請求項５６に記載の表面不活性化方法。
  67. 前記ＳｉＣ層は、絶縁ＳｉＣであることを特徴とする請求項５６に記載の表面不活性化方法。
  68. ＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上にＳｉＣの層を含むことを特徴とするＩＩＩ族窒化物半導体デバイスの不活性構造体。
  69. 前記ＩＩＩ族窒化物半導体デバイスは、ＧａＮベースの半導体デバイスを含むことを特徴とする請求項６８に記載の不活性構造体。
  70. 前記ＳｉＣ層は、ｐ型ＳｉＣであることを特徴とする請求項６８に記載の不活性構造体。
  71. 前記ＳｉＣ層は、絶縁ＳｉＣであることを特徴とする請求項６８に記載の不活性構造体。
  72. ＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上に直接に不活性層を形成するステップと、
    前記不活性層を酸素含有環境中でアニールするステップとを含むことを特徴とするＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  73. 前記不活性層は、ＳｉＮ及び／又はＭｇＮを含むことを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  74. 前記不活性層は、ＢＮ及び／又はＳｉＣを含むことを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  75. 前記不活性層は、ＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含むことを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  76. 前記アニールするステップは、約１００℃から約１１００℃の温度で、約１０秒から約１時間の間実施されることを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  77. 前記酸素含有環境は、Ｏ2、Ｏ3、ＣＯ2、ＣＯ、Ｎ2Ｏ、Ｄ2Ｏ、及び／又はＮＯを含むことを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  78. 前記アニールするステップは、前記不活性層の下の構造体を酸化するには不十分であるが前記不活性層から少なくとも一部の水素を除去するには十分なある温度及び時間で実施されることを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  79. 前記ＩＩＩ族窒化物半導体材料は、ＧａＮベースの材料を含むことを特徴とする請求項７２に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  80. ＩＩＩ族窒化物半導体材料からなる領域の表面の少なくとも一部分上に直接に不活性層を形成するステップと、
    前記不活性層をＤ2及び／又はＤ2Ｏ中でアニールするステップとを含むことを特徴とするＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  81. 前記不活性層は、ＳｉＮ及び／又はＭｇＮを含むことを特徴とする請求項８０に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  82. 前記不活性層は、ＢＮ及び／又はＳｉＣを含むことを特徴とする請求項８０に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  83. 前記不活性層は、ＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含むことを特徴とする請求項８０に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  84. 前記アニールするステップは、前記不活性層の下の構造体を酸化するには不十分であるが前記不活性層から少なくとも一部の水素を除去するには十分な、あるいは前記不活性層中の少なくとも一部の水素を重水素で置換するには十分なある温度及び時間で実施されることを特徴とする請求項８０に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  85. 前記ＩＩＩ族窒化物半導体材料は、ＧａＮベースの材料を含むことを特徴とする請求項８０に記載のＩＩＩ族窒化物半導体デバイスの不活性構造体の製造方法。
  86. ＩＩＩ族窒化物ベースのチャネル層と、
    該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
    該バリア層上に設けられたＡｌＮキャップ層と
    を備えることを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
  87. 前記ＡｌＮキャップ層の中へ入り込んでいるゲートコンタクトをさらに備え、前記ＡｌＮキャップ層は、約１０Åから約５０００Åの厚さを有することを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  88. 前記ＡｌＮキャップ層の中へ入り込んでいないゲートコンタクトを前記ＡｌＮキャップ層上にさらに備え、前記ＡｌＮキャップ層は、約２Åから約５０Åの厚さを有することを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  89. 前記チャネル層はＧａＮ層を含み、前記バリア層はＡｌＧａＮ層を含むことを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  90. 前記ＡｌＮキャップ層と前記バリア層の間に配置された少なくとも１つのＩＩＩ族窒化物層をさらに備えることを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  91. 前記ＡｌＮキャップ層は、非単結晶であることを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  92. 前記ＡｌＮキャップ層の結晶構造は、前記ＡｌＮキャップ層がその上に形成される層の結晶構造とコヒーレントではないことを特徴とする請求項８６に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  93. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    該チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    該バリア層上にＡｌＮキャップ層を形成するステップと
    を含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  94. ＩＩＩ族窒化物ベースのチャネル層と、
    該チャネル層上に設けられたＩＩＩ族窒化物ベースのバリア層と、
    該バリア層上に設けられた保護層と、
    該バリア層上に設けられたゲートコンタクトと、
    前記保護層上に設けられたオーミックコンタクトと
    を備えることを特徴とするＩＩＩ族窒化物高電子移動度トランジスタ。
  95. 前記保護層は、ＳｉＮを含むことを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  96. 前記保護層は、ＢＮを含むことを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  97. 前記保護層は、ＭｇＮを含むことを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  98. 前記保護層は、ＳｉＯ2、ＭｇＯ、Ａｌ2Ｏ3、Ｓｃ2Ｏ3、及び／又はＡｌＮを含むことを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  99. 前記保護層は、約１単分子層の厚さを有することを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  100. 前記保護層は、多層を含むことを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  101. 前記多層は、ＳｉＮの層及びＡｌＮの層を含むことを特徴とする請求項１００に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  102. 前記保護層は、約１Åから約１０Åの厚さを有することを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  103. 前記ゲートコンタクトは、前記保護層上にあることを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  104. 前記オーミックコンタクトは、前記保護層の直上にあることを特徴とする請求項９４に記載のＩＩＩ族窒化物高電子移動度トランジスタ。
  105. ＩＩＩ族窒化物ベースのチャネル層を形成するステップと、
    該チャネル層上にＩＩＩ族窒化物ベースのバリア層を形成するステップと、
    該バリア層上に保護層を形成するステップと、
    前記バリア層上にゲートコンタクトを形成するステップと、
    前記保護層上にオーミックコンタクトを形成するステップと
    を含むことを特徴とするＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  106. 前記保護層を形成するステップは、前記バリア層を形成する前記ステップと共に本来の場所で実施されることを特徴とする請求項１０５に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  107. 前記保護層を形成するステップは、ＳｉＮ、ＢＮ、及び／又はＭｇＮを含む層を形成するステップを含むことを特徴とする請求項１０５に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  108. 前記保護層は、約１単分子層の厚さに形成されることを特徴とする請求項１０５に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  109. 前記保護層を形成するステップは、多層を形成するステップを含むことを特徴とする請求項１０５に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  110. 前記多層を形成するステップは、ＳｉＮの層を形成するステップと、ＡｌＮの層を形成するステップとを含むことを特徴とする請求項１０９に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
  111. 前記保護層は、約１Åから約１０Åの厚さに形成されることを特徴とする請求項１０５に記載のＩＩＩ族窒化物高電子移動度トランジスタの製造方法。
JP2007543022A 2004-11-23 2005-08-31 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法 Active JP5406452B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/996,249 US7456443B2 (en) 2004-11-23 2004-11-23 Transistors having buried n-type and p-type regions beneath the source region
US10/996,249 2004-11-23
PCT/US2005/031272 WO2006057686A2 (en) 2004-11-23 2005-08-31 Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same

Publications (3)

Publication Number Publication Date
JP2008521248A true JP2008521248A (ja) 2008-06-19
JP2008521248A5 JP2008521248A5 (ja) 2008-07-31
JP5406452B2 JP5406452B2 (ja) 2014-02-05

Family

ID=35457428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007543022A Active JP5406452B2 (ja) 2004-11-23 2005-08-31 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法

Country Status (8)

Country Link
US (2) US7456443B2 (ja)
EP (1) EP1817798B2 (ja)
JP (1) JP5406452B2 (ja)
KR (1) KR101124937B1 (ja)
CN (1) CN101107713A (ja)
CA (1) CA2588114A1 (ja)
TW (1) TWI464876B (ja)
WO (1) WO2006057686A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165314A (ja) * 2004-12-08 2006-06-22 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2016524817A (ja) * 2013-06-06 2016-08-18 蘇州晶湛半導体有限公司Ｅｎｋｒｉｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製作方法
WO2020067215A1 (ja) * 2018-09-28 2020-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2020524399A (ja) * 2017-06-19 2020-08-13 エピガン ナムローゼ フェンノートシャップ 高電子移動度トランジスタ
US11476358B2 (en) 2020-08-06 2022-10-18 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
EP2273553B1 (en) * 2004-06-30 2020-02-12 IMEC vzw A method for fabricating AlGaN/GaN HEMT devices
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
KR100597649B1 (ko) * 2004-11-26 2006-07-05 삼성전자주식회사 베리어 메탈을 포함하는 반도체 디바이스의 제조방법 및그 구조
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US9331192B2 (en) * 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP2007048783A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd ショットキーダイオード及びその製造方法
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8044432B2 (en) * 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
US20080067549A1 (en) * 2006-06-26 2008-03-20 Armin Dadgar Semiconductor component
US7504309B2 (en) * 2006-10-12 2009-03-17 International Business Machines Corporation Pre-silicide spacer removal
US7393746B2 (en) 2006-10-12 2008-07-01 International Business Machines Corporation Post-silicide spacer removal
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP4296195B2 (ja) * 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
JP5260550B2 (ja) * 2007-01-10 2013-08-14 インターナショナル レクティフィアー コーポレイション Ｉｉｉ族窒化物素子のための活性領域成形およびその製造方法
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
US20090321787A1 (en) * 2007-03-20 2009-12-31 Velox Semiconductor Corporation High voltage GaN-based heterojunction transistor structure and method of forming same
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
US9209281B2 (en) * 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
CN101359686B (zh) * 2007-08-03 2013-01-02 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
JP5285252B2 (ja) * 2007-09-12 2013-09-11 新日本無線株式会社 窒化物半導体装置
JP4462330B2 (ja) * 2007-11-02 2010-05-12 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
EP2071509A1 (en) * 2007-12-13 2009-06-17 Gemalto SA Method and apparatus to mark a document using a combination between guilloches and watermarking, method and apparatus to read previous combination
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US20100084687A1 (en) * 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8080820B2 (en) * 2009-03-16 2011-12-20 Intel Corporation Apparatus and methods for improving parallel conduction in a quantum well device
KR101694883B1 (ko) * 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
JP5785153B2 (ja) * 2009-04-08 2015-09-24 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US8741715B2 (en) 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
KR101649004B1 (ko) * 2009-05-26 2016-08-17 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
US9306050B2 (en) * 2009-06-26 2016-04-05 Cornell University III-V semiconductor structures including aluminum-silicon nitride passivation
JP4700125B2 (ja) 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
US8809904B2 (en) 2010-07-26 2014-08-19 Cree, Inc. Electronic device structure with a semiconductor ledge layer for surface passivation
JPWO2012014675A1 (ja) * 2010-07-29 2013-09-12 日本碍子株式会社 半導体素子、ｈｅｍｔ素子、および半導体素子の製造方法
CN103003931B (zh) * 2010-07-29 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
KR20120124101A (ko) * 2011-05-03 2012-11-13 삼성전자주식회사 고효율 질화계 이종접합 전계효과 트랜지스터
KR101813177B1 (ko) 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자
KR101259126B1 (ko) * 2011-07-25 2013-04-26 엘지전자 주식회사 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5739774B2 (ja) * 2011-09-13 2015-06-24 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5896667B2 (ja) * 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5784440B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN102509569B (zh) * 2011-10-19 2014-04-16 西安电子科技大学 I层钒掺杂的碳化硅肖特基结型核电池及其制作方法
US9472633B1 (en) * 2011-11-28 2016-10-18 Qorvo Us, Inc. Transistor gate having an insulating layer support structure
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US9337301B2 (en) 2011-12-21 2016-05-10 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
KR101256467B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US8860091B2 (en) * 2012-04-16 2014-10-14 Hrl Laboratories, Llc Group III-N HFET with a graded barrier layer
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
US8900985B2 (en) * 2012-10-15 2014-12-02 Infineon Technologies Austria Ag Self-doped ohmic contacts for compound semiconductor devices
US8768271B1 (en) * 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
US9306009B2 (en) * 2013-02-25 2016-04-05 Cree, Inc. Mix doping of a semi-insulating Group III nitride
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443737B2 (en) * 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
CN105453238B (zh) * 2013-06-11 2020-11-10 斯派克迈特股份有限公司 用于半导体制造过程和/或方法的化学组合物、使用其制得的装置
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
JP2015046444A (ja) * 2013-08-27 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN104167444A (zh) * 2014-08-27 2014-11-26 电子科技大学 一种具有局部帽层的氮化镓基异质结场效应晶体管
CN104269434B (zh) * 2014-09-19 2018-01-05 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
CN104465746B (zh) * 2014-09-28 2018-08-10 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10177061B2 (en) * 2015-02-12 2019-01-08 Infineon Technologies Austria Ag Semiconductor device
US20160293596A1 (en) * 2015-03-30 2016-10-06 Texas Instruments Incorporated Normally off iii-nitride transistor
US9985121B1 (en) * 2015-04-13 2018-05-29 Hrl Laboratories, Llc P-type diamond gate-GaN heterojunction FET structure
JP2017011088A (ja) * 2015-06-22 2017-01-12 住友電工デバイス・イノベーション株式会社 半導体装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN105261643B (zh) * 2015-09-22 2018-04-24 宁波大学 一种高击穿电压氮化镓基高电子迁移率晶体管
WO2017052587A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Passivation of transistor channel region interfaces
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
WO2017087197A1 (en) 2015-11-19 2017-05-26 Hrl Laboratories, Llc Iii-nitride field-effect transistor with dual gates
CN108604597B (zh) 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法
TWI762486B (zh) 2016-05-31 2022-05-01 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US10354879B2 (en) * 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
JP6950185B2 (ja) * 2017-01-12 2021-10-13 三菱電機株式会社 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CN107248528B (zh) * 2017-06-09 2019-10-11 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
US11444172B2 (en) * 2017-12-01 2022-09-13 Mitsubishi Electric Corporation Method for producing semiconductor device and semiconductor device
JP2021120966A (ja) * 2018-04-27 2021-08-19 ソニーセミコンダクタソリューションズ株式会社 スイッチングトランジスタ及び半導体モジュール
CN109659358A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt低欧姆接触电阻结构及其制作方法
CN109659362A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
CN111584626B (zh) * 2020-05-28 2023-02-28 西安电子科技大学芜湖研究院 一种增强型hemt器件结构及其制备方法
CN112271137B (zh) * 2020-11-02 2024-04-09 中国工程物理研究院电子工程研究所 一种基于高电子迁移率晶体管的钝化方法
CN113540230A (zh) * 2021-06-11 2021-10-22 中兴通讯股份有限公司 半导体器件及其制作方法
US20240030309A1 (en) * 2021-09-28 2024-01-25 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
US20240014305A1 (en) * 2021-10-22 2024-01-11 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
WO2024060110A1 (en) * 2022-09-22 2024-03-28 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126750A (ja) * 1997-07-08 1999-01-29 Nec Corp 電界効果トランジスタおよびその製造方法
JPH11111730A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
JPH11150264A (ja) * 1997-09-12 1999-06-02 Sony Corp 半導体装置およびその製造方法ならびに無線通信装置
JP2001284578A (ja) * 2000-03-30 2001-10-12 Fujitsu Ltd 半導体三端子装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE3072175D1 (de) * 1979-12-28 1990-04-26 Fujitsu Ltd Halbleitervorrichtungen mit heterouebergang.
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
EP0549373B1 (en) * 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) * 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US5837331A (en) * 1996-03-13 1998-11-17 Motorola, Inc. Amorphous multi-layered structure and method of making the same
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) * 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) * 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) * 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6498111B1 (en) * 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) * 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CN1557024B (zh) † 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003209124A (ja) * 2001-11-06 2003-07-25 Sony Corp 電界効果半導体素子の製造方法及び電界効果半導体素子
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
AU2002359628A1 (en) * 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US7786550B2 (en) * 2003-03-06 2010-08-31 Panasonic Corporation P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP2005183551A (ja) 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP2008508166A (ja) * 2004-06-18 2008-03-21 リージェンツ・オブ・ザ・ユニヴァーシティー・オブ・ミネソタ 高周波プラズマを用いてナノ粒子を生成するための方法および装置
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US8163196B2 (en) 2008-10-28 2012-04-24 Honeywell International Inc. Azeotrope-like compositions comprising 1-chloro-3,3,3-trifluoropropene

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126750A (ja) * 1997-07-08 1999-01-29 Nec Corp 電界効果トランジスタおよびその製造方法
JPH11150264A (ja) * 1997-09-12 1999-06-02 Sony Corp 半導体装置およびその製造方法ならびに無線通信装置
JPH11111730A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
JP2001284578A (ja) * 2000-03-30 2001-10-12 Fujitsu Ltd 半導体三端子装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
JP2004327882A (ja) * 2003-04-28 2004-11-18 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165314A (ja) * 2004-12-08 2006-06-22 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2016524817A (ja) * 2013-06-06 2016-08-18 蘇州晶湛半導体有限公司Ｅｎｋｒｉｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 半導体デバイスおよびその製作方法
KR101780890B1 (ko) * 2013-06-06 2017-09-21 엔크리스 세미컨덕터, 아이엔씨. 반도체 소자 및 그 제조 방법
JP2020524399A (ja) * 2017-06-19 2020-08-13 エピガン ナムローゼ フェンノートシャップ 高電子移動度トランジスタ
JP7177398B2 (ja) 2017-06-19 2022-11-24 ソイテック ベルジャム ナムローゼ フェンノートシャップ 高電子移動度トランジスタ
WO2020067215A1 (ja) * 2018-09-28 2020-04-02 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2020057784A (ja) * 2018-09-28 2020-04-09 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US11804567B2 (en) 2018-09-28 2023-10-31 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device and method of producing the same
US11476358B2 (en) 2020-08-06 2022-10-18 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
KR101124937B1 (ko) 2012-03-27
TW200620666A (en) 2006-06-16
TWI464876B (zh) 2014-12-11
CN101107713A (zh) 2008-01-16
US7456443B2 (en) 2008-11-25
KR20070091629A (ko) 2007-09-11
CA2588114A1 (en) 2006-06-01
EP1817798B2 (en) 2020-04-22
JP5406452B2 (ja) 2014-02-05
EP1817798A2 (en) 2007-08-15
US20090042345A1 (en) 2009-02-12
US20060108606A1 (en) 2006-05-25
US9166033B2 (en) 2015-10-20
WO2006057686A3 (en) 2006-06-29
EP1817798B1 (en) 2012-08-01
WO2006057686A2 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP6357037B2 (ja) 常時オフ半導体デバイスおよびその作製方法
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
US8551821B2 (en) Enhancement normally off nitride semiconductor device manufacturing the same
US8330187B2 (en) GaN-based field effect transistor
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2006253224A (ja) 半導体装置とその製造方法
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080605

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120413

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131101

R150 Certificate of patent or registration of utility model

Ref document number: 5406452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250