JP4620333B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4620333B2
JP4620333B2 JP2003131263A JP2003131263A JP4620333B2 JP 4620333 B2 JP4620333 B2 JP 4620333B2 JP 2003131263 A JP2003131263 A JP 2003131263A JP 2003131263 A JP2003131263 A JP 2003131263A JP 4620333 B2 JP4620333 B2 JP 4620333B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
electrode
gan
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003131263A
Other languages
English (en)
Other versions
JP2004335828A (ja
Inventor
正裕 戸塚
友希 奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003131263A priority Critical patent/JP4620333B2/ja
Priority to US10/784,947 priority patent/US7135416B2/en
Publication of JP2004335828A publication Critical patent/JP2004335828A/ja
Application granted granted Critical
Publication of JP4620333B2 publication Critical patent/JP4620333B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、窒化ガリウム系半導体の表面安定化方法、及びそれを用いた半導体装置の製造方法に関し、特に、触媒化学気相反応装置を用いた方法に関する。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）系半導体を基板材料に用いた電界効果トランジスタでは、良好なＤＣ特性や高周波特性が得られなかった。これは、基板表面にトラップが存在するためであり、表面の安定化が必要とされる。そこで、従来は、Ｎ２プラズマやＮＨ３プラズマを基板に照射し、窒化ガリウム基板表面に存在する窒素原子の空孔や酸素原子を、窒素原子で置換して（即ち、窒化して）、表面の安定化を図っていた（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平６−２４４４０９号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、基板表面にプラズマを照射した場合、プラズマによるダメージの発生が不可避であり、かかる基板を用いて作製した半導体装置の電気的特性等に悪い影響を与えていた。
【０００５】
そこで、本発明は、表面にダメージを与えることなく、表面の安定化が可能な表面安定化方法の提供を目的とする。
【０００６】
【課題を解決するための手段】
本発明は、窒化ガリウム系半導体を用いた半導体装置の製造方法であって、窒化ガリウム系半導体からなる表面を有する基板を準備する工程と、表面にアルミニウム層を形成し、アルミニウム層を、窒素含有ガスを触媒反応を用いて分解した原子状窒素に接触させて窒化し、窒化アルミニウム層を形成する窒化工程と、窒化アルミニウム層の表面上に、ゲート電極と、ゲート電極を挟んで対向配置されたソース電極及びドレイン電極を形成する電極形成工程とを含むことを特徴とする半導体装置の製造方法である。
かかる表面安定化方法を用いることにより、従来のようなプラズマ入射に起因する表面ダメージを防止しながら、表面を窒化して安定化することができる。
【０００７】
【発明の実施の形態】
図１は、全体が５０で表される、本実施の形態に用いられる触媒化学気相反応装置の内部の概略図である。
触媒化学気相反応装置５０は、チャンバ（図示せず）内に、基板ステージ１を有する。基板ステージ１の上には、表面の安定化処理が行なわれるウエハ２が配置される。また、チャンバ内には、基板ステージ１とほぼ対向するようにガス導入部３が設けられている。ガス導入部３には、例えば複数の孔が設けられており、かかる孔を通って反応性ガス４が供給される。
【０００８】
ガス導入部３の近傍には、例えばタングステンワイヤからなる熱触媒体５が設けられている。基板ステージ１と熱触媒体５との距離は、例えば約２０ｍｍ〜約１００ｍｍ程度である。
基板ステージ１と熱触媒体５との間にはシャッタ６が設けられており、シャッタ６を開くことより、ウエハ２の表面安定化処理が開始され、シャッタ６を閉じることにより、ウエハ２の表面安定化処理が終了する。
【０００９】
次に、図１を参照しながら、窒化ガリウム系基板の表面安定化処理について簡単に説明する。
まず、上述のように、基板ステージ１の上に、窒化ガリウム系半導体からなるウエハ２を配置する。基板ステージ１にはヒータが設けられており、ウエハ２の温度を例えば１００℃に保持する。
【００１０】
次に、ガス導入部３から、例えばＮ２やＮＨ３等からなる窒素含有ガス４を導入する。ＮＨ３を用いた場合、例えば、ガス流量を１００ｓｃｃｍ、チャンバ内の真空度を１０Ｐａとする。また、例えばタングステンからなる熱触媒体５の表面温度は１５００℃とする。
【００１１】
ガス導入部３から供給された窒素含有ガス４は、熱触媒体５による触媒反応により、原子状の窒素に分解される。
【００１２】
かかる条件設定は、シャッタ６を閉じた状態で行なわれ、条件が安定した後にシャッタ６が開けられる。シャッタ６が開いた状態で、ウエハ２の表面に、原子状の窒素が供給され、表面の窒化、即ち安定化が行なわれる。表面安定化を終了する場合は、シャッタ６を閉じた後に、窒素含有ガス４の供給等を停止する。
【００１３】
このように、窒化ガリウム系半導体からなるウエハ２の表面に、原子状の窒素を供給することにより、ウエハ２の表面に存在する窒素空孔や酸素原子（自然酸化膜）を窒素原子で置換して、ウエハ２の表面安定化が可能となる。
【００１４】
なお、本実施の形態では、窒化ガリウム系半導体からなるウエハ２の表面を窒化して安定化したが、窒化ガリウム系半導体からなるウエハ２の表面に、Ａｌ層を予め形成しておき、これを窒化してＡｌＮ層を形成して、表面安定化を行なってもよい。
かかる方法では、触媒化学気相反応装置５０にウエハ２を入れる前に、ウエハ２の表面にＡｌ層を蒸着しておく。Ａｌ層の膜厚は約１０Å〜約５０Å、好適には約２０Åである。
【００１５】
また、窒化ガリウム系半導体には、ＧａＮのほか、ＡｌＧａＮ等のＧａＮのＧａ及び／又はＮを他の原子で置き換えた半導体も含まれる。
【００１６】
【実施例】
以下の実施例に、本実施の形態にかかる表面安定化方法を半導体装置の製造に適用した例を示す。ここでは、電界効果トランジスタを例に説明するが、ＨＥＭＴ等の他の半導体装置に適用してもかまわない。
【００１７】
実施例１．
図２は、全体が１００で表される、本実施例１にかかる電界効果トランジスタの製造工程の断面図である。かかる製造工程は、以下の工程１〜４を含む。
【００１８】
工程１：図２（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。
【００１９】
工程２：図２（ｂ）に示すように、上述の触媒化学気相反応装置５０を用いて、エピタキシャル層１２の表面を窒化し、ＧａＮ表面窒化層（安定化層）２０を形成する。
【００２０】
工程３：図２（ｃ）に示すように、ＧａＮ表面窒化層２０の上に、ゲート電極１４と、これを挟んで対向配置するソース電極１５、ドレイン電極１６を形成する。
【００２１】
工程４：図２（ｄ）に示すように、ゲート電極１５等を覆うように、例えば窒化シリコンからなるパッシベーション膜１７を形成する。かかる工程で、電界効果トランジスタ１００が完成する。
【００２２】
電界効果トランジスタ１００では、ゲート電極１４、ソース電極１５、ドレイン電極１６、及びパッシベーション膜１６と、ＧａＮエピタキシャル層１２との界面を安定化させることができる。
【００２３】
本実施例１では、ＧａＮエピタキシャル層１２の表面を直接窒化したが、エピタキシャル層１２の上にアルミニウム層を蒸着した後、アルミニウム層を窒化して窒化アルミニウム層として表面の安定化を図っても構わない。以下の実施例２〜５においても同様である。
【００２４】
実施例２．
図３は、全体が２００で表される、本実施例２にかかる電界効果トランジスタの製造工程の断面図である。図３中、図２と同一符号は、同一又は相当箇所である。かかる製造工程は、以下の工程１〜３を含む。
【００２５】
工程１：図３（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。続いて、エピタキシャル層１２の上に、ゲート電極１４、ソース電極１５、及びドレイン電極１６を形成する。
【００２６】
工程２：図３（ｂ）に示すように、触媒化学気相反応装置５０を用いて、ソース電極１５とゲート電極１４とに挟まれた領域、及びドレイン電極１６とゲート電極１４とに挟まれた領域の、エピタキシャル層１２の表面を窒化し、ＧａＮ表面窒化層２０を形成する。
【００２７】
工程３：図３（ｃ）に示すように、ゲート電極１５等を覆うように、窒化シリコンからなるパッシベーション膜１７を形成する。かかる工程で、電界効果トランジスタ２００が完成する。
【００２８】
電界効果トランジスタ２００では、パッシベーション膜１７の形成直前にＧａＮ表面窒化層２０を形成するため、より良好なパッシベーション膜１７／エピタキシャル層１２界面が得られる。
【００２９】
実施例３．
図４は、全体が３００で表される、本実施例３にかかる電界効果トランジスタの製造工程の断面図である。図４中、図２と同一符号は、同一又は相当箇所である。かかる製造工程は、以下の工程１〜５を含む。
【００３０】
工程１：図４（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。続いて、エピタキシャル層１２の上に、レジストマスク１９を形成し、ソース／ドレイン領域に開口部を設ける。更に、レジストマスク１９を用いて、ソース／ドレイン領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００３１】
工程２：図４（ｂ）に示すように、例えばレジストマスク１９を用いたリフトオフ法によりソース電極１５、ドレイン電極１６を形成する。ソース電極１５、ドレイン電極１６は、ＧａＮ表面窒化層２０の上に形成される。
【００３２】
工程３：図４（ｃ）に示すように、エピタキシャル層１２の上に、レジストマスク２１を形成し、ゲート領域に開口部を設ける。更に、レジストマスク２１を用いて、ゲート領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００３３】
工程４：図４（ｄ）に示すように、例えばレジストマスク２１を用いたリフトオフ法により、ＧａＮ表面窒化層２０の上にゲート電極１４を形成する。更に、残りのＧａＮエピタキシャル層１２の表面を安定化し、ＧａＮ表面窒化層２０を形成する。
【００３４】
工程５：図４（ｅ）に示すように、全面を覆うように、窒化シリコンからなるパッシベーション膜１７を形成する。かかる工程で、電界効果トランジスタ３００が完成する。
【００３５】
電界効果トランジスタ３００では、ＧａＮエピタキシャル層１２の表面を安定化し、ＧａＮ表面窒化層２０を形成した直後に、ゲート電極１４、ソース電極１５、及びドレイン電極１６をそれぞれ形成するため、ゲート電極１４、ソース電極１５、及びドレイン電極１６と、ＧａＮエピタキシャル層１２との界面状態が良好となる。この結果、電界効果トランジスタ３００の特性が向上する。
【００３６】
実施例４．
図５は、全体が４００で表される、本実施例４にかかる電界効果トランジスタの製造工程の断面図である。図５中、図２と同一符号は、同一又は相当箇所である。かかる製造工程は、以下の工程１〜６を含む。
【００３７】
工程１：図５（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。更に、基板１０の上に、酸化シリコンのスペーサ層３１を形成する。
【００３８】
工程２：図５（ｂ）に示すように、スペーサ層３１上に、レジストマスク３２を形成し、ゲート領域に開口部を設ける。更に、レジストマスク３２を用いて、ゲート領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００３９】
工程３：図５（ｃ）に示すように、レジストマスク３２を除去した後、ゲート電極３４を形成する。ゲート電極３４は、断面がＴ字型になるようにパターニングする。ゲート電極３４を形成した後、バッファード弗化水素酸（ＢＨＦ）を用いてスペーサ層３１を選択的に除去する。
【００４０】
工程４：図５（ｄ）に示すように、レジストマスク３３を形成し、ソース／ドレイン領域に開口部を設ける。更に、レジストマスク３３を用いて、ソース／ドレイン領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００４１】
工程５：図５（ｅ）に示すように、例えばレジストマスク３３を用いたリフトオフ法により、ＧａＮ表面窒化層２０の上にソース電極１５、ドレイン電極１６を形成する。続いて、レジストマスク３３を除去する。
【００４２】
工程６：図５（ｆ）に示すように、全面を覆うように、窒化シリコンからなるパッシベーション膜１７を形成する。かかる工程で、電界効果トランジスタ４００が完成する。
【００４３】
このように、Ｔ字型ゲート３４を有する電界効果トランジスタ４００においてもＧａＮエピタキシャル層１２の表面を安定化することにより、電界効果トランジスタ４００の特性が向上する。
【００４４】
実施例５．
図６は、全体が５００で表される、本実施例５にかかる電界効果トランジスタの製造工程の断面図である。図６中、図２と同一符号は、同一又は相当箇所である。かかる製造工程は、以下の工程１〜６を含む。
【００４５】
工程１：図６（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。続いて、触媒化学気相反応装置５０を用いて基板１０を処理し、ＧａＮエピタキシャル層１２の表面にＧａＮ表面窒化層２０を形成する。更に、同じ装置を用いて、ＧａＮ表面窒化層２０の上に、例えば窒化シリコンからなる第１パッシベーション膜４１を形成する。続いて、第１パッシベーション膜４１の上に、例えば酸化シリコンからなるスペーサ層４２を形成する。
【００４６】
工程２：図６（ｂ）に示すように、スペーサ層４２上に、レジストマスク４３を形成し、ゲート領域に開口部を設ける。更に、レジストマスク４３を用いて、ゲート領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００４７】
工程３：図６（ｃ）に示すように、レジストマスク４３を除去した後、ゲート電極４４を形成する。ゲート電極４４は、断面がＴ字型になるようにパターニングする。
【００４８】
工程４：図６（ｄ）に示すように、ゲート電極４４を形成した後、スペーサ層４２を、バッファード弗化水素酸（ＢＨＦ）を用いて選択的に除去する。
【００４９】
工程５：図６（ｅ）に示すように、レジストマスク４５を形成し、ソース／ドレイン領域に開口部を設ける。更に、レジストマスク４５を用いて、ソース／ドレイン領域の表面を窒化して、ＧａＮ表面窒化層２０を形成する。
【００５０】
工程５：図６（ｆ）に示すように、例えばレジストマスク４５を用いたリフトオフ法により、ＧａＮ表面窒化層２０の上にソース電極１５、ドレイン電極１６を形成する。続いて、レジストマスク４５を除去し、更に、全面を覆うように、窒化シリコンからなる第２パッシベーション膜１７を形成する。かかる工程で、電界効果トランジスタ５００が完成する。
【００５１】
電界効果トランジスタ５００では、予め基板１０の表面にＧａＮ表面窒化層２０を形成した後に、Ｔ字型のゲート電極４４を形成するため、Ｔ字型ゲート４４の傘下部においてもＧａＮ表面窒化層２０を均一に形成できる。このため、特に、傘下部においても、ＧａＮエピタキシャル層１２と第２パッシベーション膜４７との界面状態が良好となる。
【００５２】
実施例６．
図７は、全体が６００で表される、本実施例６にかかる電界効果トランジスタの製造工程の断面図である。図７中、図２と同一符号は、同一又は相当箇所である。かかる製造工程は、以下の工程１〜４を含む。
【００５３】
工程１：図７（ａ）に示すように、まず、ＳｉＣ又はサファイア基板１１上に、ＧａＮのエピタキシャル層１２を形成した基板１０を準備する。続いて、エピタキシャル層１２の上に、ゲート電極１４、及びこれを挟んで対向配置されたソース電極１５、ドレイン電極１６を形成する。
【００５４】
工程２：図７（ｂ）に示すように、全面を覆うように、薄膜の絶縁膜４８を形成する。絶縁膜４８は、例えば窒化シリコンからなり、膜厚は約１０Å〜約５０Å、好適には約２０Åである。絶縁膜４８の代わりに、同程度の膜厚のアルミニウム膜を形成しても構わない。
【００５５】
工程３：図７（ｃ）に示すように、触媒化学気相反応装置５０を用いて、ＧａＮのエピタキシャル層１２を窒化し、ＧａＮ表面窒化層２０を形成する。かかるエピタキシャル層１２の窒化は、絶縁膜４８（又はアルミニウム膜）を通った原子状窒素により行なわれる。
【００５６】
工程４：図７（ｄ）に示すように、全面を覆うように、窒化シリコンからなるパッシベーション膜１７を形成する。パッシベーション膜１７と絶縁膜４８とはともに窒化シリコンからなり、一体の膜となる。かかる工程で、電界効果トランジスタ６００が完成する。
【００５７】
電界効果トランジスタ６００では、最初に各電極を形成した後に、薄膜の絶縁膜４８でＧａＮのエピタキシャル層１２を覆い、更に、絶縁膜４８を通してエピタキシャル層１２の表面を窒化する。このため、エピタキシャル層１２上に直接パッシベーション膜を形成した場合にパッシベーション膜形成の初期段階においてエピタキシャル層１２で発生する窒素抜け（窒素空孔の形成）を防止でき、エピタキシャル層１２とパッシベーション膜１７（絶縁膜４８）との界面を良好な状態にできる。
【００５８】
【発明の効果】
以上の説明から明らかなように、本発明にかかる表面安定化方法、及び半導体装置の製造方法では、表面にダメージを与えることなく、窒化ガリウム系半導体基板の表面を窒化し、安定化できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に用いられる触媒化学気相反応装置の概略図である。
【図２】 実施例１にかかる電界効果トランジスタの製造工程の断面図である。
【図３】 実施例２にかかる電界効果トランジスタの製造工程の断面図である。
【図４】 実施例３にかかる電界効果トランジスタの製造工程の断面図である。
【図５】 実施例４にかかる電界効果トランジスタの製造工程の断面図である。
【図６】 実施例５にかかる電界効果トランジスタの製造工程の断面図である。
【図７】 実施例６にかかる電界効果トランジスタの製造工程の断面図である。
【符号の説明】
１ 基板ステージ、２ ウエハ、３ ガス導入部、４ 反応性ガス、５ 熱触媒体、６ シャッタ、５０ 触媒化学気相反応装置。

Claims (2)

  1. 窒化ガリウム系半導体を用いた半導体装置の製造方法であって、
    窒化ガリウム系半導体からなる表面を有する基板を準備する工程と、
    該表面にアルミニウム層を形成し、該アルミニウム層を、窒素含有ガスを触媒反応を用いて分解した原子状窒素に接触させて窒化し、窒化アルミニウム層を形成する窒化工程と、
    該窒化アルミニウム層の表面上に、ゲート電極と、該ゲート電極を挟んで対向配置されたソース電極及びドレイン電極を形成する電極形成工程とを含むことを特徴とする半導体装置の製造方法。
  2. 窒化ガリウム系半導体を用いた半導体装置の製造方法であって、
    窒化ガリウム系半導体からなる表面を有する基板を準備する工程と、
    該表面上に、ゲート電極と、該ゲート電極を挟んで対向配置されたソース電極及びドレイン電極を形成する工程と、
    全面を覆うように、絶縁膜又はアルミニウム膜を形成する工程と、
    該ソース電極とゲート電極とに挟まれた領域、及び該ドレイン電極と該ゲート電極とに挟まれた領域の、該窒化ガリウム系半導体からなる表面を、該絶縁膜又はアルミニウム膜を通過した、窒素含有ガスを触媒反応を用いて分解した原子状窒素に接触させて窒化する窒化工程とを含むことを特徴とする半導体装置の製造方法。
JP2003131263A 2003-05-09 2003-05-09 半導体装置の製造方法 Expired - Lifetime JP4620333B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003131263A JP4620333B2 (ja) 2003-05-09 2003-05-09 半導体装置の製造方法
US10/784,947 US7135416B2 (en) 2003-05-09 2004-02-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003131263A JP4620333B2 (ja) 2003-05-09 2003-05-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004335828A JP2004335828A (ja) 2004-11-25
JP4620333B2 true JP4620333B2 (ja) 2011-01-26

Family

ID=33410577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003131263A Expired - Lifetime JP4620333B2 (ja) 2003-05-09 2003-05-09 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7135416B2 (ja)
JP (1) JP4620333B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4799965B2 (ja) * 2005-09-06 2011-10-26 日本電信電話株式会社 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2007227449A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd Ｉｉｉ族窒化物半導体高電子移動度トランジスタの製造方法
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
KR20100090397A (ko) * 2009-02-06 2010-08-16 삼성전자주식회사 반도체 장치의 형성 방법
US9099433B2 (en) 2012-04-23 2015-08-04 Freescale Semiconductor, Inc. High speed gallium nitride transistor devices
JP6750455B2 (ja) * 2016-10-28 2020-09-02 三菱電機株式会社 半導体装置及びその製造方法
KR102281413B1 (ko) * 2017-05-15 2021-07-23 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189960A (ja) * 1988-01-26 1989-07-31 Toshiba Corp 化合物半導体装置の製造方法
JPH02262343A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 化合物半導体装置及びその製造方法
JPH0387024A (ja) * 1989-06-15 1991-04-11 Toshiba Corp 半導体装置用電極の製造方法
JPH098058A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 化合物半導体装置及びその製造方法
JPH1083988A (ja) * 1996-09-06 1998-03-31 Hideki Matsumura 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス
JP2000208417A (ja) * 1999-01-19 2000-07-28 Sony Corp 半導体薄膜処理方法及び絶縁膜形成方法
JP2001210658A (ja) * 2000-01-26 2001-08-03 Nec Corp 電界効果型トランジスタの製造方法
JP2001274140A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244409A (ja) 1993-02-12 1994-09-02 Sony Corp 化合物半導体基板の前処理方法
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
GB2332563A (en) * 1997-12-18 1999-06-23 Sharp Kk Growth of group III nitride or group III-V nitride layers
US6592771B1 (en) * 1999-04-08 2003-07-15 Sony Corporation Vapor-phase processing method and apparatus therefor
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
KR100450740B1 (ko) * 2001-10-26 2004-10-01 학교법인 포항공과대학교 헤테로접합형 전계효과 트랜지스터 소자의 제조방법
JP4479222B2 (ja) * 2002-11-22 2010-06-09 沖電気工業株式会社 化合物半導体層の表面処理方法及び半導体装置の製造方法
JP4179539B2 (ja) * 2003-01-15 2008-11-12 富士通株式会社 化合物半導体装置及びその製造方法
KR100576850B1 (ko) * 2003-10-28 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 제조방법
US7341628B2 (en) * 2003-12-19 2008-03-11 Melas Andreas A Method to reduce crystal defects particularly in group III-nitride layers and substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189960A (ja) * 1988-01-26 1989-07-31 Toshiba Corp 化合物半導体装置の製造方法
JPH02262343A (ja) * 1989-04-03 1990-10-25 Toshiba Corp 化合物半導体装置及びその製造方法
JPH0387024A (ja) * 1989-06-15 1991-04-11 Toshiba Corp 半導体装置用電極の製造方法
JPH098058A (ja) * 1995-06-15 1997-01-10 Hitachi Ltd 化合物半導体装置及びその製造方法
JPH1083988A (ja) * 1996-09-06 1998-03-31 Hideki Matsumura 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス
JP2000208417A (ja) * 1999-01-19 2000-07-28 Sony Corp 半導体薄膜処理方法及び絶縁膜形成方法
JP2001210658A (ja) * 2000-01-26 2001-08-03 Nec Corp 電界効果型トランジスタの製造方法
JP2001274140A (ja) * 2000-03-24 2001-10-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004335828A (ja) 2004-11-25
US7135416B2 (en) 2006-11-14
US20040224529A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
JP5345328B2 (ja) 半導体装置の製造方法
EP2346071B1 (en) Compound semiconductor device and method for manufacturing the same
WO2010044430A1 (ja) 半導体装置
WO2010044431A1 (ja) 半導体装置およびその製造方法
JP4620333B2 (ja) 半導体装置の製造方法
US20090001381A1 (en) Semiconductor device
US9627222B2 (en) Method for fabricating nitride semiconductor device with silicon layer
CA2779426A1 (en) Method and apparatus of fabricating silicon carbide semiconductor device
US9905432B2 (en) Semiconductor device, method for manufacturing the same and power converter
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP6011620B2 (ja) トランジスタの製造方法
JP5202877B2 (ja) 半導体装置の製造方法
JP2017079288A (ja) 半導体装置の製造方法及び半導体装置
WO2012108080A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2008112750A (ja) 半導体素子製造方法
JPH11163334A (ja) ＧａＮ系絶縁ゲート型トランジスタ及びその形成方法
JP2001102565A (ja) 半導体装置及びその製造方法
JP4573921B2 (ja) 半導体装置の製造方法
JP2012231081A (ja) 半導体装置の製造方法
JP7009153B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2005268507A (ja) 電界効果トランジスタ及びその製造方法
JP2016009843A (ja) 半導体装置およびその製造方法
JP6819009B2 (ja) 半導体基板の製造方法
CN109585267B (zh) 氮化硅膜的形成方法
WO2022208865A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4620333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term