JPH1083988A - 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス - Google Patents

薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス

Info

Publication number
JPH1083988A
JPH1083988A JP8257675A JP25767596A JPH1083988A JP H1083988 A JPH1083988 A JP H1083988A JP 8257675 A JP8257675 A JP 8257675A JP 25767596 A JP25767596 A JP 25767596A JP H1083988 A JPH1083988 A JP H1083988A
Authority
JP
Japan
Prior art keywords
thin film
substrate
gas
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8257675A
Other languages
English (en)
Other versions
JP3737221B2 (ja
Inventor
Hideki Matsumura
英樹 松村
Akira Izumi
亮 和泉
Atsushi Masuda
淳 増田
Yasunobu Nashimoto
泰信 梨本
Yosuke Miyoshi
陽介 三好
Hideji Nomura
秀二 野村
Kazuo Sakurai
和雄 桜井
Shoichi Aoshima
正一 青島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
NEC Corp
Original Assignee
NEC Corp
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Anelva Corp filed Critical NEC Corp
Priority to JP25767596A priority Critical patent/JP3737221B2/ja
Priority to TW086112830A priority patent/TW344099B/zh
Priority to KR1019970046036A priority patent/KR19980024396A/ko
Priority to US08/924,304 priority patent/US6069094A/en
Publication of JPH1083988A publication Critical patent/JPH1083988A/ja
Priority to US09/102,665 priority patent/US6349669B1/en
Priority to US10/041,609 priority patent/US6723664B2/en
Application granted granted Critical
Publication of JP3737221B2 publication Critical patent/JP3737221B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Abstract

(57)【要約】 【課題】 界面欠陥の低減と成膜温度の低下を可能にす
る薄膜作成方法及び薄膜作成装置を提供し、界面準位密
度の低い半導体−絶縁体接合構造を有する半導体デバイ
スを提供する。 【解決手段】 処理容器１内に配置された基板２０の近
傍に設けられた熱触媒体５の表面付近を通過するように
して、水素ガス等の表面処理用ガスを表面処理用ガス導
入系６によって導入する。表面処理用ガスは熱触媒体５
による接触分解反応等によって活性種を生成し、この活
性種が基板２０に到達することで自然酸化膜の除去等の
表面処理が行われる。その後、成膜用ガス導入系３によ
って成膜用ガスを導入して熱触媒体５の表面付近を通過
させるようにして基板２０に供給し、触媒ＣＶＤ法によ
って半導体表面上に所定の絶縁膜を作成する。作成され
た絶縁膜と半導体との界面は１０１２ｅＶ−１ｃｍ−２
以下の界面準位密度となり、高性能の半導体デバイスの
実現を可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願の発明は、ＬＳＩ（大規
模集積回路）を始めとする各種半導体デバイス等の製作
に関するものであり、特に、下地材料とは異なる材料の
薄膜をＣＶＤ（化学蒸着）法によって作成する薄膜作成
プロセスに関するものである。
【０００２】
【従来の技術】ＬＳＩを始めとする各種半導体デバイス
やＬＣＤ（液晶ディスプレイ）等の製作においては、基
板上に所定の薄膜を作成するプロセスが存在する。この
うち、所定の組成の薄膜を比較的容易に作成できること
から、従来からＣＶＤ法による成膜が多く用いられてい
る。このようなＣＶＤ法による成膜のうち、比較的低温
で成膜できるところから、プラズマによるエネルギーを
反応に利用するプラズマＣＶＤ法が主流になっている。
図６は従来の薄膜作成装置としてのプラズマＣＶＤ装置
の概略図である。
【０００３】図６に示すプラズマＣＶＤ装置は、排気系
を備えた処理容器１と、処理容器１内の所定位置に基板
２０を配置するための基板ホルダー２と、反応性ガスで
ある所定の成膜用ガスを処理容器１内に導入する成膜用
ガス導入系３と、導入されたガスにエネルギーを与えて
プラズマを発生させる電力供給手段４とから主に構成さ
れている。
【０００４】成膜用ガス導入系３は、基板ホルダー２に
対向して配設された円盤状のガス導入ヘッド３１によっ
て成膜用ガスを導入するようになっている。ガス導入ヘ
ッド３１は内部が中空であり、前面に多数のガス吹き出
し孔３２を多数有している。そして、成膜用ガスを導入
する配管３３の先端はガス導入ヘッド３１に接続され、
ガス吹き出し孔３１から成膜用ガスを吹き出させて基板
２０に向けて導入するようになっている。
【０００５】また、電力供給手段４は、プラズマ発生用
エネルギーとして高周波電力を供給するよう構成されて
おり、ガス導入ヘッド３１は、高周波の導入部に兼用さ
れている。即ち、ガス導入ヘッド３１は導体で形成さ
れ、不図示の整合器を介して高周波電源４１が接続され
ている。この結果、ガス導入ヘッド３１に所定の高周波
が励振され、前方の放電空間に所定の高周波電界が設定
される様になっている。
【０００６】図６のプラズマＣＶＤ装置では、成膜用ガ
ス導入系３によって所定の成膜用ガスを所定の流量で処
理容器１内に導入した後、高周波電源４１を動作させて
高周波電界を設定する。この高周波電界によって成膜用
ガスに気体放電が生じてプラズマ化し、プラズマによっ
て生ずる所定の反応を利用して基板２０の表面に所定の
薄膜が作成される。例えば、絶縁膜としてシリコン窒化
膜を作成する場合には、成膜用ガスとしてシラン（Ｓｉ
Ｈ4 ）とアンモニア（ＮＨ3 ）の混合ガスを使用し、プ
ラズマ中によるシランの分解反応等を利用してシリコン
窒化膜を作成する。
【０００７】
【発明が解決しようとする課題】上述したような薄膜作
成プロセスでは、下地材料とは異なる材料の薄膜を作成
することが極めて多い。例えば、絶縁ゲートＦＥＴ（電
界効果トランジスタ）の製作においては、下地半導体上
に絶縁膜を作成し、その上にゲート電極を形成するよう
にする。また、半導体表面に絶縁膜を作成して半導体を
不活性化して経時的な特性変化を防止することも広く行
われている。
【０００８】このような異種の材料の薄膜作成では、下
地材料と薄膜との界面欠陥を低減することが極めて重要
な技術課題となっている。例えば、上述した絶縁ゲート
ＦＥＴにおいて、下地半導体と絶縁膜との界面に欠陥が
生ずると、絶縁膜の絶縁破壊等によってトランジスタが
正常に動作しなくなることがある。上述した従来の薄膜
作成装置としてのプラズマＣＶＤ装置は、通常の熱ＣＶ
Ｄ装置に比べ低温で成膜が行えるため、空孔の発生とい
った熱に起因した界面欠陥の発生は比較的少ない。しか
しながら、プラズマＣＶＤ装置では、プラズマ中で生成
される高エネルギー荷電粒子の基板表面への入射による
界面欠陥の発生が避けられない。
【０００９】例えば、高エネルギーイオンの入射によっ
て局所的な形状変化等の物理的損傷を受けた基板表面上
に絶縁膜を堆積させたり、堆積した絶縁膜に高エネルギ
ーイオンが入射したりした場合、絶縁膜中にピンホール
等の局所的な形状欠陥が発生し、これが原因で絶縁膜が
絶縁破壊される製品不良が生じることがある。また、プ
ラズマ中のイオンや電子が絶縁膜中に混入すると、絶縁
膜の絶縁性が低下して、絶縁破壊電圧が低下したり、絶
縁膜中にキャリアが注入されて電子がトラップされるこ
とでデバイス特性が変化してしまうキャリアトラップ等
が発生したりする問題がある。
【００１０】さらに、プラズマＣＶＤ装置は、熱ＣＶＤ
装置に比べ比較的低温で成膜できるとはいっても、プラ
ズマに基板が晒されるため、成膜温度（成膜中の基板温
度）の低下には限度がある。従って、より一層の成膜温
度の低下が要求される場合に、プラズマＣＶＤ装置では
充分対応できない可能性もある。例えば、ガリウム砒素
系の化合物半導体は、４００℃程度以上になると砒素が
遊離して抜け出てしまう問題があるが、従来のプラズマ
ＣＶＤ装置では、この温度以下に維持して成膜を行うこ
とが困難な場合もあった。
【００１１】また一方、下地半導体と絶縁膜との界面の
状態については、界面準位密度の低下という点も極めて
重要な技術課題になっている。即ち、半導体−絶縁体と
いう異種接合では界面準位の発生が避けられないが、こ
の界面準位の密度が高くなると、界面準位における充放
電（電子のトラップ及び放出）がノイズの原因となった
り、動作特性に悪影響を与えたりする問題が顕在化して
くる。また、ガリウム砒素半導体を用いた絶縁ゲートＦ
ＥＴでは、ガリウム砒素半導体と絶縁膜との間の高密度
の界面準位のために表面空乏層が生じ、この表面空乏層
の影響でチャンネル表面で大きな寄生抵抗が生じてデバ
イスの高性能化の障害となっている。
【００１２】このような高密度界面準位の発生は、プロ
セスの面から見ると、成膜の際の下地半導体表面の状態
が大きく影響している。即ち、下地半導体表面に水や酸
素等の分子が付着している状態で成膜を行うと、界面に
それらの分子が存在する状態で薄膜が堆積するため、上
記高密度の界面準位の発生につながり易い。
【００１３】また、半導体基板の表面には自然酸化膜が
形成されており、この自然酸化膜が形成された状態で絶
縁膜の作成を行うと、自然酸化膜に起因した準位が多く
生じ、高密度界面準位の発生要因となる。そこで、この
自然酸化膜を取り除いてから成膜が行われることが多い
が、自然酸化膜の除去は、硫酸（Ｈ2ＳＯ4）や過酸化水
素（Ｈ2Ｏ2）などの混合薬品を用いて行っている。しか
しながら、このような方法では、自然酸化膜のみを完全
に除去することは困難であり、また、このようなウェッ
トプロセスを用いることで基板自体が汚染される恐れが
あるなどの問題がある。
【００１４】本願発明は、上述したような従来技術の課
題を解決するためになされたものである。すなわち、本
願発明は、異種材料の薄膜との界面欠陥を効果的に低減
させることができて成膜温度もさらに低くできる薄膜作
成方法及び薄膜作成装置を提供するとともに、このよう
な方法及び装置を使用することで、界面準位密度の低い
半導体−絶縁体接合構造を有する半導体デバイスを提供
することを目的としている。
【００１５】
【課題を解決するための手段】上記課題を解決するた
め、本願の請求項１記載の発明は、第一の材料よりなる
基板の表面に第一の材料とは異なる第二の材料の薄膜を
作成する薄膜作成方法において、基板の近傍に熱触媒体
を配置し、反応性ガスよりなる所定の表面処理用ガスを
この熱触媒体の表面付近を通過させるようにして基板に
供給して、基板の表面と作成する薄膜との界面欠陥を低
減させる所定の表面処理を熱触媒体による表面処理用ガ
スの反応を利用して行い、その後、当該第二の材料の薄
膜を作成するという構成を有する。また、上記課題を解
決するため、請求項２記載の発明は、第一の材料よりな
る基板の表面に第一の材料とは異なる第二の材料の薄膜
を作成する薄膜作成方法において、基板の近傍に熱触媒
体を配置し、反応性ガスよりなる所定の表面処理用ガス
をこの熱触媒体の表面付近を通過させるようにして基板
に供給して、基板の表面と作成する薄膜との界面欠陥を
低減させる所定の表面処理を熱触媒体による表面処理用
ガスの反応を利用して行い、その後、反応性ガスよりな
る所定の成膜用ガスを熱触媒体の表面付近を通過させる
ようにして基板に供給して、熱触媒体による成膜用ガス
の反応を利用して基板の表面に当該第二の材料の薄膜を
作成するという構成を有する。また、上記課題を解決す
るため、請求項３記載の発明は、上記請求項１又は２の
構成において、第一の材料は半導体であり、第二の材料
の薄膜は絶縁膜であって、半導体表面上に絶縁膜を作成
する方法であるという構成を有する。また、上記課題を
解決するため、請求項４記載の発明は、上記請求項３の
構成において、第一の材料は、シリコン、ゲルマニウ
ム、シリコンゲルマニウム、シリコンカーバイト、ガリ
ウム砒素、ガリウムアルミニウム砒素、ガリウム燐、イ
ンジウム燐、セレン化亜鉛又は硫化カドミウムよりなる
半導体であるという構成を有する。また、上記課題を解
決するため、請求項５記載の発明は、上記請求項３の構
成において、第二の材料の薄膜は、シリコン酸化膜、シ
リコン窒化膜、シリコン酸窒化膜、窒化アルミニウム膜
又は酸化アルミニウム膜よりなる絶縁膜であるという構
成を有する。また、上記課題を解決するため、請求項６
記載の発明は、上記請求項３の構成において、第一の材
料はガリウム砒素系半導体であり、所定の表面処理用反
応性ガスが窒素供給ガス又は水素ガスであって、所定の
表面処理は、これらいずれかのガスの前記熱触媒体によ
る分解活性種を利用した表面クリーニング処理又は表面
改質であるという構成を有する。また、上記課題を解決
するため、請求項７記載の発明は、上記請求項６の構成
において、基板の温度を４００℃以下に維持して行うと
いう構成を有する。また、上記課題を解決するため、請
求項８記載の発明は、上記請求項１、２、３、４、５、
６又は７の構成において、基板の温度を当該基板が熱に
よる変性を受ける温度以下に維持して行うという構成を
有する。また、上記課題を解決するため、請求項９記載
の発明は、上記請求項１、２、３、４、５、６又は７の
構成において、熱触媒体は、タングステン、モリブデ
ン、タンタル、チタン又はバナジウムで形成されている
という構成を有する。また、上記課題を解決するため、
請求項１０記載の発明は、表面に薄膜を作成する基板が
内部の所定位置に配置される処理容器と、所定位置に配
置された基板の近傍に設けられた熱触媒体と、熱触媒体
を所定温度に加熱する加熱手段と、反応性ガスよりなる
所定の薄膜作成用ガスを処理容器内に導入する成膜用ガ
ス導入系とを備え、導入された成膜用ガスを熱触媒体の
表面付近を通過させながら基板の表面に供給して熱触媒
体による成膜用ガスの反応を利用して基板の表面に所定
の薄膜を作成する薄膜作成装置であって、前記基板の表
面と作成する薄膜との界面欠陥を低減させる所定の表面
処理を施すための表面処理用ガスを前記処理容器内に導
入する表面処理用ガス導入系が備えられ、前記所定の薄
膜の作成の前に表面処理用ガスを導入して当該所定の表
面処理を同一処理容器内で行えることが可能になってい
ることを特徴とする薄膜作成方法。また、上記課題を解
決するため、請求項１１記載の発明は、上記請求項１０
の構成において、基板の表面は半導体であり、所定の薄
膜は絶縁膜であって、半導体表面上に絶縁膜を作成する
装置であるという構成を有するまた、上記課題を解決す
るため、請求項１２記載の発明は、上記請求項１１の構
成において、基板の表面は、シリコン、ゲルマニウム、
シリコンゲルマニウム、シリコンカーバイト、ガリウム
砒素、ガリウムアルミニウム砒素、ガリウム燐、インジ
ウム燐、セレン化亜鉛又は硫化カドミウムよりなる半導
体であるという構成を有する。また、上記課題を解決す
るため、請求項１３記載の発明は、上記請求項１１の構
成において、所定の薄膜は、シリコン酸化膜、シリコン
窒化膜、シリコン酸窒化膜、窒化アルミニウム膜又は酸
化アルミニウム膜よりなる絶縁膜であるという構成を有
する。また、上記課題を解決するため、請求項１４記載
の発明は、上記請求項１１の構成において、第一の材料
はガリウム砒素系半導体であり、所定の表面処理用反応
性ガスが窒素供給ガス又は水素ガスであって、所定の表
面処理は、これらいずれかのガスの熱触媒体による分解
活性種を利用した表面クリーニング処理又は表面改質処
理であるという構成を有する。また、上記課題を解決す
るため、請求項１５記載の発明は、上記請求項１４の構
成において、加熱手段は、基板の温度が４００℃以下に
なるように熱触媒体を加熱するものであるという構成を
有する。また、上記課題を解決するため、請求項１６記
載の発明は、上記請求項１０、１１、１２、１３、１４
又は１５の構成において、基板は集積回路用の所定の配
線が施されるものであり、加熱手段は、当該基板の温度
が当該配線の材料の融点以下になるように前記熱触媒体
を加熱するものであるという構成を有する。また、上記
課題を解決するため、請求項１７記載の発明は、上記請
求項１０、１１、１２、１３、１４、１５又は１６の構
成において、熱触媒体は、タングステン、モリブデン、
タンタル、チタン又はバナジウムで形成されているとい
う構成を有する。また、上記課題を解決するため、請求
項１８記載の発明は、下地半導体表面上に絶縁膜を作成
させた半導体−絶縁体接合を有する半導体デバイスであ
って、当該絶縁膜は、下地半導体が表面に露出している
基板の近傍に熱触媒体を配置し、所定の表面処理用反応
性ガスをこの熱触媒体の表面付近を通過させるようにし
て基板に供給して、基板の表面と作成する薄膜との界面
欠陥を低減させる所定の表面処理を熱触媒体による反応
性ガスの反応を利用して行い、その後、前記絶縁膜を下
地半導体の上に作成することにより製作されることで、
当該半導体−絶縁体接合構造の界面準位密度が１０12ｅ
Ｖ-1ｃｍ-2以下になっているという構成を有する。
【００１６】
【発明の実施の形態】以下、本願発明の実施の形態につ
いて説明する。まず、薄膜作成方法の発明及び薄膜作成
装置の発明の実施形態について説明する。図１は、本願
発明の実施形態の薄膜作成装置の概略図である。図１に
示す薄膜作成装置は、表面に薄膜を作成する基板２０が
内部の所定位置に配置される処理容器１と、処理容器１
内の所定位置に基板２０を配置するための基板ホルダー
２と、反応性ガスである所定の成膜用ガスを処理容器１
内に導入する成膜用ガス導入系３と、所定位置に配置さ
れた基板２０の表面を臨む処理容器内の位置に設けられ
た熱触媒体５と、熱触媒体５を所定温度に加熱する加熱
手段５１とを備えている。
【００１７】処理容器１は、排気系１１を備えた気密な
真空容器である。排気系１１は、ターボ分子ポンプやロ
ータリーポンプ等の複数の真空ポンプを備えた多段式の
ものであり、処理容器内を１０-8Ｔｏｒｒ程度の圧力ま
で排気可能に構成される。基板ホルダー２は、処理容器
１の上部器壁部分に配設されており、下面に基板２０を
保持するよう構成されている。基板２０の保持は、基板
ホルダー２の下面に静電気を誘起して行う静電吸着方式
によるか、Ｌ字状部材によって基板２０の縁を機械的に
保持する方式等により行われる。
【００１８】この基板ホルダー２０には、基板２０を所
定温度に加熱するためのヒータ２１が内蔵されている。
ヒータ２１は、例えば抵抗発熱方式のものが採用され、
処理容器１外に設けられたヒータ電源２２が接続されて
いる。ヒータ電源２２には、基板２０又は基板ホルダー
２の温度をモニターする温度モニターからの信号によっ
てヒータ供給電力を制御する不図示のコントローラが設
けられている。
【００１９】熱触媒体５は、本実施形態の装置の大きな
特徴点となっている。熱触媒体５は、プラズマを使用す
ることなしに、成膜用ガスに分解等の反応を生じさせて
成膜を行うものである。図２は、図１の装置における熱
触媒体５の形状を示した平面概略図である。本実施形態
における熱触媒体５は、直径０．５ｍｍ程度のタングス
テンワイヤーで形成されている。タングステンワイヤー
よりなる熱触媒体５は、図２に示すような鋸波状に形成
され、基板２０よりも少し大きな方形の保持枠５２に固
定されている。保持枠５２は、モリブデンで形成されて
いる。尚、熱触媒体５と基板２０との距離は、例えば１
０ｍｍ程度である。熱触媒体５と基板２０との距離をあ
まり遠ざけると、後述する熱触媒反応の効果が薄れるの
で、熱触媒体５は基板２０の近傍に配置されることが好
ましい。また、熱触媒体５には、加熱手段５１が設けら
れている。本実施形態における加熱手段５１は、タング
ステンワイヤーよりなる熱触媒体５を通電して加熱する
通電加熱用電源により構成されている。このような加熱
手段５１により、熱触媒体５１は、例えば１７００℃程
度に加熱されるようになっている。
【００２０】一方、成膜用ガス導入系３は、所定の成膜
用ガスを処理容器内に導く配管３３と、配管３３に設け
たバルブ３４及び不図示の流量調整器等で形成されてい
る。また、図１に示すように、基板ホルダー２に対向し
た処理容器１内の位置には、円盤状のガス導入ヘッド３
１が配設されている。ガス導入ヘッド３１は、内部が中
空であり、前面に多数のガス吹き出し孔３２を多数有し
ている。そして、成膜用ガスを導入する配管３３の先端
はガス導入ヘッド３１に接続され、ガス吹き出し孔３２
から成膜用ガスを吹き出させて基板２０に向けて導入す
るようになっている。成膜用ガス導入系３によって導入
された成膜用ガスは、上記熱触媒体５の近傍を通過して
基板２０に到達するようになっている。この際、所定温
度に加熱された熱触媒体５の触媒作用により、成膜用ガ
スに分解等の反応が生じて成膜が行われる。
【００２１】このようなＣＶＤは、触媒ＣＶＤ法（Ｃａ
ｔａｌｙｔｉｃ ＣＶＤ，ＣＡＴ−ＣＶＤ）と呼ばれ
る。触媒ＣＶＤ法の成膜のメカニズムは詳細に解明され
た訳ではないが、窒化シリコン膜の成膜を例にして説明
すると、以下のようであると考えられる。図３は、触媒
ＣＶＤ法の成膜メカニズムを説明する概略図である。窒
化シリコン膜を作成する場合、たとえばシラン（ＳｉＨ
4 ）とアンモニア（ＮＨ3 ）の混合ガスを成膜用ガスと
して用いて導入する。導入されたシランガスが、所定温
度に加熱された熱触媒体５の表面（タングステン表面）
を通過する際、水素分子の吸着解離反応に類似したシラ
ンの接触分解反応が生じ、ＳｉＨ3 *及びＨ* という分解
活性種が生成される。詳細なメカニズムは明かではない
が、シランを構成する一つの水素がタングステン表面に
吸着することで、その水素とシリコンの結合が弱まって
シランが分解し、タングステン表面への吸着が熱によっ
て解かれてＳｉＨ3 *及びＨ* という分解活性種が生成さ
れると考えられる。アンモニアガスにも同様な接触分解
反応が生じ、ＮＨ2 *及びＨ* という分解活性種が生成さ
れる。そして、これらの分解活性種が基板に到達してシ
リコン窒化膜の堆積に寄与する。即ち、反応式で示す
と、 ＳｉＨ4(g)→ＳｉＨ3 * (g)＋Ｈ* (g) ＮＨ3(g)→ＮＨ2 * (g)＋Ｈ* (g) ａＳｉＨ3 * (g)＋ｂＮＨ2 * (g)→ｃＳｉＮX(s) となる。尚、ｇの添え字はガス状態、ｓの添え字は固体
状態であることを意味する。
【００２２】このような触媒ＣＶＤ法による成膜では、
プラズマなしに成膜が行えるので、プラズマＣＶＤ装置
で見られたプラズマ中の高エネルギー荷電粒子による基
板表面の損傷や荷電粒子の混入による絶縁膜の劣化とい
った問題は、原理的になくなる。また、基板がプラズマ
に晒されることによる温度上昇がないので、さらに低温
プロセスが可能になるというメリットもある。
【００２３】さて、本実施形態の装置の最も大きな特徴
点は、このような触媒ＣＶＤ用の熱触媒体５を、界面欠
陥低減のための表面処理にも利用する点である。この点
を、以下に詳説する。発明者の研究によると、上述した
触媒ＣＶＤ法において、導入するガスの種類を変えてや
ると、基板の表面を改質したりクリーニングしたりする
表面処理を行うことができ、このような表面処理の後に
成膜を行うと、界面欠陥の極めて少ない良質な成膜が行
えることが分かった。
【００２４】例えば、ガス導入ヘッド３１から水素ガス
を導入すると、水素ガスは熱触媒体５との接触分解反応
により活性化され、この活性種によって基板表面の自然
酸化膜を除去するクリーニングが行える。より具体的に
は、基板表面がガリウム砒素半導体である場合、活性化
水素Ｈ* はガリウム砒素表層に形成されている自然酸化
膜のＯ（酸素）と反応しガリウム砒素とＯの結合を引き
離す。更に、ＯとＨ*が反応しＨ2 Ｏが形成され、これ
が排気系１１によって処理容器１から排気されること
で、クリーニングが行われる。反応式で示すと、 Ｈ2 →２Ｈ* ２Ｈ* ＋Ｇａ-Ｏ（又はＡｓ-Ｏ）→Ｇａ（又はＡｓ）＋
Ｈ2Ｏ(g) となる。
【００２５】また、ガス導入ヘッド３１からＮＨ3 ガス
を導入すると、熱触媒体５との接触分解反応によって生
じた活性種により、基板表面を改質して安定化させる表
面処理が行える。より具体的には、同様に基板表面がガ
リウム砒素半導体である場合、活性化されたＮＨ2 *がガ
リウム砒素表面に到達すると、ガリウム砒素表層に形成
されている自然酸化膜のＯ（酸素）と反応を起こす。反
応式で示すと、 ＮＨ3→ＮＨ2 *＋Ｈ* ＮＨ2 *＋Ｇａ-Ｏ（又はＡｓ-Ｏ）→Ｇａ-Ｎ（又はＡｓ-
Ｎ）＋Ｈ2Ｏ(g) となる。
【００２６】この場合、ガリウム砒素の最表面には、例
えばＧａ-Ｎのような結合があり、この結合は安定であ
るためＯの再結合などは起きにくい。更に、自然酸化膜
で覆われている時と比較して、成膜時（膜堆積時）には
比較的容易にＧａ−Ｎ（またはＡｓ−Ｎ）の結合を引き
離すことが可能であるため、ガリウム砒素と堆積膜との
界面は平坦となる。
【００２７】本実施形態の装置は、このような点を考慮
して、表面処理用ガス導入系６を備えている。表面処理
用ガス導入系６は、前述した成膜用ガス導入系３に接続
されるか、もしくは、成膜用ガス導入系３の一部を兼用
するよう構成される。例えば、成膜用ガスがシランとア
ンモニアの混合ガスであり、表面処理用ガスが水素ガス
の場合のように、成膜用ガスとは全く異なるガスを表面
処理用ガスを導入する場合、成膜用ガス導入系３の配管
３３に表面処理用ガス導入系６の配管６１を接続し、バ
ルブ３４，６２によってガスを切り替えて表面処理用ガ
スを導入するよう構成される。
【００２８】また、成膜用ガスがシランとアンモニアの
混合ガスであり、表面処理用ガスがアンモニアガスであ
る場合のように成膜用ガスと一部共通する場合、成膜用
ガス導入系３の一部を兼用し、成膜用ガス導入系３内の
バルブ３４の開閉動作によって、表面処理用ガスのみを
導入するよう構成される。尚、アンモニアガスは、窒素
供給ガスの一例であるが、窒素供給ガスには、窒素ガス
や他の窒素化合物ガスが含まれることはいうまでもな
い。いずれにしろ、表面処理用ガスは、成膜用ガスと同
様にガス導入ヘッド３１のガス吹き出し孔３２から吹き
出し、基板２０に供給されるようになっている。この
際、表面処理用ガスは、熱触媒体５の表面付近を通過す
ることで、上述したような接触分解反応が生じて基板２
０の表面処理が行われるようになっている。
【００２９】図４は、上述のような表面処理の効果を確
認した実験の結果を示す図である。図４では、ガリウム
砒素半導体表面に形成されている自然酸化膜を、上述し
た水素ガスを使用したクリーニングによって除去した例
を示している。図４中、上の段の（ａ）は、表面処理を
施す前のガリウム砒素表面をＸ線光電子分光法（ＸＰＳ
法）により観察した結果を示したもので、ガリウム砒素
中のガリウム（Ｇａ）と酸素（Ｏ）、砒素（Ａｓ）と酸
素（Ｏ）の結合の存在を示すピーク（図中■で示す）が
見いだされている。
【００３０】一方、図４中の下段（ｂ）は、上述したク
リーニング処理を施した後のガリウム砒素表面をＸＰＳ
法により観察した結果を示しているが、（ａ）において
見られたガリウム（Ｇａ）と酸素（Ｏ）、砒素（Ａｓ）
と酸素（Ｏ）の結合の存在を示すピークは大幅に減少す
るか、または、ほとんど観察できないほどに消失してい
る。これは、クリーニング処理によって自然酸化膜が殆
ど除去できたことを示しており、クリーニング処理の高
い効果が確認できる。
【００３１】次に、薄膜作成方法の発明の実施形態の説
明も兼ねて、上述した実施形態の薄膜作成装置の動作を
説明する。まず、不図示のゲートバルブを通して処理容
器１内に基板２０を搬入し、基板ホルダー２に保持させ
る。排気系１１を動作させて処理容器１内を所定圧力ま
で排気するとともに、基板ホルダー２に内蔵されたヒー
タ２１を動作させて基板２０を所定温度まで加熱する。
【００３２】そして、表面処理用ガス導入系６を動作さ
せて、まず表面処理用ガスを処理容器１内に導入する。
導入された表面処理用ガスは、熱触媒体５による接触分
解反応等を経て基板２０に到達し、これによって、表面
クリーニングや表面改質等の表面処理が施される。次
に、表面処理用ガス導入系６の動作を止めて処理容器１
内を再度排気した後、成膜用ガス導入系３を動作させ、
成膜用ガス導入系３を処理容器内に導入する。導入され
た成膜用ガスは、熱触媒体５の近傍を通過しながら基板
２０に到達し、触媒ＣＶＤ法によって所定の薄膜が基板
表面に作成される。
【００３３】上述した方法によると、同一処理容器内で
連続して表面処理と触媒ＣＶＤとが行われるので、表面
処理された良好な表面状態を損なうことなく触媒ＣＶＤ
膜が堆積する。このため、界面欠陥の低減に極めて効果
的な構成となっている。尚、表面処理と触媒ＣＶＤとの
間に他のプロセスが介在していたり、基板２０が大気に
晒されたりすることがあると、基板表面が汚損されたり
再び自然酸化する等の問題が生じ、せっかく行った表面
処理の効果が低下してしまうことがある。
【００３４】上記成膜処理においては、成膜温度の選定
が重要である。例えば、ガリウム砒素系半導体上に成膜
する場合、成膜温度が４００℃を越えると、ガリウム砒
素中から砒素原子が脱離し、表面が荒れてしまう。この
ような荒れた表面上に絶縁膜を作成すると、さまざまな
表面欠陥が生じる。このため、成膜温度を４００℃以下
にすることが重要である。
【００３５】また、一般的には、基板２０の温度は、当
該基板２０が熱による変性を受ける温度以下に維持され
ることが好ましい。例えば、基板２０上にアルミニウム
等の金属配線が形成されている場合、金属配線材料の融
点以上に基板を加熱すると、金属配線が融解して配線異
常等の問題を生ずることがある。従って、成膜中の基板
温度は、配線材料の融点以下に維持することが好まし
い。尚、このような成膜温度の制御は、熱触媒体５の加
熱手段５１に適当な制御系を設けることで容易に達成で
きる。
【００３６】次に、半導体デバイスの発明の実施形態に
ついて説明する。図５は、本願発明の実施形態に係る半
導体デバイスの構造を示した概略図である。本願発明の
半導体デバイスは、下地半導体表面上に絶縁膜を作成さ
せた半導体−絶縁体接合を有する半導体デバイスであ
る。このような半導体デバイスは、多岐にわたるが、図
５には、その一例として絶縁ゲートＦＥＴの構造が示さ
れている。
【００３７】図５に示す半導体デバイスは、半絶縁性Ｇ
ａＡｓ基板７１上のｐ--ＧａＡｓ領域７２にｎ+ のソー
ス−ドレイン７３，７４を形成し、ソース−ドレイン間
に絶縁膜７５を介してゲート電極７６を形成した構造で
ある。この半導体デバイスは、通常のＭＯＳ−ＦＥＴ等
と同様、反転・蓄積モードで動作する。即ち、ゲート電
極７６から絶縁膜７５を介してバイアス電圧を印加する
と、ｐ--ＧａＡｓ領域７２の表面に反転層が形成されて
ｎチャンネルとなり、ＦＥＴが動作する。このような化
合物半導体を用いた絶縁ゲートＦＥＴは、半導体−絶縁
体界面に存在する高密度界面準位のため、反転層を形成
することが難しく、従来は動作が困難とされてきた。
【００３８】しかしながら、本実施形態の半導体デバイ
スは、上述したような表面処理と触媒ＣＶＤとを連続し
て行うことにより作成された絶縁膜７５を使用している
ので、界面準位密度が、１０12ｅＶ-1ｃｍ-2以下まで低
減されている。従来は、ガリウム砒素系半導体を用いた
場合、１０13ｅＶ-1ｃｍ-2程度もあるので、一桁以上低
減できることになる。このため、従来困難とされてきた
ＧａＡｓ絶縁ゲートＦＥＴの動作が可能になる。ＧａＡ
ｓ絶縁ゲートＦＥＴは、集積回路で多用されているＭＥ
ＳＦＥＴ等と比べると、ゲートリーク電流がなくて回路
設計の自由度が大きいというメリットを持っているの
で、このような絶縁ゲートＦＥＴの実用化の途が開かれ
ることの意義が大きい。
【００３９】尚、絶縁膜７５は例えばシリコン窒化膜で
あり、ゲート電極７６はアルミニウムで形成することが
できる。また、界面準位密度は、一般的に、上述のよう
な金属／絶縁体／半導体の積層構造（ＭＩＳ構造）を形
成して、容量−電圧特性（Ｃ−Ｖ特性）を調べることで
見積もることができる。
【００４０】本願発明の半導体デバイスの実施形態とし
ては、上述した絶縁ゲートＦＥＴに限らず、半導体−絶
縁体接合構造を有するものであれば、どんなものでもよ
い。例えば、半導体表面に絶縁膜を作成して半導体を不
活性化して経時的な特性変化を防止することが広く行わ
れているが、このような表面不活性化膜を上記方法で作
成することで、界面準位密度の低い接合構造が得られ、
界面準位での充放電に起因したノイズ等の問題を低減さ
せることが可能となる。
【００４１】上述した各発明の実施形態の説明におい
て、半導体の材料は前述したガリウム砒素の他、シリコ
ン、ゲルマニウム、シリコンゲルマニウム、シリコンカ
ーバイト、ガリウム砒素、ガリウムアルミニウム砒素、
ガリウム燐、インジウム燐、セレン化亜鉛、硫化カドミ
ウム等でもよい。また、絶縁膜は、前述したシリコン窒
化膜の他、シリコン酸化膜、シリコン酸窒化膜、窒化ア
ルミニウム膜、酸化アルミニウム膜等でもよい。
【００４２】さらに、請求項１又は２の発明の実施に際
しては、第一の材料が半導体で第二の材料の薄膜が絶縁
膜である組み合わせ以外でもよく、第一の材料が半導体
で第二の材料の薄膜が金属膜の場合、第一の材料が金属
で第二の材料の薄膜が絶縁膜の場合等でもよい。さらに
は、第一の材料が半導体で第二の材料の薄膜が異種の半
導体膜の場合もありうる。いずれにしろ、界面欠陥の低
減や界面準位密度の低下は一般的に必要な技術課題であ
り、これを可能にする請求項１又は２の発明の効果は大
きい。
【００４３】また尚、請求項１の発明の実施に際して
は、表面処理後の成膜を触媒ＣＶＤ以外の方法で行うよ
うにしてもよい。例えば、プラズマによる損傷が問題と
ならない場合やある程度高温で成膜しても構わない場合
には、プラズマＣＶＤや熱ＣＶＤ等の方法で成膜を行う
ことがある。
【００４４】また、各請求項の発明において、熱触媒体
５は、前述したタングステンの他、モリブデン、タンタ
ル、チタン又はバナジウムで形成することが可能であ
る。発明者の研究によれば、これらの材料による熱触媒
作用が確認されている。また、熱触媒体５の形状として
は、前述した鋸波状のワイヤーの他、渦巻き状やメッシ
ュ状等の他の任意の形状を採用することができる。ま
た、ワイヤーよりなるものではなくて、板状や棒状等の
他の形状のものを使用して熱触媒体５とすることも可能
である。尚、熱触媒体５の表面には電解研磨等の処理が
必要に応じて施される。また、シラン等のシリコン化合
物ガスを使用しながら１５００℃以上の温度で熱触媒体
５を使用すると、熱触媒体５の表面がシリサイド化する
ことがある。このような場合には、熱触媒体５を新しい
清浄な表面のものと交換する。
【００４５】
【発明の効果】以上説明した通り、本願の請求項１の発
明によれば、触媒ＣＶＤ法に類似した方法によって表面
処理を施した後に成膜が行われるので、界面欠陥の低減
された良好な界面状態の薄膜が作成できる。また、請求
項２の発明によれば、成膜が触媒ＣＶＤ法を用いて行わ
れるので、さらに界面欠陥の低減された薄膜が作成でき
るとともに、成膜温度を低く維持した成膜を行うことが
できる。また、請求項１０の発明によれば、熱触媒体を
利用した表面処理と熱ＣＶＤとを同一処理容器内で連続
して行うことができるので、極めて界面状態の良好な成
膜を行うことができる。また、請求項３又は１１の発明
によれば、界面欠陥が低減された界面準位密度の低い半
導体−絶縁体接合構造を得ることができる。また、請求
項６又は１４の発明によれば、ガリウム砒素系半導体の
表面に絶縁膜を作成する場合に、特に良好な界面状態を
得ることができ、請求項７又は１５の発明によれば、そ
の際に砒素の遊離を防止することができる。また、請求
項８又は１６の発明によれば、基板の熱による変性に起
因する問題を防止しながら成膜を行うことができる。さ
らに、請求項１８の発明によれば、界面準位密度の低い
半導体−絶縁体接合を有するため、従来動作が困難とさ
れてきた半導体デバイスを提供することができたり、半
導体−絶縁体接合の界面準位に起因したノイズが低減さ
れた半導体デバイス等が提供される。
【図面の簡単な説明】
【図１】本願発明の実施形態の薄膜作成装置の概略図で
ある。
【図２】図１の装置における熱触媒体の形状を示した平
面概略図である。
【図３】触媒ＣＶＤ法の成膜メカニズムを説明する概略
図である。
【図４】表面処理の効果を確認した実験の結果を示す図
である。
【図５】本願発明の実施形態に係る半導体デバイスの構
造を示した概略図である。
【図６】従来の薄膜作成装置としてのプラズマＣＶＤ装
置の概略図である。
【符号の説明】
１ 処理容器 １１ 排気系 ２ 基板ホルダー ２０ 基板 ３ 成膜用ガス導入系 ５ 熱触媒体 ６ 表面処理用ガス導入系
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松村 英樹 石川県能美郡辰口町字旭台１丁目50番地Ａ −25 (72)発明者 和泉 亮 石川県能美郡辰口町字旭台１丁目50番地Ｃ −52 (72)発明者 増田 淳 石川県能美郡辰口町字旭台１丁目50番地Ｆ −53 (72)発明者 梨本 泰信 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 三好 陽介 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 野村 秀二 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 (72)発明者 桜井 和雄 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 (72)発明者 青島 正一 東京都府中市四谷５丁目８番１号 アネル バ株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 第一の材料よりなる基板の表面に第一の
    材料とは異なる第二の材料の薄膜を作成する薄膜作成方
    法において、基板の近傍に熱触媒体を配置し、反応性ガ
    スよりなる所定の表面処理用ガスをこの熱触媒体の近傍
    を通過させるようにして基板に供給して、基板の表面と
    作成する薄膜との界面欠陥を低減させる所定の表面処理
    を熱触媒体による表面処理用ガスの反応を利用して行
    い、その後、当該第二の材料の薄膜を作成することを特
    徴とする薄膜作成方法。
  2. 【請求項２】 第一の材料よりなる基板の表面に第一の
    材料とは異なる第二の材料の薄膜を作成する薄膜作成方
    法において、基板の近傍に熱触媒体を配置し、反応性ガ
    スよりなる所定の表面処理用ガスをこの熱触媒体の近傍
    を通過させるようにして基板に供給して、基板の表面と
    作成する薄膜との界面欠陥を低減させる所定の表面処理
    を熱触媒体による表面処理用ガスの反応を利用して行
    い、その後、反応性ガスよりなる所定の成膜用ガスを熱
    触媒体の表面付近を通過させるようにして基板に供給し
    て、熱触媒体による成膜用ガスの反応を利用して基板の
    表面に当該第二の材料の薄膜を作成することを特徴とす
    る薄膜作成方法。
  3. 【請求項３】 前記第一の材料は半導体であり、前記第
    二の材料の薄膜は絶縁膜であって、半導体表面上に絶縁
    膜を作成する方法であることを特徴とする請求項１又は
    ２記載の薄膜作成方法。
  4. 【請求項４】 前記第一の材料は、シリコン、ゲルマニ
    ウム、シリコンゲルマニウム、シリコンカーバイト、ガ
    リウム砒素、ガリウムアルミニウム砒素、ガリウム燐、
    インジウム燐、セレン化亜鉛又は硫化カドミウムよりな
    る半導体であることを特徴とする請求項３記載の薄膜作
    成方法。
  5. 【請求項５】 前記第二の材料の薄膜は、シリコン酸化
    膜、シリコン窒化膜、シリコン酸窒化膜、窒化アルミニ
    ウム膜又は酸化アルミニウム膜よりなる絶縁膜であるこ
    とを特徴とする請求項３記載の薄膜作成方法。
  6. 【請求項６】 前記第一の材料はガリウム砒素系半導体
    であり、前記所定の表面処理用反応性ガスが窒素供給ガ
    ス又は水素ガスであって、前記所定の表面処理は、これ
    らいずれかのガスの前記熱触媒体による分解活性種を利
    用した表面クリーニング処理又は表面改質処理であるこ
    とを特徴とする請求項３記載の薄膜作成方法。
  7. 【請求項７】 前記基板の温度を４００℃以下に維持し
    て行うことを特徴とする請求項６記載の薄膜作成方法。
  8. 【請求項８】 前記基板の温度を当該基板が熱による変
    性を受ける温度以下に維持して行うことを特徴とする請
    求項１、２、３、４、５、６又は７記載の薄膜作成方
    法。
  9. 【請求項９】 前記熱触媒体は、タングステン、モリブ
    デン、タンタル、チタン又はバナジウムで形成されてい
    ることを特徴とする請求項１、２、３、４、５、６、７
    又は８記載の薄膜作成方法。
  10. 【請求項１０】 表面に薄膜を作成する基板が内部の所
    定位置に配置される処理容器と、所定位置に配置された
    基板の表面の近傍に設けられた熱触媒体と、熱触媒体を
    所定温度に加熱する加熱手段と、反応性ガスよりなる所
    定の薄膜作成用ガスを処理容器内に導入する成膜用ガス
    導入系とを備え、導入された成膜用ガスを熱触媒体の表
    面付近を通過させながら基板の表面に供給して熱触媒体
    による成膜用ガスの反応を利用して基板の表面に所定の
    薄膜を作成する薄膜作成装置であって、 前記基板の表面と作成する薄膜との界面欠陥を低減させ
    る所定の表面処理を施すための表面処理用ガスを前記処
    理容器内に導入する表面処理用ガス導入系が備えられ、
    前記所定の薄膜の作成の前に表面処理用ガスを導入して
    当該所定の表面処理を同一処理容器内で行えることが可
    能になっていることを特徴とする薄膜作成装置。
  11. 【請求項１１】 前記基板の表面は半導体であり、前記
    所定の薄膜は絶縁膜であって、半導体表面上に絶縁膜を
    作成する装置であることを特徴とする請求項１０記載の
    薄膜作成装置。
  12. 【請求項１２】 前記基板の表面は、シリコン、ゲルマ
    ニウム、シリコンゲルマニウム、シリコンカーバイト、
    ガリウム砒素、ガリウムアルミニウム砒素、ガリウム
    燐、インジウム燐、セレン化亜鉛又は硫化カドミウムよ
    りなる半導体であることを特徴とする請求項１１記載の
    薄膜作成装置。
  13. 【請求項１３】 前記所定の薄膜は、シリコン酸化膜、
    シリコン窒化膜、シリコン酸窒化膜、窒化アルミニウム
    膜又は酸化アルミニウム膜よりなる絶縁膜であることを
    特徴とする請求項１１記載の薄膜作成装置。
  14. 【請求項１４】 前記第一の材料はガリウム砒素系半導
    体であり、前記所定の表面処理用反応性ガスが窒素供給
    ガス又は水素ガスであって、前記所定の表面処理は、こ
    れらいずれかのガスの前記熱触媒体による分解活性種を
    利用した表面クリーニング処理又は表面改質処理である
    ことを特徴とする請求項１１記載の薄膜作成装置。
  15. 【請求項１５】 前記加熱手段は、基板の温度が４００
    ℃以下になるように前記熱触媒体を加熱するものである
    ことを特徴とする請求項１４記載の薄膜作成装置。
  16. 【請求項１６】 前記基板は集積回路用の所定の配線が
    施されるものであり、前記加熱手段は、当該基板の温度
    が当該配線の材料の融点以下になるように前記熱触媒体
    を加熱するものであることを特徴とする請求項１０、１
    １、１２、１３、１４又は１５記載の薄膜作成装置。
  17. 【請求項１７】 前記熱触媒体は、タングステン、モリ
    ブデン、タンタル、チタン又はバナジウムで形成されて
    いることを特徴とする請求項１０、１１、１２、１３、
    １４、１５又は１６記載の薄膜作成装置。
  18. 【請求項１８】 下地半導体表面上に絶縁膜を作成させ
    た半導体−絶縁体接合を有する半導体デバイスであっ
    て、当該絶縁膜は、下地半導体が表面に露出している基
    板の近傍に熱触媒体を配置し、所定の表面処理用反応性
    ガスをこの熱触媒体の表面付近を通過させるようにして
    基板に供給して、基板の表面と作成する薄膜との界面欠
    陥を低減させる所定の表面処理を熱触媒体による反応性
    ガスの反応を利用して行い、その後、前記絶縁膜を下地
    半導体の上に作成することにより製作されることで、当
    該半導体−絶縁体接合構造の界面準位密度が１０12ｅＶ
    -1ｃｍ-2以下になっていることを特徴とする半導体デバ
    イス。
JP25767596A 1996-06-09 1996-09-06 薄膜作成方法及び薄膜作成装置 Expired - Lifetime JP3737221B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP25767596A JP3737221B2 (ja) 1996-09-06 1996-09-06 薄膜作成方法及び薄膜作成装置
TW086112830A TW344099B (en) 1996-09-06 1997-09-05 Method and apparatus for depositing a thin film, and semiconductor device having a semiconductor-insulator junction
KR1019970046036A KR19980024396A (ko) 1996-09-06 1997-09-05 박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스
US08/924,304 US6069094A (en) 1996-09-06 1997-09-05 Method for depositing a thin film
US09/102,665 US6349669B1 (en) 1996-09-06 1998-06-23 Method and apparatus for depositing a thin film, and semiconductor device having a semiconductor-insulator junction
US10/041,609 US6723664B2 (en) 1996-06-09 2002-01-10 Method and apparatus for depositing a thin film, and semiconductor device having a semiconductor-insulator junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25767596A JP3737221B2 (ja) 1996-09-06 1996-09-06 薄膜作成方法及び薄膜作成装置

Publications (2)

Publication Number Publication Date
JPH1083988A true JPH1083988A (ja) 1998-03-31
JP3737221B2 JP3737221B2 (ja) 2006-01-18

Family

ID=17309550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25767596A Expired - Lifetime JP3737221B2 (ja) 1996-06-09 1996-09-06 薄膜作成方法及び薄膜作成装置

Country Status (4)

Country Link
US (3) US6069094A (ja)
JP (1) JP3737221B2 (ja)
KR (1) KR19980024396A (ja)
TW (1) TW344099B (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216165A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 半導体装置の製造方法
JP2000277501A (ja) * 1999-03-25 2000-10-06 Japan Science & Technology Corp 化学蒸着装置
JP2002069646A (ja) * 2000-09-01 2002-03-08 Sony Corp 薄膜製造方法
US6375756B1 (en) 1999-08-05 2002-04-23 Anelva Corporation Method for removing a deposited film
JP2002270526A (ja) * 2001-03-14 2002-09-20 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP2002299265A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
US6593548B2 (en) 2000-09-14 2003-07-15 Japan As Represented By President Of Japan Advanced Institute Of Science And Technology Heating element CVD system
WO2004100273A1 (ja) 2003-05-09 2004-11-18 Shin-Etsu Handotai Co., Ltd. 太陽電池及びその製造方法
JP2004335828A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 表面安定化方法、及び半導体装置の製造方法
US6942892B1 (en) 1999-08-05 2005-09-13 Anelva Corporation Hot element CVD apparatus and a method for removing a deposited film
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009010412A (ja) * 2008-08-25 2009-01-15 Japan Science & Technology Agency 化学蒸着方法
JP2009027181A (ja) * 2008-08-25 2009-02-05 Japan Science & Technology Agency 化学蒸着装置を用いた化学蒸着方法
US7488454B2 (en) 2003-03-19 2009-02-10 Tosoh Corporation Microchannel structure body
JP2009044190A (ja) * 2008-11-07 2009-02-26 Canon Anelva Corp 付着膜のエッチング法
US7510984B2 (en) 2004-03-02 2009-03-31 Ulvac, Inc. Method of forming silicon nitride film and method of manufacturing semiconductor device
JP2009111397A (ja) * 2008-11-04 2009-05-21 Canon Anelva Corp 付着膜のエッチング法
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
JP2009283954A (ja) * 2009-07-09 2009-12-03 Japan Science & Technology Agency 触媒化学蒸着装置及び薄膜の製造方法
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
US7704556B2 (en) 2002-04-22 2010-04-27 Canon Anelva Corporation Silicon nitride film forming method
JP4556329B2 (ja) * 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
JP2013165144A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ構造の製造方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
JP2014522579A (ja) * 2011-06-10 2014-09-04 アプライド マテリアルズ インコーポレイテッド ホットワイヤ化学気相堆積（ｈｗｃｖｄ）チャンバを使用して基板の表面を洗浄する方法
US9306026B2 (en) 2012-08-24 2016-04-05 Japan Science And Technology Agency Semiconductor structure having aluminum oxynitride film on germanium layer and method of fabricating the same
JP2016136601A (ja) * 2015-01-23 2016-07-28 東京エレクトロン株式会社 基板処理装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
US6468885B1 (en) * 1996-09-26 2002-10-22 Midwest Research Institute Deposition of device quality, low hydrogen content, hydrogenated amorphous silicon at high deposition rates
KR100321715B1 (ko) * 1998-10-13 2002-03-08 박종섭 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법
TW455912B (en) 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
JP2000269139A (ja) 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
JP3341763B2 (ja) * 2000-04-27 2002-11-05 住友電気工業株式会社 化合物半導体装置の製造方法および化合物半導体装置の製造装置
US7140013B2 (en) * 2000-06-01 2006-11-21 Aduva, Inc. Component upgrading with dependency conflict resolution, knowledge based and rules
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
US6602800B2 (en) * 2001-05-09 2003-08-05 Asm Japan K.K. Apparatus for forming thin film on semiconductor substrate by plasma reaction
JP2002353184A (ja) * 2001-05-28 2002-12-06 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US7122736B2 (en) * 2001-08-16 2006-10-17 Midwest Research Institute Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique
US6489238B1 (en) * 2001-08-21 2002-12-03 Texas Instruments Incorporated Method to reduce photoresist contamination from silicon carbide films
US6861326B2 (en) * 2001-11-21 2005-03-01 Micron Technology, Inc. Methods of forming semiconductor circuitry
JP4011376B2 (ja) * 2002-03-20 2007-11-21 日本エー・エス・エム株式会社 層間絶縁膜の形成方法
JP3868324B2 (ja) * 2002-04-15 2007-01-17 三菱電機株式会社 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法
JP3787816B2 (ja) * 2002-10-04 2006-06-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
KR100700493B1 (ko) * 2005-05-24 2007-03-28 삼성에스디아이 주식회사 효율적인 필라멘트 배열 구조를 갖는 촉매 강화 화학 기상증착 장치
US20070128861A1 (en) * 2005-12-05 2007-06-07 Kim Myoung S CVD apparatus for depositing polysilicon
US9157152B2 (en) * 2007-03-29 2015-10-13 Tokyo Electron Limited Vapor deposition system
JP4308281B2 (ja) * 2007-04-23 2009-08-05 三洋電機株式会社 光起電力素子の製造方法
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
US20090226614A1 (en) * 2008-03-04 2009-09-10 Tokyo Electron Limited Porous gas heating device for a vapor deposition system
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
CN102171795A (zh) * 2008-10-03 2011-08-31 维易科加工设备股份有限公司 气相外延系统
US8334017B2 (en) * 2009-09-18 2012-12-18 Applied Materials, Inc. Apparatus and methods for forming energy storage and photovoltaic devices in a linear system
KR20140032253A (ko) * 2012-09-06 2014-03-14 한국전자통신연구원 터치 스크린 및 그의 제조방법
KR101386135B1 (ko) * 2012-11-29 2014-04-17 한국전기연구원 ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
US4231750A (en) * 1977-12-13 1980-11-04 Diagnostic Reagents, Inc. Methods for performing chemical assays using fluorescence and photon counting
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
KR900005118B1 (ko) * 1986-07-14 1990-07-19 미쓰비시전기주식회사 박막 형성장치
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
DE3923390A1 (de) * 1988-07-14 1990-01-25 Canon Kk Vorrichtung zur bildung eines grossflaechigen aufgedampften films unter verwendung von wenigstens zwei getrennt gebildeten aktivierten gasen
US5160544A (en) * 1990-03-20 1992-11-03 Diamonex Incorporated Hot filament chemical vapor deposition reactor
US5209812A (en) * 1990-04-09 1993-05-11 Ford Motor Company Hot filament method for growing high purity diamond
US5186973A (en) * 1990-09-13 1993-02-16 Diamonex, Incorporated HFCVD method for producing thick, adherent and coherent polycrystalline diamonds films
US5183529A (en) * 1990-10-29 1993-02-02 Ford Motor Company Fabrication of polycrystalline free-standing diamond films
US5397737A (en) * 1992-05-05 1995-03-14 The United States Of America As Represented By The United States Department Of Energy Deposition of device quality low H content, amorphous silicon films
JP3024721B2 (ja) * 1992-10-14 2000-03-21 新日本製鐵株式会社 半導体記憶装置の製造方法
KR960005765A (ko) * 1994-07-14 1996-02-23 모리시다 요이치 반도체 장치의 배선형성에 이용하는 무전해 도금욕 및 반도체 장치의 배선성형방법
US5840600A (en) * 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
FR2727433B1 (fr) * 1994-11-30 1997-01-03 Kodak Pathe Procede pour la fabrication de couches de diamant dope au bore
US5693173A (en) * 1994-12-21 1997-12-02 Chorus Corporation Thermal gas cracking source technology
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4573921B2 (ja) * 1999-01-21 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2000216165A (ja) * 1999-01-21 2000-08-04 Fujitsu Ltd 半導体装置の製造方法
JP2000277501A (ja) * 1999-03-25 2000-10-06 Japan Science & Technology Corp 化学蒸着装置
JP4556329B2 (ja) * 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
US6942892B1 (en) 1999-08-05 2005-09-13 Anelva Corporation Hot element CVD apparatus and a method for removing a deposited film
US6375756B1 (en) 1999-08-05 2002-04-23 Anelva Corporation Method for removing a deposited film
JP2002069646A (ja) * 2000-09-01 2002-03-08 Sony Corp 薄膜製造方法
US6593548B2 (en) 2000-09-14 2003-07-15 Japan As Represented By President Of Japan Advanced Institute Of Science And Technology Heating element CVD system
JP2002270526A (ja) * 2001-03-14 2002-09-20 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
JP4599734B2 (ja) * 2001-03-14 2010-12-15 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP2002299265A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP4644964B2 (ja) * 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP4599746B2 (ja) * 2001-04-04 2010-12-15 ソニー株式会社 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP2002299264A (ja) * 2001-04-04 2002-10-11 Sony Corp 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
US7704556B2 (en) 2002-04-22 2010-04-27 Canon Anelva Corporation Silicon nitride film forming method
US7488454B2 (en) 2003-03-19 2009-02-10 Tosoh Corporation Microchannel structure body
US8030223B2 (en) 2003-05-09 2011-10-04 Shin-Etsu Chemical Co., Ltd. Solar cell and method of fabricating the same
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
JP2004335828A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 表面安定化方法、及び半導体装置の製造方法
WO2004100273A1 (ja) 2003-05-09 2004-11-18 Shin-Etsu Handotai Co., Ltd. 太陽電池及びその製造方法
US7510984B2 (en) 2004-03-02 2009-03-31 Ulvac, Inc. Method of forming silicon nitride film and method of manufacturing semiconductor device
JP2010067993A (ja) * 2004-03-26 2010-03-25 Ulvac Japan Ltd 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
CN101978503A (zh) * 2008-03-26 2011-02-16 国立大学法人东京大学 半导体基板、半导体基板的制造方法及半导体装置
JP2009027181A (ja) * 2008-08-25 2009-02-05 Japan Science & Technology Agency 化学蒸着装置を用いた化学蒸着方法
JP4705668B2 (ja) * 2008-08-25 2011-06-22 独立行政法人科学技術振興機構 化学蒸着装置を用いた化学蒸着方法
JP2009010412A (ja) * 2008-08-25 2009-01-15 Japan Science & Technology Agency 化学蒸着方法
JP2009111397A (ja) * 2008-11-04 2009-05-21 Canon Anelva Corp 付着膜のエッチング法
JP2009044190A (ja) * 2008-11-07 2009-02-26 Canon Anelva Corp 付着膜のエッチング法
JP2009283954A (ja) * 2009-07-09 2009-12-03 Japan Science & Technology Agency 触媒化学蒸着装置及び薄膜の製造方法
JP2014522579A (ja) * 2011-06-10 2014-09-04 アプライド マテリアルズ インコーポレイテッド ホットワイヤ化学気相堆積（ｈｗｃｖｄ）チャンバを使用して基板の表面を洗浄する方法
JP2013165144A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ構造の製造方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
US9306026B2 (en) 2012-08-24 2016-04-05 Japan Science And Technology Agency Semiconductor structure having aluminum oxynitride film on germanium layer and method of fabricating the same
JP2016136601A (ja) * 2015-01-23 2016-07-28 東京エレクトロン株式会社 基板処理装置

Also Published As

Publication number Publication date
TW344099B (en) 1998-11-01
US6349669B1 (en) 2002-02-26
JP3737221B2 (ja) 2006-01-18
US20020086557A1 (en) 2002-07-04
KR19980024396A (ko) 1998-07-06
US6069094A (en) 2000-05-30
US6723664B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
JP3737221B2 (ja) 薄膜作成方法及び薄膜作成装置
US10083830B2 (en) Substrate cleaning method for removing oxide film
US8021987B2 (en) Method of modifying insulating film
US7011866B1 (en) Method and apparatus for film deposition
KR100841866B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US7759598B2 (en) Substrate treating method and production method for semiconductor device
TWI325600B (ja)
JP3164019B2 (ja) 酸化シリコン膜およびその形成方法と成膜装置
US6410454B1 (en) Method and apparatus for removing contaminants from the surface of a semiconductor wafer
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
US20040043570A1 (en) Semiconductor device and process for producing the same
JPH056880A (ja) 表面処理方法
JPH08330248A (ja) 半導体装置の製造方法
JP4126517B2 (ja) 気相加工装置
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
US9373516B2 (en) Method and apparatus for forming gate stack on Si, SiGe or Ge channels
JPH06132521A (ja) Ｍｉｓ型半導体装置の製造方法
KR101333831B1 (ko) 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치
JP2001176806A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3413698B2 (ja) 半導体装置の製造方法
JP2001168055A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
Ishibashi et al. Fabrication of CeO2 Dielectric Films by Chemical Vapor Deposition with a Liquid Metal Organic Source
JPH0329295B2 (ja)
JPH0845919A (ja) プラズマアシスト誘電体層形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20031222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term