KR19980024396A - 박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스 - Google Patents

박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스 Download PDF

Info

Publication number
KR19980024396A
KR19980024396A KR1019970046036A KR19970046036A KR19980024396A KR 19980024396 A KR19980024396 A KR 19980024396A KR 1019970046036 A KR1019970046036 A KR 1019970046036A KR 19970046036 A KR19970046036 A KR 19970046036A KR 19980024396 A KR19980024396 A KR 19980024396A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film
semiconductor
gas
Prior art date
Application number
KR1019970046036A
Other languages
English (en)
Inventor
히데키 마츠무라
아키라 이즈미
아츠시 마스다
야스노부 나시모토
요스케 미요시
슈지 노무라
가즈오 사쿠라이
쇼이치 아오시마
Original Assignee
추후
히데키 마츠무라
가네코 히사시
니혼 덴키 가부시키가이샤
니시히라 순지
아네루바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후, 히데키 마츠무라, 가네코 히사시, 니혼 덴키 가부시키가이샤, 니시히라 순지, 아네루바 가부시키가이샤 filed Critical 추후
Publication of KR19980024396A publication Critical patent/KR19980024396A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판상에 박막을 작성하기 전에 촉매기상반응을 이용하여 계면준위밀도를 감소시키는 전처리를 실행하는 방법 및 장치를 개시하고 있다. 촉매기상반응은 기판 표면 부근에 구비된 열촉매체를 경유하여 기판에 공급되는 처리용 가스에 의해 발생된다. 기판 표면상의 박막 작성은 이 전처리후에 실행된다. 열촉매체는 텅스텐, 몰리브덴, 탄탈, 티탄 또는 바나듐으로 만들어지고 히터에 의해 가열된다. 그리고 본 발명은 또한 계면준위밀도가 1012eV-1cm-2이하인 반도체-절연체 접합구조를 가진 반도체 디바이스를 개시하고 있는데, 상기 계면준위밀도는 절연막 작성 프로세스에서의 상기 전처리에 의해 생긴다.

Description

박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스
본 발명은 대규모 집적회로(LSI)와 같은 반도체 디바이스와 액정 디스플레이(LCD)와 같은 다른 전자 디바이스의 제작에 관한 것이다. 특히 본 발명은 화학증착(CVD)법을 이용하여 다른 재료의 하지(下地)표면에 박막을 작성하는 박막작성 프로세스에 관한 것이다.
LSI와 같은 반도체 디바이스와 LCD와 같은 다른 전자 디바이스의 제작에서는 박막작성 프로세스가 실행된다. 이 프로세스에는 CVD법이 널리 사용되어 왔다. CVD법에 있어서는 플라즈마 에너지를 기상 반응에 이용하는 플라즈마 CVD(PECVD)가 주류가 되고 있다. 도 6은 종래의 박막작성장치의 일례로서의 PECVD장치의 개략도이다.
도 6에 도시된 장치는 배기계를 포함한 처리실(1), 처리실(1)내에 기판(20)을 배치하는 기판 홀더(2), 성막용 가스를 처리실(1)내에 도입하는 성막용 가스 도입계(3) 및 도입된 성막용 가스에 에너지를 공급하는 플라즈마를 발생시키는 전력공급수단(4)으로 주로 구성되어 있다.
성막용 가스 도입계(3)는 기판 홀더(2)에 대향하여 설치된 원반형 가스도입헤드(31)를 통해 성막용 가스를 도입한다. 가스도입헤드(31)는 내부가 중공이며그 앞면에 다수의 가스유출구멍(32)을 가지고 있다. 성막용 가스를 도입하는 관(33)의 선단은 가스도입헤드(31)에 접속되어 가스유출구멍(32)으로부터 성막용 가스를 기판(20)을 향하여 도입할 수 있도록 되어 있다.
전력공급수단(4)은 플라즈마발생용 에너지로서 고주파(RF)전력을 공급하도록 구성되어 있다. 가스도입헤드(31)는 RF를 적용하는 전극으로서 공통으로 사용되고 있다. 구체적으로는 도입헤드(31)는 반도체로 만들어지며 정합박스(도시하지 않음)를 사이에 두고 RF 전원(41)에 접속되어 있다.
도 6에 도시된 장치는 다음과 같이 동작된다. 성막용 가스 도입계(3)에 의해 성막용 가스가 처리실(1)에 도입된다. 성막용 가스의 유량을 제어하면서 가스도입헤드(31)로부터 RF전원(41)에 의해 RF전계가 적용된다. 이 RF전계에 의해 성막용 가스가 방전되어 플라즈마로 전환되고, 이 플라즈마가 기판(20)표면의 박막작성에 이용된다. 박막작성의 일례를 들면, 질화규소막은 성막용 가스로서 사용되는 실란과 암모니아(NH3) 가스혼합물에 의해 발생되는 플라즈마중에서의 실란(SiH4)의 분해를 이용하여 작성된다.
상기한 바와 같은 박막작성 프로세스에서는 박막의 재료가 종종 하지와는 다르다. 예를 들면 절연 게이트 전계효과 트랜지스터(IGFET)의 제작에 있어서는 하지 반도체상에 절연막을 작성하고 그 절연막상에 게이트를 형성하고 있다. 또 다른 예로서 비활성화를 위해 종종 반도체 표면에 절연막을 작성하기도 한다.
이종 재료의 박막 작성에서는 계면 결함을 감소시키는 것이 매우 중요하다. 예를들면 IGFET에서 절연체-반도체 계면에 결함이 생기면 절연막의 파괴 때문에 트랜지스터의 동작이 불가능하게 될 수 있다.
PECVD장치는 통상의 열 CVD장치보다 낮은 온도하에 성막이 실행되기 때문에 열에 기인한 계면 결함의 문제가 거의 없다. 그러나 PECVD 장치에는 플라즈마 중에서 생성되는 고에너지 하전 입자의 입사에 기인한 계면 결함의 문제가 있다. 보다 구체적으로, 기판 표면에의 고에너지 이온 충돌에 기인한 국소적 변형과 같은 물리적 손상을 입은 기판 표면에 절연막을 작성하는 경우, 또는 작성된 절연막에 고에너지 이온이 입사되는 경우, 절연막에 핀홀과 같은 국소적 변형 결함이 발생하고 이것은 절연막이 절연파괴되는 제품 불량으로 이어진다. 또 다른 가능성으로서 절연막에 이온이나 전자를 혼입하면 절연막의 저항성이 저하되어 절연파괴전압이 저하될 수 있다. 게다가 절연막에 이온이나 전자를 혼입하면 캐리어가 주입되어 전자가 트랩됨으로써 디바이스 특성이 열화된다.
PECVD장치는 열 CVD장치에 비하여 저온에서 성막될 수 있으나 플라즈마에 기판이 노출되기 때문에 성막온도(성막중의 기판온도)의 저하에는 한계가 있다. 따라서 PECVD장치는 더 한층의 성막온도 저하에 대한 요구를 만족시킬 수 없을 가능성이 있다. 예를들면 갈륨비소(GaAs)계의 화합물 반도체는 400℃이상의 온도에서는 비소원자가 화합물 밖으로 해리되는 문제가 있다. 종래의 PECVD장치는 400℃이하의 온도에서는 동작에 어려움이 있는 경우가 있다.
한편 절연체-반도체 계면의 상태에 대해서는 계면에너지 준위밀도의 저하도 중요한 기술적 과제가 되고 있다. 반도체-절연체 접합과 같은 이종 재료 접합, 즉 이종접합(heterojunction)에서는 계면트랩 또는 계면상태라고도 불리는 계면에너지준위가 불가피하게 발생된다. 계면준위밀도가 증가하면 계면준위에서의 충방전, 즉 전자의 트랩 및 방출이 노이즈의 원인이 되고 동작 특성에 영향을 미치는 문제가 심각하게 된다. 갈륨비소계의 반도체를 사용한 IGFET에서는 고밀도의 계면준위로 인해 표면공핍층이 생긴다. 이 표면공핍층은 채널 표면에서의 큰 기생 저항 발생에 영향을 미친다. 이것은 디바이스의 고기능화의 장애가 되고 있다.
고밀도계면준위의 발생은 프로세스의 관점에서 보면 성막을 실행할때의 하지 반도체 표면의 상태에 의해 상당한 영향을 받는다. 구체적으로, 물이나 산소와 같은 불순물 분자가 부착되어 있는 하지 반도체 표면에 박막을 작성하면 그러한 불순물 분자의 존재하에 박막이 퇴적되기 때문에 고밀도의 계면준위가 쉽게 발생되지 않는다.
반도체 표면에는 자연산화층이 종종 형성되어 있다. 이 자연산화층상에 절연막을 작성하면, 이 자연산화층에 의해 많은 준위가 발생하여 고밀도 계면준위에 쉽게 이르게 된다. 이 문제를 해결하기 위해서는 자연산화층의 제거후에 성막이 실행되어야 한다. 자연산화층의 제거에는 황산(H2SO4)이나 과산화수소(H2O2)가 사용되고 있다. 그러나 이 방법으로는 자연산화층만을 완전히 제거하기 어렵다. 또한 이와 같은 습식 프로세스는 기판이 오염되는 문제를 가져온다.
본 발명의 목적은 상기한 문제를 해결하는 것이다. 구체적으로, 본 발명의 목적은 계면준위밀도를 효과적으로 감소시킬 수 있고 성막온도를 더욱 저하시킬 수 있는 방법 및 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 계면준위밀도가 낮은 반도체-절연체 접합구조를 가진 반도체 디바이스를 제공하는 것이다.
도 1은 본 발명의 실시형태의 박막작성장치의 개략도이고,
도 2는 도 1의 장치에 사용되는 열촉매체의 평면개략도이고,
도 3은 촉매 CVD(CAT-CVD)법의 성막 모델을 설명한 도면이고,
도 4는 전처리의 효과를 확인한 실험 결과를 도시한 도면이고,
도 5는 본 발명의 실시형태의 반도체 디바이스의 구조를 개략적으로 도시한 도면이고,
도 6은 종래의 박막작성장치의 일례로서의 PECVD장치의 개략도이다.
이들 목적을 달성하기 위해 본 발명은 촉매 기상반응을 이용하여 성막전에 계면준위밀도를 감소시키는 전처리를 실행하는 방법 및 장치를 제공한다. 그리고 본 발명은 계면준위밀도가 1012eV-1cm-2이하인 반도체-절연체 접합구조를 가진 반도체 디바이스를 제공하는데, 상기 계면준위밀도는 절연막 작성 프로세스에서의 전처리에 의해 생긴다.
발명의 바람직한 실시형태
이하, 본 발명의 바람직한 실시형태를 설명한다. 먼저 박막작성방법 및 장치의 실시형태를 설명한다. 도 1은 본 발명의 실시형태의 박막작성장치의 개략도이다. 도 1에 도시된 장치는 기판(20)이 배치되는 처리실(1), 처리실(1)내에 기판(20)을 배치하기 위한 기판홀더(2), 성막용 가스를 처리실(1)에 도입하는 성막용 가스 도입계(3), 기판 배치 부근에 설치된 열촉매체(5), 및 열촉매체(5)를 일정한 온도까지 가열하는 히터(51)로 이루어져 있다.
처리실(1)은 배기계(11)를 갖춘 기밀한 진공실이다. 배기계(11)는 터보분자펌프 및 기계밀봉펌프의 조합과 같은 복수의 진공펌프를 사용하는 다단식 계이다. 배기계(11)는 처리실(1)을 10-8Torr 정도까지 배기할 수 있다.
기판 홀더(2)는 처리실(1)의 상부벽에 구비되어 있다. 기판(20)은 기판 홀더(2)의 하면에 유지된다. 기판(20)의 유지는 기판 홀더(2)의 하면에 정전기를 유발시키는 정전흡착방법 또는 단면형상이 L자인 클램프를 사용하는 기계적 흡착방법에 의해 실행된다.
기판홀더(2)에는 기판(20)을 일정한 온도까지 가열시키는 히터(21)가 구비되어 있다. 히터(21)로는 전형적으로 저항발열식 히터가 사용된다. 히터(21)는 처리실(1)밖에 구비된 전원(22)에 접속되어 있다. 전원(22)에는 기판(20) 또는 기판홀더(2)의 온도를 모니터하는 온도 모니터(도시하지 않음)로부터의 출력 신호에 따라 히터(21)로의 입력전력을 제어하는 컨트롤유니트(도시하지 않음)가 설치되어 있다.
열촉매체(5)는 이러한 실시형태의 장치의 특징이 된다. 열촉매체(5)는 플라즈마를 사용하지 않고 성막용 가스의 기상 반응을 이용하여 성막을 실행하기 위해 채용된다. 도 2는 도 1의 장치에 사용되는 열촉매체(5)의 평면개략도이다. 이 실시형태에 있어서 열촉매체(5)로는 직경 0.5mm의 텅스텐 와이어가 사용된다. 열촉매체(5)로서의 텅스텐 와이어는 도 2에 도시된 톱니 파형으로 형성되고, 기판(20)보다 약간 더 큰 정방형 프레임(52)으로 고정되어 있다. 프레임(52)은 몰리브덴으로 만들어져 있다. 열촉매체(5)와 기판(20) 사이의 거리는 예를들면 20cm이다. 열촉매체(5)와 기판(20) 사이의 거리를 넓게 하면 촉매반응효과(후술함)가 저하되기 때문에 열촉매체(5)는 기판(20)에 가깝게 구비되는 것이 바람직하다.
열촉매체(5)를 가열하는 히터(51)는 텅스텐 와이어를 통전시키는 저항발열 전원에 의해 주로 구성되어 있다. 히터(51)에 의해 열촉매체(5)는 예를들면 1700 ℃까지 가열된다.
성막용 가스 도입계(3)는 성막용 가스를 처리실(1)에 도입하는 관(33)과 관(33)에 구비된 밸브(34) 및 가스유량제어기(도시하지 않음)로 이루어져 있다. 도 1에 도시된 바와 같이 처리실(1)내에 기판홀더(2)와 대향하여 원반형 가스도입헤드(31)가 구비되어 있다. 가스도입헤드(31)는 내부가 중공이며 그 앞면에 많은 가스유출구멍(32)을 가지고 있다. 관(33)의 선단은 가스도입헤드(31)에 접속되어 가스유출구멍(32)으로부터 성막용 가스를 기판(20)을 향하여 유출시킬수 있도록 한다.
가스유출구멍(32)으로부터 유출되는 성막용 가스는 열촉매체(5)를 경유하여 기판(20)에 공급된다. 이 결과 열촉매체(5)에 의한 성막용 가스의 촉매기상반응을 이용하여 기판(20) 표면에 박막이 작성된다.
이러한 유형의 CVD는 촉매CVD(CAT-CVD)라고 불린다. CAT-CVD의 성막 모델은 상세히 해명되지 않았다. 그러나 질화규소막을 예로 들면 다음과 같이 생각된다. 도 3은 CAT-CVD의 성막 모델을 설명하고 있다. 질화규소막을 작성하기 위해 실란과 암모늄 가스 혼합물과 같은 가스 혼합물을 성막용 가스로 사용한다. 도입된 실란가스가 열촉매체(5)를 통과할 때, 수소분자의 흡착분해반응과 유사한 접촉분해반응이 일어난다. 이 접촉분해반응으로 분획 라디칼 SiH3 *및 H*가 생성된다. 상세한 메카니즘은 명확하지 않지만 실란분자를 구성하는 한 개의 수소원자가 뜨거운 텅스텐 표면에 흡착되면 H-Si 결합이 약해져 실란이 분해되어 SiH3 *를 생성하게 되는 것으로 여겨진다. 흡착된 H는 열에 의해 텅스텐 표면으로부터 방출되어 H*가 된다. 암모니아 가스에도 유사한 접촉분해반응이 상당히 일어나서 분획 라디칼 NH2 *및 H*를 생성한다. 이들 분획 라디칼은 기판 표면에 도달하여 질화규소 성막에 기여한다. 이 성막 메카니즘은 다음 식으로 표시된다.
SiH4(g)→ SiH3 * (g)+ H* (g)
NH3(g)→ NH2 * (g)+ H* (g)
aSiH3 * (g)+ bNH2 * (g)→ cSiHx(s)
상기 식에서 접미사(g)는 기상을 의미하고 접미사(s)는 고체상을 의미한다.
CAT-CVD법에 의한 성막은 플라즈마를 사용하지 않는다. 따라서 CAT-CVD는 PECVD장치에서 논증된 바와 같은 플라즈마로부터의 고에너지 하전입자 입사에 의한 기판표면의 손상 및 하전입자의 혼입에 의한 절연막의 열화와 같은 문제가 본질적으로 없다. CAT-CVD는 기판이 플라즈마에 노출되지 않기 때문에 저온 프로세스가 가능하다는 또 다른 이점이 있다.
그런데 이러한 실시형태의 장치의 가장 큰 특징점은 열촉매체(5)를 계면결함을 감소시키는 전처리에도 공통으로 사용한다는 점이다. 이 점을 이하에 상세히 설명한다.
본 발명자들에 의한 연구에서 CAT-CVD의 조성에 이종가스를 사용하면 표면을 변성시키거나 세정하는 표면처리가 가능함이 밝혀졌다. 또한 성막전에 이러한 처리를 실행하면 고품질의 막이 작성될 수 있음이 밝혀졌다.
예를들면 가스도입헤드(31)로부터 수소가스를 도입하면 수소가스는 열촉매체(5)에 대한 접촉분해반응에 의해 활성화되어 수소 라디칼을 생성한다. 이들 수소 라디칼에 의해 기판표면의 자연산화층을 제거하는 표면세정이 가능하다. 구체적으로는, 기판표면이 갈륨비소 반도체인 경우 수소 라디칼은 갈륨비소표면에 형성되어 있는 자연산화층의 산소(O)와 반응하여 갈륨비소로부터 O를 해리시킨다. 산소는 수소 라디칼과 반응하여 H2O를 형성하고 이것이 배기계(11)에 의해 처리실(1)로부터 배기된다. 이것은 다음과 같이 표시된다.
H2→ 2H*
2H*+ Ga-O(또는 As-O) → Ga(또는 As) + H2O(g)
가스도입헤드(31)로부터 암모늄(NH3)가스를 도입하면 열촉매체(5)에 대한 암모늄의 접촉분해반응에 의해 생성된 분획 라디칼을 이용하여 비활성화를 위해 기판표면을 변성시키는 처리가 가능하다. 구체적으로는, 역시 기판표면이 갈륨비소 반도체인 경우 활성화된 NH2 *가 기판표면에 도달하면 NH2 *가 갈륨비소표면에 있는 자연산화층의 산소(O)와 반응한다. 이것은 다음과 같이 표시된다.
NH3→ NH2 *+ H*
NH2 *+ Ga-O(또는 As-O) → Ga-N(또는 As-N) + H2O(g)
이 경우 갈륨비소의 최상부 표면에는 Ga-N(또는 As-N)과 같은 안정한 결합이 있기 때문에 갈륨비소와 방출된 산소의 재결합이 일어나지 않는다. 게다가 자연산화층과 비교하여 박막이 그 위에 작성될 때 Ga-N(또는 As-N)결합이 쉽게 해리된다. 이것은 또한 GaAs 막 계면의 평활화에도 기여한다.
본 실시형태의 장치는 이러한 점을 고려하여 처리용 가스도입계(6)를 포함하고 있다. 처리용 가스도입계(6)는 성막용 가스도입계(3)에 접속되어 있다. 또 다른 구성으로서 성막용 가스도입계(3)의 일부를 처리용 가스 도입계에 공통으로 사용할 수도 있다. 성막용 가스가 실란-암모늄 가스혼합물이고 처리용 가스가 수소인 경우와 같이 처리용 가스가 성막용 가스와 완전히 다른 경우, 처리용 가스 도입계(6)의 관(61)은 성막용 가스 도입계(3)의 관(33)에 접속된다. 이 경우 처리용 가스는 밸브(34,62)의 동작에 의해 성막용 가스로부터 변환되어 도입된다.
성막용 가스가 실란-암모늄 가스혼합물이고 처리용 가스가 암모늄인 경우와 같이 처리용 가스가 성막용 가스와 일부 공통인 또 다른 경우, 처리용 가스의 도입은 성막용 가스 도입계(3)의 일부를 공통으로 사용하여 실행된다. 이 경우 성막용 가스 도입계(3)내의 밸브(34)동작에 의해 처리용 가스만이 도입될 수 있다. 암모늄은 질소함유가스의 일례이다. 물론 암모늄외에 히드라진(N2H4)과 같은 질소가스 및 질소화합물가스도 질소함유가스에 포함된다.
여하튼 처리용 가스는 가스도입헤드(31)의 가스유출구멍(32)으로부터 유출되어 기판(20)에 공급된다. 이러한 가스도입에서 처리용 가스는 열촉매체(5)의 표면 부근 또는 위를 흘러서 상기한 바와 같은 접촉분해반응에 의해 기판표면처리가 실행된다.
도 4는 전처리의 효과를 확인하는 실험결과를 도시하고 있다. 이 실험에서 확인한 처리는 갈륨비소 반도체 표면의 자연산화막을 상기한 바와 같이 수소 라디칼에 의해 제거하는 표면세정이다. 도 4에서 (a)는 처리전의 갈륨비소 반도체 표면을 X선 광전자 분광(XPS)법에 의해 관찰한 결과이다. (a)로 갈륨비소중의 Ga- O 결합과 As-O 결합의 존재(■ 플로팅으로 나타냄)가 입증된다. 한편 도 4중의 (b)는 처리후의 갈륨비소 반도체 표면을 XPS법에 의해 관찰한 결과이다. (b)로 (a)에서의 Ga-O 결합과 As-O 결합의 존재를 나타내는 피크가 현저히 감소되거나 또는 그것이 거의 검출되지 않을 정도로 거의 소실됨이 입증된다. 이 결과로 이 표면세정처리에 의해 자연산화층이 거의 제거됨이 입증된다. 그리고 이 처리의 높은 효과도 또한 이 결과로 확인된다.
이하, 본 실시형태의 장치의 동작을 설명한다. 이것은 본 발명의 실시형태의 박막작성방법의 설명이기도 하다.
먼저 게이트 밸브(도시하지 않음)를 통해 처리실(1)에 기판(20)을 반입하여 기판홀더(2)로 유지시킨다. 배기계(11)에 의해 처리실(1)을 일정한 압력까지 배기한다. 히터(21)에 의해 기판(20)을 일정한 온도까지 가열한다. 그리고 처리용 가스 도입계(6)를 동작시켜 처리용 가스를 처리실(1)에 도입한다. 도입된 처리용 가스는 열촉매체를 경유하여 기판(20)에 도달한다. 이 결과 접촉분해반응이 일어나고 이 반응을 이용하여 기판(20)의 표면처리가 실행된다. 다음에 처리용 가스 도입계(6)의 동작을 정지시키고 처리실(1)을 다시 배기한 후 성막용 가스 도입계(3)를 동작시켜 성막용 가스를 처리실(1)에 도입한다. 도입된 성막용 가스는 열촉매체(5)를 경유하여 기판(20)에 공급된다. 이 결과 또 다른 접촉분해반응이 일어나고 이 반응을 이용하여 기판(20)의 표면에서 박막 작성이 실행된다.
상기한 프로세스에서는 동일한 처리실(1)내에서 연속적으로 전처리와 성막이 실행되기 때문에 오염되지 않은 전처리된 깨끗한 표면에 CAT-CVD막이 퇴적된다. 따라서 이 프로세스는 계면결함의 감소에 매우 효과적이다. 전처리와 성막사이에 또 다른 프로세스가 개재되거나 또는 기판(20)이 대기에 노출되면, 기판(20)표면이 자연 재산화와 같은 오염을 입을 수 있어 전처리의 기술적인 이로운 효과가 감소된다.
성막온도는 상기한 프로세스에서 중요한 매개변수이다. 예를들어 갈륨비소계의 반도체상에의 성막시 성막온도가 400℃를 초과하면 갈륨비소로부터 비소원자가 열에 의해 해리되기 때문에 반도체 표면이 거칠어진다. 이와 같은 거친 표면에 절연막을 작성할 때는 많은 종류의 계면결함이 생긴다. 따라서 이 경우 성막온도를 400℃이하로 유지시키는 것이 중요하다.
그리고 기판(20)의 온도는 일반적으로 기판(20)이 열에 의한 분해를 받는 임계치보다 아래로 유지되는 것이 바람직하다. 예를들면 기판(20)에 금속 배선이 형성되어 있으면 배선재료의 융점 이상으로 기판(20)을 가열할 때 금속 배선의 용융이 일어나서 배선 결함을 야기할 수 있다. 따라서 성막중의 기판(20)온도는 배선 재료의 융점 이하로 유지되는 것이 바람직하다. 이와 같은 성막온도제어는 열촉매체(5)의 히터(51)에 적당한 제어계를 구비함으로써 쉽게 달성될 수 있다.
다음은 본 발명의 실시형태의 반도체 디바이스에 대한 설명이다. 도 5는 본 발명의 실시형태의 반도체 디바이스의 구조를 개략적으로 도시하고 있다. 본 발명의 반도체 디바이스는 하지 반도체상에 절연막을 작성한 반도체-절연체 접합구조를 가진 것이다. 이와 같은 구조를 가진 반도체는 많은 종류가 있다. 도 5는 일례로서 IGFET의 구조를 도시하고 있다.
도 5에 도시된 반도체 디바이스는 반절연성 GaAs 기판(71)상의 p--GaAs 영역(72)에 n+소스-드레인(source-drain; 73,74)이 형성되고, 절연막(75)을 사이에 두고 소스(73)와 드레인(74) 사이에 게이트(76)가 형성된 구조를 가진다. 이 반도체 디바이스는 통상의 MOS-FET와 마찬가지로 반전-축적 모드로 동작된다. 게이트(76)로부터 절연막(75)을 통해 바이어스 전압이 인가되면 p--GaAs 영역(72)에 반전영역이 형성되어 n채널이 되고 이 때문에 FET의 동작이 가능하게 된다.
IGFET의 동작은 반도체-절연체 계면의 고밀도 계면에너지 준위 때문에 반전영역을 형성하는 것이 어렵기 때문에 매우 어렵다고 널리 전해져 있다. 그러나 본 실시형태의 반도체 디바이스에서는 전처리와 CAT-CVD를 연속적으로 실행하는 프로세스에 의해 절연막을 작성하기 때문에 계면에너지준위가 1012eV-1cm-2까지 또는 그 미만까지 감소된다. 종래의 갈륨비소계 반도체 디바이스에서는 계면에너지 준위밀도가 1013eV-1cm-2이상이다. 그래서 본 실시형태의 반도체 디바이스는 한자리 이상의 계면준위밀도 감소를 이루었다. 이것은 불가능하다고 생각되었던 IGFET의 동작이 가능해짐을 의미한다. 갈륨비소계 IGFET는 IC에서 널리 사용되고 있는 금속-반도체 FET(MESFET)와 비교하여 게이트로부터의 누설전류가 없기 때문에 회로설계의 변화도가 클 수 있다는 이점을 가지고 있다.
도 5에 도시된 반도체 디바이스에서 예를들면 절연막(75)은 질화규소막이고 게이트(76)는 알루미늄으로 만들어진다. 일반적으로 계면준위밀도는 이와 같은 금속-절연체-반도체 다층구조(MIS 구조)의 용량-전압 특성으로부터 측정될 수 있다.
본 발명의 실시형태로서는 상기한 IGFET 이외에 반도체-절연체 접합구조를 가진 어떤 반도체 디바이스든 채택될 수 있다. 반도체 표면에 절연막을 작성함에 의한 비활성화가 널리 실행되고 있다. 본 발명의 방법 및 장치에 의해 이러한 비활성화막을 작성함으로써 저밀도 계면준위의 접합구조가 얻어지고, 이것은 노이즈 발생과 같은 계면 트랩에 기인한 문제를 감소시키는데 기여한다.
본 발명의 상기한 각 실시형태에서 하지 반도체 재료로는 갈륨비소(GaAs) 이외에, Si, Ge, SiGe, SiC, GaAlAs, GaP, InP, ZnSe 또는 CdS도 또한 사용될 수 있다. 절연막으로는 질화규소막 이외에 산화규소막, 산질화규소막, 질화알루미늄막 또는 산화알루미늄막도 사용될 수 있다.
본 발명의 사상은 박막과는 다른 재료의 기판 표면에 박막을 작성하는 것, 즉 이종접합에 있다. 그래서 본 발명은 금속막을 반도체 표면에 작성하거나 절연막을 금속표면에 작성하는 구성으로 변형될 수 있다. 반도체 막을 다른 재료의 하지 반도체상에 작성하는 또 다른 변형도 있다. 여하튼 계면결함 또는 계면준위밀도의 감소는 일반적인 요구이다. 따라서 이 요구를 만족시키는 본 발명은 큰 의미를 가지고 있다.
본 발명의 구성에서는 전처리후의 박막 작성을 CAT-CVD 이외의 방법으로 실행할 수도 있다. 플라즈마에 의한 손상이 문제가 되지 않거나 또는 보다 높은 성막온도가 허용되는 경우에는 PECVD나 다른 열 CVD를 사용할 수도 있다.
본 발명에서의 열촉매체는 텅스텐 이외에 몰리브덴, 탄탈, 티탄 또는 바나듐으로 만들어질 수 있다. 본 발명자들에 의한 연구에서 이들 재료에 의한 열촉매작용이 확인되었다. 톱니 파형 이외에 나선, 소용돌이 또는 메시와 같은 어떤 형상의 열촉매체든 채용될 수 있다. 와이어를 사용하는 것 이외에 블레이드 또는 로드형상의 열촉매체를 사용할 수도 있다. 열촉매체의 표면에는 필요하다면 전해연마와 같은 처리가 실시된다. 실란과 같은 규소화합물 가스를 도입하면서 1500℃이상의 온도에서 열촉매체를 사용하면 열촉매체의 표면에 때때로 규소화물이 생성된다. 이 경우에는 열촉매체를 새 것 또는 청정한 표면을 가진 것으로 교체하는 것이 바람직하다.
열촉매체를 경유하여라는 용어를 설명하면, 이것은 가스분자가 열촉매체의 표면에 물리적으로 접촉하는 것만을 의미하지 않는다. 그 이유는 본 발명자들은 열촉매체에의 어떤 물리적 접촉없이도 촉매반응이 일어날 수 있을 가능성을 부인할 수 없기 때문이다. 즉 가스분자가 열촉매체의 표면에 가까워지게 되더라도 촉매반응이 일어날 수 있기 때문이다.
이상 설명한 바와 같이 본 발명의 박막작성방법 및 장치에 의하면 계면결함의 감소와 성막온도의 저하가 가능하게 되고, 계면준위밀도가 낮은 반도체-절연체 접합구조를 가진 반도체 디바이스가 제공된다.

Claims (18)

  1. 박막과는 다른 재료의 기판표면에 박막을 작성하는 방법에 있어서, 상기 기판 표면 부근에 구비된 열촉매체를 경유하여 상기 기판에 공급되는 처리용 가스의 촉매반응에 의해 상기 기판표면과 상기 박막 사이의 계면 결함을 감소시키는 처리를 실행하는 단계, 및 상기 처리후 상기 표면에 상기 박막을 작성하는 단계로 이루어지는 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  2. 제 1 항에 있어서, 상기 열촉매체를 경유하여 상기 기판표면에 공급되는 성막용 가스의 또 다른 촉매반응에 의해 상기 박막작성을 실행하는 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  3. 제 1 항에 있어서, 상기 기판표면의 상기 재료는 반도체이고 상기 박막은 절연체인 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  4. 제 3 항에 있어서, 기판표면의 상기 재료는 Si, Ge, SiGe, SiC, GaAs, GaAl As, GaP, InP, ZnSe 또는 CdS인 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  5. 제 3 항에 있어서, 상기 박막은 산화규소막, 질화규소막, 산질화규소막, 질화알루미늄막 또는 산화알루미늄막인 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  6. 제 1 항에 있어서, 상기 기판표면의 상기 재료는 갈륨비소계 반도체이고, 상기 처리용 가스는 질소함유가스 또는 수소가스이고, 상기 처리는 표면세정 또는 표면변성인 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  7. 제 6 항에 있어서, 상기 기판의 온도를 400℃이하로 유지시키는 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  8. 제 1 항에 있어서, 상기 기판의 온도를 상기 기판이 열에 의해 분해되는 온도 이하로 유지시키는 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  9. 제 1 항에 있어서, 상기 열촉매체는 텅스텐, 몰리브덴, 탄탈, 티탄 또는 바나듐으로 만들어지는 것을 특징으로 하는 기판표면에 박막을 작성하는 방법.
  10. 기판이 배치되는 처리실, 상기 기판배치부근에 구비된 열촉매체, 상기 열촉매체를 일정한 온도까지 가열하는 히터, 성막용 가스를 상기 처리실에 도입하는 성막용 가스도입계 및 처리용 가스를 도입하는 처리용 가스 도입계로 이루어진, 기판표면에 박막을 작성하는 장치로서, 상기 열촉매체를 경유하여 상기 기판표면에 공급되는 상기 성막용 가스의 반응을 이용하여 상기 기판표면에 상기 박막을 작성하고, 상기 박막 작성전에 상기 처리실내의 상기 열촉매체를 경유하여 상기 기판에 상기 처리용 가스를 공급하여 상기 기판표면과 상기 박막사이의 계면결함을 감소시키는 처리를 실행하는 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  11. 제 10 항에 있어서, 상기 기판표면의 재료는 반도체이고 상기 박막은 절연체인 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  12. 제 11 항에 있어서, 상기 기판표면의 재료는 Si, Ge, SiGe, SiC, GaAs, GaAl As, GaP, InP, ZnSe 또는 CdS인 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  13. 제 10 항에 있어서, 상기 박막은 산화규소막, 질화규소막, 산질화규소막, 질화알루미늄막 또는 산화알루미늄막인 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  14. 제 10 항에 있어서, 상기 기판표면의 상기 재료는 GaAs계 반도체이고, 상기 처리용 가스는 질소함유가스 또는 수소가스이고, 상기 처리는 상기 열촉매체에 의해 상기 처리용 가스로부터 분해된 라디칼을 이용한 표면세정 또는 표면변성인 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  15. 제 14 항에 있어서, 상기 히터는 상기 기판의 온도가 400℃이하로 유지되도록 상기 열촉매체를 가열하는 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  16. 제 10 항에 있어서, 상기 기판은 집적회로용의 배선을 가지고 있고, 상기 히터는 상기 기판이 상기 배선의 융점을 초과하지 않도록 상기 열촉매체를 가열하는 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  17. 제 10 항에 있어서, 상기 열촉매체는 텅스텐, 몰리브덴, 탄탈, 티탄 또는 바나듐으로 만들어지는 것을 특징으로 하는 기판표면에 박막을 작성하는 장치.
  18. 하지 반도체 표면에 절연막을 작성하여 얻어지는 반도체-절연체 접합구조를 가진 반도체 디바이스로서, 상기 기판 부근에 구비된 열촉매체를 경유하여 상기 하지 반도체를 가진 기판에 공급되는 처리용 가스의 반응을 이용하여 상기 반도체-절연체 접합구조의 계면결함을 감소시키는 처리를 한 후 상기 하지 반도체 표면에 상기 절연막을 작성하는 결과, 상기 반도체-절연체 접합구조의 계면준위밀도가 1012eV-1cm-2이하인 것을 특징으로 하는 반도체 디바이스.
KR1019970046036A 1996-09-06 1997-09-05 박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스 KR19980024396A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25767596A JP3737221B2 (ja) 1996-09-06 1996-09-06 薄膜作成方法及び薄膜作成装置
JP96-257675 1996-09-06

Publications (1)

Publication Number Publication Date
KR19980024396A true KR19980024396A (ko) 1998-07-06

Family

ID=17309550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046036A KR19980024396A (ko) 1996-09-06 1997-09-05 박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스

Country Status (4)

Country Link
US (3) US6069094A (ko)
JP (1) JP3737221B2 (ko)
KR (1) KR19980024396A (ko)
TW (1) TW344099B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321715B1 (ko) * 1998-10-13 2002-03-08 박종섭 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법
US6593548B2 (en) 2000-09-14 2003-07-15 Japan As Represented By President Of Japan Advanced Institute Of Science And Technology Heating element CVD system
KR101386135B1 (ko) * 2012-11-29 2014-04-17 한국전기연구원 ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
US6468885B1 (en) * 1996-09-26 2002-10-22 Midwest Research Institute Deposition of device quality, low hydrogen content, hydrogenated amorphous silicon at high deposition rates
JP4573921B2 (ja) * 1999-01-21 2010-11-04 富士通セミコンダクター株式会社 半導体装置の製造方法
TW455912B (en) * 1999-01-22 2001-09-21 Sony Corp Method and apparatus for film deposition
JP2000269139A (ja) 1999-03-16 2000-09-29 Sony Corp 多結晶シリコン膜の形成方法
JP4505072B2 (ja) * 1999-03-25 2010-07-14 独立行政法人科学技術振興機構 化学蒸着方法及び化学蒸着装置
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
JP4459329B2 (ja) 1999-08-05 2010-04-28 キヤノンアネルバ株式会社 付着膜の除去方法及び除去装置
JP4346741B2 (ja) 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び付着膜の除去方法
JP3341763B2 (ja) * 2000-04-27 2002-11-05 住友電気工業株式会社 化合物半導体装置の製造方法および化合物半導体装置の製造装置
US7140013B2 (en) * 2000-06-01 2006-11-21 Aduva, Inc. Component upgrading with dependency conflict resolution, knowledge based and rules
US6218301B1 (en) * 2000-07-31 2001-04-17 Applied Materials, Inc. Deposition of tungsten films from W(CO)6
JP2002069646A (ja) * 2000-09-01 2002-03-08 Sony Corp 薄膜製造方法
JP4599734B2 (ja) * 2001-03-14 2010-12-15 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
JP4599746B2 (ja) * 2001-04-04 2010-12-15 ソニー株式会社 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法
JP4644964B2 (ja) * 2001-04-04 2011-03-09 ソニー株式会社 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法
US6602800B2 (en) * 2001-05-09 2003-08-05 Asm Japan K.K. Apparatus for forming thin film on semiconductor substrate by plasma reaction
JP2002353184A (ja) * 2001-05-28 2002-12-06 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US7122736B2 (en) * 2001-08-16 2006-10-17 Midwest Research Institute Method and apparatus for fabricating a thin-film solar cell utilizing a hot wire chemical vapor deposition technique
US6489238B1 (en) * 2001-08-21 2002-12-03 Texas Instruments Incorporated Method to reduce photoresist contamination from silicon carbide films
US6861326B2 (en) * 2001-11-21 2005-03-01 Micron Technology, Inc. Methods of forming semiconductor circuitry
JP4011376B2 (ja) * 2002-03-20 2007-11-21 日本エー・エス・エム株式会社 層間絶縁膜の形成方法
JP3868324B2 (ja) * 2002-04-15 2007-01-17 三菱電機株式会社 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法
JP4157718B2 (ja) 2002-04-22 2008-10-01 キヤノンアネルバ株式会社 窒化シリコン膜作製方法及び窒化シリコン膜作製装置
JP3787816B2 (ja) * 2002-10-04 2006-06-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置
WO2004082823A1 (ja) 2003-03-19 2004-09-30 Tosoh Corporation 微小流路構造体
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
JP4118187B2 (ja) * 2003-05-09 2008-07-16 信越半導体株式会社 太陽電池の製造方法
JP4279176B2 (ja) 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
KR100700493B1 (ko) * 2005-05-24 2007-03-28 삼성에스디아이 주식회사 효율적인 필라멘트 배열 구조를 갖는 촉매 강화 화학 기상증착 장치
US20070128861A1 (en) * 2005-12-05 2007-06-07 Kim Myoung S CVD apparatus for depositing polysilicon
US9157152B2 (en) * 2007-03-29 2015-10-13 Tokyo Electron Limited Vapor deposition system
JP4308281B2 (ja) * 2007-04-23 2009-08-05 三洋電機株式会社 光起電力素子の製造方法
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
US20090226614A1 (en) * 2008-03-04 2009-09-10 Tokyo Electron Limited Porous gas heating device for a vapor deposition system
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
JP4705668B2 (ja) * 2008-08-25 2011-06-22 独立行政法人科学技術振興機構 化学蒸着装置を用いた化学蒸着方法
JP4866402B2 (ja) * 2008-08-25 2012-02-01 独立行政法人科学技術振興機構 化学蒸着方法
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
EP2332167A4 (en) * 2008-10-03 2012-06-20 Veeco Process Equipment Inc GAS PHASE epitaxy
JP2009111397A (ja) * 2008-11-04 2009-05-21 Canon Anelva Corp 付着膜のエッチング法
JP2009044190A (ja) * 2008-11-07 2009-02-26 Canon Anelva Corp 付着膜のエッチング法
JP4866446B2 (ja) * 2009-07-09 2012-02-01 独立行政法人科学技術振興機構 触媒化学蒸着装置及び薄膜の製造方法
US8334017B2 (en) * 2009-09-18 2012-12-18 Applied Materials, Inc. Apparatus and methods for forming energy storage and photovoltaic devices in a linear system
US20120312326A1 (en) * 2011-06-10 2012-12-13 Applied Materials, Inc. Methods for cleaning a surface of a substrate using a hot wire chemical vapor deposition (hwcvd) chamber
JP2013165144A (ja) * 2012-02-10 2013-08-22 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓ構造の製造方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
WO2014030371A1 (ja) 2012-08-24 2014-02-27 独立行政法人科学技術振興機構 ゲルマニウム層上に窒化酸化アルミニウム膜を備える半導体構造およびその製造方法
KR20140032253A (ko) * 2012-09-06 2014-03-14 한국전자통신연구원 터치 스크린 및 그의 제조방법
JP6339027B2 (ja) * 2015-01-23 2018-06-06 東京エレクトロン株式会社 基板処理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
US4231750A (en) * 1977-12-13 1980-11-04 Diagnostic Reagents, Inc. Methods for performing chemical assays using fluorescence and photon counting
US4237150A (en) * 1979-04-18 1980-12-02 The United States Of America As Represented By The United States Department Of Energy Method of producing hydrogenated amorphous silicon film
KR900005118B1 (ko) * 1986-07-14 1990-07-19 미쓰비시전기주식회사 박막 형성장치
JPS6340314A (ja) * 1986-08-05 1988-02-20 Hiroshima Univ 触媒ｃｖｄ法による薄膜の製造法とその装置
DE3923390A1 (de) * 1988-07-14 1990-01-25 Canon Kk Vorrichtung zur bildung eines grossflaechigen aufgedampften films unter verwendung von wenigstens zwei getrennt gebildeten aktivierten gasen
US5160544A (en) * 1990-03-20 1992-11-03 Diamonex Incorporated Hot filament chemical vapor deposition reactor
US5209812A (en) * 1990-04-09 1993-05-11 Ford Motor Company Hot filament method for growing high purity diamond
US5186973A (en) * 1990-09-13 1993-02-16 Diamonex, Incorporated HFCVD method for producing thick, adherent and coherent polycrystalline diamonds films
US5183529A (en) * 1990-10-29 1993-02-02 Ford Motor Company Fabrication of polycrystalline free-standing diamond films
US5397737A (en) * 1992-05-05 1995-03-14 The United States Of America As Represented By The United States Department Of Energy Deposition of device quality low H content, amorphous silicon films
JP3024721B2 (ja) * 1992-10-14 2000-03-21 新日本製鐵株式会社 半導体記憶装置の製造方法
KR960005765A (ko) * 1994-07-14 1996-02-23 모리시다 요이치 반도체 장치의 배선형성에 이용하는 무전해 도금욕 및 반도체 장치의 배선성형방법
US5840600A (en) * 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
FR2727433B1 (fr) * 1994-11-30 1997-01-03 Kodak Pathe Procede pour la fabrication de couches de diamant dope au bore
US5693173A (en) * 1994-12-21 1997-12-02 Chorus Corporation Thermal gas cracking source technology
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100321715B1 (ko) * 1998-10-13 2002-03-08 박종섭 알루미늄질화막을확산방지막으로사용한반도체소자제조방법및그를이용한캐패시터하부전극형성방법
US6593548B2 (en) 2000-09-14 2003-07-15 Japan As Represented By President Of Japan Advanced Institute Of Science And Technology Heating element CVD system
KR101386135B1 (ko) * 2012-11-29 2014-04-17 한국전기연구원 ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법

Also Published As

Publication number Publication date
US6349669B1 (en) 2002-02-26
US6069094A (en) 2000-05-30
JP3737221B2 (ja) 2006-01-18
TW344099B (en) 1998-11-01
JPH1083988A (ja) 1998-03-31
US6723664B2 (en) 2004-04-20
US20020086557A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
KR19980024396A (ko) 박막작성방법 및 장치, 및 반도체-절연체 접합구조를 가진 반도체 디바이스
KR0157139B1 (ko) 반도체장치의 제조방법과 제조장치
US7727828B2 (en) Method for fabricating a gate dielectric of a field effect transistor
US6410454B1 (en) Method and apparatus for removing contaminants from the surface of a semiconductor wafer
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
KR20040048483A (ko) 반도체소자의 게이트 산화막 형성방법
Remashan et al. Stable gallium arsenide MIS capacitors and MIS field effect transistors by (NH/sub 4/)/sub 2/S/sub x/treatment and hydrogenation using plasma deposited silicon nitride gate insulator
US6255197B1 (en) Hydrogen annealing method and apparatus
JP4314650B2 (ja) 半導体装置の層間絶縁膜の形成方法
KR101548129B1 (ko) 증착 챔버 내에서 산화로부터의 도전체 보호
JP3038063B2 (ja) 化合物半導体の表面不活性化方法
JPS62276832A (ja) 被膜形成方法およびそれを用いた半導体装置の製造方法
Johnson et al. Plasma‐deposited germanium nitride gate insulators for indium phosphide metal‐insulator‐semiconductor field‐effect transistors
JP2005302892A (ja) 半導体装置及びその製造方法
KR102092120B1 (ko) 반도체 제조 장치
JP2617328B2 (ja) 炭素膜のエッチング方法
Jevasuwan et al. Controlling Anion Composition at Metal–Insulator–Semiconductor Interfaces on III–V Channels by Plasma Processing
CN107785270B (zh) 一种mosfet器件氮化方法
JPH07235530A (ja) 絶縁膜の形成方法
Dimitriou et al. UV PHOTON ASSISTED CVD OF SiO2 FOR LOW-DRIFT InP MISFET'S
JPH06244409A (ja) 化合物半導体基板の前処理方法
JP2022130165A (ja) スイッチングデバイスとその製造方法
Saito et al. Silicon nitride final passivation for GaAs metal semi-conductor field effect transistors (MESFETs) packaged in plastic mold
JP2022130162A (ja) 窒化物半導体装置とその製造方法
Shapoval et al. Improvement of conductivity and breakdown cteristics of AlGaN/GaN HEMT structures in passivation experiments

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010414

Effective date: 20020731