JP2001168055A - 半導体膜形成方法及び薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の目的は、基板上に高品質な半導体膜
を形成するための半導体膜形成方法を提供することにあ
る。 【解決手段】 本発明は、触媒ＣＶＤ，高密度触媒ＣＶ
Ｄ，高密度プラズマＣＶＤ，プラズマＣＶＤ，減圧ＣＶ
Ｄ，常圧ＣＶＤ，スパッタリング，触媒スパッタリング
を利用して、基板に半導体膜を形成する半導体膜形成方
法である。真空容器１に原料ガスを供給して基板１０上
に、半導体膜と、絶縁膜と、を形成することを含む工程
と、この半導体膜および絶縁膜にレーザーを照射してア
ニールする工程と、このアニールする工程の後工程であ
って、水蒸気でアニールを行う工程と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体膜形成方法及
び薄膜半導体装置の製造方法に係り、特に高品質の薄膜
半導体装置を製造することが可能であるとともに、大型
の表示装置や固体撮像装置に適用可能な薄膜半導体装置
を製造することが可能な半導体膜形成方法および薄膜半
導体装置の製造方法に関する。

【０００２】

【従来の技術】従来の液晶表示装置等に使用されてきた
絶縁ゲート型ポリシリコンＴＦＴは、低耐熱性基板上
に、プラズマＣＶＤ法等でアモルファスシリコン膜を形
成し、エキシマレーザーアニール処理でポリシリコン膜
を形成したものが一般的である。そして、ポリシリコン
膜形成後に、プラズマＣＶＤ法等でゲート絶縁膜（酸化
シリコン膜等）を形成しているが、この中の欠陥（プラ
ズマダメージ）や不純物に起因する正電荷が、ゲート絶
縁膜と半導体との界面近傍に存在すると、フラットバン
ド電圧のシフト（移動）を来たす。これがｎ−ｃｈ Ｍ
ＩＳトランジスタのディプリーション化、ｐ−ｃｈ Ｍ
ＩＳトランジスタのオン電圧の増大化を引き起こして、
しきい値電圧の増大化現象につながり、これらのトラン
ジスタを用いた回路は、集積回路化に問題があるという
不都合がある。

【０００３】上記正電荷は、ゲート絶縁膜中，例えば酸
化シリコン膜中のシリコンのダングリングボンド（未結
合手）によって生じるものと考えられている。この正電
荷が生じるのを防ぐ為に、ゲート絶縁膜の成膜後に、大
気等の酸素雰囲気中、又は水素ガスを含む還元性ガス中
で熱処理を行い、欠陥の補償を行うポストアニール法が
開発されている。しかし、このポストアニール法は、一
般に４００℃以上の高温加熱が必要であるという問題点
がある。また、ポストアニール法によると、絶縁膜質に
よっては、かえってフラットバンド電圧のシフトを増大
させる場合があるという不都合がある。

【０００４】そこで、プラズマＣＶＤ法等でアモルファ
スシリコン膜を形成した後、エキシマレーザーアニール
処理を行ってポリシリコン膜を形成し、その後水蒸気中
でポリシリコン膜のアニール処理を行う方法が開発され
ている。この方法を用いた場合の効果として、絶縁膜及
び半導体の改質が図られると共に、ＴＦＴを形成した場
合の移動度が向上し、オーミックコンタクトが改善さ
れ、ホットエレクトロン劣化が抑制され、集積回路の高
速動作化が実現される等の効果が報告されている。

【０００５】この方法では、アルミ電極形成後に水蒸気
アニール処理を行っている。この理由の一は、アルミ電
極形成前に水蒸気アニール処理を行うと、オーミックコ
ンタクトが取れにくいためである。しかし、アルミ電極
形成後に水蒸気アニール処理を行うと、アルミ電極表面
に酸化アルミニウム及び水酸化アルミニウム膜が形成さ
れて、外部への電極取りだしが困難となる。つまり、金
線ボンディングや無電解Ｎｉ／Ａｕメッキと半田バンプ
とのオーミックコンタクトが不十分になりやすく、形成
されたＴＦＴの品質及び信頼性に問題が生じる。

【０００６】一方、ポリシリコン膜の移動度の改善とい
う観点からは、プラズマＣＶＤ，減圧ＣＶＤ法等により
形成したアモルファス／ポリシリコン膜を、単に高温あ
るいはエキシマレーザーアニール（ＥＬＡ）処理するこ
と（以下「ＥＬＡによるポリシリコンＴＦＴ製法」とす
る）により、ポリシリコン膜の移動度の改善が図られて
きた。その結果、この方法で作成したポリシリコンＴＦ
Ｔの電子移動度は、８０〜１２０ｃｍ^２／Ｖｓｅｃ前後
となり、高精細化にも対応できるので、最近は駆動回路
一体型ポリシリコンＴＦＴＬＣＤが注目されている。

【０００７】しかし、このＥＬＡによるポリシリコンＴ
ＦＴ製法では、８０〜１２０ｃｍ^２／Ｖｓｅｃ程度の電
子移動度を得るのが限界であった。また、エキシマレー
ザー出力が不安定であることや、生産性の低さ、装置が
大型化することにより装置が高価になること、歩留が低
く、品質の向上が望まれること等の問題がある。特に、
１ｍ四方の大型ガラス基板になると、これらの問題が拡
大し、ますます半導体の性能，品質の低下およびコスト
の上昇が顕著となる。

【０００８】また、ポリシリコンＴＦＴ製法の他の従来
技術である、固相成長法によるポリシリコンＴＦＴ製法
では、ポリシリコン膜とゲート絶縁膜ＳｉＯ_２を形成す
る際に、６００℃以上での十数時間のアニールと約１０
００℃の熱酸化が必要なために、高温に耐え得る基板材
料と特別な構造の半導体製造装置を採用せざるを得な
い。その為、使用できるウエーハサイズは、直径８〜１
２インチが限界であり、耐熱性の高い高価な石英ガラス
を採用した場合のコストダウンが難しい。したがって、
固相成長法によるポリシリコンＴＦＴ製法は、ＥＶＦや
データ／ＡＶプロジェクタ用途に限定されるのが現状で
ある。

【０００９】近年、熱ＣＶＤの一種の触媒ＣＶＤ法とい
う優れた方法が開発され、実用化の検討が推進されてい
る。この触媒ＣＶＤ法は、ガラス基板の様な絶縁性基板
上に、ポリシリコン膜、窒化シリコン膜を低温で作製し
得る方法である。触媒ＣＶＤ法では、アニールなしで、
１０〜２０ｃｍ^２／Ｖｓｅｃ程度のホール素子の電子移
動度を得ている。

【００１０】しかし、上記触媒ＣＶＤ法によると、次の
ような問題点がある。すなわち、上記触媒ＣＶＤで得て
いる１０〜２０ｃｍ^２／Ｖｓｅｃ程度のホール素子の電
子移動度では、良質なＴＦＴデバイスを得ることができ
ない。良質なＴＦＴデバイスを作製するには、移動度の
向上が必要である。また、ガラス基板上にポリシリコン
膜の形成をすると、この成膜条件次第では初期のアモル
ファスシリコンの遷移層５〜１０（ｎｍ）厚が形成され
やすいので、ボトムゲート型ＴＦＴとした場合は所望の
移動度を得にくいという問題がある。なお、一般に駆動
回路一体型ポリシリコンＴＦＴＬＣＤとしては、ボトム
ゲート型ＴＦＴが歩留及び生産性の面で製造しやすいた
め、この所望の電子／正孔移動度を得にくいという問題
が、さらにネックとなる。また、この触媒ＣＶＤ法は、
形成された膜の特性、品質及び信頼性等に課題が多いの
が現状である。

【００１１】

【発明が解決しようとする課題】本発明の目的は、上記
課題を解決するためになされたもので、基板上に高品質
な半導体膜を形成するための半導体膜形成方法を提供す
ることにある。本発明の他の目的は、高品質で且つ大型
の表示装置，固体撮像装置等にも適用可能な薄膜半導体
装置の製造方法を提供することにある。本発明のさらに
他の目的は、高品質な半導体膜の形成及び薄膜半導体装
置の製造を可能とするとともに、充分な電子／正孔移動
度を得ることが可能な半導体膜形成方法及び薄膜半導体
装置の製造方法を提供することにある。本発明のさらに
他の目的は、熱触媒体の劣化を防ぐことが可能な半導体
膜形成方法及び薄膜半導体装置の製造方法を提供するこ
とにある。

【００１２】

【課題を解決するための手段】上記課題は、請求項１に
係る発明によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤ
を利用して、基板に半導体膜を形成する半導体膜形成方
法であって、真空容器に少なくとも原料ガスを供給して
前記基板上に半導体膜を形成することを含む半導体膜形
成工程と、前記形成された半導体膜にレーザーを照射
し、前記形成された半導体膜をレーザーでアニールする
レーザーアニール工程と、を備えたことにより解決され
る。

【００１３】本発明では、半導体膜をレーザーでアニー
ル処理するように構成しているので、半導体膜のみが瞬
時に熱せられ、基板への熱の影響が及びにくくなり、基
板の変形を起こすことなく、アモルファスシリコンまた
は微結晶シリコン半導体膜を結晶化でき、又含有してい
るキャリア不純物の活性化もでき、例えば移動度の大き
い半導体膜に変えることができる。しかも、この結晶
化、活性化は基板全体を高温にすることなく、低温で行
うことができる。

【００１４】このとき、前記半導体膜形成工程の前か
ら、前記真空容器に水素を含むキャリアガスを常時供給
し、該供給されたキャリアガスで発生した活性化水素イ
オンＨ ^＊で前記基板上をクリーニングするクリーニング
工程を備え、前記クリーニング工程と、前記半導体膜形
成工程とを行うと好適である。

【００１５】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、キャリアガスで発生した活性化水素イオンＨ^＊が
基板表面をクリーニング（還元）し、基板上に高品質の
半導体膜を形成することができる。また、キャリアガス
としての水素ガスを供給し、また熱触媒体を加熱して触
媒作用が可能な状態にしておき、複数の膜を連続成膜し
て、特定の膜、例えばシリコン膜とゲート絶縁膜を連続
成膜した場合などは、少なくともゲートチャンネル部を
低ストレス，低コンタミとすることができる。さらに、
水素を含むキャリアガスが基板の成膜中に常時導入され
ているので、熱触媒体を他のガスの影響から保護するこ
とになり熱触媒体の劣化を防ぐことが可能となる。

【００１６】また、半導体膜中の酸素含有量は、少ない
ほどキャリア（電子，正孔）の流れが良好になり、好ま
しい。例えば、ポリシリコン膜等の半導体膜中の酸素，
炭素，窒素は、いずれも１×１０^１９ａｔｏｍｓ／ｃｍ
^３以下、好ましくは５×１０ ^１８ａｔｏｍｓ／ｃｍ^３以
下であると好適であるが、本発明では、水素ガス導入に
より、常に成膜中に活性化水素イオンＨ^＊にさらされ
て、半導体膜の酸化およびコンタミが低減されるため、
上記数値を達成することが可能となる。

【００１７】また、前記半導体膜形成工程の前から、前
記真空容器に水素を含むキャリアガスを供給し、該供給
されたキャリアガスで発生した活性化水素イオンＨ^＊で
前記基板上をクリーニングするクリーニング工程と、前
記キャリアガスの供給を、前記半導体膜形成工程の前，
途中，後の少なくとも一つで増減する工程と、前記半導
体膜形成工程と、を行うと好適である。

【００１８】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減させることができるので、真空容器において原料ガス
の割合が高くなり、基板への半導体膜形成が高速で行わ
れ作業性を向上させることが可能となる。また、基板へ
半導体膜を形成するときに、水素を含むキャリアガスを
供給しているので、熱触媒体で発生した活性化水素イオ
ンＨ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。さらに、キャリアガ
スとしての水素ガスを供給し、また熱触媒体を加熱して
触媒作用が可能な状態にしておき、複数の膜を連続成膜
して、特定の膜、例えばシリコン膜とゲート絶縁膜を連
続成膜した場合などは、少なくともゲートチャンネル部
を低ストレス，低コンタミとすることができる。

【００１９】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、成膜前後に、熱触媒体により、活性化水
素イオンＨ*を大量に発生させ、クリーニング、膜スト
レス低減等を促進させることができる。また、ポリシリ
コン膜等の半導体膜の絶縁膜との界面における酸素，炭
素，窒素は、いずれも少ないほどキャリア（電子，正
孔）の流れが良好になり、好ましい。例えば、ポリシリ
コン膜等の半導体膜中の酸素，炭素，窒素は、いずれも
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、好ましくは５×
１０^１８ａｔｏｍｓ／ｃｍ ^３以下であると好適である
が、本発明では、半導体膜形成工程の前から水素ガスを
導入しているため、この数値を達成することが可能とな
る。

【００２０】さらに、前記真空容器内の成膜室で前記半
導体膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記半導体
膜形成工程と前記レーザーアニール工程とを前記真空容
器内で連続して行ってもよい。このように構成すること
により、真空装置内から取り出すことなく半導体膜形成
工程およびレーザーアニール工程を連続して行うことが
でき、より簡易な工程で薄膜半導体装置等を製造するこ
とが可能となる。

【００２１】また、前記成膜室で、前記レーザーでアニ
ールされた半導体膜上に絶縁膜を成膜し、前記半導体膜
形成工程と前記レーザーアニール工程と前記絶縁膜の成
膜とを前記真空容器内で連続して行うように構成しても
好適である。このように構成することにより、真空装置
内から取り出すことなく半導体膜形成工程およびレーザ
ーアニール工程および絶縁膜の成膜を連続して行うこと
ができ、より簡易な工程で薄膜半導体装置等を製造する
ことが可能となる。

【００２２】また、上記課題は、請求項６に係る発明に
よれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、半導体膜と、絶縁膜と、を形成することを含
む半導体膜および絶縁膜形成工程と、前記形成された半
導体膜および絶縁膜にレーザーを照射し、前記形成され
た半導体膜および絶縁膜をレーザーでアニールするレー
ザーアニール工程と、を備えたことにより解決される。

【００２３】本発明では、半導体膜をレーザーでアニー
ル処理するように構成しているので、半導体膜のみが瞬
時に熱せられ、基板への熱の影響が及びにくくなり、基
板の変形を起こすことなく、アモルファスシリコンまた
は微結晶シリコン半導体膜を結晶化でき、又含有してい
るキャリア不純物の活性化もでき、例えば移動度の大き
い半導体膜に変えることができる。しかも、この結晶
化、活性化は基板全体を高温にすることなく、低温で行
うことができる。

【００２４】このとき、前記真空容器とは異なるレーザ
ーアニール装置内で前記レーザーアニール工程を行うと
好適である。

【００２５】また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内のレーザ
ーアニール室で前記レーザーアニール工程を行い、前記
半導体膜および絶縁膜形成工程と前記レーザーアニール
工程とを前記真空容器内で連続して行うように構成して
もよい。

【００２６】また、前記真空容器内の半導体膜成膜室で
半導体膜を形成し、前記真空容器内の絶縁膜成膜室で絶
縁膜を形成し、前記真空容器内のレーザーアニール室で
前記レーザーアニール工程を行い、前記半導体膜の形成
と前記絶縁膜の形成と前記レーザーアニール工程とを前
記真空容器内で連続して行うように構成すると好適であ
る。

【００２７】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記レーザーアニール
工程では、前記半導体膜をレーザーアニールして、該半
導体膜の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^{１ ９}ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。

【００２８】また、前記触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを、高密度プラズマＣＶＤまたはプラズマＣＶＤま
たは減圧ＣＶＤまたは常圧ＣＶＤとした場合における前
記半導体膜形成工程または前記半導体膜および絶縁膜形
成工程での前記半導体膜として、該半導体膜内の少なく
ともキャリアチャンネル領域における酸素，炭素，窒素
のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
体膜を形成し、前記レーザーアニール工程で、前記半導
体膜をレーザーアニールして、該半導体膜内の少なくと
もキャリアチャンネル領域における酸素，炭素，窒素の
それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
下、水素濃度が０．０１原子％／ｃｍ^３以上の半導体膜
とすると好適である。前記触媒ＣＶＤまたは高密度触媒
ＣＶＤを、スパッタリングまたは触媒スパッタリングと
し、前記真空容器に少なくとも原料ガスを供給する代わ
りに、ターゲットを用いた場合における前記半導体膜形
成工程または前記半導体膜および絶縁膜形成工程での前
記半導体膜として、該半導体膜内の少なくともキャリア
チャンネル領域における酸素，炭素，窒素のそれぞれの
濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度
が０．０１原子％／ｃｍ^３以上である半導体膜を形成
し、前記レーザーアニール工程で、前記半導体膜をレー
ザーアニールして、該半導体膜内の少なくともキャリア
チャンネル領域における酸素，炭素，窒素のそれぞれの
濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度
が０．０１原子％／ｃｍ^３以上の半導体膜とすると好適
である。

【００２９】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００３０】また、上記課題は、請求項１３に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、半導体膜と、絶縁膜と、を形成することを含
む半導体膜および絶縁膜形成工程と、前記形成された半
導体膜および絶縁膜を水蒸気でアニールする水蒸気アニ
ール工程と、を備えたことにより解決される。

【００３１】このように、水蒸気アニール工程を行うた
め、４００℃以下の低温の加熱処理で効果的に半導体お
よび絶縁膜の改質をはかることができる。また、絶縁膜
の改質，すなわち絶縁膜中の水およびＯＨ基を低減する
ことによって、ゲート絶縁膜または半導体膜の、ホット
エレクトロン劣化を抑制する効果を得ることができる。

【００３２】そして、絶縁膜中の水及びＯＨ基の低減に
より、例えばゲート絶縁膜において、ホットエレクトロ
ン劣化を抑制する。さらに、ゲート絶縁膜中の欠陥や不
純物に起因する正電荷を中性化し、負に寄ったフラット
バンド電圧を０ｖ側に近づけることができるので、ｎ−
ｃｈ ＭＩＳトランジスタにおけるディプリーション型
への移行を回避してエンハンスメント型とし、ｐ−ｃｈ
ＭＩＳトランジスタではしきい値電圧Ｖ_ｔｈの増大化
を回避して確実な動作を行わしめるので、ＣＭＯＳ等の
集積回路化を容易に行える。そして、同一半導体基板に
おける素子特性のばらつきを小さくできるので、回路の
集積化が容易である。さらに、半導体と絶縁膜の界面特
性の向上、すなわちしきい値電圧Ｖ_ｔｈを下げてオン電
流を増大させ、オフ電流を低下させる効果をもたらし、
集積回路の高速動作化が実現できる。また、キャリア移
動度の増大が期待できる。

【００３３】このとき、前記真空容器とは異なる水蒸気
アニール装置内で前記水蒸気アニール工程を行うと好適
である。このように構成することにより、真空容器内が
水蒸気により劣化することを防止することができる。ま
た、酸素の存在により酸化劣化し易い熱触媒体を用いた
場合には、水蒸気により熱触媒体が酸化劣化することを
防止することができる。

【００３４】また、前記真空容器内の成膜室で半導体膜
および絶縁膜形成工程を行い、前記真空容器内の水蒸気
アニール室で前記水蒸気アニール工程を行い、前記半導
体膜および絶縁膜形成工程と前記水蒸気アニール工程と
を前記真空容器内で連続して行うように構成してもよ
い。このように構成することにより、真空装置内から取
り出すことなく半導体膜および絶縁膜形成工程および水
蒸気アニール工程を連続して行うことができ、より簡易
な工程で薄膜半導体装置等を製造することが可能とな
る。

【００３５】さらに、前記真空容器内の半導体膜成膜室
で半導体膜を形成し、前記真空容器内の絶縁膜成膜室で
絶縁膜を形成し、前記真空容器内の水蒸気アニール室で
前記水蒸気アニール工程を行い、前記半導体膜の形成と
前記絶縁膜の形成と前記水蒸気アニール工程とを前記真
空容器内で連続して行うように構成すると好適である。

【００３６】前記半導体膜形成工程または前記半導体膜
および絶縁膜形成工程では、前記半導体膜として、該半
導体膜内の少なくともキャリアチャンネル領域における
酸素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔ
ｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ
^３以上である半導体膜を形成し、前記水蒸気アニール工
程では、前記半導体膜を水蒸気アニールして、該半導体
膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。

【００３７】また、前記触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを、高密度プラズマＣＶＤまたはプラズマＣＶＤま
たは減圧ＣＶＤまたは常圧ＣＶＤとした場合における前
記半導体膜形成工程または前記半導体膜および絶縁膜形
成工程での前記半導体膜として、該半導体膜内の少なく
ともキャリアチャンネル領域における酸素，炭素，窒素
のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
体膜を形成し、前記水蒸気アニール工程で、前記半導体
膜を水蒸気アニールして、該半導体膜内の少なくともキ
ャリアチャンネル領域における酸素，炭素，窒素のそれ
ぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水
素濃度が０．０１原子％／ｃｍ^３以上の半導体膜とする
ことを特徴とする請求項１３記載の半導体膜形成方法。
と好適である。前記触媒ＣＶＤまたは高密度触媒ＣＶＤ
を、スパッタリングまたは触媒スパッタリングとし、前
記真空容器に少なくとも原料ガスを供給する代わりに、
ターゲットを用いた場合における前記半導体膜形成工程
または前記半導体膜および絶縁膜形成工程での前記半導
体膜として、該半導体膜内の少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ^３以上である半導体膜を形成し、前記
水蒸気アニール工程で、前記半導体膜を水蒸気アニール
して、該半導体膜内の少なくともキャリアチャンネル領
域における酸素，炭素，窒素のそれぞれの濃度が１×１
０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原
子％／ｃｍ ^３以上の半導体膜とすると好適である。

【００３８】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００３９】また、前記半導体膜が単結晶シリコンであ
る場合、少なくともシリコン膜形成領域に段差を形成
し、前記段差を含むシリコン膜形成領域に単結晶シリコ
ン膜をグラフォエピタキシャル成長させると好適であ
る。即ち、基板に段差を設け、段差を含む基板上に単結
晶シリコン膜をグラフォエピタキシャル成長させている
ので、高い電子／正孔移動度を有し、動作性に優れる単
結晶シリコン膜を得ることができる。

【００４０】前記半導体膜が単結晶シリコンである場
合、少なくともシリコン膜形成領域に単結晶シリコンと
格子整合の良い物質層を形成し、該物質層を含むシリコ
ン膜形成領域に単結晶シリコン膜をヘテロエピタキシャ
ル成長させるように構成すると好適である。これによ
り、高い電子／正孔移動度を有し、動作性に優れる単結
晶シリコン膜を得ることができる。

【００４１】このとき、前記単結晶シリコンと格子整合
の良い物質層は、サファイアおよびスピネル構造体およ
びフッ化カルシウムを含む群より選ばれた、少なくとも
一種以上の物質よりなるように構成するとよい。

【００４２】また、上記課題は、請求項２３に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
て、基板に半導体膜を形成する半導体膜形成方法であっ
て、前記真空容器に少なくとも原料ガスを供給して前記
基板上に、半導体膜と、絶縁膜と、を形成することを含
む半導体膜および絶縁膜形成工程と、前記形成された半
導体膜および絶縁膜にレーザーを照射し、前記形成され
た半導体膜および絶縁膜をレーザーでアニールするレー
ザーアニール工程と、該レーザーアニール工程の後工程
であって、水蒸気でアニールを行う水蒸気アニール工程
と、を備えることにより解決される。

【００４３】このように、半導体膜形成後に前記レーザ
ーアニール工程及び前記水蒸気アニール工程を行なう
と、例えば半導体膜として、アモルファスシリコン膜ま
たは微結晶シリコン膜の場合などは、レーザーアニール
工程で大きな粒径のポリシリコン膜を形成し、大きい移
動度のポリシリコン膜の形成が可能となる。このよう
に、半導体膜形成工程の後で前記レーザーアニール工程
及び前記水蒸気アニール工程を行なうため、低温の加熱
処理で効果的に半導体膜の改質をはかることができる。

【００４４】このとき、前記半導体膜および絶縁膜形成
工程の前から、前記真空容器に水素を含むキャリアガス
を常時供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程を備え、前記クリーニング工程と、前記
半導体膜および絶縁膜形成工程とを行うと好適である。

【００４５】このように、半導体膜層を基板上へ形成す
るときに、水素を含むキャリアガスを常時供給している
ので、キャリアガスで発生した活性化水素イオンＨ^＊が
基板表面をクリーニングし、基板上に高品質の半導体膜
を形成することができる。また、キャリアガスとしての
水素ガスを供給し、また熱触媒体を加熱して触媒作用が
可能な状態にしておき、複数の膜を連続成膜して、特定
の膜、例えばシリコン膜とゲート絶縁膜を連続成膜した
場合などは、少なくともゲートチャンネル部を低ストレ
ス，低コンタミとすることができる。さらに、水素を含
むキャリアガスが基板の成膜中に常時導入されているの
で、熱触媒体を他のガスの影響から保護することになり
熱触媒体の劣化を防ぐことが可能となる。また、酸素の
存在により酸化劣化し易い熱触媒体５、例えば、表面に
高融点金属（タングステン、トリア含有タングステン、
タンタル、モリブデン、シリコン等）が裸出した熱触媒
体５を用いた場合には、残留酸素により熱触媒体が酸化
劣化することを防止することができる。

【００４６】また、前記半導体膜および絶縁膜形成工程
の前から、前記真空容器に水素を含むキャリアガスを供
給し、該供給されたキャリアガスで発生した活性化水素
イオンＨ^＊で前記基板上をクリーニングするクリーニン
グ工程と、前記キャリアガスの供給を、前記半導体膜お
よび絶縁膜形成工程の前，途中，後の少なくとも一つで
増減する工程と、前記半導体膜および絶縁膜形成工程
と、を行うように構成してもよい。

【００４７】これにより、各種の成膜を行うとき、成膜
開始後所定時間経過した後に、キャリアガスの導入を低
減させることができるので、真空容器において原料ガス
の割合が高くなり、基板への半導体膜形成が高速で行わ
れ作業性を向上させることが可能となる。また、基板へ
半導体膜を形成するときに、水素を含むキャリアガスを
供給しているので、熱触媒体で発生した活性化水素イオ
ンＨ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。さらに、キャリアガ
スとしての水素ガスを供給し、また熱触媒体を加熱して
触媒作用が可能な状態にしておき、複数の膜を連続成膜
して、特定の膜、例えばシリコン膜とゲート絶縁膜を連
続成膜した場合などは、少なくともゲートチャンネル部
を低ストレス，低コンタミとすることができる。

【００４８】また、各種の成膜を行うとき、半導体膜形
成工程の前，後でキャリアガスの導入を増加させること
ができるので、キャリアガスで発生した活性化水素イオ
ンＨ ^＊が基板表面をクリーニングし、基板上に高品質の
半導体膜を形成することができる。また、キャリアガス
としての水素ガスを供給し、また熱触媒体を加熱して触
媒作用が可能な状態にしておき、複数の膜を連続成膜し
て、特定の膜、例えばシリコン膜とゲート絶縁膜を連続
成膜した場合などは、少なくともゲートチャンネル部を
低ストレス，低コンタミとすることができる。さらに、
水素を含むキャリアガスが基板の成膜中に常時導入され
ているので、熱触媒体を他のガスの影響から保護するこ
とになり熱触媒体の劣化を防ぐことが可能となる。

【００４９】また、触媒ＣＶＤ、触媒スパッタリング、
プラズマＣＶＤ、高密度プラズマＣＶＤ、高密度触媒Ｃ
ＶＤ等で、ポリシリコン膜等を成膜する場合には、この
ポリシリコン膜等中の酸素，炭素，窒素は、いずれも少
ないほどキャリア（電子，正孔）の流れが良好になり、
好ましい。例えば、このポリシリコン膜等の半導体膜中
の酸素，炭素，窒素は、いずれも１×１０^１９ａｔｏｍ
ｓ／ｃｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／
ｃｍ^３以下であると好適であるが、本発明では、水素ガ
ス導入により、成膜中に活性化水素イオンＨ^＊にさらさ
れて、半導体膜の酸化およびコンタミが低減されるた
め、上記数値を達成することが可能となる。さらに、レ
ーザーアニール処理を行った後にも、この数値が維持さ
れると好適であるが、本発明では、水素ガスを導入して
いるため、レーザーアニール処理後にもこの数値を達成
することが可能となる。

【００５０】また、本発明では、成膜中に水素ガスを導
入しているため、エピタキシャル成長、スパッタリング
等によりポリシリコン膜を成膜する場合にも、上記数値
を達成することが可能となる。さらに、本発明では、成
膜中に水素ガスを導入しているため、アモルファスシリ
コン膜または微結晶シリコン膜を成膜し、これらの膜を
レーザーアニール処理して大粒径ポリシリコン膜を得る
場合に、レーザーアニール処理後にも、この数値を達成
することが可能となる。上記数値は、特に、ＭＩＳＴＦ
Ｔの場合、チャンネル領域となるポリシリコン膜のゲー
ト絶縁膜との界面において達成されることが望まれる
が、本発明によれば、特にポリシリコン膜のゲート絶縁
膜との界面の酸素，炭素，窒素のそれぞれの含有量を上
記数値とすることが可能となる。

【００５１】さらに、前記真空容器とは異なるレーザー
アニール装置内で前記レーザーアニール工程を行い、前
記真空容器とは異なる水蒸気アニール装置内で前記水蒸
気アニール工程を行うように構成しても好適である。

【００５２】前記真空容器内の成膜室で半導体膜および
絶縁膜形成工程を行い、前記真空容器内のレーザーアニ
ール室で前記レーザーアニール工程を行い、前記真空容
器内の水蒸気アニール室で前記水蒸気アニール工程を行
い、前記半導体膜および絶縁膜形成工程と前記レーザー
アニール工程と前記水蒸気アニール工程とを前記真空容
器内で連続して行うように構成してもよい。また、前記
真空容器内の半導体膜成膜室で半導体膜を形成し、前記
真空容器内の絶縁膜成膜室で絶縁膜を形成し、前記真空
容器内のレーザーアニール室で前記レーザーアニール工
程を行い、前記真空容器内の水蒸気アニール室で前記水
蒸気アニール工程を行い、前記半導体膜の形成と前記絶
縁膜の形成と前記レーザーアニール工程と前記水蒸気ア
ニール工程とを前記真空容器内で連続して行うように構
成すると好適である。

【００５３】これらのように構成することにより、真空
装置内から取り出すことなく半導体膜の形成および絶縁
膜の形成およびレーザーアニール工程および水蒸気アニ
ール工程を連続して行うことができ、より簡易な工程で
薄膜半導体装置等を製造することが可能となる。

【００５４】また、前記半導体膜形成工程または前記半
導体膜および絶縁膜形成工程では、前記半導体膜とし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜を形成し、前記水蒸気ア
ニール工程では、前記半導体膜を水蒸気アニールして、
該半導体膜内の少なくともキャリアチャンネル領域にお
ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
ｃｍ^３以上の半導体膜とし、前記レーザーアニール工程
では、前記半導体膜をレーザーアニールして、該半導体
膜内の少なくともキャリアチャンネル領域における酸
素，炭素，窒素のそれぞれの濃度が１×１０^１９ａｔｏ
ｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／ｃｍ^３
以上の半導体膜とすると好適である。

【００５５】また、前記触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを、高密度プラズマＣＶＤまたはプラズマＣＶＤま
たは減圧ＣＶＤまたは常圧ＣＶＤとした場合における前
記半導体膜形成工程または前記半導体膜および絶縁膜形
成工程での前記半導体膜として、該半導体膜内の少なく
ともキャリアチャンネル領域における酸素，炭素，窒素
のそれぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
体膜を形成し、前記水蒸気アニール工程で、前記半導体
膜を水蒸気アニールして、該半導体膜の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素
濃度が０．０１原子％／ｃｍ^３以上の半導体膜とし、前
記レーザーアニール工程で、前記半導体膜をレーザーア
ニールして、該半導体膜内の少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ^３以上の半導体膜とすることを特徴と
すると好適である。前記触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを、スパッタリングまたは触媒スパッタリングと
し、前記真空容器に少なくとも原料ガスを供給する代わ
りに、ターゲットを用いた場合における前記半導体膜形
成工程または前記半導体膜および絶縁膜形成工程での前
記半導体膜として、該半導体膜内の少なくともキャリア
チャンネル領域における酸素，炭素，窒素のそれぞれの
濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度
が０．０１原子％／ｃｍ^３以上である半導体膜を形成
し、前記水蒸気アニール工程で、前記半導体膜を水蒸気
アニールして、該半導体膜の少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ^３以上の半導体膜とし、前記レーザー
アニール工程で、前記半導体膜をレーザーアニールし
て、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上の半導体膜とすると好適である。

【００５６】このように、半導体膜内の少なくともキャ
リアチャンネル領域における酸素，炭素，窒素のそれぞ
れの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下として
いるので、キャリア（電子，正孔）の流れが良好にな
り、ゲート電圧／ドレイン電流特性にヒステリシスがな
く、高い周波数において良好なスイッチング特性を得る
ことができる。また、半導体膜内の少なくともキャリア
チャンネル領域における水素濃度を０．０１原子％／ｃ
ｍ^３以上としているので、キャリアチャンネル領域の導
電度を高めることができる。

【００５７】これらのとき、前記触媒ＣＶＤまたは高密
度触媒ＣＶＤを、高密度プラズマＣＶＤまたはプラズマ
ＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶＤとするとこう
てきである。また、前記触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを、スパッタリングまたは触媒スパッタリングと
し、前記真空容器に少なくとも原料ガスを供給する代わ
りに、ターゲットを用いてもよい。

【００５８】また、上記課題は、請求項３４に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、基板上に、保護膜と、半導体膜と、ゲート絶縁
膜と、を連続成膜し、その後、前記半導体膜をレーザー
アニール処理して多結晶半導体膜とし、次いで、ソース
／トップゲート／ドレイン電極を形成してなることによ
り解決される。このように構成することにより、薄膜半
導体装置の性能を向上し、かつ製造を容易にすることが
できる。

【００５９】さらに、上記課題は、請求項３５に係る発
明によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用
してボトムゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、半
導体膜と、保護膜とを連続成膜し、その後で、前記半導
体膜をレーザーアニール処理して多結晶半導体膜とし、
次いで、ソース／ドレイン電極を形成してなることによ
り解決される。

【００６０】また、上記課題は、請求項３６に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、半
導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、前記半導体膜をレーザーアニール処理して多結晶半
導体膜とし、次いで、ソース／トップゲート／ドレイン
電極を形成してなることにより解決される。

【００６１】これらのとき、前記真空容器とは異なるレ
ーザーアニール装置内で前記レーザーアニール処理を行
うと好適である。

【００６２】また、前記真空容器内の成膜室で前記半導
体膜および前記絶縁膜を成膜し、前記真空容器内のレー
ザーアニール室で前記レーザーアニール処理を行い、前
記半導体膜および絶縁膜の成膜と前記レーザーアニール
処理とを前記真空容器内で連続して行うように構成して
もよい。

【００６３】さらに、前記真空容器内の半導体膜成膜室
で前記半導体膜を成膜し、前記真空容器内の絶縁膜成膜
室で前記絶縁膜を形成し、前記真空容器内のレーザーア
ニール室で前記レーザーアニール処理を行い、前記半導
体膜の形成と前記絶縁膜の形成と前記レーザーアニール
処理とを前記真空容器内で連続して行うように構成する
と好適である。

【００６４】また、上記課題は、請求項４０に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、前記基板上に、保護膜と、半導体膜と、ゲート
絶縁膜と、を連続成膜し、その後、ソース／トップゲー
ト／ドレイン電極を形成し、次いで、低圧高温又は高圧
高温で、水蒸気アニール処理を行い、その後、前記ソー
ス／トップゲート／ドレイン電極のプラズマクリーニン
グ又はスパッタクリーニングを行うことにより解決され
る。

【００６５】また、上記課題は、請求項４１に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てボトムゲート型ＴＦＴを製造する製造方法であって、
基板上にボトムゲート電極を形成し、真空容器に少なく
とも原料ガスを供給して、前記真空容器中で、ボトムゲ
ート電極上に保護膜と、ボトムゲート絶縁膜と、半導体
膜と、保護膜とを連続成膜し、その後、ソース／ドレイ
ン電極を形成し、次いで、低圧高温又は高圧高温で、水
蒸気アニール処理を行い、その後、前記ソース／ボトム
ゲート／ドレイン電極のプラズマクリーニング又はスパ
ッタクリーニングを行うことにより解決される。

【００６６】また、上記課題は、請求項４２に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、半
導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、ソース／トップゲート／ドレイン電極を形成し、次
いで、低圧高温又は高圧高温で、水蒸気アニール処理を
行い、その後、前記ソース／トップゲート／ボトムゲー
ト／ドレイン電極のプラズマクリーニング又はスパッタ
クリーニングを行うことにより解決される。

【００６７】また、上記課題は、請求項４３に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てトップゲート型ＴＦＴを製造する製造方法であって、
真空容器に少なくとも原料ガスを供給して、前記真空容
器中で、基板上に、保護膜と、半導体膜と、ゲート絶縁
膜と、を連続成膜し、その後、前記半導体膜をレーザー
アニール処理して多結晶半導体膜とし、次いでソース／
トップゲート／ドレイン電極を形成し、次いで低圧高温
又は高圧高温で、水蒸気アニール処理を行い、その後、
前記ソース／トップゲート／ドレイン電極のプラズマク
リーニング又はスパッタクリーニングを行うことにより
解決される。

【００６８】また、上記課題は、請求項４４に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てボトムゲート型ＴＦＴを製造する製造方法であって、
基板上にボトムゲート電極を形成し、真空容器に少なく
とも原料ガスを供給して、前記真空容器中で、ボトムゲ
ート電極上に保護膜と、ボトムゲート絶縁膜と、半導体
膜と、保護膜とを連続成膜し、その後で、前記半導体膜
をレーザーアニール処理して多結晶半導体膜とし、次い
でソース／ドレイン電極を形成し、次いで低圧高温又は
高圧高温で、水蒸気アニール処理を行い、その後、前記
ソース／ボトムゲート／ドレイン電極のプラズマクリー
ニング又はスパッタクリーニングを行うことにより解決
される。

【００６９】また、上記課題は、請求項４５に係る発明
によれば、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用し
てデュアルゲート型ＴＦＴを製造する製造方法であっ
て、基板上にボトムゲート電極を形成し、真空容器に少
なくとも原料ガスを供給して、前記真空容器中で、ボト
ムゲート電極上に保護膜と、ボトムゲート絶縁膜と、半
導体膜と、トップゲート絶縁膜とを連続成膜し、その
後、前記半導体膜をレーザーアニール処理して多結晶半
導体膜とし、次いで、ソース／トップゲート／ドレイン
電極を形成し、次いで、低圧高温又は高圧高温で、水蒸
気アニール処理を行い、その後、前記ソース／トップゲ
ート／ボトムゲート／ドレイン電極のプラズマクリーニ
ング又はスパッタクリーニングを行うことにより解決さ
れる。

【００７０】これらのとき、前記触媒ＣＶＤまたは高密
度触媒ＣＶＤを、高密度プラズマＣＶＤまたはプラズマ
ＣＶＤまたは減圧ＣＶＤまたは常圧ＣＶＤとすると好適
である。前記触媒ＣＶＤまたは高密度触媒ＣＶＤを、ス
パッタリングまたは触媒スパッタリングとし、前記真空
容器に少なくとも原料ガスを供給する代わりに、ターゲ
ットを用いると好適である。

【００７１】また、前記真空容器に水素を含むキャリア
ガスを常時供給し、該供給されたキャリアガスで発生し
た活性化水素イオンＨ^＊で前記基板上をクリーニングす
るクリーニング工程を備え、前記膜の成膜と前記クリー
ニング工程とを繰り返し、或いは前記クリーニング工程
の後で前記膜の成膜を繰り返すように構成すると好適で
ある。

【００７２】また、前記真空容器に水素を含むキャリア
ガスを供給し、該供給されたキャリアガスで発生した活
性化水素イオンＨ^＊で前記基板上をクリーニングするク
リーニング工程と、前記キャリアガスの供給を、前記膜
を形成する前，途中，後の少なくとも一つで増減する工
程と、前記膜の形成と、を行うように構成すると好適で
ある。

【００７３】

【発明の実施の形態】次に、本発明に係る半導体膜形成
方法及び薄膜半導体装置の製造方法について、好適な実
施の形態を図１に基づいて説明する。なお、図１乃至図
１０、図１５において、アルゴンをＡｒ、シリコンをＳ
ｉ、水素ガスをＨ_２、酸素ガスをＯ_２、窒素ガスを
Ｎ_２、アンモニアガスをＮＨ_３、シランガスをＳｉ
Ｈ_４、ヘリウムガスをＨｅ、ネオンガスをＮｅ、窒化シ
リコンをＳｉＮ、酸化シリコンをＳｉＯ_２と表す。

【００７４】本発明は、触媒ＣＶＤまたは高密度触媒Ｃ
ＶＤを利用して、基板１０に半導体膜を形成する半導体
膜形成方法である。真空容器１に少なくとも原料ガスを
供給して基板１０上に半導体膜を形成することを含む半
導体膜形成工程と、この形成された半導体膜にレーザー
を照射し、形成された半導体膜をレーザーでアニールす
るレーザーアニール工程と、を備える。半導体膜は、例
えばアモルファス半導体膜，微結晶半導体膜，多結晶半
導体膜である。

【００７５】なお、本発明において、成膜直後のシリコ
ン系膜を下記のように定義する。アモルファスシリコン
膜は、水素含有のアモルファス構造のシリコン（ａ−Ｓ
ｉ：Ｈ）の膜とする。微結晶シリコン膜とは、アモルフ
ァスシリコンを含有する微結晶シリコン｛ｎｃ−Ｓｉ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎの
略）｝が集合する膜とする。ポリシリコン膜とは、アモ
ルファスシリコンと微結晶シリコン（ｎｃ−Ｓｉ）を含
有する比較的小さい粒径のポリシリコン｛μｃ−Ｓｉ
（ｍｉｃｒｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ
の略）｝が集合する膜とする。単結晶シリコン膜とは、
亜粒界や転位を含有する単結晶も含む単結晶シリコン膜
とする。レーザー光の吸収が大きく溶融しやすいアモル
ファス構造シリコンと結晶成長のシード（種）のｎｃ−
Ｓｉおよびμｃ−Ｓｉがうまく組み合わさって、エキシ
マレーザーアニール等のレーザーアニール処理により再
結晶化が促進され、大きな粒径のポリシリコン膜が形成
されるのが本発明の特長である。

【００７６】レーザーアニール工程は、半導体膜形成工
程の後でなく、半導体膜と絶縁膜とを形成した後に行っ
てもよい。絶縁膜は、例えば酸化シリコン膜、窒化シリ
コン膜、酸窒化シリコン膜のいずれか１種以上、又はそ
の複合膜である。

【００７７】本発明では、薄膜をレーザーでアニール処
理するように構成しているので、膜のみが瞬時に熱せら
れ、基板１０への熱の影響が及びにくくなり、基板１０
の変形を起こすことなく、アモルファスシリコンまたは
微結晶シリコンまたはポリシリコン薄膜を結晶化でき、
又キャリア不純物の活性化もでき、例えば移動度の大き
い薄膜に変えることができる。しかも、この結晶化、活
性化は基板１０全体を高温にすることなく、低温で行う
ことができる。また、薄膜半導体装置の性能を向上し、
かつ製造を容易にするものである。

【００７８】このとき、レーザーアニール効果を高める
ために、基板１０を２００℃以上〜５００℃未満に加熱
して、形成された膜を、ビーム形状が、ラインビームま
たはエリアビームであるエキシマレーザーまたはアルゴ
ンレーザー等のレーザーでアニールしてもよい。

【００７９】また、アモルファスシリコンは、レーザー
光の光エネルギー吸収が高いため、ポリシリコン膜は、
シリコンイオン等を注入して結晶成長のシード（種）を
注入すると同時に、アモルファスシリコン化することに
より、大粒径ポリシリコン膜とすることがより容易とな
る。このシリコンイオン等の注入は、たとえば、必要に
応じて、２０〜３０ｋｅＶで１〜２Ｅ１５ａｔｏｍｓ／
ｃｍ^２のシリコンイオン（ＳｉＦ_４）を注入した後に、
レーザーアニール処理を行うことにより行うことができ
る。

【００８０】このように構成すると、ポリシリコンはレ
ーザーアニールで溶解しにくいので、レーザーアニール
で溶解しやすいアモルファスシリコンとした後にレーザ
ーアニール処理すると、大きな粒径のポリシリコンが形
成され、移動度向上が可能となる。

【００８１】触媒ＣＶＤは、融点未満に加熱された熱触
媒体５に、原料ガスの少なくとも一部を触媒反応、又は
熱分解反応で活性化、イオン化させて、これらの堆積種
を加熱された基板１０上に堆積させて形成する方法であ
る。熱触媒体５は、熱触媒体５の融点未満の温度であっ
て、８００℃以上２０００℃以下の温度に加熱するとよ
い。このとき、基板１０の温度を２００℃以上５００℃
以下の温度にするとよい。

【００８２】このように、熱触媒体５を加熱することに
より、真空容器１内に導入された水素ガスから活性化水
素イオンＨ^＊が発生するため、基板表面に付着した酸
素、水分等をクリーニングすることができる。例えば、
酸化シリコン膜とポリシリコン膜が形成される際には、
これらの薄膜の界面にアモルファスシリコンの遷移層が
形成されず、高品質な薄膜層を形成することが可能とな
る。また、加熱した熱触媒体５を用いることにより、原
料ガスの大部分を薄膜として形成することができ、効率
よく原料ガスを利用して薄膜を形成することができ、コ
ストダウンが可能となる。熱触媒体５は、タングステ
ン、トリア含有タングステン、白金、モリブデン、パラ
ジュウム、金属蒸着セラミックス、シリコン、アルミ
ナ、炭化ケイ素よりなる群から選ばれた少なくとも一種
の材料よりなる。

【００８３】また、前記基板１０は、シリコン、ゲルマ
ニウム、シリコンゲルマニウム、シリコンカーバイト、
ガリウムひ素、ガリウムアルミニウムひ素、ガリウム
燐、インジュウム燐、セレン化亜鉛、硫化カドミウム、
石英ガラス、ほうけい酸ガラス、アルミノけい酸ガラ
ス、耐熱性樹脂を含む半導体または絶縁性の材料から選
ばれたものとするとよい。

【００８４】本発明では、半導体膜形成工程の前から、
真空容器１に水素を含むキャリアガスを常時供給し、こ
の供給されたキャリアガスで発生した活性化水素イオン
Ｈ^＊で基板１０上をクリーニングするクリーニング工程
を行う。そして、このクリーニング工程と、この半導体
膜形成工程とを行う。

【００８５】このように、基板１０へ薄膜を形成すると
きに、水素を含むキャリアガスを供給するので、供給さ
れたキャリアガスの一部は活性化水素イオンＨ^＊となっ
て、この活性化水素イオンＨ^＊が基板表面をクリーニン
グし、基板１０上に高品質の薄膜を形成することができ
る。そして、キャリアガスとしての水素ガスを供給し、
熱触媒体５を加熱して触媒作用が可能な状態にし、少な
くともシリコン膜とゲート絶縁膜を連続成膜すること
で、少なくともゲートチャンネル部を低ストレス，低コ
ンタミ，低界面準位とし、特性を向上することが可能と
なる。また、本発明に係る半導体膜形成方法を用いて薄
膜半導体装置を製造する場合には、薄膜半導体装置の性
能を向上し、かつ製造を容易にするものである。

【００８６】ここで、「連続成膜」することについて述
べたが、本明細書中において、「連続成膜」には、次の
３通りがある。まず、成膜装置１内で、ゲート絶縁膜と
半導体膜とを、連続して成膜する場合であり、ここで述
べた意味である。次に、絶縁膜を、ＳｉＮ−ＳｉＯＮ−
ＳｉＯ_２等の傾斜複合膜として成膜する場合である。さ
らに、異なる絶縁膜を連続して成膜する場合である。

【００８７】また、半導体膜形成工程の前から、真空容
器１に水素を含むキャリアガスを供給し、この供給され
たキャリアガスで発生した活性化水素イオンＨ^＊で基板
１０上をクリーニングするクリーニング工程と、キャリ
アガスの供給を、前記半導体膜形成工程の前，途中，後
の少なくとも一つで増減する工程と、前記半導体膜形成
工程と、を行うこともできる。クリーニングされた基板
１０には、真空容器１中に少なくとも原料ガスを導入す
ることにより薄膜が形成されるが、このとき、例えば、
図３の一点鎖線で示すように、前記キャリアガスの供給
を途中で低減することにより、真空容器１中での原料ガ
スの割合が高くなり、高速で薄膜形成を行うことが可能
となる。また、熱触媒体５として上記した酸化劣化しな
い熱触媒体５を使用した場合には、図７乃至図９の実線
で示すように、半導体膜形成工程の途中で真空容器１内
へのキャリアガスの供給を停止することもできる。酸化
劣化しない熱触媒体５とは、例えば、高融点金属（タン
グステン、トリア含有タングステン、タンタル、モリブ
デン、シリコン等）をセラミックスコーティングまたは
炭化ケイ素コーティングしたもの又は表面を酸化又は窒
化させたシリコン等である。熱触媒体５が、酸素の存在
下でも酸化劣化しない熱触媒体５である場合には、水素
ガスの供給を止めても、残留酸素により熱触媒体５が酸
化劣化，断線等しない。さらに、各種の成膜を行うと
き、例えば、図３の点線で示すように、半導体膜形成工
程の前，後でキャリアガスの導入を増加させることによ
り、成膜前後に、熱触媒体５により、活性化水素イオン
Ｈ*を大量に発生させ、クリーニング、膜ストレス低減
等を促進させることができる。

【００８８】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を行う。このとき、半導体
膜および絶縁膜は、シングルチャンバ或いはマルチチャ
ンバからなる真空容器１のいずれによっても形成するこ
とができる。ただし、真空容器１内に、成膜室４６と、
レーザーアニール室４４とを設けるように構成しても良
い。真空容器１内の成膜室４６で半導体膜形成工程を行
い、レーザーアニール室４４でレーザーアニール工程を
行い、半導体膜形成工程とレーザーアニール工程とを前
記真空容器内で連続して行う。このとき、成膜室４６と
は別に真空装置１内に絶縁膜成膜室４７を設け、この絶
縁膜成膜室４７内で絶縁膜を成膜してもよい。

【００８９】また、半導体膜と絶縁膜を同じ成膜室４３
内で形成することもできる。半導体膜を成膜する成膜室
４３で、レーザーでアニールされた半導体膜上に絶縁膜
を成膜し、半導体膜形成工程とレーザーアニール工程と
絶縁膜の成膜とを真空容器１内で連続して行う。

【００９０】本発明では、真空容器１に少なくとも原料
ガスを供給して基板１０上に、半導体膜と、絶縁膜と、
を形成することを含む半導体膜および絶縁膜形成工程
と、形成された半導体膜および絶縁膜を水蒸気でアニー
ルする水蒸気アニール工程と、を備えるようにすること
もできる。

【００９１】水蒸気アニール工程では、分圧が１×１０
^２Ｐａ以上飽和蒸気圧以下である水蒸気を含む雰囲気中
で、１０秒以上２０時間以下の時間、常温以上４００℃
以下の温度に加熱することにより形成された膜を水蒸気
でアニールする。このとき、酸素、窒素、水素、又は一
酸化窒素又は二酸化炭素のいずれか１種類以上の気体を
含み、前記いずれか１種類以上の気体の分圧が、１×１
０^２Ｐａ以上１×１０ ^６Ｐａ以下である雰囲気で水蒸気
アニールを行う。このように、水蒸気を含む低圧〜高圧
の雰囲気内におけるアニールを行うため、低温の加熱処
理で効果的に半導体膜と絶縁膜との界面特性および絶縁
膜の改質をはかることができる。

【００９２】本発明では、真空容器１内で半導体膜を形
成し、真空容器１外の水蒸気アニール装置内で水蒸気ア
ニール工程を行う。ただし、真空容器１内に、成膜室４
３と、水蒸気アニール室４５とを設けるように構成して
も良い。真空容器１内の成膜室４３で半導体膜および絶
縁膜形成工程を行い、水蒸気アニール室４５で水蒸気ア
ニール工程を行い、半導体膜および絶縁膜形成工程と水
蒸気アニール工程とを真空容器１内で連続して行う。

【００９３】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜してもよい。このとき、真空容器１内の半導
体膜成膜室４６で半導体膜を形成し、真空容器１内の絶
縁膜成膜室４７で絶縁膜を形成し、真空容器１内の水蒸
気アニール室４５で水蒸気アニール工程を行い、半導体
膜の形成と絶縁膜の形成と水蒸気アニール工程とを真空
容器内で連続して行う。

【００９４】本発明では、上記半導体膜として単結晶シ
リコンを形成することもできる。半導体膜が単結晶シリ
コンである場合、少なくともシリコン膜形成領域に段差
を形成し、この段差を含むシリコン膜形成領域に単結晶
シリコン膜をグラフォエピタキシャル成長させる。即
ち、基板に段差を設け、段差を含む基板上に単結晶シリ
コン膜をグラフォエピタキシャル成長させているので、
高い電子／正孔移動度を有し、動作性に優れる単結晶シ
リコン膜を得ることができる。本発明において単結晶に
は、亜粒界や転位を含有する単結晶も含む。また、単結
晶シリコンのみでなく、単結晶ガリウム・砒素，単結晶
シリコン・ゲルマニウム等の化合物半導体もエピタキシ
ャル成長させることができることは当然である。

【００９５】また、半導体膜が単結晶シリコンである場
合、少なくともシリコン膜形成領域に単結晶シリコンと
格子整合の良い物質層を形成し、物質層を含むシリコン
膜形成領域に単結晶シリコン膜をヘテロエピタキシャル
成長させることもできる。即ち基板に単結晶シリコンと
格子整合の良い物質層を形成し、この物質層を含む基板
上に単結晶シリコン膜をヘテロエピタキシャル成長させ
ているので、高い電子／正孔移動度を有し、動作性に優
れる単結晶シリコン膜を得ることができる。この単結晶
シリコンと格子整合の良い物質層は、サファイアまたは
スピネル構造体またはフッ化カルシウムを含む群より選
ばれた少なくとも一種以上の物質とする。

【００９６】また、本発明では、半導体膜および絶縁膜
形成工程と、レーザーアニール工程と、レーザーアニー
ル工程の後工程としての水蒸気アニール工程と、プラズ
マまたはスパッタリングによりクリーニングするクリー
ニング工程と、を備えるようにすることもできる。

【００９７】本発明では、真空容器１内で半導体膜およ
び絶縁膜を形成し、真空容器１外のレーザーアニール装
置内でレーザーアニール工程を、真空容器１外の水蒸気
アニール装置内で水蒸気アニール工程を行う。ただし、
真空容器１内に、成膜室４３と、レーザーアニール室４
４と、水蒸気アニール室４５と、を設けるように構成し
ても良い。真空容器１内の成膜室４３で半導体膜および
絶縁膜形成工程を行い、真空容器１内のレーザーアニー
ル室４４でレーザーアニール工程を行い、真空容器１内
の水蒸気アニール室４５で水蒸気アニール工程を行い、
半導体膜形成工程とレーザーアニール工程と水蒸気アニ
ール工程とを真空容器１内で連続して行う。

【００９８】また、成膜室４６とは別に真空装置１内に
絶縁膜成膜室４７を設け、この絶縁膜成膜室４７内で絶
縁膜を成膜することもできる。真空容器１内の半導体膜
成膜室４６で半導体膜を形成し、真空容器１内のレーザ
ーアニール室４４でレーザーアニール工程を行い、真空
容器１内の絶縁膜成膜室４７で絶縁膜を形成し、真空容
器１内の水蒸気アニール室４５で水蒸気アニール工程を
行い、半導体膜の形成とレーザーアニール工程と絶縁膜
の形成と水蒸気アニール工程とを真空容器１内で連続し
て行う。

【００９９】本発明に係る半導体膜形成方法は、触媒Ｃ
ＶＤまたは高密度触媒ＣＶＤだけでなく、高密度プラズ
マＣＶＤまたはプラズマＣＶＤまたは減圧ＣＶＤまたは
常圧ＣＶＤで行うこともできる。また、本発明に係る半
導体膜形成方法は、真空容器１に少なくとも原料ガスを
供給する代わりに、ターゲット４を用いたスパッタリン
グまたは触媒スパッタリングとして行うこともできる。

【０１００】本発明では、半導体膜形成工程または半導
体膜および絶縁膜形成工程で形成された直後の半導体膜
が、該半導体膜内の少なくともキャリアチャンネル領域
における酸素，炭素，窒素のそれぞれの濃度が１×１０
^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子
％／ｃｍ^３以上である半導体膜となるようにする。ま
た、レーザーアニール工程，水蒸気アニール工程でアニ
ールされた後の半導体膜も、少なくともキャリアチャン
ネル領域における酸素，炭素，窒素のそれぞれの濃度が
１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
０１原子％／ｃｍ ^３以上となるようにする。

【０１０１】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
トップゲート型ＴＦＴを製造する方法である。真空容器
１に少なくとも原料ガスを供給して、真空容器１中で、
基板１０上に、保護膜と、半導体膜と、ゲート絶縁膜
と、を連続成膜する。その後、この半導体膜をレーザー
アニール処理して多結晶半導体膜とし、次いで、ソース
／トップゲート／ドレイン電極を形成する。

【０１０２】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
ボトムゲート型ＴＦＴを製造する方法である。基板１０
上にボトムゲート電極を形成し、真空容器１に少なくと
も原料ガスを供給して、真空容器１中で、ボトムゲート
電極上に保護膜と、ボトムゲート絶縁膜と、半導体膜
と、保護膜とを連続成膜し、その後で、前記半導体膜を
レーザーアニール処理して多結晶半導体膜とし、次い
で、ソース／ドレイン電極を形成する。

【０１０３】また、本発明に係る薄膜半導体装置の製造
方法は、触媒ＣＶＤまたは高密度触媒ＣＶＤを利用して
デュアルゲート型ＴＦＴを製造する方法である。基板１
０上にボトムゲート電極を形成し、真空容器１に少なく
とも原料ガスを供給して、真空容器１中で、ボトムゲー
ト電極上に保護膜と、ボトムゲート絶縁膜と、半導体膜
と、トップゲート絶縁膜とを連続成膜し、その後、前記
半導体膜をレーザーアニール処理して多結晶半導体膜と
し、次いで、ソース／トップゲート／ドレイン電極を形
成する。

【０１０４】このとき、水素ガスとモノシランガスとア
ンモニアガスとからなる原料ガスを前記真空容器内に供
給して窒化シリコン膜を形成することができる。また、
水素ガスとモノシランガスとヘリウム希釈の酸素ガスと
からなる原料ガスを前記真空容器内に供給して酸化シリ
コン膜を形成することができる。さらに、水素ガスと、
シランガスと、からなる原料ガスを前記真空容器内に供
給してアモルファスシリコン膜または微結晶シリコン膜
またはポリシリコン膜を形成することができる。このと
き、前記モノシランガスに、リンまたは砒素またはアン
チモンを混入してＮ型不純物キャリア濃度のアモルファ
スシリコン膜または微結晶シリコン膜またはポリシリコ
ン膜を形成するとよい。また、前記モノシランガスまた
は前記シランガスに、ボロンを混入してＰ型不純物キャ
リア濃度のアモルファスシリコン膜または微結晶シリコ
ン膜またはポリシリコン膜を形成するとよい。

【０１０５】上記薄膜半導体装置の製造方法では、半導
体膜及び絶縁膜を形成した後にレーザーアニール処理し
ているが、その後で電極形成し、その後に水蒸気アニー
ル処理および電極のプラズマクリーニング及びスパッタ
クリーニングを行うようにすることもできる。また、レ
ーザーアニール処理を行わずに、電極形成後に水蒸気ア
ニール処理および電極のプラズマクリーニング及びスパ
ッタクリーニングを行うようにすることもできる。

【０１０６】本発明に係る薄膜形成方法及び薄膜半導体
装置の製造方法によれば、シリコン半導体装置、シリコ
ン半導体集積回路装置、シリコン−ゲルマニウム半導体
装置、シリコン−ゲルマニウム半導体集積回路装置、化
合物半導体装置、化合物半導体集積回路装置、炭化ケイ
素半導体装置、炭化ケイ素半導体集積回路装置、液晶表
示装置、有機／無機エレクトロルミネセンス表示装置、
フィールドエミッションディスプレイ装置、プラズマデ
ィスプレイパネル（ＰＤＰ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤエリア／リニアセ
ンサ装置、ＭＯＳセンサ装置、高誘電率膜および強誘電
体メモリー装置、太陽電池等を製造することができる。

【０１０７】トップゲート型のみならず、ボトムゲート
及びデュアルゲート型TFTでも高い電子／正孔移動度の
ポリシリコン膜または単結晶シリコン膜が得られる為
に、この高性能のポリシリコン膜半導体または単結晶シ
リコン膜半導体を使用した高速・高電流密度の半導体装
置、電気光学装置、更に高効率の太陽電池装置等の製造
が可能となる。本発明における他の詳細な事項、作用・
効果等は、次述する実施例においてより明確になるであ
ろう。

【０１０８】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、以下に説明する部材，配置等は本発明を
限定するものでなく、本発明の趣旨の範囲内で種々改変
することができるものである。

【０１０９】図１は、本発明で用いる薄膜形成装置Ｓの
一実施例を示す概略図である。図１に示す薄膜形成装置
Ｓは、シングルチャンバによる触媒ＣＶＤ装置であり、
表面に半導体膜を作成する基板１０が配置される、真空
容器としての成膜装置１と、成膜装置１内の所定位置に
基板１０を配置するための、基板載置台としてのサセプ
タ２と、反応性ガスである所定の成膜用ガスを成膜装置
１内に導入する成膜用ガス導入系３と、所定位置に配置
された基板１０の表面に臨む成膜装置１内の位置に設け
られた熱触媒体５と、熱触媒体５を所定温度に加熱する
加熱手段５ａとを備えている。なお、本発明で用いる薄
膜形成装置Ｓは、チャンバ内に１つの基板が配設される
シングルウエハ方式、バッチ方式、シングルウエハ方式
とバッチ方式との組合せ方式、連続方式のいずれのタイ
プの薄膜形成装置としてもよい。

【０１１０】本例の成膜装置１は、排気系１ａを備えた
気密な中空容器から構成されており、その形状は問わな
い。本例の排気系１ａは、成膜装置１の排気用導管によ
り図示しないターボ分子ポンプ等に連結されている。こ
の排気系１ａによって、成膜装置１内を１０^−６Ｐａ程
度の圧力まで下げるように構成される。

【０１１１】本例のサセプタ２は、成膜装置１の下部位
置に配設されており、上面２ａが平面に形成され、この
上面２ａに基板１０を載置するよう構成されている。サ
セプタ２には、基板１０を所定温度に加熱するためのヒ
ータ２ｂが内蔵されている。

【０１１２】本例のガス導入系３は、真空容器としての
成膜装置１内にキャリアガスおよび原料ガスを導入する
ために用いられるものであり、成膜に必要な所定のガス
を成膜装置１内に導く図示しない配管と、配管に設けた
バルブ及び流量調整器とを備えている。

【０１１３】図１に示すように、サセプタ２に対向した
成膜装置１内の位置には、円盤状のガスシャワーヘッド
３ａが配設されている。ガスシャワーヘッド３ａは、内
部が中空であり、前面に多数のガス吹き出し孔を多数有
している。そして、ガスを導入する配管の先端はガスシ
ャワーヘッド３ａに接続され、ガス吹き出し孔から基板
１０に向けてガスを吹き出させるように構成されてい
る。

【０１１４】基板１０上に成膜を施すための原料ガス
は、ガス導入系３によって導入され、熱触媒体５の近傍
を通過して基板１０に到達するようになっている。この
際、所定温度に加熱された熱触媒体５の触媒作用および
熱分解作用により、原料ガスに分解等の反応が生じて成
膜が行われる。

【０１１５】本例の薄膜形成装置Ｓは、シングルチャン
バによる触媒ＣＶＤ装置であり、成膜装置１内には、熱
触媒体５が配設されている。この熱触媒体５は、成膜用
ガスに分解等の反応を生じさせて成膜を行うために使用
されるものである。本例の熱触媒体５は、例えば、図１
で示すように、直径０．５ｍｍ程度のワイヤーをコイル
状にして構成されている。本例のワイヤーの素材として
は、タングステンやパラジウム、白金、タンタル或いは
モリブデンが用いられる。

【０１１６】また、本例の熱触媒体５は、成膜装置１の
外部で加熱手段５ａと接続されている。本例における加
熱手段５ａは、熱触媒体５を通電して加熱する通電加熱
用電源であり、この通電加熱用電源は、直流（ＤＣ）ま
たは交流（ＡＣ）または直流に交流を重畳させた電源に
より構成されている。上記熱触媒体に、直流に低周波交
流（１ＭＨｚ以下）又は高周波交流（１ＭＨｚより大き
く１００ＭＨｚ以下である周波数）を重畳させた電源
（プラズマ給電開始電圧以下）を供給して、バイアス触
媒ＣＶＤとすることも可能である。このような加熱手段
５ａにより、熱触媒体５は、８００℃〜１７００℃（融
点以下）に加熱されるようになっている。

【０１１７】なお、熱触媒体５は、上記のようにコイル
状に形成したものに限らず、網目状、ワイヤーを矩形ジ
グザクにして、複数の平行列を形成した構成、コイル状
のワイヤーを、円形に一周巻回して形成した構成、コイ
ル状の熱触媒体５を二重、或いはそれ以上に巻回した構
成、コイル状のワイヤーを複数列並行に配設した構成等
としても良い。また、熱触媒体５は、成膜装置１内に複
数個配設されていても良い。

【０１１８】本例の薄膜形成装置Ｓによって半導体膜お
よび絶縁膜形成を行うＣＶＤは、触媒ＣＶＤ法（Ｃａｔ
ａｌｙｔｉｃ ＣＶＤ，ＣＡＴ−ＣＶＤ）と呼ばれ、例
えば、特開昭６３−４０３１４号公報などに開示されて
いる。触媒ＣＶＤ法は、熱触媒体による触媒反応または
熱分解反応によって、高エネルギーをもつシリコン原子
又は原子の集団を形成し、絶縁基板上に堆積させるの
で、通常の熱ＣＶＤ法における堆積可能温度より著しく
低い低温の領域でシリコン膜を堆積させることができ
る。

【０１１９】なお、本例では、触媒ＣＶＤ法により半導
体膜および絶縁膜を形成するように構成しているが、こ
れに限定されるものでなく、高密度触媒ＣＶＤ法，すな
わちＥＣＲプラズマＣＶＤ等の高密度プラズマＣＶＤと
触媒ＣＶＤとを組み合わせた方法、触媒スパッタリング
法により、半導体膜および絶縁膜を形成してもよい。ま
た、熱触媒体を備えないＣＶＤ装置を用いて半導体膜を
形成するプラズマＣＶＤ、高密度プラズマＣＶＤ、減圧
ＣＶＤ、常圧ＣＶＤ、スパッタリング法等により、半導
体膜を形成するように構成しても良い。

【０１２０】ここで、プラズマＣＶＤとは、導入する原
料ガスを高エネルギーのプラズマ状態で励起、分解し、
ラジカルを発生させ、活性な粒子間の反応で薄膜を形成
するＣＶＤであり、原料ガスを、高周波印加する電極の
表面に開いた多数の小孔から、シャワー状に供給するも
のである。このプラズマＣＶＤとしては、プラズマの発
生方法の違いにより、容量結合方式、誘導結合方式など
が適用可能である。

【０１２１】また、高密度プラズマＣＶＤは、プラズマ
ＣＶＤのうち、１０^−３Ｐａレベルの低圧下で高密度の
プラズマ中で原料ガスの活性化を行わせて行うものであ
る。高密度プラズマＣＶＤ装置としては、基本的に本明
細書に記載の装置を用いることができるが、マイクロ波
（２．４５ＧＨｚ程度）を用いるＥＣＲ（Ｅｌｅｃｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｃｅ）、ＲＦ
（１３．５６ＭＨｚ）を用いるＩＣＰ（Ｉｎｄｕｃｔｉ
ｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ヘリコン
波プラズマ等を使用し、高密度のプラズマをチャンバ内
で発生させる。このため、高真空が要求されるので真空
ポンプにターボ分子ポンプを使用し、基板側から高いバ
イアス電圧を印加し、この冷却のために静電チャックと
冷却手段（例えばＨｅ）を用いる。なお、高密度触媒Ｃ
ＶＤは、本発明に適用できるものであり、上記した高密
度プラズマＣＶＤと触媒ＣＶＤを適宜組み合わせたもの
である。

【０１２２】また、常圧ＣＶＤとは、ＮＰＣＶＤ（Ｎｏ
ｒｍａｌ Ｐｒｅｓｓｕｒｅ ＣＶＤ）とも呼ばれ、真
空装置を用いずに常圧で行うＣＶＤである。高周波また
は赤外線により基板を直接加熱する点に特徴があり、Ｃ
ｏｌｄ Ｗａｌｌ形の容器を用いる。また、減圧ＣＶＤ
とは、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶ
Ｄ）とも呼ばれ、１０〜１０^３Ｐａ程度に減圧して行う
ＣＶＤ法である。基板を抵抗加熱により加熱する点に特
徴があり、Ｈｏｔ Ｗａｌｌ形の容器を用いる。常圧Ｃ
ＶＤ、減圧ＣＶＤは、基板を数百℃以上の高温に加熱し
て薄膜を形成する点で、プラズマＣＶＤ、触媒ＣＶＤ等
と異なる。

【０１２３】また、スパッタリングとは、ターゲットを
用いて基板上に薄膜を形成する方法であり、真空容器内
に導入した不活性ガスがプラズマ放電によってイオン化
し、そのイオンがターゲットに衝突することにより、タ
ーゲットからスパッタされた薄膜原料が、基板表面に堆
積するものである。上記ターゲットは、薄膜原料からな
り、真空容器内に配置される。

【０１２４】触媒スパッタリングとは、真空容器中にお
いて、基板とターゲットとの間に熱触媒体を配置して、
スパッタリングにより基板に薄膜を形成する方法であ
る。触媒スパッタリングでは、スパッタされた薄膜原料
原子，分子の少なくとも一部を、融点未満に加熱された
熱触媒体の触媒反応、熱分解反応による高いエネルギー
付与により活性化，イオン化させて、これらの堆積種
を、少なくとも熱触媒体の輻射熱で加熱された基板上に
堆積させる方法である。

【０１２５】また、水素ガス，または酸素ガス，または
窒素ガス導入してスパッタリングを行い、加熱された熱
触媒体の熱分解反応または触媒反応によって高いエネル
ギーの活性化水素イオンＨ^＊，または活性化酸素イオン
Ｏ^＊，または活性化窒素イオンＮ^＊を発生させ、これら
の活性化イオンにより、ターゲット，基板，成膜された
膜等のクリーニング，成膜中の酸化作用促進，成膜中の
窒化作用促進を図り、高性能，高品質のスパッタリング
膜を形成するものである。

【０１２６】図２は、本発明の薄膜形成方法に用いるこ
とができる触媒スパッタリング装置の一実施例を示す概
略図である。図２に示す薄膜形成装置Ｓは、マルチチャ
ンバによるＤＣ触媒スパッタリング装置であり、表面に
薄膜を作成する基板１０が配置される、真空容器として
の成膜装置１と、成膜装置１内の所定位置に基板１０を
配置するための、サセプタ２と、基板１０とターゲット
４との間にプラズマを発生させるためのＤＣ電極９と、
ＤＣ電極９の下面に固定された薄膜原料からなるターゲ
ット４と、不活性ガスおよび水素ガス，酸素ガス，窒素
ガスを成膜装置１内に導入するスパッタリング用ガス導
入系３と、を備えている。本例のＤＣ電極９は、図２の
成膜装置１の図面上部に配置され、成膜装置１外の接地
されたＤＣ電源９ａに接続される。

【０１２７】ターゲット４は、薄膜材料からなり、ＤＣ
電極９に固定される。本例では、成膜装置１は、マルチ
チャンバとして構成されている。異なる室内で酸化シリ
コン薄膜，ポリシリコン薄膜，窒化シリコン薄膜を形成
する場合には、酸化シリコン，シリコン，窒化シリコン
からなるターゲット４が、形成する薄膜に対応するそれ
ぞれの室内に配置される。本例では、マルチチャンバか
らなる成膜装置１で上記薄膜を形成するが、シングルチ
ャンバからなる成膜装置１で上記薄膜を形成してもよ
い。この場合には、ターゲット４としてシリコンからな
るターゲットを用いる。そして、酸化シリコン薄膜を形
成する場合には、酸素ガスを、窒化シリコンを形成する
場合には窒素ガスを、アルゴンガスに加えて成膜装置１
内に供給する。

【０１２８】ガス導入系３は、アルゴンガス，水素ガ
ス，酸素ガス，窒素ガス等のガスを成膜装置１の各室内
に導く配管と、配管に設けた不図示のバリアブル・リー
クバルブと、不図示の減圧弁と、各ガスを貯留する不図
示のガスボンベとを備えている。バリアブル・リークバ
ルブにより流量を調整しながら、各ガスを成膜装置１各
室内に導入するように構成される。このように、ガス導
入系３からアルゴンガス，酸素ガス，窒素ガスを導入す
ることにより、ターゲット４としてシリコンターゲット
を用いた場合であっても、導入するガスによって異なる
薄膜を形成することができる。例えば、アルゴンガスを
ベースに酸素ガスを導入した場合には、酸化シリコン膜
を、アルゴンガスをベースに窒素ガスを導入した場合に
は、窒化シリコン膜を形成することができる。

【０１２９】図２に示すように、基板１０とターゲット
との間に、熱触媒体５を配置する。このように構成する
と、成膜装置１内に導入された水素ガス，酸素ガスは、
熱触媒体５との接触分解反応により活性化され、この活
性化水素イオンＨ^＊または活性化酸素イオンＯ^＊によっ
て基板表面の自然酸化膜や水分，汚れを除去するクリー
ニングを行うことができる。また、活性化水素イオンＨ
^＊により、熱触媒体５の酸化を防ぎ、熱触媒体５の劣化
を防止することができる。また、基板ホルダー２や成膜
装置１内壁の酸化劣化を低減でき、また、そこから発塵
するダストの量を低減でき、高品質の成膜が可能とな
る。なお、汎用のスパッタリング法により薄膜を形成す
る場合には、熱触媒体５を配置しなくてもよい。

【０１３０】次に、チャンバＡ乃至チャンバＣの３つの
チャンバを備えたマルチチャンバからなる薄膜形成装置
を用い、触媒スパッタリングによって窒化シリコン膜，
酸化シリコン膜，ポリシリコン膜，酸化シリコン膜を連
続して成膜する場合のガス導入形態について、図３に沿
って説明する。この図３には、各薄膜の成膜を行う前後
に、基板１０の表面を活性化水素イオンＨ^＊または活性
化酸素イオンＯ^＊でクリーニングする場合が示されてい
る。本例では、窒化シリコン膜を成膜装置１内のチャン
バＡで、酸化シリコン膜を成膜装置１内のチャンバＢ
で、ポリシリコン膜を成膜装置１内のチャンバＣで成膜
する。チャンバＡには、窒化シリコンからなるターゲッ
ト４を、チャンバＢには、酸化シリコンからなるターゲ
ット４を、チャンバＣには、シリコンからなるターゲッ
ト４を配置する。熱触媒体５としては、表面をアルミナ
コーティングしたタングステンを用いる。

【０１３１】次に、図３に示すガス導入の手順について
説明する。まず、不図示のゲートバルブを通して成膜装
置１のチャンバＡ内に基板１０を搬入し、サセプタ２に
載置する。この後、成膜装置１内を排気し、サセプタ２
に内蔵されたヒータ２ａを動作させて基板１０を所定温
度，本例では２００〜５５０℃まで加熱する。

【０１３２】そして、ガス導入系３を動作させて、まず
水素ガスをチャンバＡ内に導入する。その後、触媒体５
を所定温度，本例では１６００〜１８００℃に加熱す
る。導入された水素ガスの一部は、熱触媒体５による接
触分解反応により活性化水素イオンＨ^＊となり、基板１
０表面に到達する。この活性化水素イオンＨ^＊は、基板
１０の表面に吸着されているガス、水分等を除去するの
で、基板１０の表面クリーニングが行われる。

【０１３３】上記のように、チャンバＡ内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスおよび窒素ガスをチャンバＡ内に導入する。そ
の後、ＤＣ電源９ａをオンにしてＤＣプラズマを発生さ
せる。

【０１３４】ここで、チャンバＡ内に窒素ガスを導入す
るのは、以下の理由による。すなわち、窒化膜を成膜さ
せる場合に、窒素ガスを導入しなければ、窒素イオン欠
乏により変質し、本来の窒化シリコン膜の特性が出にく
くなるからである。

【０１３５】導入されたアルゴンガス，窒素ガス，水素
ガスは、ＤＣプラズマによりイオン化されてターゲット
４に衝突し、ターゲット４から薄膜原料である窒化シリ
コン分子がスパッタされる。

【０１３６】スパッタされた窒化シリコン分子は、熱触
媒体５の近傍を通過しながら基板１０に到達し、窒化シ
リコン薄膜が基板表面に作成される。ＤＣプラズマと熱
触媒体５により発生した活性化水素イオンＨ^＊が、基板
１０表面に吸着しているガス及び水分等をクリーニング
する。

【０１３７】ターゲット４から飛来する窒化シリコン分
子は、熱触媒体５により高い熱エネルギー及び運動エネ
ルギーが付与されると共に、活性化窒素イオンＮ^＊によ
る窒化作用を受ける。このようにして、絶縁性が高く，
高性能・高品質の窒化シリコン膜が堆積される。

【０１３８】窒化シリコン膜が目標とする膜厚に達した
後、ＤＣ電源９ａをオフにして、ＤＣプラズマを停止
し、アルゴンガスおよび窒素ガスの導入を停止して、チ
ャンバＡ内からアルゴンガスおよび窒素ガスを排出す
る。この後、水素ガスを引き続きチャンバＡ内に導入し
ておく。活性化水素イオンＨ^＊により、薄膜が形成され
た基板表面への水や酸素等の分子付着が除去され、界面
準位を低減させることができる。

【０１３９】その後も、水素ガス導入および熱触媒体５
の加熱は継続し、しばらくの間基板１０表面のクリーニ
ングを行う。その後、水素ガスの導入を停止し、基板１
０をチャンバＢに搬送する。

【０１４０】その後、チャンバＢ内を所定圧力，本例で
は１０^−４〜１０^−６Ｐａまで排気する。そして、ガス
導入系３を動作させて、まず酸素ガスをチャンバＢ内に
導入する。導入された酸素ガスの一部は、熱触媒体５に
よる接触分解反応により活性化酸素イオンＯ^＊となり、
基板１０表面に到達する。この活性化酸素イオンＯ^＊に
より、基板１０の表面に吸着されているガス、水分等が
除去され、基板１０の表面クリーニングが行われる。

【０１４１】上記のように、チャンバＢ内に酸素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスをチャンバＢ内に導入する。ＤＣ電源９ａをオ
ンにしてＤＣプラズマを発生させた後、導入されたアル
ゴンガスおよび酸素ガスは、ＤＣプラズマによりイオン
化されて、ターゲット４に衝突し、ターゲット４から薄
膜原料である酸化シリコン分子がスパッタされる。スパ
ッタされた酸化シリコン分子は、熱触媒体５の近傍を通
過しながら基板１０に到達し、酸化シリコン薄膜が基板
表面に作成される。

【０１４２】ＤＣプラズマと熱触媒体５により発生した
活性化酸素イオンＯ^＊が、基板１０表面に吸着している
ガス及び水分等をクリーニングする。ターゲット４から
飛来する酸化シリコン分子は、熱触媒体５により高い熱
エネルギー及び運動エネルギーが付与されると共に、活
性化酸素イオンＯ^＊による酸化作用を受ける。このよう
にして、絶縁性が高く，高性能・高品質の酸化シリコン
膜が堆積される。

【０１４３】酸化シリコン膜が目標とする膜厚に達した
後、ＤＣ電源９ａをオフにして、ＤＣプラズマを停止さ
せる。アルゴンガスの導入を停止して、チャンバＢ内か
らアルゴンガスを排出する。その後も、酸素ガス導入お
よび熱触媒体５の加熱は継続する。酸素ガスを導入して
熱触媒体５を加熱することにより、活性化酸素イオンＯ
^＊が発生し、この活性化酸素イオンＯ^＊により、薄膜が
形成された基板表面の水や酸素等の分子付着が除去さ
れ、界面準位を低減させることができる。また、形成さ
れた薄膜の酸化が促進される。薄膜表面のクリーニング
および薄膜の酸化を充分行った後、酸素ガスの導入を停
止し、基板１０をチャンバＣに搬送する。その後、排気
系１ａを動作させてチャンバＣ内を所定圧力，本例では
１０^−４〜１０^−５Ｐａまで排気する。

【０１４４】そして、ガス導入系３を動作させて、まず
水素ガスをチャンバＣ内に導入する。導入された水素ガ
スの一部は、熱触媒体５による接触分解反応により活性
化水素イオンＨ^＊となり、基板１０表面に到達する。こ
の活性化水素イオンＨ^＊は、基板１０の表面に吸着され
ているガス、水分等を除去するので、基板１０の表面ク
リーニングが行われる。

【０１４５】上記のように、チャンバＣ内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、アル
ゴンガスをチャンバＣ内に導入する。ＤＣ電源９ａをオ
ンにしてＤＣプラズマを発生させた後、導入されたアル
ゴンガスおよび水素ガスは、ＤＣプラズマによりイオン
化されて、ターゲット４に衝突し、ターゲット４から薄
膜原料であるシリコン原子がスパッタされる。スパッタ
されたシリコン原子は、熱触媒体５の触媒作用を受けて
基板１０に到達し、ポリシリコン薄膜が基板表面に作成
される。ポリシリコン膜が目標とする膜厚に達した後、
ＤＣ電源９ａをオフにして、アルゴンガスの導入を停止
して、チャンバＣ内からアルゴンガスを排出する。

【０１４６】この後、水素ガスを引き続きチャンバＣ内
に導入しておく。活性化水素イオンＨ^＊により、薄膜が
形成された基板表面の水や酸素等の分子付着が除去さ
れ、界面準位を低減させることができる。

【０１４７】その後も、水素ガス導入および熱触媒体５
の加熱は継続し、しばらくの間基板１０表面のクリーニ
ングを行う。なお、熱触媒体５として、金属が表面に裸
出した熱触媒体を用いる場合には、熱触媒体５が所定温
度に低下するまで水素ガスを流すことにより、熱触媒体
５の表面の酸化劣化が防止される。その後、水素ガスの
導入を停止し、基板１０をチャンバＢに搬送する。

【０１４８】その後、上記酸化シリコン膜の成膜と同様
の手順により再び酸化シリコン膜を成膜する。基板１０
上に所定膜厚の酸化シリコン薄膜が形成された後、充分
にチャンバＢ内を排気し、チャンバＢ内の圧力を１０
^−４〜１０^−５Ｐａ程度とする。その後、基板１０を、
チャンバＢから、基板取り出しのためのロード・ロック
室に搬送し、窒素ガスでリークした後、成膜装置１の真
空を破り、基板１０を取り出す。

【０１４９】本発明の特徴の一つは、触媒ＣＶＤ用の熱
触媒体５を利用して成膜を行う他、チャンバ内に水素系
キャリアガスを導入して、界面欠陥低減のための表面処
理を行う点にも存する。この点を、以下に詳説する。上
述した触媒ＣＶＤ法において、導入するガスの種類を変
えてやると、基板の表面を改質したりクリーニングした
りする表面処理を行うことができる。このように、基板
表面を処理した後に成膜を行うと、界面欠陥の極めて少
ない良質な成膜を行うことが可能となる。

【０１５０】本例では、基板１０の表面に改質及びクリ
ーニングを施すために、ガス導入ヘッド３１からキャリ
アガスとしての水素系ガスを導入する。水素系ガスとし
ては、水素ガス或いは水素ガスに不活性ガスであるアル
ゴン，ヘリウム，ネオンを含めたもの等があるが、本実
施態様では水素ガスのみを用いた例で説明する。水素ガ
スは熱触媒体５との接触分解および触媒反応により活性
化され、この活性化水素イオンＨ^＊によって基板表面の
自然酸化膜や水分，汚れを除去するクリーニングが行え
る。また、活性化水素イオンＨ^＊により、熱触媒体５の
酸化を防ぎ、熱触媒体５の劣化を防止することができ
る。

【０１５１】本発明の特徴の一つは、触媒ＣＶＤにより
半導体膜，絶縁膜を形成する場合において、上記キャリ
アガス及び原料ガスの導入時間及びタイミングにより、
所望の品質及び速度で成膜を行うことができる点にあ
る。以下、図４乃至図９を参照して、図１の装置におけ
るキャリアガス及び原料ガスの導入方法について説明す
る。なお、図４乃至図９では、一例として、基板上に保
護膜用の窒化シリコン膜及び酸化シリコン膜、ポリシリ
コン膜、ゲート絶縁膜用の酸化シリコン膜を形成する場
合について説明する。

【０１５２】図４乃至図６に示すガス導入形態は、前提
として、キャリアガスとしての水素ガスを、成膜装置１
内に一定量連続して導入するものである。先ず、図４に
示すガス導入形態について説明する。図４では、各種の
成膜を行う前に、その都度、基板１０の表面をクリーニ
ングする場合が示されており、この場合のキャリアガス
としての水素ガス及び原料ガスの導入形態が示されてい
る。

【０１５３】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで排気するとともに、サセプタ２に内蔵されたヒー
タ２ａを動作させて基板１０を所定温度まで加熱する。

【０１５４】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスの一部は、熱触媒体５による接触分解
および触媒反応により活性化水素イオンＨ^＊となり、基
板表面に到達して、基板１０の表面クリーニングを行
う。

【０１５５】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板表面に作成され
る。

【０１５６】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、所定時間経過した後
に、第２の原料ガスが導入される。このとき、水素ガス
は引き続き成膜装置１内に導入されている。したがっ
て、活性化水素イオンＨ^＊により、第１の半導体膜が形
成された基板表面の水や酸素等の分子付着が除去され、
界面準位を低減させることができる。

【０１５７】上記のように、活性化水素イオンＨ^＊によ
り第１の半導体膜が形成された基板表面がクリーニング
された後で、第２の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入する。導
入された第２の原料ガスは、熱触媒体５の熱分解反応お
よび触媒反応により堆積種が形成され、基板１０に到達
し、酸化シリコン膜が基板１０表面に作成される。

【０１５８】その後、第２の原料ガスの導入を停止し
て、処理容器１内から第２の原料ガスを排気する。第２
の原料ガスの排気後、常時導入されている水素ガスによ
る活性化水素イオンＨ^＊により酸化シリコン膜が形成さ
れた基板表面がクリーニングされた後で、第３の原料ガ
ス（モノシラン１５ＳＣＣＭ）を導入する。導入された
第３の原料ガスは、熱触媒体５の熱分解反応および触媒
反応により堆積種が形成され、基板１０に到達し、触媒
ＣＶＤ法によってポリシリコン膜が基板１０表面に作成
される。

【０１５９】前記工程と同様に、その後第３の原料ガス
の導入を停止して、成膜装置１内から第３の原料ガスを
排出する。第３の原料ガスの排気後、引き続き導入され
ている水素ガスによる活性化水素イオンＨ^＊により第３
の半導体膜が形成された基板表面がクリーニングされた
後で、第４の原料ガス（モノシラン１５ＳＣＣＭ及びヘ
リウム希釈酸素１〜２ＳＣＣＭ）を導入する。導入され
た第４の原料ガスは、熱触媒体５の熱分解反応および触
媒反応により堆積種が形成され、基板１０に到達し、触
媒ＣＶＤ法によって酸化シリコン膜が基板表面に作成さ
れる。

【０１６０】このように、図４に示すガスの導入方法に
よれば、各種の成膜後、所定時間において活性化水素イ
オンＨ^＊により基板１０の表面をクリーニングするの
で、基板上に高品質の半導体膜を形成することが可能と
なる。また、常に成膜装置１内に水素ガスを導入してい
るので、熱触媒体５の酸化劣化を防止することができ
る。

【０１６１】次に、図５に示すように、最初に基板表面
を所定時間クリーニングし、その後は各種の原料ガスを
連続して導入し、成膜を行う場合について説明する。ま
ず、不図示のゲートバルブを通して成膜装置１内に基板
１０を搬入し、サセプタ２に載置する。次いで、排気系
１ａを動作させて成膜装置１内を所定圧力まで排気する
とともに、サセプタ２に内蔵されたヒータ２ａを動作さ
せて基板１０を所定温度まで加熱する。

【０１６２】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスのうち一部は、熱触媒体５による接触
分解および触媒反応により活性化水素イオンＨ^＊とな
り、基板表面に到達して、基板１０の表面クリーニング
を行う。

【０１６３】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された成
膜用ガスは、熱触媒体５の熱分解反応および触媒反応に
より堆積種が形成され、基板１０に到達し、触媒ＣＶＤ
法によって第１の窒化シリコン膜が基板１０の表面に作
成される。

【０１６４】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスの排出後、間を置かずに、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。酸化シリコン膜の形
成と、第２の原料ガスの排気後は、同様に、間を置かず
に第３の原料ガスが導入され、次いで第４の原料ガスが
導入される。このように連続成膜するため、より速く各
成膜工程に移行し、成膜を行うことができる。なお、こ
のときも水素ガスは引き続き成膜装置１内に導入されて
いる。このため熱触媒体の酸化による劣化を防止するこ
とができる。

【０１６５】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面のクリーニングを行うことにより、確実に高
品質なポリシリコン膜を得ることが可能となり、好適で
ある。

【０１６６】さらに、図６に示すように、傾斜接合膜を
形成する場合の水素ガス及び原料ガスの導入形態につい
て説明する。まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで排気するとともに、サセプタ２に内蔵されたヒー
タ２ａを動作させて基板１０を所定温度まで加熱する。

【０１６７】そして、ガス導入系３を動作させて、ま
ず、水素ガスを成膜装置１内に導入する。導入された水
素ガスは、熱触媒体５による接触分解および触媒反応に
より活性化水素イオンＨ^＊となり、基板表面に到達し
て、基板１０の表面クリーニングを行う。

【０１６８】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された成
膜用ガスは、熱触媒体５の熱分解反応および触媒反応に
より堆積種が形成され、基板１０に到達し、触媒ＣＶＤ
法によって第１の窒化シリコン膜が基板表面に作成され
る。

【０１６９】その後、第１の原料ガスの導入を停止し
て、成膜装置１内から第１の原料ガスを排出する。本例
では、第１の原料ガスが完全に排出される前に、第２の
原料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸
素１〜２ＳＣＣＭ）が導入される。このように、第１の
原料ガスの導入量を徐々に減少させるとともに、第２の
原料ガスの導入量を徐々に増加させることにより、成膜
装置１内には、所定時間、第１の原料ガスと第２の原料
ガスが占有率を変えながら混在することになる。このよ
うにして、第１の薄膜と、第２の薄膜との境界が明確に
分割されていない、いわゆる傾斜接合の膜，例えば、Ｓ
ｉＮ−ＳｉＯＮ−ＳｉＯ_２の膜にすることができる。但
し、ＭＯＳＴＦＴ特性が悪くなるので、ゲート絶縁膜の
酸化シリコン膜とシリコン膜（ポリシリコン，単結晶シ
リコン，アモルファスシリコン，微結晶シリコン等）は
傾斜接合としない。なお、このときも水素ガスは、引き
続き成膜装置１内に導入されている。このため熱触媒体
の酸化による劣化を防止することができる。

【０１７０】上記のように、活性化水素イオンＨ^＊を常
時発生させ、基板１０の表面が常にクリーニングされる
ように構成されているので、酸化シリコン膜とポリシリ
コン膜の界面にアモルファスシリコンの遷移層が形成さ
れず、高品質な半導体膜層を形成することが可能とな
る。

【０１７１】また、必要に応じて、成膜する前に活性化
水素イオンＨ^＊で基板１０の表面を常時クリーニングし
て、表面改質処理するので、基板１０の表面の水や酸素
等の分子付着が除去されて界面準位が低減し、それぞれ
の膜間のストレスが低く、高品質の薄膜（窒化シリコン
膜、酸化シリコン膜、ポリシリコン膜等）とすることが
可能となる。特に、ゲート絶縁膜とポリシリコン膜を連
続的に成膜する際に、活性化水素イオンＨ^＊にさらす処
理を行なうと、水素アニール効果により、界面準位密度
の低い半導体−絶縁体接合構造の高品質半導体装置を製
造することが可能となる。

【０１７２】次に、図７乃至図９に示すガス導入形態に
ついて説明する。図７乃至図９に示すガス導入形態は、
キャリアガスとしての水素ガスを、途中で停止し、また
は低減させることにより、高速に被膜を形成するもので
ある。先ず、図７に示すガス導入形態について説明す
る。図７では、各種の成膜を行う前に、その都度、基板
１０の表面をクリーニングする場合を示し、この場合の
キャリアガスとしての水素ガス及び原料ガスの導入形態
を示している。

【０１７３】まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで下げるとともに、サセプタ２に内蔵されたヒータ
２ａを動作させて、基板１０を所定温度まで加熱する。

【０１７４】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、一部が熱触媒体５による接触分解
および触媒反応により活性化水素イオンＨ^＊となり、基
板表面に到達して、基板１０の表面クリーニングを行
う。

【０１７５】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板表面において開
始される。

【０１７６】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により、成膜装置１内では第１の原料ガスの割合が高く
なるため、基板１０上で窒化シリコン膜の形成速度が高
速となる。第１の薄膜の形成が終わったら、第１の原料
ガスの導入を停止して、成膜装置１内から第１の原料ガ
スを排出する。

【０１７７】成膜装置１から第１の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第１の薄膜
が形成された基板１０の表面の水や酸素等の分子付着を
除去し、界面準位を低減させる。水素ガスのみを所定時
間導入した後に、第２の原料ガス（モノシラン１５ＳＣ
ＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入す
る。

【０１７８】第２の原料ガスは、熱触媒体５の熱分解反
応および触媒反応により堆積種が形成され、基板１０に
到達し、酸化シリコン膜の形成が基板表面において開始
される。

【０１７９】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第２の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。酸化シリコン膜の形成が終わったら、第２の原
料ガスの導入を停止して、成膜装置１内から第２の原料
ガスを排出する。

【０１８０】成膜装置１から第２の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、絶縁膜が形
成された基板１０の表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第３の原料ガス（モノシラン１５ＳＣＣ
Ｍ）を導入する。

【０１８１】第３の原料ガスは、熱触媒体５の近傍を通
過しながら基板１０に到達し、第３の半導体膜としてポ
リシリコン膜の形成が基板表面において開始される。そ
の後、マスフローコントローラーＭを制御して、水素ガ
スの供給を低減または停止させる。これにより成膜装置
１内では第３の原料ガスの割合が高くなるため、基板１
０上で半導体膜の形成速度が高速となる。第３の半導体
膜の形成が終わったら、第３の原料ガスの導入を停止し
て、成膜装置１内から第３の原料ガスを排出する。

【０１８２】成膜装置１から第３の原料ガスが排出され
たら、再びキャリアガスとしての水素ガス１５０ＳＣＣ
Ｍを導入し、活性化水素イオンＨ^＊により、第３の薄膜
が形成された基板表面の水や酸素等の分子付着を除去
し、界面準位を低減させる。水素ガスのみを所定時間導
入した後に、第４の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）を導入する。

【０１８３】第４の原料ガスは、熱触媒体５の熱分解反
応および触媒反応により堆積種が形成され、基板１０に
到達し、酸化シリコン膜の形成が基板１０の表面におい
て開始される。

【０１８４】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第４の原料ガスの割合が高くな
るため、基板１０上で酸化シリコン膜の形成速度が高速
となる。第４の薄膜の形成が終わったら、第４の原料ガ
スの導入を停止して、成膜装置１内から第４の原料ガス
を排出する。

【０１８５】このように、図７に示すガスの導入方法に
よれば、各種の成膜後、所定時間において活性化水素イ
オンＨ^＊により基板１０の表面をクリーニングするの
で、基板１０上に高品質の半導体膜および絶縁膜を形成
することが可能となる。また、各薄膜形成工程それぞれ
において、水素ガスの導入を低減または停止し原料ガス
濃度を高くしているので、基板１０への薄膜形成を高速
で行うことができ、作業性を向上させることが可能とな
る。

【０１８６】次に、図８に示すように、最初に基板１０
の表面を所定時間クリーニングし、その後は各種の原料
ガスを連続して導入し、成膜を行う場合について説明す
る。まず、不図示のゲートバルブを通して成膜装置１内
に基板１０を搬入し、サセプタ２に載置する。次いで、
排気系１ａを動作させて成膜装置１内を所定圧力まで下
げるとともに、サセプタ２に内蔵されたヒータ２ａを動
作させて基板１０を所定温度まで加熱する。

【０１８７】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解および
触媒反応により活性化水素イオンＨ^＊となり、基板１０
の表面に到達して、基板１０の表面クリーニングを行
う。

【０１８８】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、窒化シ
リコン膜の形成が基板表面において開始される。

【０１８９】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で窒化シリコン膜の形成速度が高速
となる。窒化シリコン膜の形成が終わったら、第１の原
料ガスの導入を停止して、成膜装置１内から第１の原料
ガスを排出する。

【０１９０】本例では、第１の原料ガスの排出後、間を
置かずに、水素ガス及び第２の原料ガス（モノシラン１
５ＳＣＣＭ及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導
入される。同様に第２の原料ガスの排気後は、間を置か
ずに第３の原料ガス（モノシラン１５ＳＣＣＭ）が導入
され、次いで第４の原料ガス（モノシラン１５ＳＣＣＭ
及びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入される。
このように連続で成膜するため、より速く各成膜工程に
移行し、成膜を行うことができる。

【０１９１】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面クリーニングを行うことにより、確実に高品
質なポリシリコン膜を得ることが可能となり、好適であ
る。

【０１９２】さらに、図９に示すように、傾斜接合膜を
形成する場合の水素ガス及び原料ガスの導入形態につい
て説明する。まず、不図示のゲートバルブを通して成膜
装置１内に基板１０を搬入し、サセプタ２に載置する。
次いで、排気系１ａを動作させて成膜装置１内を所定圧
力まで下げるとともに、サセプタ２に内蔵されたヒータ
２ａを動作させて基板１０を所定温度まで加熱する。

【０１９３】そして、ガス導入系３を動作させて、まず
水素ガス１５０ＳＣＣＭを成膜装置１内に導入する。導
入された水素ガスは、熱触媒体５による接触分解反応に
より活性化水素イオンＨ^＊となり、基板１０の表面に到
達して、基板１０の表面クリーニングを行う。

【０１９４】上記のように、成膜装置１内に水素ガスが
供給されている状態で、ガス導入系３を動作させ、第１
の原料ガス（アンモニア５０ＳＣＣＭ及びモノシラン１
５ＳＣＣＭ）を成膜装置１内に導入する。導入された第
１の原料ガスは、熱触媒体５の熱分解反応および触媒反
応により堆積種が形成され、基板１０に到達し、第１の
薄膜として窒化シリコン膜の形成が基板１０の表面にお
いて開始される。

【０１９５】その後、マスフローコントローラーＭを制
御して、水素ガスの供給を低減または停止させる。これ
により成膜装置１内では第１の原料ガスの割合が高くな
るため、基板１０上で薄膜の形成速度が高速となる。窒
化シリコン膜の形成が終わったら、第１の原料ガスの導
入を停止して、成膜装置１内から第１の原料ガスを排出
する。

【０１９６】本例では、第１の原料ガスが完全に排出さ
れる前に、第２の原料ガス（モノシラン１５ＳＣＣＭ及
びヘリウム希釈酸素１〜２ＳＣＣＭ）が導入される。こ
のように、第１の原料ガスの導入量を徐々に減少させる
とともに、第２の原料ガスの導入量を徐々に増加させる
ことにより、成膜装置１内には、所定時間、第１の原料
ガスと第２の原料ガスが占有率を変えながら混在するこ
とになる。このようにして、窒化シリコン膜と、酸化シ
リコン膜との境界が明確に分割されていない、いわゆる
傾斜接合の絶縁膜，例えば、ＳｉＮ−ＳｉＯＮ−ＳｉＯ
_２膜にすることができる。次に、第３の原料ガス（モノ
シラン１５ＳＣＣＭ）、第２の原料ガスと同じ第４の原
料ガス（モノシラン１５ＳＣＣＭ及びヘリウム希釈酸素
１〜２ＳＣＣＭ）を導入し、連続膜を成膜する。絶縁膜
を傾斜接合により積層することにより、膜間のストレス
を低減させることができ、さらに、半導体膜を連続成膜
することにより、より高品質な半導体−絶縁体接合構造
の半導体装置を製造することが可能となる。

【０１９７】なお、上記ガス導入方法において、少なく
ともポリシリコン膜の成膜前に、活性化水素イオンＨ^＊
による表面のクリーニングを行うことにより、確実に高
品質なポリシリコン膜を得ることが可能となり、好適で
ある。

【０１９８】上記のように、基板１０に絶縁膜または半
導体膜を形成するときに、少なくとも成膜前に活性化水
素イオンＨ^＊でクリーニングさせ、原料ガスを供給して
成膜を開始し、所定膜厚後に水素キャリアガスを低減、
またはカットして、絶縁膜または半導体膜を高速で成膜
するので、生産性が高く、コストダウンを実現すること
が可能となる。

【０１９９】また、成膜する前に活性化水素イオンＨ^＊
で基板１０の表面を常時クリーニングして、表面改質処
理するので、基板表面の水や酸素等の分子付着が除去さ
れて界面準位が低減し、それぞれの膜間のストレスが低
く、高品質の成膜（窒化シリコン膜、酸化シリコン膜、
酸窒化シリコン膜、ポリシリコン膜等）とすることが可
能となる。特に、ゲート絶縁膜とポリシリコン膜を連続
的に成膜する際に、活性化水素イオンＨ^＊にさらす処理
を行なうと、水素アニール効果により、界面準位密度の
低い半導体−絶縁体接合構造の高品質半導体装置を製造
することが可能となる。なお、水素キャリアガスをカッ
トした場合でもモノシランの触媒分解反応により高いエ
ネルギーのシリコン原子と同時に活性化水素イオンＨ^＊
が発生しているので、熱触媒体５が酸化劣化することは
少ない。

【０２００】図１０に、上記ガス導入を可能にするため
の、ガス供給系３の構成を詳細に示す。ガス供給系３で
は、キャリアガスとしての水素ガス、及び各種の原料ガ
スの供給源から、手動バルブ３ｃ及び自動バルブ３ｄを
開閉させることにより、状況に応じて、所定のガスを成
膜装置１内に導くように構成されている。

【０２０１】図１０に示すガス供給系３では、複数種の
キャリアガス供給源を有しており、キャリアガスとし
て、各種の水素系ガスから所望のガスを選択できるよう
に構成されている。すなわち、選択されたキャリアガス
の手動バルブ３ｃ或いは自動バルブ３ｄを開放し、マス
フローコントローラー（ＭＦＣ）Ｍを介して成膜装置１
内へ導くものである。なお、本例では三方弁３ｅが配設
されており、選択されたガスを成膜装置１内へ導入する
か、真空排気されるか、が最終的に決定されるように構
成されている。不活性ガス，例えばヘリウム希釈酸素の
ガスは、別系の排気手段から排気されるものとする。

【０２０２】なお、上記成膜の速度を高める技術とし
て、成膜途中で原料ガスの濃度を高める等の技術を利用
した例を示したが、全体のガス圧を高める技術によっ
て、高速成膜することも可能である。

【０２０３】つまり、上記実施例では、１〜２０Ｐａの
範囲で、特に概略１０Ｐａのガス圧が選定されている。
そこで、成膜初期は緻密な成膜（特に、ポリシリコン成
膜時にはアモルファスシリコンの遷移層形成防止）のた
めに低いガス圧（例えば１Ｐａ前後）としておき、途中
から高いガス圧（１０〜２０Ｐａ）に変更することによ
って高速成膜することが可能となる。

【０２０４】このとき、各原料ガスの混合比率は一定に
してもよいし、又は任意に変更することができる。例え
ば、ポリシリコンの場合を例にすると、初期にはガス圧
を１Ｐａ前後とし、モノシラン（１〜２ＳＣＣＭ）、水
素ガス（１５〜２０ＳＣＣＭ）としておき、途中からガ
ス圧１０Ｐａ以上とし、モノシラン（１５〜２０ＳＣＣ
Ｍ）、水素ガス（５０〜１００ＳＣＣＭ）とする、とい
うような構成にすることで、高速成膜することが可能と
なる。

【０２０５】そして、本発明の最大の特徴の一つは、連
続成膜または高速成膜した半導体膜、例えばゲート絶縁
膜および半導体膜をレーザーアニール処理する点にあ
る。本例のレーザーアニール処理では、結晶化しようと
するアモルファスシリコン薄膜または微結晶シリコン薄
膜、ポリシリコン薄膜に短波長パルスレーザーを照射し
たとき、そのレーザー光がアモルファスシリコン薄膜ま
たは微結晶シリコン薄膜、ポリシリコン薄膜の極表面の
みで吸収され、その後熱伝導によって半導体膜の内部が
溶けて再結晶化し、或はアニールされて結晶粒が大きく
なることを利用するものである。

【０２０６】例えばアモルファスシリコン薄膜としてａ
−Ｓｉ：Ｈ膜を用いこれに波長３０８ｎｍのＸｅＣｌエ
キシマレーザー光を照射した場合、この波長に対する吸
収係数は１０^６ｃｍ^−１に達するので、極表面（１００
Å程度）で吸収され熱に変換される。この熱は直ちに熱
伝導によって半導体膜内部に伝わる。この様に膜の表面
又は内部が瞬間的に高温になるためにａ−Ｓｉ：Ｈ膜は
結晶化され、ポリシリコン膜が形成され、その特性は著
しく変化する。例えば膜の移動度が著しく増大し、また
光伝導度が低減する。またイオン注入された膜はその不
純物が活性化される。

【０２０７】本例で用いる短波長パルスレーザー光とし
ては、そのレーザー波長が１００〜４００ｎｍ、実用範
囲は１５０〜３５０ｎｍ、パルス幅が１００ｎｓｅｃ以
下のもの、具体的には１０〜５０ｎｓｅｃ就中２０ｎｓ
ｅｃのものを用いる。また、パルスのピーク強度は、１
０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以下とし、フル
ーエンス（１回のパルスのエネルギー）は１Ｊ／ｃｍ^２
以下、好ましくは５０〜５００ｍＪ／ｃｍ^２以下、具体
的には、２００〜３００ｍＪ／ｃｍ^２とする。なお、本
例ではエキシマレーザーアニール処理（ＥＬＡ）する
が、これに限定されるものではなく、アルゴンレーザー
アニール処理（ＡＬＡ）してもよい。

【０２０８】また、本例では、レーザービーム形状とし
て、ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）のものを用いる。なお、エリアビーム（例えば、
１００×１００ｍｍ^２）のレーザービーム形状のものを
使用してもよい。このように、触媒ＣＶＤ法等により、
連続成膜または高速成膜したゲート絶縁膜および半導体
膜をレーザーアニール処理することにより、基板１０全
体を高温にすることなく低温（室温）にてアモルファス
シリコン薄膜または微結晶シリコンまたはポリシリコン
膜の大粒径ポリシリコン結晶化、キャリア不純物の活性
化等が行え性能の向上が図れる。また半導体装置の製造
が容易となる。

【０２０９】なお、レーザーアニール処理は、基板１０
上にゲート絶縁膜および半導体膜を触媒ＣＶＤ等の成膜
装置内で成膜した後、レーザーアニール装置に基板１０
を導入して行う。レーザーアニール処理は、真空、また
は窒素ガスまたはいわゆるフォーミングガス，すなわち
窒素ガスと水素ガスの混合ガスを導入したレーザーアニ
ール装置中で行う。

【０２１０】触媒ＣＶＤにより成膜すると、アモルファ
スシリコン膜には、通常１〜３％の水素が含まれる。こ
の程度の量の水素を含む膜は、脱水素化処理をせずに、
そのままレーザーアニール処理を行う。このように、触
媒ＣＶＤにより成膜されたアモルファスシリコン膜に
は、水素を１〜３％程度しか含有されないため、このア
モルファスシリコン膜とゲート絶縁膜用の酸化シリコン
膜が積層している膜に直接レーザーアニール処理して
も、水素の突沸が発生しない。したがって、レーザーア
ニールによるポリシリコン結晶化をスムーズに行うこと
ができ、しかも、ポリシリコン膜とゲート絶縁膜の界面
準位の改善を容易に行うことができるので、移動度向上
などの特性向上を容易に図ることができる。なお、触媒
ＣＶＤは、膜の結晶構造を、アモルファスシリコン〜ア
モルファス／微結晶シリコン〜微結晶シリコン〜アモル
ファス／微結晶シリコン混在のポリシリコン等のいずれ
かにもコントロールすることが可能であるという特長が
ある。従って、触媒ＣＶＤにより成膜した場合、結晶成
長のシード（種）を形成しやすいので、エキシマレーザ
ー処理によって、堆積されたシリコンが大粒径化しやす
いという特徴がある。

【０２１１】一方、アモルファスシリコン膜をＲＦ／Ｖ
ＨＦプラズマＣＶＤにより成膜する場合には、約４００
℃１時間程度の加熱で脱水素処理を行なった後に、エキ
シマレーザーアニール処理する。ＲＦ／ＶＨＦプラズマ
ＣＶＤにより成膜すると、アモルファスシリコン膜に
は、通常２０〜３０％の水素が含まれる。したがって、
そのままエキシマレーザーアニール処理すると、急激な
加熱およびアモルファスシリコン膜の溶融により水素が
突沸し、膜ハガレ、膜クラックが発生しやすいからであ
る。

【０２１２】さらに、本発明の最大の特徴の一つは、基
板１０上に絶縁膜，半導体膜および電極を形成した後
に、絶縁膜と半導体膜との界面または絶縁膜を水蒸気ア
ニール処理する点にもある。この水蒸気アニール処理
は、上記レーザーアニール処理を行った場合，行ってい
ない場合のどちらの場合でも、行うことができる。逆
に、上記レーザーアニールを行い、この水蒸気アニール
処理を行わないように構成しても良い。本発明では、触
媒ＣＶＤ装置等で基板１０上に絶縁膜，半導体膜を形成
した後、ソース／トップゲート／ドレイン電極を形成
し、水蒸気アニールチャンバ３１内に配置する。この水
蒸気アニールチャンバ３１内を、常温〜４００℃、分圧
１×１０^２Ｐａ以上１×１０^６Ｐａ以下の飽和蒸気圧以
下の水蒸気を含む雰囲気とし、１０秒以上２０時間以下
の加熱を行う。

【０２１３】以下、この水蒸気アニール処理を行う装置
および処理方法について、説明する。図１１は、上述の
水蒸気アニール処理を行う装置の一例の構成図を示すも
ので、この場合、水蒸気アニールチャンバ３１内に、基
板１０が配置されるサセプタ３２が配置される。このサ
セプタ３２には、ヒーター３２ｂが設けられ、サセプタ
３２に保持した基板１０を所定の温度に加熱することが
できるようになされている。

【０２１４】この水蒸気アニールチャンバ３１には、排
気系３１ａが設けられ、これが排気手段（図示せず）に
バルブＶ１を介して連結される。また、この水蒸気アニ
ールチャンバ３１にはその内部の圧力を観察する圧力計
３４が設けられる。

【０２１５】一方、水蒸気アニールチャンバ３１の外に
は、水の収容部３５を有する恒温槽３６が設けられ、収
容部３５が、バルブＶ２およびＶ３が設けられた連結管
３７によって連結される。また、キャリアガスが供給さ
れるキャリアガス供給管３７が、バルブＶ４を介して上
述の連結管３７のバルブＶ２およびＶ３との間に連結さ
れると共にバルブＶ５を介して恒温槽３６内の水の収容
部に連結された構成とされる。なお、本例では、連結管
３７からバルブＶ３を介して水蒸気アニールチャンバ３
１内に水蒸気を導入するように構成しているが、当然な
がら、マスフローコントローラーを設置し、このコント
ローラーを介してガス供給系３３から水蒸気アニールチ
ャンバ３１内へ導入するように構成することができる。

【０２１６】このようにして、予め高真空度に排気した
水蒸気アニールチャンバ３１に、例えばバルブＶ４およ
びＶ５を閉じた状態で、バルブＶ２およびＶ３を開け、
恒温槽３６によって設定された加熱温度下での飽和蒸気
圧によって設定される蒸気量を、バルブＶ３およびＶ５
の開閉調節によって圧力計３４でモニターしながら、水
蒸気アニールチャンバ３１に真空吸引によって所定量送
り込む。そして、この場合水蒸気アニールチャンバ３１
には、図示しないが、この水蒸気アニールチャンバ３１
全体を加熱する加熱手段を設けておくことによって、こ
の水蒸気アニールチャンバ３１内に送り込まれた水蒸気
が結露することがないように、導入した水蒸気量に対す
る露点以上に水蒸気アニールチャンバ３１全体を加熱し
ておくことが望まれる。

【０２１７】上記水蒸気アニール処理装置を用いて水蒸
気アニール処理を行う方法について説明する。基板１０
上に半導体膜，ゲート絶縁膜，電極を形成する。その
後、基板１０を、図１１で示す水蒸気アニールチャンバ
３１内のサセプタ３２上に配置する。水蒸気アニールチ
ャンバ３１内を高真空度に排気した後、バルブＶ２およ
びＶ３，Ｖ５を開け、６．５×１０^３Ｐａの水蒸気を導
入して基板温度２００〜３００℃で、３０〜６０分の加
熱処理すなわち水蒸気アニールを行い、ゲート絶縁膜の
改質，および半導体膜とゲート絶縁膜との界面の改質を
行う。

【０２１８】このように、水蒸気アニール処理を行うこ
とにより、低温条件下で効果的に、半導体膜とゲート絶
縁膜との界面の特性が向上し、絶縁膜中の欠陥が改善さ
れ、移動度が向上し、高速動作化が実現される。この水
蒸気アニールの効果は、半導体膜自体に作用するもので
はなく、半導体膜とゲート絶縁膜との界面に作用するも
のである。

【０２１９】また、水蒸気アニールを行うための水蒸気
導入法は、上述した真空吸引に限られるものではなく、
各種ガスを予め充填した水蒸気アニールチャンバ３１
に、水蒸気を導入することもできる。このように、水蒸
気以外のガスを混入させる場合、水蒸気アニールチャン
バ３１内の熱伝導が向上し、温度分布のばらつきが小さ
くなるので、折角導入した水蒸気が局所的に温度が低い
部分に結露してアニール効果を低下させる不都合を回避
できる効果がある。

【０２２０】また、水蒸気の供給方法は、図１１で示さ
れるように、収容部３５の水中に各種キャリアガスをく
ぐらせて水分を含んだキャリアガスを水蒸気アニールチ
ャンバ３１内に供給するバブリング方法を採ることもで
きる。

【０２２１】水蒸気アニールは、水蒸気アニールチャン
バ３１を封じた状態で行うこともできるし、キャリアガ
スの気流中で行うこともできる。

【０２２２】さらに、この水蒸気中加熱処理のための水
蒸気アニールチャンバ３１内への水蒸気の導入は、噴霧
器による導入方法とか、超音波振動を与え、これによっ
て発生させるパルスジェット水による噴霧態様を採るこ
とができる。この方法によるときは、水滴粒子が極めて
小さく容易に水蒸気アニールチャンバ３１中でガス化で
きるという利点がある。

【０２２３】また、水蒸気と混合させるガスとして、酸
素、窒素、水素、一酸化窒素、一酸化二窒素等各種のガ
スを用いてもよい。特に、酸素を用いるときは、これ単
独のガス中の加熱処理でも誘電分散の大きい絶縁膜の改
質効果があるのでこれを混合のガスとして用いることに
より、より効果的に改質効果をあげることができる。

【０２２４】この場合、その分圧を１．３×１０^２Ｐａ
以上１．０×１０^５Ｐａ以下とするものである。１．３
×１０^２Ｐａ以上とするのは、酸素による絶縁膜の誘電
分散改善には、１．３×１０^２Ｐａ以上が必要であり、
また、これら窒素等を水蒸気と混合させるのは熱処理容
器内の低い温度分布をもっている部分に結露が生じるこ
とを防ぐ効果も生じるものであるが、１．０×１０^５Ｐ
ａ以下（水蒸気圧と同圧程度以下）ではその効果が小さ
くなることによる。１．０×１０^５Ｐａ以下とするの
は、これを超えると熱処理容器の耐圧を確保する上で装
置の複雑化を来し、大掛かりな装置を必要とし実用的で
はないことによる。また、水蒸気の分圧が１．３×１０
^２Ｐａ以下の領域では圧力を高くすることによりアニー
ルの短時間化を可能とするが、これを越えると、次第に
圧力を高めることの効果は小さくなる。

【０２２５】本発明の水蒸気アニール処理によって改質
される半導体は、シリコンに限られるものではなくゲル
マニウム，ＳｉＧｅ固溶体、あるいはＳｉＧｅ系超格子
等の積層薄膜である場合、更に単結晶，非晶質（アモル
ファス），多結晶等を得る場合に適用して同様の効果を
得ることができる。また絶縁膜は上述のゲート絶縁膜に
限られるものではなく、層間絶縁膜、表面保護絶縁膜、
平坦化絶縁膜等を有する半導体層装置を得る場合に適用
することができる。そして、この絶縁膜は、酸化シリコ
ン膜に限られるものではなく、例えばその成膜時の基板
温度が６００℃以下で形成される酸窒化シリコン膜，窒
化シリコン膜、あるいはこれらや上述の酸化シリコン膜
等の２種以上の積層構造による半導体装置を得る場合に
本発明を適用して同様の効果が得られる。更に、層間絶
縁膜等においてＳＯＧ（ｓｐｉｎｏｎ ｇｌａｓｓ）等
による絶縁膜を有する半導体装置を得る場合においても
適用することができる。すなわち、これら各絶縁膜にお
いても、膜中の欠陥、水分によっても素子の特性の安定
化が損なわれることがあるが、これら構造による半導体
装置を得る場合において、本発明製法を適用して特性の
安定化がはかられた半導体装置を得ることができる。

【０２２６】ソース，トップゲート，ドレインの各電極
を形成した後で上記水蒸気アニールを行い、基板１０を
プラズマ装置内に搬入する。プラズマ装置内を１０Ｐａ
〜数百Ｐａの圧力とし、基板１０と対向電極との間に高
周波電圧（又は直流電圧）を印加してプラズマ放電を生
じさせ、これによって基板１０表面，特に電極表面をク
リーニングすることができる。この場合のプラズマ発生
電圧は１ｋＶ以上、特に数ｋＶ〜数１０ｋＶ、例えば１
０ｋＶとする。また、導入するガスとしては、アルゴン
ガス，アルゴンと水素の混合ガス，アルゴンと窒素の混
合ガス，アルゴンと水素と窒素との混合ガスを用いる。
このとき、アルゴンに混合する水素，窒素，または水素
および窒素の量は、アルゴンの５〜１０モル比％程度と
する。以下、プラズマによりソース，トップゲート，ド
レインの各電極表面の酸化膜及び水酸化膜を除去するク
リーニングを、「プラズマクリーニング」と称する。

【０２２７】なお、本例では、基板１０をプラズマクリ
ーニングするように構成しているが、スパッタリングに
よりクリーニングするように構成しても良い。スパッタ
クリーニングは、以下のように行う。すなわち、電極形
成後の基板１０について上記水蒸気アニールを行った
後、スパッタリング装置内を０．５〜１．０Ｐａのガス
圧力とし、ガスを導入し、基板１０表面，特に電極表面
をスパッタリングでクリーニングする。導入するガスと
しては、アルゴンガス，アルゴンと水素の混合ガス，ア
ルゴンと窒素の混合ガス，アルゴンと水素と窒素との混
合ガスを用いる。このとき、アルゴンに混合する水素，
窒素，または水素および窒素の量は、アルゴンの５〜１
０モル比％程度とする。

【０２２８】これらのプラズマクリーニングまたはスパ
ッタクリーニングにより、電極形成後の水蒸気を含む雰
囲気内のアニール処理によって薄膜上に形成された酸化
膜又は水酸化膜を除去することができるので、形成され
た電極の外部取り出し（金線ボンディング、無電解Ｎｉ
／Ａｕメッキ＋半田バンプ等）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性等が向上する。

【０２２９】なお、本例では、基板１０上への半導体膜
成膜と、レーザーアニールと、水蒸気アニールと、電極
のプラズマクリーニングまたはスパッタクリーニングと
を、それぞれ異なる容器内で行うように構成している。
ただし、電極形成前に水蒸気アニールを行う場合には、
真空容器を図１２乃至図１４に示すような複数のチャン
バを有する容器として構成し、この容器内の異なる室
で、半導体膜成膜と、レーザーアニールと、水蒸気アニ
ールとを行うようにしてもよい。このように、電極形成
前に水蒸気アニールを行う場合には、電極は水蒸気によ
って腐食されないため、電極のプラズマクリーニングま
たはスパッタクリーニングを行う必要はない。

【０２３０】図１２（ａ）に示す真空容器１は、基板１
０を真空容器１内に導入する出入り口としてのロード・
ロック室４１と、セパレーション室４２と、成膜室４３
と、レーザーアニール室４４と、水蒸気アニール室４５
と、を備える。セパレーション室４２は、真空容器１の
中央に位置し、ロード・ロック室４１，レーザーアニー
ル室４４，水蒸気アニール室４５のそれぞれと隣接して
設けられ、基板１０が各室に導入される際には、一旦こ
のセパレーション室４２を経由するように構成される。

【０２３１】図１２（ａ）に示す真空容器を用いて半導
体膜を成膜し、レーザーアニールを行った後絶縁膜を成
膜する場合の手順について説明する。まずセパレーショ
ン室４２，成膜室４３，レーザーアニール室４４，水蒸
気アニール室４５内を所定圧力になるまで排気し、各室
の間の扉を閉めておく。

【０２３２】ロード・ロック室４１の図面下側の扉を開
き、基板１０をロード・ロック室４１内に導入する。そ
の後、この扉を閉め、ロード・ロック室４１を所定圧力
になるまで排気する。ロード・ロック室４１内が所定圧
力となったら、ロード・ロック室４１とセパレーション
室４２との間の扉を開け、基板１０をセパレーション室
４２に移送する。

【０２３３】その後、ロード・ロック室４１とセパレー
ション室４２との間の扉を閉め、セパレーション室４２
と成膜室４３との間の扉を開け、基板１０を成膜室に移
送してセパレーション室４２と成膜室４３との間の扉を
閉める。成膜室４３で、本発明の触媒ＣＶＤ，プラズマ
ＣＶＤ等により、基板１０上に半導体膜および絶縁膜，
本例では窒化シリコン膜，酸化シリコン膜，ポリシリコ
ン膜を成膜する。その後、セパレーション室４２と成膜
室４３との間の扉と、セパレーション室４２とレーザー
アニール室４４との間の扉を開け、基板１０をレーザー
アニール室４４に移送する。

【０２３４】セパレーション室４２とレーザーアニール
室４４との間の扉を閉め、形成された膜をレーザーアニ
ール処理する。レーザーアニール処理が終了したら、再
びセパレーション室４２と成膜室４３との間の扉と、セ
パレーション室４２とレーザーアニール室４４との間の
扉を開け、基板１０を成膜室４３に移送する。

【０２３５】セパレーション室４２と成膜室４３との間
の扉を閉める。成膜室４３で、触媒ＣＶＤ，プラズマＣ
ＶＤ等により、基板１０上に絶縁膜，本例では酸化シリ
コン膜を成膜する。成膜が終了したら、セパレーション
室４２と成膜室４３との間の扉と、セパレーション室４
２と水蒸気アニール室４５との間の扉を開け、基板１０
を水蒸気アニール室４５に移送する。

【０２３６】セパレーション室４２と水蒸気アニール室
４５との間の扉を閉め、形成された膜を水蒸気アニール
処理する。水蒸気アニール処理が終わったら、セパレー
ション室４２と水蒸気アニール室４５との間の扉と，セ
パレーション室４２とロード・ロック室４１との間の扉
とを開け、基板１０をロード・ロック室４１に移送す
る。セパレーション室４２とロード・ロック室４１との
間の扉を閉め、ロード・ロック室４１内を大気圧に戻
す。

【０２３７】ロード・ロック室４１内が大気圧に戻った
ら、ロード・ロック室４１の図面下側の扉を開け、基板
１０を真空容器外に取り出す。図１２（ａ）に示すマル
チチャンバからなる真空容器内で成膜，レーザーアニー
ル処理，水蒸気アニール処理をする場合は、成膜とレー
ザーアニール処理，水蒸気アニール処理とを連続して行
うことができる点が特徴である。

【０２３８】図１２（ａ）に示す真空容器は、触媒ＣＶ
Ｄ，高密度触媒ＣＶＤ，高密度プラズマＣＶＤ，プラズ
マＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤのいずれの方法によ
り半導体膜を成膜する場合でも用いることができる。こ
れらの各ＣＶＤにより、半導体膜および絶縁膜（窒化シ
リコン膜，酸化シリコン膜，酸窒化シリコン膜，シリコ
ン系膜）を成膜する場合には、形成する薄膜の種類によ
り、異なる原料ガスを成膜室４３内に供給する。

【０２３９】また、スパッタリング，触媒スパッタリン
グにより、これらの半導体膜および絶縁膜を成膜する場
合にも、図１２（ａ）に示す真空容器を用いることがで
きる。この場合には、ターゲット４としてシリコンから
なるターゲットが成膜室４３に配置される。スパッタリ
ング時には、形成する薄膜の種類により、アルゴン等の
不活性ガスをベースに、水素ガス，または酸素ガス，ま
たは窒素ガス，または酸素ガスと窒素ガスを適量比率混
合したガス，または水素ガスと窒素ガスを適量比率混合
したガス，またはアルゴン等の不活性ガスのみを供給す
る。

【０２４０】また、スパッタリング，触媒スパッタリン
グにより、これらの半導体膜および絶縁膜を成膜する場
合には、図１２（ｂ）に示す真空容器を用いることもで
きる。この場合には、半導体膜成膜室４６でシリコン系
膜を、絶縁膜成膜室４７ａで窒化シリコン膜を、絶縁膜
成膜室４７ｂで酸化シリコン膜を成膜する。

【０２４１】このとき、形成する薄膜に応じて異なるタ
ーゲットを用いる。例えば、酸化シリコン膜を形成する
ときにはターゲット４として、酸化シリコンからなるタ
ーゲットを、窒化シリコン膜を形成するときにはターゲ
ット４として、窒化シリコンからなるターゲットを、シ
リコン系膜を形成するときにはターゲット４として、シ
リコンからなるターゲットを用いる。すなわち、図１２
（ｂ）の半導体膜成膜室４６には、シリコンからなるタ
ーゲット４を、絶縁膜成膜室４７ａには、窒化シリコン
からなるターゲット４を、絶縁膜成膜室４７ｂには、酸
化シリコンからなるターゲット４を配置する。半導体膜
成膜室４６，絶縁膜成膜室４７ａ，ｂ内には、スパッタ
リング時に、形成する薄膜の種類により、アルゴン等の
不活性ガスをベースに、水素ガス，または酸素ガス，ま
たは窒素ガス，または水素ガスと窒素ガスを適量比率混
合したガス，またはアルゴン等の不活性ガスのみを供給
する。

【０２４２】なお、水蒸気アニール工程を行わない場合
には、図１３に示す真空容器を用いて、上記図１２
（ａ）に示す真空容器を用いた場合の半導体膜成膜，レ
ーザーアニール処理，絶縁膜成膜と同様に、各ＣＶＤ，
スパッタリングによる工程を行うことができる。図１３
に示す真空容器は、ロード・ロック室４１と、セパレー
ション室４２と、成膜室４３と、レーザーアニール室４
４とを備え、水蒸気アニール室４５を備えない点を除
き、図１２（ａ）に示す真空容器と同様である。なお、
図１３に示す真空容器は、レーザーアニール室４４の代
わりに水蒸気アニール室４５を設けるようにしてもよ
い。このように構成した真空容器は、レーザーアニール
処理を行わない場合に用いることができる。

【０２４３】また、図１４に示す真空容器は、ロード・
ロック室４１と、セパレーション室４２と、半導体膜成
膜室４６と、絶縁膜成膜室４７と、レーザーアニール室
４４とを備える。図１４（ａ）に示す真空容器を用いた
場合には、半導体膜成膜を半導体膜成膜室４６で行い、
絶縁膜成膜を絶縁膜成膜室４７で行う。これらの点を除
いては、上記図１２に示す真空容器を用いた場合の半導
体膜成膜，レーザーアニール処理，絶縁膜成膜と同様の
各ＣＶＤによる工程により、半導体膜の成膜を行うこと
ができる。なお、図１４（ａ）に示す真空容器は、レー
ザーアニール室４４の代わりに水蒸気アニール室４５を
設けるようにしてもよい。また、レーザーアニール室４
４と水蒸気アニール室４５との両方を設けるようにして
もよい。

【０２４４】また、図１４（ｂ）に示す真空容器では、
スパッタリングまたは触媒スパッタリングにより、半導
体膜および絶縁膜（窒化シリコン膜，酸化シリコン膜，
酸窒化シリコン膜，シリコン系膜）を成膜することがで
きる。この場合には、図１２（ｂ）の装置を用いた場合
と同様に、半導体膜成膜室４６には、シリコンからなる
ターゲット４を、絶縁膜成膜室４７ａには、窒化シリコ
ンからなるターゲット４を、絶縁膜成膜室４７ｂには、
酸化シリコンからなるターゲット４を配置する。

【０２４５】このようにして、基板１０上に各種の薄膜
が形成される。なお、薄膜の形成は、図１、図２に示す
薄膜形成装置Ｓに限らず、次述する各構成の装置により
行われるものである。図１５において、薄膜形成装置Ｓ
の他の実施例について説明する。本例において、前記実
施例と同様部材には同一符号を付して、その説明を省略
する。

【０２４６】図１５は、マルチチャンバを備えたＣＶＤ
薄膜形成装置Ｓの概略図である。本例のマルチチャンバ
からなる薄膜形成装置Ｓは、例えば、３つのチャンバ
（Ａ，Ｂ，Ｃ）とカセットステーションＣＳと、ロボッ
トＲとからなり、各薄膜の形成を、それぞれ別のチャン
バＡ，Ｂ，Ｃ内で行うように構成されている。そして、
各チャンバ（Ａ，Ｂ，Ｃ）内で、サセプタ２と、ガス供
給側との間に、熱触媒体５が配設されている。

【０２４７】図１５に示されるマルチチャンバでは、薄
膜は次のようにして形成される。ここでは一例として、
保護膜用の窒化シリコン膜及び酸化シリコン膜、ポリシ
リコン膜、ゲート絶縁膜用の酸化シリコン膜及び窒化シ
リコン膜を触媒ＣＶＤにより形成する例について説明す
る。先ず、各チャンバ（Ａ，Ｂ，Ｃ）内において、キャ
リアガスとしての水素を供給し熱触媒体を所定の温度
（例えば１７００〜１８００℃）に加熱してスタンバイ
しておき、例えば、チャンバＡでは、原料ガスとしてモ
ノシランにアンモニアを混合したものを導入し、基板１
０上に所定膜厚の窒化シリコン膜を形成し、次に基板１
０をＢチャンバに移し、原料ガスとしてモノシランにヘ
リウム希釈酸素を混合したものを導入し、基板１０上に
所定膜厚の酸化シリコン膜を形成し、次に基板１０をＣ
チャンバに移し、原料ガスとしてモノシランを導入し、
基板１０上に所定膜厚のポリシリコン膜を形成する。さ
らにまた基板１０をＢチャンバに移して、基板１０上に
所定膜厚の酸化シリコン膜を形成し、必要に応じて基板
１０をＡチャンバに移し所定膜厚の窒化シリコン膜を形
成する。

【０２４８】なお、図４乃至図６に示すガス導入形態を
採用し、キャリアガスとしての水素ガスを成膜装置１内
に一定量連続して導入する場合で、マルチチャンバを使
用するときは、基板１０を常に活性化水素イオンＨ^＊に
さらしておくために、一方のチャンバから他方のチャン
バへ移動させる間に、基板１０を仮に配設しておくため
の部屋を、別途設けた構成としても良い。

【０２４９】本例では、図１または図１５に示すＣＶＤ
装置以外にも、下記に説明するようなＣＶＤ装置を用い
ることができる。なお、各ＣＶＤ装置は、ホットウォー
ルＬＰＣＶＤ方式を除けば、基本的に、基板はサセプタ
或いはホットプレート上に平置きにされ、反応ガスはそ
れらの表面に均等に接触するように構成されている。

【０２５０】ＣＶＤ装置として、例えば、装置内にサセ
プタ２を略水平に配置し、基板をサセプタの表面に搭載
し、ガスを横方向から供給する横型のＣＶＤ装置を用い
ることができる。ガス流に対する各基板の接触機会を増
やすために、ガスを供給する側が低くなるようにサセプ
タに傾斜をつけることもできる。触媒ＣＶＤを行う場合
には、熱触媒体は、基板の上面を覆うようにサセプタ上
に配設される。

【０２５１】また、ＣＶＤ装置として、水平に配置した
円板状のサセプタを、このサセプタの中心を軸として回
転させ、ガスをサセプタの上方向からサセプタに垂直に
供給する縦型（パンケーキ型）のＣＶＤ装置を用いるこ
ともできる。触媒ＣＶＤを行う場合には、熱触媒体は、
基板の上面に配設される。

【０２５２】また、ＣＶＤ装置として、サセプタとして
のシリンダの外側または内側に基板（本例ではウエハ）
をローディングしたシリンダ型（バレル型、ドラム型）
のＣＶＤ装置を用いることもできる。サセプタとしての
シリンダは、基板を搭載する面が鉛直であり、鉛直方向
を軸として回転可能に構成されている。基板は、鉛直に
なるように、このシリンダに搭載され、反応ガスは、シ
リンダの上方から供給される。触媒ＣＶＤを行う場合に
は、シリンダの上方位置、すなわち反応ガスが導入され
る側の所定位置に、熱触媒体が配設される。

【０２５３】また、ＣＶＤ装置として、断面放射状のサ
セプタを用いた放射型方式のＣＶＤ装置を用いることも
できる。このサセプタは、鉛直の板状体が、断面放射形
状になるよう接合されたような形状からなり、放射形状
の中心を軸として回転可能に構成されている。基板は、
この鉛直の板状体に、鉛直になるように搭載され、反応
ガスは、サセプタの上方から供給される。触媒ＣＶＤを
行う場合には、サセプタの上方位置、すなわち反応ガス
が導入される側の所定位置に、熱触媒体が配設される。

【０２５４】また、ＣＶＤ装置として、炉の中に所定空
間を於いてＣＶＤ装置が配設されるホットウォール型触
媒ＣＶＤ装置を用いることもできる。基板の保持は、治
具によって吊持したり、基板を並べて保持する多段カセ
ット等のサセプタを用いたりするなど、各種の公知の手
段によって行う。触媒ＣＶＤを行う場合には、反応ガス
が導入される側の所定位置に、熱触媒体が配設されてい
る。

【０２５５】上述した触媒ＣＶＤ，高密度触媒ＣＶＤ，
触媒スパッタリング，スパッタリング，高密度プラズマ
ＣＶＤ，プラズマＣＶＤ等の薄膜形成装置によれば、多
結晶シリコン、単結晶シリコン、アモルファスシリコ
ン、微結晶シリコン等のシリコン薄膜、シリコンゲルマ
ニウム、炭化ケイ素、化合物半導体（ガリウムヒ素、ガ
リウムリン、ガリウムナイトライド等）の半導体薄膜、
酸化シリコン、不純物（リンシリケートガラス（ＰＳ
Ｇ）、ボロンシリケートガラス（ＢＳＧ）、ボロンリン
シリケートガラス（ＢＰＳＧ）等）含有の酸化シリコ
ン、窒化シリコン、酸窒化シリコン、酸化モリブデン、
酸化チタン、酸化タンタル、酸化アルミニウム、酸化イ
ンジウム等の絶縁体薄膜、高融点金属（タングステン、
チタン、タンタル、モリブデン等）、導電性窒化膜（窒
化タングステン、窒化チタン、窒化タンタル、窒化モリ
ブデン等）、金属薄膜（金属シリサイド、銅、アルミニ
ウム等）、合金薄膜（アルミニウム−シリコン又はアル
ミニウム−シリコン−銅等）を成膜することができる。

【０２５６】そして、上記各種ＣＶＤの薄膜形成装置で
成膜される薄膜と原料ガス（反応ガス）との関係は次の
とおりである。なお、キャリアガスとしては、ヘリウム
ガス、水素ガス、アルゴンガス、水素ガスとヘリウムガ
スとの混合ガス、水素ガスとアルゴンガスとの混合ガス
等が好適に用いられる。

【０２５７】１．Ｓｉの成膜には、ＳｉＨ_４、ＳｉＨＣ
ｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６を用い
る。

【０２５８】２．ＳｉＯ_２の成膜には、ＳｉＨ_４、Ｓｉ
ＨＣｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ _４、ＳｉＢｒ_４、
ＳｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（Ｏ
Ｃ_２Ｈ _５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ
_５Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２
Ｈ_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及び
Ｏ_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏを
用いる。

【０２５９】３．ＢＰＳＧ、ＢＳＧ，ＰＳＧ、ＡｓＳＧ
の成膜には、上記２の原料ガス（ＳｉＨ_４、ＳｉＨＣｌ
_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、ＳｉＩ
_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ_２Ｈ
_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５Ｈ
_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ
_２Ｈ_５） _３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ
_２、ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ _２＋Ｈ_２、Ｈ_２Ｏ）
に、ＰＨ_３、Ｂ_２Ｈ_６、ＡｓＨ_３、ＰＯ（ＯＣ
Ｈ_３）_３、Ｂ（ＯＣＨ_３）_３、Ｂ（ＯＣ_３Ｈ_７）_３等の
ガスを混合する。

【０２６０】４．ＳｉＮ_Ｘの成膜には、ＳｉＨ_４、Ｓｉ
Ｈ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ_２、ＳｉＨ_３Ｃｌ、Ｓ
ｉＣｌ_４、ＳｉＢｒ_４等にＮＨ_３、Ｎ_２Ｈ_４、Ｎ_２を混
合した原料ガスを用いる。なおキャリアガスとしてはＡ
ｒ、Ｈｅ等が好適である。

【０２６１】５．ＳｉＯ_ＸＮ_Ｙの成膜には、上記２、４
と同じ原料ガスを用いる。すなわち、ＳｉＨ_４、ＳｉＨ
Ｃｌ_２、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＢｒ_４、Ｓ
ｉＩ_４、ＳｉＦ_４、Ｓｉ（ＯＣ_２Ｈ_４）_４、Ｓｉ（ＯＣ
_２Ｈ_５）_４、（Ｃ_２Ｈ_５）Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_５
Ｈ_１１Ｓｉ（ＯＣ_２Ｈ_５）_３、Ｃ_６Ｈ_５Ｓｉ（ＯＣ_２Ｈ
_５）_３、（ＣＨ_３）_２Ｓｉ（ＯＣ_２Ｈ_３）_２及びＯ_２、
ＮＯ、Ｎ_２Ｏ、ＮＯ_２、ＣＯ_２＋Ｈ_２、Ｈ_２Ｏの各原料
ガス、ＳｉＨ_４、ＳｉＨ_６、ＳｉＨＣｌ_３、ＳｉＨＣｌ
_２、ＳｉＨ_３Ｃｌ、ＳｉＣｌ_４、ＳｉＢｒ_４等にＮ
Ｈ_３、Ｎ_２Ｈ_４、Ｎ_２を混合した原料ガスを用いること
ができる。

【０２６２】６．Ａｌの成膜には、ＡｌＣｌ_３、Ａｌ
（ＣＨ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ _５）_３（ＴＥ
Ａ）、Ａｌ（ＯＣ_３Ｈ_７）_３を用いることができる。な
お、還元ガスとしてＨ_２が好適である。

【０２６３】７．Ａｌ_２Ｏ_３−Ｘの成膜には、上記６の
原料ガス（ＡｌＣｌ_３、Ａｌ（ＣＨ_３）_３（ＴＭＡ）、
Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、Ａｌ（ＯＣ
_３Ｈ_７）_３）に、ＣＯ_２＋Ｈ_２、Ｏ_２、Ｈ_２Ｏを加えた
原料ガスを用いることができる。

【０２６４】８．Ｉｎ_２Ｏ_３の成膜には、Ｉｎ（Ｃ
Ｈ_３）_３（ＴＭＩ）、Ｉｎ（Ｃ_２Ｈ_５）_３（ＴＥＩ）及
びＯ_２、Ｈ_２Ｏ、ＣＯ_２を加えた原料ガスを用いること
ができる。

【０２６５】９．高融点金属の成膜には、例えばフッ化
物、塩化物、有機化合物で分類すると、フッ化物の成膜
にはＭｏＦ_６、ＷＨ_６の原料ガス、塩化物の成膜にはＭ
ｏＣｌ _５、ＷＣｌ_６、ＴａＣｌ_５、ＴｉＣｌ_４、ＺｒＣ
ｌ_４の原料ガス、有機化合物の成膜にはＴａ（ＯＣ_２Ｈ
_５）_５、（ＰｔＣｌ_２）_２（ＣＯ）_３、Ｗ（ＣＯ）_６、
Ｍｏ（ＣＯ）_６の原料ガスを用いることができる。

【０２６６】１０．シリサイドの成膜には、上記９の原
料ガス｛フッ化物の成膜にはＭｏＦ_６、ＷＨ_６の原料ガ
ス、塩化物の成膜にはＭｏＣｌ_５、ＷＣｌ_６、ＴａＣｌ
_５、ＴｉＣｌ_４、ＺｒＣｌ_４の原料ガス、有機化合物の
成膜にはＴａ（ＯＣ_２Ｈ_５）_５、（ＰｔＣｌ_２）_２（Ｃ
Ｏ）_３、Ｗ（ＣＯ）_６、Ｍｏ（ＣＯ）_６の原料ガス｝に
ＳｉＨ_４、ＳｉＨ_６等のシラン系ガスを混入したものを
原料ガスとして用いる。

【０２６７】１１．ＴｉＮの成膜には、ＴｉＣｌ_４＋Ｎ
_２（＋ＮＨ_３）の原料ガス、ＴｉＯＮの成膜には、Ｔｉ
Ｃｌ_４＋Ｎ_２（＋ＮＨ_３）にＯ_２、Ｎ_２Ｏを加えた原料
ガスを用いることができる。

【０２６８】１２．Ｃｕの成膜には、ヘキサフルオロア
セチルアセトネイト銅Ｃｕ（ＨＦＡ） _２及びＣ（ＨＦ
Ａ）_２＋Ｈ_２Ｏ、キレート化合物の材料（Ｃｕ（ＤＰ
Ｍ）_２、Ｃｕ（ＡｃＡｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ
（ＰＰＭ）_２、Ｃｕ（ＨＦＡ）ＴＭＶＳ）等の原料ガス
を用いることができる。

【０２６９】１３．Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕの成
膜には、上記６の原料ガス（ＡｌＣｌ _３、Ａｌ（Ｃ
Ｈ_３）_３（ＴＭＡ）、Ａｌ（Ｃ_２Ｈ_５）_３（ＴＥＡ）、
Ａｌ（ＯＣ _３Ｈ_７）_３）に１の原料ガス（ＳｉＨ_４、Ｓ
ｉＨＣｌ_３、ＳｉＨ_２Ｃｌ_２、ＳｉＣｌ_４、ＳｉＨ_６）
及び１２の原料ガス（ヘキサフルオロアセチルアセトネ
ート銅Ｃｕ（ＨＦＡ）_２及びＣ（ＨＦＡ）_２＋Ｈ_２Ｏ、
キレート化合物の材料（Ｃｕ（ＤＰＭ）_２、Ｃｕ（Ａｃ
Ａｃ）_２、Ｃｕ（ＦＯＤ）_２、Ｃｕ（ＰＰＭ）_２、Ｃｕ
（ＨＦＡ）ＴＭＶＳ）等）を加えたものを原料ガスとし
て用いることができる。以上のような原料ガスによっ
て、前記した各薄膜を成膜することが可能となる。

【０２７０】そして、上記の薄膜形成装置において、上
記した各原料ガスおよび各ターゲットを適宜用いること
によって、シリコン半導体装置、シリコン半導体集積回
路装置、シリコン−ゲルマニウム半導体装置、シリコン
−ゲルマニウム半導体集積回路装置、化合物半導体装
置、化合物半導体集積回路装置、炭化ケイ素半導体装
置、炭化ケイ素半導体集積回路装置、液晶表示装置、有
機／無機エレクトロルミネセンス表示装置、プラズマデ
ィスプレイパネル（ＰＤＰ）装置、フィールドエミッシ
ョンディスプレイ（ＦＥＤ）装置、発光ポリマー表示装
置、発光ダイオード表示装置、ＣＣＤセンサ装置、ＭＯ
Ｓセンサ装置、高誘電率および強誘電体メモリー装置、
太陽電池等を製造することが可能である。

【０２７１】次に、本発明により薄膜を形成し、さら
に、形成された薄膜層を使用して半導体膜層薄膜半導体
を形成する方法について、具体的な実施例に基づいて説
明する。それぞれの具体的実施例では、前述のようにキ
ャリアガス及び原料ガスの導入時間及びタイミングを変
化させることにより、所望の品質及び速度で成膜を行う
ものとする。

【０２７２】（具体的実施例１）具体的な実施例１とし
て、シングルチャンバからなる真空容器を用いたトップ
ゲート型ポリシリコンＣＭＯＳＴＦＴ製法の実施例を示
す。本例は、特開昭６３−４０３１４号公報などにも示
されている触媒ＣＶＤ法により形成されたポリシリコン
膜を、エキシマレーザーアニール処理および／または水
蒸気アニール処理するものである。

【０２７３】本例では、触媒ＣＶＤ法により薄膜を形成
するように構成しているが、これに限定されるものでな
く、高密度触媒ＣＶＤ法により、薄膜を形成してもよ
い。また、プラズマＣＶＤ，高密度プラズマＣＶＤ，減
圧ＣＶＤ，常圧ＣＶＤ，スパッタリング，触媒スパッタ
リングも本例に適用可能である。

【０２７４】基板１０の材質は、ＴＦＴ形成過程での基
板温度により選択される。触媒ＣＶＤ法を採用した場
合、ポリシリコン膜や絶縁膜形成過程における基板温度
は、２００〜４００℃程度の比較的低温に維持される。
このため、ＴＦＴ形成装置において基板温度がほうけい
酸ガラスやアルミノけい酸ガラス等のガラス基板を用い
ることができる場合は、ほうけい酸ガラス基板やアルミ
ノけい酸ガラス基板を使用できる。このときに、コスト
面から基板を大きめにすることが可能であり、例えば、
５００×６００ｍｍの大きさで、０．５〜１．１ｍｍ厚
さとされる。尚、低温の場合は、耐熱性有機樹脂基板を
用いてもよい。また、セラミックス等の絶縁性基板を用
いることもできる。

【０２７５】なお、ＴＦＴ形成過程において、基板温度
が６００〜１０００℃程度の比較的高温となる場合は、
石英ガラス、結晶化ガラス等の耐熱性ガラス基板を用い
る。耐熱性ガラス基板は、例えば、直径１５〜３０ｃｍ
の大きさで、７００〜８００μｍ厚さとされる。また、
一般的なシリコンウェハと同様のオリエンテーション・
フラット（オリフラ）が形成される。

【０２７６】次に、第１工程〜第１３工程からなるトッ
プゲート型ポリシリコンＣＭＯＳＴＦＴの作製工程につ
いて説明する。まず、第１工程で、シングルチャンバか
らなる触媒ＣＶＤ装置である成膜装置１内に基板１０を
設置し、排気系１ａを動作させて成膜装置１内を所定圧
力になるまで排気するとともに、サセプタ２に内蔵され
たヒータ２ａを動作させて基板１０を所定温度（２００
℃程度）まで加熱する。次いで、成膜装置１内にキャリ
アガスとしての水素ガス５０〜１００ＳＣＣＭを供給す
る。なお、この水素ガスの代わりに、アルゴンと水素，
またはヘリウムと水素，またはネオンと水素との混合ガ
スであって水素を８０〜９０モル比％含むものを供給す
るように構成しても良い。水素ガスは、熱触媒体５との
接触により活性化されて、一部が活性化水素イオンＨ^＊
となり、基板１０の表面のクリーニングがなされる。な
お水素系キャリアガスと原料ガスの供給によるガス圧力
は０．１〜１．０Ｐａ程度，本例では０．５Ｐａとす
る。従って、水素系キャリアガスと原料ガスの混合比率
を一定又は変更して、ガス圧力を低めにして緻密な成
膜、逆に高めにしてより高速な成膜としてもよい。但
し、このガス圧力範囲は成膜された膜質と装置性能によ
り制約されることは言うまでもない。

【０２７７】次に、第２工程で保護膜用の窒化シリコン
膜１１を形成する。水素ガス５０〜１００ＳＣＣＭが供
給されている成膜装置１内に、モノシラン１〜２０ＳＣ
ＣＭにアンモニア５〜５０ＳＣＣＭを混合した原料ガス
を導入する。成膜装置１内では、導入されたガスが熱触
媒体５を介して、基板１０の一主面に、保護膜用の窒化
シリコン膜１１を形成する。本例では、窒化シリコン膜
１１が５０〜２００（ｎｍ）厚に形成される。このと
き、成膜装置１内での原料ガスの割合を高めるために、
マスフローコントローラーＭを制御して、水素ガスの供
給を成膜の途中で低減させ、窒化シリコン膜１１を高速
で成膜しても良い。その後、成膜装置１内へのアンモニ
アおよびシランの供給を停止する。

【０２７８】上記保護膜用の窒化シリコン膜１１は、基
板１０としてほうけい酸ガラス，アルミノけい酸ガラス
等を用いた場合、基板１０からのＮａイオンをストップ
するために形成されるものであり、基板１０として合成
石英ガラスを使用した場合は不要である。

【０２７９】次に、第３工程では、保護膜用の酸化シリ
コン膜１２を形成する。第２工程で、水素ガスを低減さ
せた場合は、成膜装置１内に、キャリアガスとしての水
素ガス５０〜１００ＳＣＣＭを導入する。また、成膜装
置１内にモノシランガス１〜２０ＳＣＣＭに、ヘリウム
希釈酸素ガス１〜２ＳＣＣＭを、適当比率混合して導入
する。成膜装置１内では、導入されたガスが熱触媒体５
を介して、基板１０上に保護膜用の酸化シリコン膜１２
を成膜する。本例では、酸化シリコン膜１２は、５０〜
１００（ｎｍ）厚形成される。このとき、成膜装置１内
での原料ガスの割合を高めるために、マスフローコント
ローラーＭを制御して、水素ガスの供給を成膜の途中で
低減させ、酸化シリコン膜１２を高速で成膜しても良
い。成膜装置１内へのシランとヘリウム希釈酸素の供給
を停止する。

【０２８０】さらに、第４工程では、ポリシリコン膜１
３を形成する。なお、ポリシリコン膜１３の形成前に、
成膜装置１内にキャリアガスとしての水素ガスが供給さ
れており、成膜前に必ず活性化水素イオンＨ^＊による表
面クリーニングが行われるように構成されていれば、高
品質なポリシリコン膜を確実に得ることが可能となり、
好適である。

【０２８１】ポリシリコン膜１３を形成するときには、
第３工程で、水素ガスを低減させた場合は、成膜装置１
内に、キャリアガスとしての水素ガス５０〜１００ＳＣ
ＣＭを導入する。また、このとき成膜装置１内には、モ
ノシランガス１〜２０ＳＣＣＭが供給されている。成膜
装置１内では、導入されたガスが熱触媒体５を介して、
基板１０上にポリシリコン膜１３を形成する。本例のポ
リシリコン膜１３は、４０〜６０（ｎｍ）厚に形成され
る。

【０２８２】このとき、必要に応じて、原料ガスのシラ
ン系ガス（モノシラン（ＳｉＨ_４）又はジシラン（Ｓｉ
_２Ｈ_６）又はトリシラン（Ｓｉ_３Ｈ_８）等）に、Ｎ型の
リン又はひ素又はアンチモン等を適量混入したり、又は
Ｐ型のボロンを適量混入することで、任意のＮ型又はＰ
型不純物キャリア濃度のポリシリコン膜を形成すること
ができる。Ｎ型化の場合は、例えば、フォスフィン（Ｐ
Ｈ_３）、アルシン（ＡｓＨ_３）、スチビン（ＳｂＨ_３）
が採用され、Ｐ型化の場合は、例えば、ジボラン（Ｂ_２
Ｈ _６）が採用される。このとき、成膜装置１内での原料
ガスの割合を高めるために、マスフローコントローラー
Ｍを制御して、水素ガスの供給を成膜の途中で低減また
は停止させ、ポリシリコン膜１３を高速で成膜しても良
い。

【０２８３】また、ポリシリコン膜１３を形成した後、
シリコンイオンをドーピングまたはシリコンイオン注入
してポリシリコンをアモルファス化してもよい。このよ
うにすることにより、結晶成長のシード（種）が得ら
れ、グレインサイズの大きいポリシリコン膜を得ること
ができる。このように、一旦結晶化したポリシリコン膜
をアモルファス化することにより、レーザー光の熱エネ
ルギー吸収が大きくなって、レーザーアニール処理時に
アモルファスシリコン膜が融け易くなり、レーザーアニ
ール処理による結晶化が容易になる。

【０２８４】ポリシリコン膜１３が形成されたら、原料
ガスをカットし、熱触媒体５および基板を問題ない温度
まで冷却して、キャリアガスの導入を停止する。この
後、充分に排気した後に、窒素ガスを導入して大気圧に
戻し、基板１０を触媒ＣＶＤ成膜装置から取り出し、形
成したポリシリコン膜１３をエキシマレーザーアニール
処理する。エキシマレーザーアニール処理は、触媒ＣＶ
Ｄ成膜装置とは異なる不図示のレーザーアニール装置中
で行う。このレーザーアニール装置内を真空とし、また
は窒素ガスまたはいわゆるフォーミングガス，すなわち
窒素ガスと水素ガスとを混合したガスを導入し、基板１
０の膜形成面側から短波長パルスレーザー光を照射する
ことによって行う。

【０２８５】本例で用いる短波長パルスレーザ光として
は、そのレーザー波長が１００〜４００ｎｍ、実用範囲
は１５０〜３５０ｎｍ、パルス幅が１０〜５０ｎｓｅｃ
就中２０ｎｓｅｃのものを用いる。また、パルスのピー
ク強度は、１０^６Ｗ／ｃｍ^２以上〜１０^８Ｗ／ｃｍ^２以
下とし、フルーエンス（１回のパルスのエネルギー）は
２００〜３００ｍＪ／ｃｍ ^２とする。

【０２８６】このような短波長パルスレーザ光としてＸ
ｅＣｌ（３０８ｎｍ波長）を用いる。９５％以上のオー
バーラップスキャニングで照射し、ポリシリコン膜を加
熱溶融するのが好ましい。また、レーザービーム形状が
ラインビーム（例えば、２７５×０．３〜０．４ｍ
ｍ^２）であるものを用いる。なお、エキシマレーザーア
ニール処理時には、３００〜４００℃に基板１０を加熱
してもよい。

【０２８７】なお、本例では、エキシマレーザー処理し
た後に、トップゲート絶縁膜用の酸化シリコン膜及び必
要に応じて窒化シリコン膜を連続成膜するが、この順序
を逆、すなわち、トップゲート絶縁膜用の酸化シリコン
膜及び必要に応じて窒化シリコン膜を形成した後に、エ
キシマレーザー処理することも可能である。この場合に
も、エキシマレーザーアニール処理は、表面側から短波
長パルスレーザ光を照射することによって行う。

【０２８８】このように、トップゲート絶縁膜用の酸化
シリコン膜及び必要に応じて形成した窒化シリコン膜を
介してエキシマレーザー処理でシリコン膜を溶融させ
る。酸化シリコン膜及び必要に応じて形成した窒化シリ
コン膜が厚い場合には、高エネルギー照射が必要となっ
てしまうため、これらの膜を、より薄い膜として形成す
ることが望まれる。触媒ＣＶＤ法によって形成された酸
化シリコン膜及び窒化シリコン膜は、絶縁耐圧が大き
く、薄い膜として形成しても充分な絶縁性能を得ること
ができるという特徴がある。従って、本例のように、酸
化シリコン膜及び窒化シリコン膜を介してエキシマレー
ザー処理でシリコン膜を溶融させる場合には、酸化シリ
コン膜及び窒化シリコン膜の形成には、薄い膜の形成が
可能な触媒ＣＶＤ法が適しているということができる。

【０２８９】その後、レーザーアニール装置から基板１
０を取り出し、再び基板１０を触媒ＣＶＤ装置内に設置
する。第５工程として、ゲート絶縁膜用の酸化シリコン
膜１４を成膜する。成膜装置１内に、キャリアガスとし
ての水素ガス５０〜１００ＳＣＣＭを導入する。また、
成膜装置１内に、モノシランガス１〜２０ＳＣＣＭと、
ヘリウム希釈酸素０．１〜２ＳＣＣＭとを、適当比率混
合して導入する。成膜装置１内では、導入されたガスが
熱触媒体５の熱分解および触媒作用により、基板１０上
にゲート絶縁膜用の酸化シリコン膜１２を、所定膜厚に
形成する。また、必要に応じてヘリウム希釈酸素をカッ
トしてアンモニアを適当比率混合して、所定膜厚の窒化
シリコン膜１５を連続形成しても良い。このとき、成膜
装置１内での原料ガスの割合を高めるために、マスフロ
ーコントローラーＭを制御して、水素ガスの供給を成膜
の途中で低減させ、酸化シリコン膜１４及び窒化シリコ
ン膜１５を高速で成膜しても良い。

【０２９０】なお、成膜後は、原料ガスをカットし、熱
触媒体５を問題ない温度まで冷却して、キャリアガスの
導入を停止する。成膜後に、原料ガスをカットして水素
系キャリアガスのみを導入することにより、形成された
ポリシリコン膜と酸化シリコン膜の界面および酸化シリ
コン膜を、活性化水素イオンＨ^＊のアニール処理で界面
準位改善し，絶縁膜を改質することができる。絶縁性薄
膜形成時には、それぞれの原料ガスを傾斜減少又は傾斜
増加させて、傾斜接合の膜を成膜してもよい。

【０２９１】なお本例では、シングルチャンバの触媒Ｃ
ＶＤ装置を用いて薄膜を形成するように構成している
が、マルチチャンバの触媒ＣＶＤ装置を用いて薄膜を形
成しても良い。その場合には、次のＡ〜Ｃチャンバを備
えたマルチチャンバ真空容器を用い、上記第１〜第５工
程を次の手順で行う。第１工程では、各チャンバ内に水
素系キャリアガスを供給して熱触媒体５を所定温度に加
熱しておく。その後、基板１０をＡチャンバに移し、モ
ノシランガスとアンモニアガスを適量比率混合して導入
し、窒化シリコン膜５０〜２００（ｎｍ）厚を形成す
る。

【０２９２】窒化シリコン膜が形成されると、基板１０
をＢチャンバに移し、モノシランガスにヘリウム希釈の
酸素ガスを適量比率混合して導入し、酸化シリコン膜５
０〜１００（ｎｍ）厚を形成する。その後基板１０をＣ
チャンバに移し、モノシランガスを適量比率混合して導
入し、ポリシリコン膜４０〜６０（ｎｍ）厚を形成す
る。

【０２９３】ポリシリコン膜１３が形成されたら、原料
ガスをカットし、熱触媒体５を問題ない温度まで冷却し
て、キャリアガスの導入を停止する。この後、基板１０
を成膜装置１から取り出し、形成したポリシリコン膜を
エキシマレーザーアニール処理する。

【０２９４】その後、基板１０を再びＢチャンバに設置
し、モノシランガスにヘリウム希釈の酸素ガスを適量比
率混合して導入し、酸化シリコン膜５０〜１００（ｎ
ｍ）厚を形成する。必要に応じて基板１０をＡチャンバ
に移し、モノシランガスにアンモニアガスを適量比率混
合して導入し、窒化シリコン膜５０〜１００（ｎｍ）厚
を形成する。成膜後は原料ガスをカットし、熱触媒体５
を問題ない温度まで冷却して水素系キャリアガスをカッ
トする。

【０２９５】なお、本例のトップゲート型ポリシリコン
ＣＭＯＳＴＦＴ製法では、上記の通り、水素ガスの供給
を成膜の途中で低減または停止させ、各薄膜を高速で成
膜することができるが、成膜途中に、水素系キャリアガ
スをストップしても、シラン系ガスの熱分解および触媒
反応により、多量の活性化水素イオンＨ^＊が発生するの
で、熱触媒体５が劣化することはなく、高速成膜を行っ
た場合であっても、熱触媒体５は、充分な触媒機能が保
たれるものである。こうして、絶縁基板１０上に４０〜
６０（ｎｍ）厚の大粒径ポリシリコン層を成膜する。

【０２９６】次いで、上記ポリシリコン層を少なくとも
チャンネル，ソース，ドレイン領域とするＭＯＳＴＦＴ
の作製を行う。第６工程として、図１７に示すように、
ＮチャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物
濃度を制御するために、ＰチャンネルＭＯＳＴＦＴを、
フォトレジストｒ１でマスクし、Ｐ型不純物イオン（例
えば、二フッ化ホウ素イオンＢＦ_２ ^＋）を、例えば、２
０〜３０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／ｃｍ^２
のドーズ量でイオン注入し、ポリシリコン層の導電型を
Ｐ型化したシリコン層ｌ１とする。

【０２９７】次いで、第７工程として、図１８に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで２〜３×１０^１２ａｔｏｍｓ／ｃｍ^２の
ドーズ量でイオン注入し、ポリシリコン層のＮ型化した
シリコン層ｌ２とする。

【０２９８】次いで、第８工程では、図１９に示すよう
に、ゲート電極材料としての耐熱性の高いモリブデン／
タンタル合金膜１６を、スパッタ法で、例えば、４００
（ｎｍ）厚に堆積させる。

【０２９９】次いで、第９工程では、図２０に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜１６をゲ
ート電極１７の形状にパターニングし、更に、フォトレ
ジストｒ３を除去する。

【０３００】次いで、第１０工程では、図２１に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
し、フォトレジスト剥離後、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。なお、このＲＴＡ処理は、ＰチャンネルＭ
ＯＳＴＦＴの活性化と一緒にしても良い。

【０３０１】次いで、第１１工程では、図２２に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極１７を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで１×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入
し、フォトレジスト剥離後、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴ
のＰ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２を、それ
ぞれ形成する。

【０３０２】次いで、第１２工程では、図２３に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
１９を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２０を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２１を１００〜２００（ｎ
ｍ）厚に成膜する。

【０３０３】次いで、第１３工程では、図２４に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面にアルミニウムなどの電極材料を、ス
パッタ法等により、１５０℃で１μｍの厚みに堆積す
る。その後、これをパターニングして、ＰチャンネルＭ
ＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、それぞれ
のソース又はドレイン電極Ｓ又はＤとゲートコンタクト
又は配線Ｇを形成する。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃で１時間シンター処理し、オーミ
ックコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを
完成する。

【０３０４】なお、上記第１３工程で、ソース電極Ｓ又
はドレイン電極Ｄとゲート取り出し電極又は配線Ｇを形
成した後、次の第１４工程の水蒸気アニール工程及び第
１５工程のプラズマクリーニング工程（またはスパッタ
クリーニング工程）を行ってもよい。

【０３０５】本例では、第５工程の後のレーザーアニー
ル工程と、この水蒸気アニール工程およびプラズマクリ
ーニング工程（またはスパッタクリーニング工程）との
双方を備えるように構成しているが、レーザーアニール
工程を備えるが水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
ないように構成しても良い。また、レーザーアニール工
程を備えずに、水蒸気アニール工程及びプラズマクリー
ニング工程（またはスパッタクリーニング工程）を備え
るように構成しても良い。また、レーザーアニール工程
と水蒸気アニール工程とを電極形成前に行う場合には、
電極が水蒸気によって腐食されないため、電極のプラズ
マクリーニングまたはスパッタクリーニング工程とを行
う必要はない。なお、レーザーアニール工程を、第４工
程（ポリシリコン膜形成工程）と第５工程（ゲート絶縁
膜（酸化シリコン膜）形成工程）との間に行わない場合
には、ポリシリコン膜１３とゲート絶縁膜の酸化シリコ
ン膜１４は、連続成膜する方が良い。

【０３０６】第１４工程は、上述の通り水蒸気アニール
工程であり、薄膜層および電極の形成された基板１０
を、上述した真空吸引による方法により、水蒸気アニー
ル処理する。水蒸気アニールチャンバ３１内のサセプタ
３２上に基板１０を載置する。この水蒸気アニールチャ
ンバ３１内で、２×１０^５Ｐａ〜３×１０^５Ｐａの高圧
水蒸気中，１８０℃〜２００℃、３０分〜６０分間基板
１０を加熱し、絶縁膜と半導体膜との界面および絶縁膜
の改質を行う。

【０３０７】次いで、第１５工程で、上記実施例１で説
明した手順により、上記形成された膜の少なくとも電極
パッド部表面を、スパッタクリーニング又はプラズマク
リーニングする。その後、必要に応じて水蒸気アニール
工程を行わない場合と同様に、フォーミングガス（Ｎ_２
＋Ｈ_２）中４００℃で１時間シンター処理し、オーミッ
クコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完
成する。

【０３０８】（具体的実施例２）さらに、具体的な実施
例２として、ボトムゲート型ポリシリコンＣＭＯＳＴＦ
Ｔ製法の実施例について説明する。本例は、ポリシリコ
ン膜をエキシマレーザーアニール処理および／または水
蒸気アニール処理するものである。本例では、触媒ＣＶ
Ｄ法により薄膜を形成するように構成しているが、これ
に限定されるものでなく、高密度触媒ＣＶＤ法により、
薄膜を形成してもよい。また、プラズマＣＶＤ，高密度
プラズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤ，スパッタリ
ング，触媒スパッタリングも本例に適用可能である。基
板１０の材質，大きさは、上記具体的実施例１と同様の
基準により選択される。

【０３０９】上記ボトムゲート型ポリシリコンＣＭＯＳ
ＴＦＴの作製工程について説明する。まず、基板１０の
少なくともＴＦＴ領域に、モリブデン／タンタル合金の
スパッタ膜３００〜４００（ｎｍ）厚を形成する。そし
て汎用フォトリソグラフィ及びエッチング技術により、
２０〜４５度のテーパーエッチングを施し、ボトムゲー
ト電極を形成する。

【０３１０】次に、上記具体的実施例１の第１工程乃至
第４工程と同様の手順により、基板１０上に、保護膜用
の窒化シリコン膜と，ボトムゲート絶縁膜用の酸化シリ
コン膜と，ポリシリコン膜と，保護膜用、レーザー反射
低減用の酸化シリコン膜とを成膜する。このときに、少
なくともゲート絶縁膜の酸化シリコン膜とポリシリコン
膜とは連続成膜した方がよい。成膜後は、原料ガスをカ
ットし、熱触媒体５を問題ない温度まで冷却して、キャ
リアガスの導入を停止する。その後、基板１０を成膜装
置１から取り出してレーザーアニール装置に導入し、の
ポリシリコン膜を、上記具体的実施例１と同様の手順に
より、レーザーアニール処理する。但し、本例では、エ
キシマレーザーアニール処理を、形成された薄膜の表面
側から短波長パルスレーザ光を照射することによって行
う。

【０３１１】こうして、絶縁基板１０上に４０〜６０
（ｎｍ）厚の大粒径ポリシリコン層を成膜する。次い
で、ポリシリコン層を少なくともチャンネル領域とする
ＭＯＳＴＦＴの作製を行う。本例では、ボトムゲート電
極を最初に形成しているので、ポリシリコンおよび保護
膜の酸化シリコン膜形成後には、電極として、ソース，
ドレイン電極が形成される。

【０３１２】次に、上記具体的実施例１の第６工程と同
様の手順により、ＰチャンネルＭＯＳＴＦＴをフォトレ
ジストでマスクし、Ｐ型不純物イオン（例えば、二フッ
化ホウ素イオンＢＦ_２ ^＋）を打ち込み、ポリシリコン層
の導電型をＰ型化したシリコン層とする。次いで、上記
具体的実施例の第７工程と同様の手順により、Ｎチャン
ネルＭＯＳＴＦＴをフォトレジストでマスクし、Ｎ型不
純物イオン（例えば、リンイオンＰ^＋）を打ち込み、ポ
リシリコン層の導電型をＮ型化したシリコン層とする。

【０３１３】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、触媒ＣＶＤ，プラズマ
ＣＶＤ等によって、保護用の酸化シリコン膜、リンシリ
ケートガラス（ＰＳＧ）膜、窒化シリコン膜を成膜す
る。

【０３１４】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面にアルミニウムなどの
電極材料を、スパッタ法等により、１５０℃で１μｍの
厚みに堆積する。その後、これをパターニングして、Ｐ
チャンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴ
の、それぞれのソース又はドレイン電極を形成する。そ
の後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１
時間シンター処理し、オーミックコンタクトと表面準位
を改善し、各ＭＯＳＴＦＴを完成する。

【０３１５】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３１６】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極形成後に行っているため、
水蒸気アニール工程を行った後にプラズマクリーニング
（またはスパッタクリーニング）を行うように構成して
いる。しかし、水蒸気アニール工程は、保護膜用、レー
ザー反射低減用の酸化シリコン膜を成膜した後すぐに行
ってもよい。特に、図１２（ａ）（ｂ）に示すように、
成膜室４３等の他に水蒸気アニール室４５を備えるマル
チチャンバからなる真空容器を用いて成膜および水蒸気
アニールをする場合には、成膜と水蒸気アニール工程と
を同じ装置内で連続して行うことができる。このよう
に、水蒸気アニール工程をソース電極およびドレイン電
極形成前に行う場合には、これらの電極が水蒸気によっ
て腐食されないため、これらの電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０３１７】（具体的実施例３）具体的な実施例３とし
て、デュアルゲート型ポリシリコンＣＭＯＳＴＦＴ製法
の実施例について説明する。本例は、ポリシリコン膜を
エキシマレーザーアニール処理および／または水蒸気ア
ニール処理するものである。なお、本例では、触媒ＣＶ
Ｄにより薄膜を形成するように構成しているが、これに
限定されるものでなく、高密度触媒ＣＶＤにより、薄膜
を形成してもよい。また、プラズマＣＶＤ，高密度プラ
ズマＣＶＤ，減圧ＣＶＤ，常圧ＣＶＤ，スパッタリン
グ，触媒スパッタリングも本例に適用可能である。基板
１０の材質，大きさは、上記具体的実施例１と同様の基
準により選択される。

【０３１８】次に、デュアルゲート型ポリシリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。まず、基板１
０の少なくともＴＦＴ領域に、モリブデン／タンタル合
金のスパッタ膜３００〜４００（ｎｍ）厚を形成する。
そして汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３１９】次いで、上記具体的実施例１の第１工程乃
至第４工程と同様の手順により、基板１０上に、保護膜
用の窒化シリコン膜，ボトムゲート絶縁膜用の酸化シリ
コン膜，ポリシリコン膜，トップゲート絶縁膜用の酸化
シリコン膜，必要に応じて窒化シリコン膜を成膜する。
少なくとも、ポリシリコン膜とボトムゲートおよびトッ
プゲート絶縁膜用の酸化シリコン膜とは、連続成膜する
ものとする。その後、基板１０を成膜装置１から取り出
してレーザーアニール装置に導入し、ポリシリコン膜
を、上記具体的実施例１と同様の手順により、レーザー
アニール処理する。このようにして、例えば、４０〜６
０（ｎｍ）厚の大粒径のポリシリコン膜が成膜される。
次いで、ポリシリコン層を少なくともチャンネル領域と
するＭＯＳＴＦＴの作製を行う。

【０３２０】上記具体的実施例の第６工程と同様の手順
により、ＰチャンネルＭＯＳＴＦＴをフォトレジストで
マスクし、Ｐ型不純物イオン（例えば、二フッ化ホウ素
イオンＢＦ_２ ^＋）を打ち込み、ポリシリコン層の導電型
をＰ型化したシリコン層とする。次いで、上記具体的実
施例の第７工程と同様の手順により、ＮチャンネルＭＯ
ＳＴＦＴをフォトレジストでマスクし、Ｎ型不純物イオ
ン（例えば、リンイオンＰ^＋）を打ち込み、ポリシリコ
ン層の導電型をＮ型化したシリコン層とする。

【０３２１】次いで、上記具体的実施例１の第８工程お
よび第９工程と同様の手順により、スパッタ法で堆積さ
せたモリブデン／タンタル合金膜を、ゲート電極の形状
にパターニングし、トップゲート電極を形成する。

【０３２２】その後、上記具体的実施例１の第１０工程
および第１１工程と同様の手順により、イオン注入、Ｒ
ＴＡによる活性化を行い、ＮチャンネルＭＯＳＴＦＴの
Ｎ^＋型ソース領域及びドレイン領域、ＰチャンネルＭＯ
ＳＴＦＴのＰ^＋型ソース領域及びドレイン領域を、それ
ぞれ形成する。次いで、全面に、触媒ＣＶＤ，プラズマ
ＣＶＤ等によって、保護用の酸化シリコン膜、リンシリ
ケートガラス（ＰＳＧ）膜、窒化シリコン膜を成膜す
る。

【０３２３】次いで、絶縁膜の所定位置にコンタクト窓
開けを行い、各ホールを含む全面に１％シリコン入りア
ルミニウムなどの電極材料を、スパッタ法等により、１
５０℃で１μｍの厚みに堆積する。その後、これをパタ
ーニングして、ＰチャンネルＭＯＳＴＦＴ及びＮチャン
ネルＭＯＳＴＦＴの、それぞれのソース又はドレイン電
極およびゲートコンタクトまたは配線を形成する。その
後、フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１時
間シンター処理し、オーミックコンタクトと表面準位を
改善し、各ＭＯＳＴＦＴを完成する。

【０３２４】その後、前記具体的実施例1と同様な方法
で、水蒸気アニール処理およびプラズマクリーニング
（またはスパッタクリーニング）を行う。本例では、レ
ーザーアニール工程と、水蒸気アニール工程およびプラ
ズマクリーニング工程（またはスパッタクリーニング工
程）との双方を備えるように構成しているが、これら双
方のいずれかを備えるように構成しても良い。

【０３２５】また、本例では、水蒸気アニール工程をソ
ース電極およびドレイン電極、トップゲート電極形成後
に行っているため、水蒸気アニール工程を行った後にプ
ラズマクリーニング（またはスパッタクリーニング）を
行うように構成している。しかし、水蒸気アニール工程
は、トップゲート絶縁膜の酸化シリコン膜を成膜した後
すぐに行ってもよい。特に、図１２（ａ）（ｂ）に示す
ように、成膜室４３等の他に水蒸気アニール室４５を備
えるマルチチャンバからなる真空容器を用いて成膜およ
び水蒸気アニールをする場合には、成膜と水蒸気アニー
ル工程とを同じ装置内で連続して行うことができる。こ
のように、水蒸気アニール工程を電極形成前に行う場合
には、これらの電極が水蒸気によって腐食されないた
め、これらの電極のプラズマクリーニングまたはスパッ
タクリーニング工程を行う必要はない。

【０３２６】なお、本例では、上記シリコン薄膜のほ
か、ゲルマニウム、シリコンゲルマニウム等の多結晶半
導体または微結晶半導体或いはアモルファス半導体薄膜
等を形成することができる。

【０３２７】（具体的実施例４）具体的な実施例４とし
て、トップゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。まず、基板１０の少なくともＴＦＴ形
成領域に適当な形状，寸法の段差を形成し、触媒ＣＶＤ
法により半導体膜とゲート絶縁膜を連続成膜させて、段
差をシードにグラフォエピタキシャル成長させる。この
ように、少なくとも、単結晶シリコン膜とゲート絶縁膜
用の酸化シリコン膜とを成膜するときには、キャリアガ
スとしての水素ガスを供給し、また、熱触媒体５を加熱
して熱分解および触媒作用が可能な状態にしておき、連
続成膜するものとする。基板１０の材質および大きさ
は、上記具体的実施例１と同様の基準により選択され
る。

【０３２８】次に、第１工程〜第１２工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて説明する。まず、第１工程で、図２５に示すよう
に、基板１０の一主面に、フォトレジストｒ１を所定パ
ターンに形成し、これをマスクとして、例えば、四フッ
化炭素（ＣＦ_４）プラズマのＦ^＋イオンを照射し、リア
クティブイオンエッチング（ＲＩＥ）によって、基板１
０に段差１０ａを複数個形成する。

【０３２９】この場合、段差１０ａは、後述する単結晶
シリコンのグラフォエピタキシャル成長時のシードとな
るものであって、例えば、深さＤ０．０５〜０．２μ
ｍ、長さＬ５．０〜１０．０μｍ、幅Ｗ２．０〜１０．
０μｍに形成される。

【０３３０】次いで、第２工程で、フォトレジストｒ１
の除去後に、上記具体的実施例１と同様の手順により、
保護膜用の窒化シリコン膜５０〜２００（ｎｍ）厚と保
護膜用の酸化シリコン膜５０〜１００（ｎｍ）厚を成膜
する。なお、基板１０上に保護膜用の窒化シリコン膜、
酸化シリコン膜を積層し、この膜に、段差１０ａを複数
個形成するようにしてもよい。但し、基板からのＮａ ^＋
イオン等のコンタミネーションが防止できるように、段
差の底には窒化シリコン膜が存在することが望ましい。

【０３３１】次いで、第３工程で、図２６に示すよう
に、触媒ＣＶＤにより、基板１０上に単結晶シリコン膜
を形成する。このとき、成膜装置１内に、キャリアガス
としての水素ガス５０〜１００ＳＣＣＭを導入する。ま
た、原料ガスとしてのモノシラン１〜２０ＳＣＣＭおよ
びＳｎＨ_４１〜２０ＳＣＣＭとを導入し、触媒ＣＶＤ法
によって、基板１０上に単結晶シリコン膜を形成する。
このときに、段差１０ａをシードにグラフォエピタキシ
ャル成長させて、単結晶シリコン膜２２を数μｍ〜０．
００５μｍ（例えば５０〜１００（ｎｍ））厚に、エピ
タキシャル成長させる。

【０３３２】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の単結晶シリコン膜を形成
することができる。Ｎ型化の場合は、例えば、フォスフ
ィン、アルシン、スチビンが採用され、Ｐ型化の場合
は、例えば、ジボランが採用される。

【０３３３】基板１０上に堆積した単結晶シリコン膜２
２は、エピタキシャル成長したものであるが、これは、
グラフォエピタキシーと称される公知の現象によるもの
である。この単結晶シリコン膜の膜質および成膜速度
は、熱触媒体温度，基板温度，さらに熱触媒体の触媒作
用による活性化水素イオンＨ^＊の段差表面のクリーニン
グ等により決定される。そして、上記段差１０ａの形状
を種々に変えることによって、成長層の結晶方位を制御
することができる。このとき、成膜装置１内での原料ガ
スの割合を高めるために、マスフローコントローラーＭ
を制御して、水素ガスの供給を成膜の途中で低減させ、
単結晶シリコン膜を高速で成膜するように構成してもよ
い。

【０３３４】単結晶シリコン膜２２が形成されたら、図
２７に示すように、第５工程として、上記具体的実施例
１の第５工程と同様の手順によりゲート絶縁膜用の酸化
シリコン膜２３，または必要に応じて酸化シリコン膜２
３及び窒化シリコン膜を成膜する。

【０３３５】こうして、触媒ＣＶＤ法とグラフォエピタ
キシーによって、基板１０上に単結晶シリコン膜２２を
堆積させる。次いで、単結晶シリコン膜を少なくともチ
ャンネル領域とするＭＯＳＴＦＴの作製を行う。

【０３３６】第６工程として、図２８に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ２でマスクし、Ｐ型不純物イオン（例え
ば、二フッ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜の導電型をＰ型
化したシリコン層ｌ１とする。

【０３３７】次いで、第７工程として、図２９に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ３でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜のＮ型化したシ
リコン層ｌ２とする。

【０３３８】次いで、第８工程では、図３０に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって４００（ｎｍ）
厚に堆積させる。

【０３３９】次いで、第９工程では、図３１に示すよう
に、フォトレジストｒ４を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ４を除去する。

【０３４０】次いで、第１０工程では、図３２に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３４１】次いで、第１１工程では、図３３に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ６でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで１×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入し
フォトレジスト除去後に、Ｎ_２中約１０００℃で２０秒
〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴの
Ｐ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ
形成する。なお、このＲＴＡ処理はＮチャンネルＭＯＳ
ＴＦＴの活性化を一緒にしてもよい。

【０３４２】次いで、第１２工程では、図３４に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
２７を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２８を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５０〜
２００（ｎｍ）厚に成膜する。

【０３４３】次いで、第１３工程では、図３５に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、ＰチャンネルＭＯＳＴＦＴ及
びＮチャンネルＭＯＳＴＦＴの、それぞれのソース又は
ドレイン電極Ｓ又はＤとゲート取出し電極又は配線Ｇを
形成する。

【０３４４】次いで、上記具体的実施例１の第１４工程
及び第１５工程と同様の手順により、水蒸気アニール工
程及びプラズマクリーニング工程（またはスパッタクリ
ーニング工程）を行う。その後、フォーミングガス（Ｎ
_２＋Ｈ_２）中４００℃１ｈでシンター処理してオーミッ
クコンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完
成する。

【０３４５】本例では、基板の少なくとも半導体装置形
成領域に段差を形成し、この段差をシードに単結晶シリ
コン膜をグラフォエピタキシャル成長させているので、
高い電子／正孔移動度を有し、動作性に優れる単結晶シ
リコン膜を得ることができる。さらに、水蒸気アニール
処理により、絶縁膜が改質され、ゲート絶縁膜と単結晶
シリコン膜との界面準位が改善されるので、更に動作特
性に優れる半導体装置を得ることができる。なお、当然
であるが、単結晶シリコン膜を成膜する場合には、レー
ザーアニール処理は行わない。レーザーアニール処理を
行うと、単結晶シリコンがポリシリコン膜化し、特性悪
化するからである。

【０３４６】（具体的実施例５）具体的な実施例５とし
て、ボトムゲート型単結晶シリコンＣＭＯＳＴＦＴ製法
の実施例を示す。基板１０の材質，大きさは、上記具体
的実施例１と同様の基準により選択される。

【０３４７】上記ボトムゲート型単結晶シリコンＣＭＯ
ＳＴＦＴの作製工程について説明する。まず、基板１０
の少なくともＴＦＴ領域に、モリブデン／タンタル合金
のスパッタ膜３００〜４００（ｎｍ）厚を形成する。そ
して、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３４８】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用の窒化シリコ
ン膜５０〜２００（ｎｍ）厚およびボトムゲート絶縁膜
用の酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。

【０３４９】次いで、基板１０の一主面に、フォトレジ
ストを所定パターンに形成し、これをマスクとして、例
えば、ＣＦ_４プラズマのＦ^＋イオンを照射し、リアクテ
ィブイオンエッチング（ＲＩＥ）によって、基板１０の
ＴＦＴ形成領域内に、段差を複数個形成する。この場
合、段差は、後述する単結晶シリコンのグラフォエピタ
キシャル成長時のシードとなるものであって、深さＤ
０．０５〜０．２μｍ、長さＬ２〜１０μｍ、幅Ｗ２〜
１０μｍであってよい。

【０３５０】フォトレジストの除去後に、上記具体的実
施例４と同様の手順により、基板１０上の段差をシード
として単結晶シリコン膜数μｍ〜０．００５μｍ（例え
ば５０〜１００μｍ）を成膜する。

【０３５１】単結晶シリコン膜が形成されたら、上記具
体的実施例１の第５工程と同様の手順により保護膜用の
酸化シリコン膜を成膜する。こうして、触媒ＣＶＤ法と
グラフォエピタキシーによって、基板１０上の段差をシ
ードとして単結晶シリコン膜を堆積させる。次いで、前
記具体的実施例２と同様の方法で、単結晶シリコン膜を
少なくともチャンネル領域とするＭＯＳＴＦＴの作製を
行う。

【０３５２】上記具体的実施例１の第１４工程及び第１
５工程と同様の手順により、水蒸気アニール工程及びプ
ラズマクリーニング工程（またはスパッタクリーニング
工程）を行う。その後、フォーミングガス（Ｎ_２＋
Ｈ_２）中４００℃で１時間シンター処理してオーミック
コンタクトと表面準位を改善し、各ＭＯＳＴＦＴを完成
する。

【０３５３】（具体的実施例６）具体的な実施例６とし
て、デュアルゲート型単結晶シリコンＣＭＯＳＴＦＴ製
法の実施例について説明する。基板１０の材質，大きさ
は、上記具体的実施例１と同様の基準により選択され
る。

【０３５４】上記デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴの作製工程について説明する。基板１０の少
なくともＴＦＴ領域に、モリブデン／タンタル合金のス
パッタ膜を３００〜４００（ｎｍ）厚形成する。そし
て、汎用フォトリソグラフィ及びエッチング技術によ
り、２０〜４５度のテーパーエッチングを施し、ボトム
ゲート電極を形成する。

【０３５５】次いで、上記具体的実施例１の第１工程乃
至第３工程と同様の手順により、保護膜用の窒化シリコ
ン膜５０〜２００（ｎｍ）厚およびボトムゲート絶縁膜
用の酸化シリコン膜５０〜１００（ｎｍ）厚を形成す
る。

【０３５６】次いで、上記具体的実施例５の第５工程と
同様の手順により、単結晶シリコン膜を数μｍ〜０．０
０５μｍ（例えば５０〜１００ｎｍ）厚に、グラフォエ
ピタキシャル成長させる。

【０３５７】こうして、触媒ＣＶＤ法とグラフォエピタ
キシーによって、基板１０上の段差をシードとして単結
晶シリコン膜を堆積させる。次いで、上記具体的実施例
３と同様な方法で、単結晶シリコン膜を少なくともチャ
ンネル領域とするＭＯＳＴＦＴの作製を行う。なお、本
例では、トップゲート、ソース電極およびドレイン電極
形成後に、前記具体的実施例１と同様な方法で、水蒸気
アニール工程及びプラズマクリーニング工程（またはス
パッタクリーニング工程）を行う。

【０３５８】単結晶シリコン膜が形成されたら、上記具
体的実施例１の第５工程と同様の手順により、トップゲ
ート絶縁膜用の酸化シリコン膜、または必要に応じて酸
化シリコン膜と窒化シリコン膜を成膜する。

【０３５９】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜或いは窒化シリコン膜のソース、ドレイン領域
を窓あけして、モリブデン／タンタル合金のスパッタ膜
を全面に形成し、汎用フォトリソグラフィ及びエッチン
グ技術によりソース、ドレインおよびトップゲート電極
を形成する。その後、フォーミングガス（Ｎ_２＋Ｈ_２）
中４００℃で１時間シンター処理してオーミックコンタ
クトと表面準位を改善し、各ＭＯＳＴＦＴを完成する。

【０３６０】（具体的実施例７）具体的な実施例７とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、トップゲート型単結晶シリコンＣＭＯ
ＳＴＦＴ製法の実施例を示す。まず、基板１０の少なく
ともＴＦＴ形成領域に、触媒ＣＶＤ法等によりキャリア
ガスとしての水素ガスを供給し、また熱触媒体を加熱し
て熱分解および触媒作用が可能な状態にしておき、単結
晶半導体（単結晶シリコン）と格子整合の良い物質層
（結晶性サファイア膜等）を形成し、前記格子整合の良
い物質をシードにヘテロエピタキシャル成長させる。基
板１０の材質および大きさは、上記具体的実施例１と同
様の基準により選択される。

【０３６１】上記、第１工程〜第１３工程からなるトッ
プゲート型単結晶シリコンＣＭＯＳＴＦＴの作製工程に
ついて、さらに詳細に説明する。まず、第１工程，第２
工程で、上記具体的実施例の第１工程，第２工程と同様
の手順により、保護膜用の窒化シリコン膜５０〜２００
（ｎｍ）厚を形成する。

【０３６２】次いで、第３工程で、単結晶半導体（単結
晶シリコン）と格子整合の良い物質層（結晶性サファイ
ア膜等）を形成する。すなわち、図３６に示すように、
基板１０の一主面に、触媒ＣＶＤ法等により、サファイ
ア薄膜５〜２００（ｎｍ）厚５０を形成する。結晶性サ
ファイア薄膜５０は、トリメチルアルミニウムガスを酸
化性ガス（酸素・水分）で酸化し、結晶化させて作製す
る。

【０３６３】次いで、第４工程で、単結晶シリコン膜２
２を形成する。第２工程で、水素ガスを低減または停止
させた場合は、成膜装置１内に、キャリアガスとしての
水素ガス５０〜１００ＳＣＣＭを導入する。また、原料
ガスとしてのモノシラン１〜２０ＳＣＣＭを導入し、触
媒ＣＶＤ法によって、基板１０上に単結晶シリコン膜を
成膜する。このときに、図３７に示すように、結晶性サ
ファイア薄膜５０上に、全面に単結晶シリコン膜２２
を、０．００５μｍ〜数μｍ（例えば、５０〜１００ｎ
ｍ）厚に、エピタキシャル成長させる。

【０３６４】このようにして、シリコンは、結晶性サフ
ァイア薄膜５０をシード（種）としてヘテロエピタキシ
ャル成長し、厚さ、例えば、５０〜１００（ｎｍ）厚程
度の単結晶シリコン膜２２として析出する。この場合、
サファイアは、単結晶シリコンと格子定数が殆ど同じで
あるので、シリコンは、結晶性サファイア薄膜５０上に
エピタキシャル成長する。

【０３６５】なお、必要に応じて、原料ガスのシラン系
ガス（モノシラン又はジシラン又はトリシラン等）に、
Ｎ型のリン又はひ素又はアンチモン等を適量混入した
り、又はＰ型のボロンを適量混入することで、任意のＮ
又はＰ型不純物キャリア濃度の単結晶シリコン膜を形成
することができる。Ｎ型化の場合は、例えば、フォスフ
ィン、アルシン、スチビンが採用され、Ｐ型化の場合
は、例えば、ジボランが採用される。

【０３６６】このとき、成膜装置１内での原料ガスの割
合を高めるために、マスフローコントローラーＭを制御
して、水素ガスの供給を成膜の途中で低減させ、単結晶
シリコン膜を高速で成膜するように構成してもよい。

【０３６７】その後、図３８に示すように、第５工程と
して、上記具体的実施例１の第５工程と同様の手順によ
り、ゲート絶縁膜用の酸化シリコン膜２３を成膜する。
このとき、単結晶シリコン膜とゲート絶縁膜用酸化シリ
コン膜は連続成膜とする。薄膜形成後は、原料ガスをカ
ットし、熱触媒体５を問題ない温度まで冷却して、キャ
リアガスの導入を停止する。

【０３６８】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に単結晶シリコン膜２２を堆
積させる。次いで、単結晶シリコン膜を少なくともチャ
ンネル領域とするＭＯＳＴＦＴの作製を行う。

【０３６９】第６工程として、図３９に示すように、Ｎ
チャンネルＭＯＳＴＦＴ用のチャンネル領域の不純物濃
度を制御するために、ＰチャンネルＭＯＳＴＦＴをフォ
トレジストｒ１でマスクし、Ｐ型不純物イオン（例え
ば、二フッ化ホウ素イオンＢＦ _２ ^＋）を、例えば、２０
〜３０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜の導電型をＰ型
化したシリコン層ｌ１とする。

【０３７０】次いで、第７工程として、図４０に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ用のチャンネル領域の
不純物濃度を制御するために、今度は、ＮチャンネルＭ
ＯＳＴＦＴをフォトレジストｒ２でマスクし、Ｎ型不純
物イオン（例えば、リンイオンＰ^＋）を、例えば、５０
〜６０ｋｅＶで５×１０^１２ａｔｏｍｓ／ｃｍ^２のドー
ズ量でイオン注入し、単結晶シリコン膜のＮ型化したシ
リコン層ｌ２とする。

【０３７１】次いで、第８工程では、図４１に示すよう
に、ゲート電極材料としてのモリブデン／タンタル合金
膜２４を、例えば、スパッタ法によって厚さ４００（ｎ
ｍ）厚に堆積させる。

【０３７２】次いで、第９工程では、図４２に示すよう
に、フォトレジストｒ３を所定パターンに形成し、これ
をマスクにして、モリブデン／タンタル合金膜２４をゲ
ート電極２５の形状にパターニングし、フォトレジスト
ｒ３の除去する。

【０３７３】次いで、第１０工程では、図４３に示すよ
うに、ＰチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ４でマスクし、Ｎ型不純物である、例
えば、Ａｓ^＋イオンを、例えば、７０〜８０ｋｅＶで１
×１０^１５ａｔｏｍｓ／ｃｍ ^２のドーズ量でイオン注入
しフォトレジスト除去後に、Ｎ_２中約１０００℃で２０
秒〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ａｎｎｅａｌ）で活性化し、ＮチャンネルＭＯＳＴＦＴ
のＮ^＋型ソース領域Ｓ１及びドレイン領域Ｄ１をそれぞ
れ形成する。

【０３７４】次いで、第１１工程では、図４４に示すよ
うに、ＮチャンネルＭＯＳＴＦＴ及びゲート電極２５を
フォトレジストｒ５でマスクし、Ｐ型不純物である、例
えば、Ｂ^＋イオンを、例えば、２０〜３０ｋｅＶで１×
１０^１５ａｔｏｍｓ／ｃｍ^２のドーズ量でイオン注入し
フォトレジスト除去後に、Ｎ_２中約１０００℃で２０秒
〜３０秒間のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）で活性化し、ＰチャンネルＭＯＳＴＦＴの
Ｐ^＋型ソース領域Ｓ２及びドレイン領域Ｄ２をそれぞれ
形成する。なお、このＲＴＡ処理はＮチャンネルＭＯＳ
ＴＦＴの活性化を一緒にしてもよい。

【０３７５】次いで、第１２工程では、図４５に示すよ
うに、全面に触媒ＣＶＤ法等によって、酸化シリコン膜
２７を、例えば５０〜１００（ｎｍ）厚、リンシリケー
トガラス（ＰＳＧ）膜２８を、例えば２００〜３００
（ｎｍ）厚、窒化シリコン膜２９を、例えば、１５０〜
２００（ｎｍ）厚に成膜する。

【０３７６】次いで、第１３工程では、図４５に示すよ
うに、絶縁膜の所定位置にコンタクト窓開けを行い、各
ホールを含む全面に、アルミニウムなどの電極材料をス
パッタ法等によって１５０℃で１μｍの厚みに堆積し、
これをパターニングして、図４６に示すように、Ｐチャ
ンネルＭＯＳＴＦＴ及びＮチャンネルＭＯＳＴＦＴの、
それぞれのソース又はドレイン電極Ｓ又はＤとゲート取
出し電極又は配線Ｇを形成する。

【０３７７】次いで、第１４工程では、上記具体的実施
例１の第１４工程及び第１５工程と同様の手順により、
水蒸気アニール工程及びプラズマクリーニング工程（ま
たはスパッタクリーニング工程）を行う。その後、フォ
ーミングガス（Ｎ_２＋Ｈ_２）中４００℃１ｈでシンター
処理してオーミックコンタクトと表面準位を改善し、各
ＭＯＳＴＦＴを完成する。

【０３７８】本例では、基板の少なくとも半導体装置形
成領域には単結晶半導体、例えば単結晶シリコンと格子
整合の良い物質層を形成し、この格子整合の良い物質を
シードに単結晶シリコン膜をヘテロエピタキシャル成長
させているので、高い電子／正孔移動度を有し、動作性
に優れる単結晶シリコン膜を得ることができる。

【０３７９】（具体的実施例８）具体的な実施例８とし
て、単結晶半導体膜をヘテロエピタキシャル成長により
形成して得た、ボトムゲート型単結晶シリコンＣＭＯＳ
ＴＦＴ製法の実施例を示す。基板１０の材質および大き
さは、上記具体的実施例１と同様の基準により選択され
る。まず、基板１０の少なくともＴＦＴ形成領域に、モ
リブデン／タンタル合金のスパッタ膜３００〜４００
（ｎｍ）厚を形成し、ボトムゲート電極を形成する。ボ
トムゲート電極には、汎用フォトリソグラフィ及びエッ
チング技術により、２０〜４５度のテーパーエッチング
を施す。次に、上記具体的実施例１の第１工程〜第３工
程と同様の手順により、保護膜用の窒化シリコン膜５０
〜２００（ｎｍ）厚，ボトムゲート絶縁膜用の酸化シリ
コン膜５０〜１００（ｎｍ）厚を形成する。

【０３８０】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、単結晶シリコン膜０．００５μｍ〜数μｍ（例え
ば、５０〜１００ｎｍ）厚をヘテロエピタキシャル成長
させる。

【０３８１】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、厚さ、例えば、５０〜１００μｍ程度の単結晶
シリコン膜として析出する。

【０３８２】その後、上記具体的実施例１の第５工程と
同様の手順により、保護膜用の酸化シリコン膜を成膜す
る。成膜後は、原料ガスをカットし、熱触媒体を問題な
い温度まで冷却して、キャリアガスの導入を停止する。

【０３８３】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に単結晶シリコン膜を堆積さ
せる。次いで、前記具体的実施例７と同様の方法で、単
結晶シリコン膜を少なくともチャンネル領域とするＭＯ
ＳＴＦＴの作製を行う。なお、本例では、ソース電極お
よびドレイン電極形成後に、前記具体的実施例１と同様
の方法で、水蒸気アニール処理を行う。

【０３８４】（具体的実施例９）具体的な実施例９とし
て、単結晶シリコン膜をヘテロエピタキシャル成長によ
り形成して得た、デュアルゲート型単結晶シリコンＣＭ
ＯＳＴＦＴ製法の実施例について説明する。基板１０の
材質および大きさは、上記具体的実施例１と同様の基準
により選択される。デュアルゲート型単結晶シリコンＣ
ＭＯＳＴＦＴは、以下の工程で作製される。まず、基板
１０の少なくともＴＦＴ領域に、モリブデン／タンタル
合金のスパッタ膜を３００〜４００（ｎｍ）厚に形成す
る。そして、汎用フォトリソグラフィ及びエッチング技
術により、２０〜４５度のテーパーエッチングを施し、
ボトムゲート電極を形成する。

【０３８５】次いで、上記具体的実施例１の第１工程〜
第３工程と同様の手順により、保護膜用の窒化シリコン
膜５０〜２００（ｎｍ）厚，ボトムゲート絶縁膜用の酸
化シリコン膜５０〜１００（ｎｍ）厚を形成する。

【０３８６】次いで、上記具体的実施例７と同様の手順
により、結晶性サファイア薄膜５〜２００（ｎｍ）厚を
形成する。次いで、上記具体的実施例７と同様の手順に
より、単結晶シリコン膜０．００５μｍ〜数μｍ（例え
ば、５０〜１００ｎｍ）厚をヘテロエピタキシャル成長
させる。

【０３８７】このようにして、シリコンは、結晶性サフ
ァイア薄膜をシード（種）としてヘテロエピタキシャル
成長し、厚さ、例えば、５０〜１００（ｎｍ）厚程度の
単結晶シリコン膜として析出する。

【０３８８】こうして、触媒ＣＶＤ法とヘテロエピタキ
シーによって、基板１０上に単結晶シリコン膜を堆積さ
せる。その後、単結晶シリコン膜を少なくともチャンネ
ル領域とするＭＯＳＴＦＴの作製を行う。なお、本例で
は、トップゲート電極，ソース電極およびドレイン電極
形成後に、前記具体的実施例1と同様な方法で、水蒸気
アニール処理を行う。

【０３８９】その後、上記具体的実施例１の第５工程と
同様の手順により、トップゲート絶縁膜用の酸化シリコ
ン膜５０〜１００（ｎｍ）厚を成膜する。また、必要に
応じて窒化シリコン膜５０〜２００（ｎｍ）厚を成膜す
る。また、成膜後は、原料ガスをカットし、熱触媒体５
を問題ない温度まで冷却して、キャリアガスの導入を停
止する。

【０３９０】次に、上記トップゲート絶縁膜用の酸化シ
リコン膜のソース、ドレイン領域を窓明けして、モリブ
デン／タンタル合金のスパッタ膜を全面に形成して、汎
用フォトリソグラフィ及びエッチング技術によりソー
ス、ドレインおよびトップゲート電極を形成する。

【０３９１】（具体的実施例１０）具体的な実施例１０
として、触媒スパッタリングによるトップゲート型ポリ
シリコンＣＭＯＳＴＦＴ製法の実施例を示す。本例は、
ターゲット４と基板１０との間に熱触媒体５を配置する
場合である。なお、熱触媒体５を配置しない場合には、
汎用のスパッタリングとなる。この汎用スパッタリング
を、本例と同様の条件で行った場合には、ポリシリコン
膜の代わりに、アモルファスシリコン膜が形成される。
本例では、ポリシリコン膜、酸化シリコン膜、窒化シリ
コン膜を、マルチチャンバの触媒ＤＣスパッタリング装
置による本発明の半導体膜形成方法で成膜する。基板１
０として、歪点が約４７０〜６７０℃、厚さ５０μｍ〜
数ｍｍのほうけい酸ガラス，アルミノけい酸ガラスを用
いる。

【０３９２】本例では、第１のチャンバ乃至第３のチャ
ンバを備えたマルチチャンバからなる薄膜形成装置を用
い、図３に示す上記実施例１で説明した手順により、図
１６に示すように、保護膜用の窒化シリコン膜１１を５
０〜２００（ｎｍ）厚，酸化シリコン膜１２を５０〜１
００（ｎｍ）厚，ポリシリコン膜１３を４０〜６０（ｎ
ｍ）厚に成膜する。本例でも、上記実施例１と同様に、
窒化シリコン膜１１を成膜する場合のターゲット４とし
て、窒化シリコンからなるターゲット４を、酸化シリコ
ン膜１２，酸化シリコン膜１４を成膜する場合のターゲ
ット４として、酸化シリコンからなるターゲット４を、
ポリシリコン膜１３を成膜する場合のターゲット４とし
て、シリコンからなるターゲットを用いる。

【０３９３】ポリシリコン膜１３が形成されたら、触媒
スパッタリング装置から基板１０を取り出し、形成した
ポリシリコン膜を、触媒スパッタリング装置とは異なる
不図示のレーザーアニール装置中で、エキシマレーザー
アニール処理する。このエキシマレーザーアニール処理
は、上記具体的実施例１と同様の手順により行う。

【０３９４】その後、レーザーアニール装置から基板１
０を取り出し、再び基板１０を触媒スパッタリング装置
内に設置する。その後、ゲート絶縁膜用の酸化シリコン
膜１４を５０〜１００（ｎｍ）厚に成膜する。以上の工
程により、図１６に示す薄膜層が形成される。

【０３９５】次いで、上記ポリシリコン層を少なくとも
チャンネル領域とするＭＯＳＴＦＴの作製を行う。この
ＭＯＳＴＦＴの作成は、上記具体的実施例１の第１２工
程の酸化シリコン膜１９および窒化シリコン膜２１の成
膜を触媒スパッタリング法で行う点を除いては、上記具
体的実施例１の第６工程乃至第１３工程と同様の手順に
よる。この手順により、図２４に示すソース又はドレイ
ン電極Ｓ又はＤとゲート取出し電極又は配線Ｇを形成し
た後には、上記具体的実施例１と同様の手順により、水
蒸気アニール工程及びプラズマクリーニング工程（また
はスパッタクリーニング工程）を行う。フォーミングガ
ス（Ｎ_２＋Ｈ_２）中４００℃で１時間シンター処理して
オーミックコンタクトと表面準位を改善し、各ＭＯＳＴ
ＦＴを完成する。

【０３９６】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０３９７】（具体的実施例１１）さらに、具体的な実
施例１１として、触媒スパッタリングによるボトムゲー
ト型ポリシリコンＣＭＯＳＴＦＴ製法の実施例について
説明する。本例は、ターゲット４と基板１０との間に熱
触媒体５を配置する場合である。なお、熱触媒体５を配
置しない場合には、汎用のスパッタリングとなる。本例
では、ポリシリコン膜、酸化シリコン膜、窒化シリコン
膜を、マルチチャンバの触媒ＤＣスパッタリング装置に
よる本発明の半導体膜形成方法で成膜する。基板１０
は、上記具体的実施例１０と同様の基板を用いる。

【０３９８】まず、スパッタリングにより、モリブデン
／タンタルからなる合金ターゲット４を用いて、基板の
少なくともＴＦＴ形成領域に、耐熱性の高いモリブデン
／タンタル合金のスパッタ膜３００〜４００（ｎｍ）厚
を形成し、ボトムゲート電極を形成する。ボトムゲート
電極には、汎用フォトリソグラフイ及びエッチング技術
により、２０〜４５度のテーパーエッチングを施す。

【０３９９】次に、チャンバＡ乃至チャンバＣの３つの
チャンバを備えたマルチチャンバからなる薄膜形成装置
を用い、図３に示す上記実施例１で説明した手順によ
り、保護膜用の窒化シリコン膜５０〜２００（ｎｍ）厚
およびゲート絶縁膜用の酸化シリコン膜５０〜１００
（ｎｍ）厚，ポリシリコン膜４０〜６０（ｎｍ）厚を成
膜する。本例でも、上記具体的実施例１０と同様のター
ゲットを用いる。

【０４００】その後、形成されたポリシリコン膜を、不
図示のレーザーアニール装置中で、エキシマレーザーア
ニール処理する。このエキシマレーザーアニール処理
は、短波長パルスレーザ光を形成された薄膜の表面側か
ら照射する点を除いては、上記具体的実施例１と同様の
手順により行う。

【０４０１】その後、レーザーアニール装置から基板１
０を取り出し、触媒スパッタリングによりポリシリコン
膜上に、保護膜用の酸化シリコン膜５０〜１００（ｎ
ｍ）厚を成膜する。なお、この保護膜用の酸化シリコン
膜は、ポリシリコン膜と連続形成し、その後にレーザー
アニール処理してもよい。

【０４０２】こうして、絶縁基板１０上に５０〜１００
（ｎｍ）厚の大粒径ポリシリコン層を成膜する。次い
で、前記具体的実施例１０と同様の方法で、このポリシ
リコン層を少なくともチャンネル領域とするＭＯＳＴＦ
Ｔの作製を行う。

【０４０３】電極形成後、上記具体的実施例１と同様の
手順により、水蒸気アニール工程及び電極のプラズマク
リーニング工程（またはスパッタクリーニング工程）を
行う。フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃で１
時間シンター処理してオーミックコンタクトと表面準位
を改善し、各ＭＯＳＴＦＴを完成する。

【０４０４】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０４０５】（具体的実施例１２）具体的な実施例１２
として、触媒スパッタリングによるデュアルゲート型ポ
リシリコンＣＭＯＳＴＦＴ製法の実施例について説明す
る。本例は、ターゲット４と基板１０との間に熱触媒体
５を配置する場合である。なお、熱触媒体５を配置しな
い場合には、汎用のスパッタリングとなる。本例では、
ポリシリコン膜、酸化シリコン膜、窒化シリコン膜を、
マルチチャンバの触媒ＤＣスパッタリング装置による本
発明の半導体膜形成方法で成膜する。

【０４０６】まず、基板上の少なくともＴＦＴ作製領域
に、耐熱性の高いモリブデン／タンタル合金のスパッタ
膜を３００〜４００（ｎｍ）厚程度形成し、ボトムゲー
ト電極を形成する。ボトムゲート電極には、汎用フォト
リソグラフイ及びエッチング技術により、２０〜４５度
のテーパーエッチングを施す。

【０４０７】次に、触媒スパッタリングにより、チャン
バＡ乃至チャンバＣの３つのチャンバを備えたマルチチ
ャンバからなる薄膜形成装置を用い、図３に示す上記実
施例１で説明した手順により、図１６に示すように、保
護膜用の窒化シリコン膜５０〜２００（ｎｍ）厚および
ボトムゲート絶縁膜用の酸化シリコン膜（５０〜１００
（ｎｍ）厚），ポリシリコン膜４０〜６０（ｎｍ）厚を
成膜する。本例でも、上記具体的実施例１０と同様のタ
ーゲットを用いる。

【０４０８】その後、形成されたポリシリコン膜を、不
図示のレーザーアニール装置中で、エキシマレーザーア
ニール処理する。このエキシマレーザーアニール処理
は、上記具体的実施例１と同様の手順により行う。

【０４０９】その後、レーザーアニール装置から基板１
０を取り出し、トップゲート絶縁膜用の酸化シリコン膜
５０〜１００（ｎｍ）厚を成膜する。なお、ポリシリコ
ン膜と、トップゲート絶縁膜用の酸化シリコン膜とを連
続成膜し、その後にレーザーアニール処理するようにし
てもよい。次いで、前記具体的実施例１と同様な方法
で、ポリシリコン層を少なくともチャンネル領域とする
ＭＯＳＴＦＴの作製を行う。

【０４１０】電極形成後、上記具体的実施例１と同様の
手順により、水蒸気アニール工程及び電極のプラズマク
リーニング工程（またはスパッタクリーニング工程）を
行う。フォーミングガス（Ｎ_２＋Ｈ_２）中４００℃１ｈ
でシンター処理してオーミックコンタクトと表面準位を
改善し、各ＭＯＳＴＦＴを完成する。

【０４１１】本例では、レーザーアニール工程と、この
水蒸気アニール工程およびプラズマクリーニング工程
（またはスパッタクリーニング工程）との双方を備える
ように構成しているが、レーザーアニール工程を備える
が水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えないように
構成しても良い。また、レーザーアニール工程を備えず
に、水蒸気アニール工程及びプラズマクリーニング工程
（またはスパッタクリーニング工程）を備えるように構
成しても良い。また、レーザーアニール工程と水蒸気ア
ニール工程とを電極形成前に行う場合には、電極が水蒸
気によって腐食されないため、電極のプラズマクリーニ
ングまたはスパッタクリーニング工程とを行う必要はな
い。

【０４１２】

【発明の効果】本発明では、半導体膜をレーザーでアニ
ール処理するように構成しているので、半導体膜の極表
面のみが瞬時に熱せられ、基板への熱の影響が及びにく
くなり、基板の変形を起こすことなく、アモルファスシ
リコンまたは微結晶シリコンまたはポリシリコン薄膜を
結晶化でき、又不純物の活性化もでき、例えば移動度の
大きい大粒径ポリシリコン薄膜に変えることができる。
しかも、この結晶化、活性化は基板全体を高温にするこ
となく、低温で行うことができる。また、薄膜半導体装
置の性能を向上し、かつ製造を容易にするものである。

【０４１３】また、本発明によれば、水蒸気を含む低圧
高温または高圧高温雰囲気内におけるアニールを行うた
め、４００℃以下の低温の加熱処理であっても効果的
に、半導体と絶縁膜との界面準位の改善と、絶縁膜の改
質をはかることができる。

【０４１４】また、絶縁膜の改質，すなわち絶縁膜中の
水およびＯＨ基を低減することによって、ゲート絶縁膜
または半導体膜の、ホットエレクトロン劣化を抑制する
効果を得ることができる。

【０４１５】更に、ゲート絶縁膜中の欠陥や不純物に起
因する静電荷を中性化し、負に寄ったフラットバンド電
圧を０Ｖ側に近づけることができることから、ｎチャネ
ルＭＩＳトランジスタにおけるディプリーション型への
移行を回避してエンハンスメント型とし、ｐチャネルＭ
ＩＳトランジスタにおいてはしきい値電圧Ｖ_thの増大化
を回避して確実な動作を行わしめることができるので、
両導電型チャネルのＭＩＳトランジスタによるＣＭＯＳ
等の集積回路化を容易に行うことができる。

【０４１６】また、同一半導体基板における素子特性の
ばらつきを小さくすることができ、回路の集積化が容易
となる。また、半導体膜と絶縁膜の界面特性の向上、す
なわちスレッショホールド値を下げ、オン電流を増大さ
せ、オフ電流を低下させ、しきい値電圧Ｖ_thを低下させ
る効果を奏することができるものであり、集積回路の高
速動作化が実現できるものである。

【０４１７】また、電極形成後の水蒸気アニール処理後
に、少なくとも電極表面をスパッタクリーニング又はプ
ラズマクリーニングしてその酸化膜及び水酸化膜を除去
するので、外部取り出し（金線ボンディング、無電解Ｎ
ｉ／Ａｕメッキ＋半田バンプ）の電気／機械的コンタク
トが改善され、特性、品質及び信頼性が向上する。

【０４１８】また、本発明によれば、コントロールファ
クターとしての触媒体の種類及び温度、基板加熱温度、
気相成膜条件、原料ガスの種類、添加するＮ又はＰ型不
純物濃度等を変更することにより、広範囲のＮ又はＰ型
不純物濃度の半導体膜が容易に得られるので、高移動度
でＶ_th調整が容易で、低抵抗での高速動作が可能であ
る。また、基板温度の更なる低温化が実現し、安価で大
型化が容易な低歪点ガラスや耐熱性樹脂基板等を採用で
き、コストダウンが出来る。

【０４１９】また、本発明では、触媒ＣＶＤ、高密度プ
ラズマＣＶＤ、高密度触媒ＣＶＤ法触媒スパッタリング
等を用いて基板に薄膜を形成するときに、活性化水素イ
オンＨ^＊を常時発生させ、基板表面が常にクリーニング
されるように構成されているので、ゲート絶縁膜の酸化
シリコン膜とポリシリコン膜の界面にアモルファスシリ
コンの遷移層が形成されず、高品質な薄膜層を形成する
ことが可能となる。また、成膜後、またはレーザーアニ
ール処理後、または水蒸気アニール処理後の少なくとも
キャリアチャンネル領域、例えば、ゲート絶縁膜との界
面付近のポリシリコン膜中の酸素，炭素，窒素それぞれ
の濃度を低減でき、例えば１×１０ ^１９ａｔｏｍｓ／ｃ
ｍ^３以下、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３
以下にできるので、高移動度，高品質のポリシリコン膜
を形成することが可能となる。

【０４２０】また、成膜する前に活性化水素イオンＨ^＊
で基板表面を常時クリーニングして、表面改質処理する
ので、基板表面の水，酸素，汚れ等の分子付着が除去さ
れて界面準位が低減し、それぞれの膜間のストレスが低
く、高品質の成膜（窒化シリコン膜、酸化シリコン膜、
ポリシリコン膜等）とすることが可能となる。特にゲー
ト絶縁膜とシリコン膜を連続的に成膜する際に、活性化
水素イオンＨ^＊にさらす処理を有すると、水素アニール
効果により、界面準位密度の低い半導体−絶縁体接合構
造の高品質半導体装置を製造することが可能となる。

【０４２１】このために、トップゲート型のみならず、
ボトムゲート型、デュアルゲート型ＴＦＴでも、高い電
子／正孔移動度のポリシリコン膜及び単結晶シリコン膜
が得られる。したがって、この高性能のポリシリコン膜
又は単結晶シリコン膜を使用した半導体装置、電気光学
装置等の製造が可能となる。

【０４２２】高密度プラズマＣＶＤ、プラズマＣＶＤ、
触媒ＣＶＤ法等により連続成膜するときに、同一チャン
バ内でそれぞれの成膜用原料ガスを徐々に減少させた
り、増加させたりすることにより傾斜接合の膜にするこ
とが可能であるので、それぞれの膜間のストレスが低減
し、高品質の絶縁体−半導体接合の半導体装置等の製造
が可能となる。

【０４２３】また、半導体膜と絶縁膜を真空容器中の異
なるチャンバ内で成膜する場合は、コンタミ防止とそれ
ぞれの膜間のストレス低減を図ることができ、高品質の
半導体装置等の製造が可能となる。

【０４２４】さらに、本発明では、真空容器内の異なる
室内で、半導体膜および絶縁膜形成とレーザーアニール
処理と水蒸気アニール処理とを行うことにより、連続的
に半導体膜および絶縁膜形成とレーザーアニール処理と
水蒸気アニール処理を行うことが可能となる。さらに、
これにより、コンタミネーション防止と作業性向上を図
ることができ、高性能、高品質で安価な半導体装置等の
製造が可能となる。

【図面の簡単な説明】

【図１】本発明の薄膜形成方法に使用する装置の一例を
示す説明図である。

【図２】本発明に係るスパッタリング装置の一例を示す
説明図である。

【図３】チャンバへのガス導入形態を示すグラフ図であ
る。

【図４】チャンバへのガス導入形態を示すグラフ図であ
る。

【図５】チャンバへのガス導入形態を示すグラフ図であ
る。

【図６】チャンバへのガス導入形態を示すグラフ図であ
る。

【図７】チャンバへのガス導入形態を示すグラフ図であ
る。

【図８】チャンバへのガス導入形態を示すグラフ図であ
る。

【図９】チャンバへのガス導入形態を示すグラフ図であ
る。

【図１０】ガスの供給方法の一例を示す説明図である。

【図１１】チャンバ内への水蒸気の供給方法の一例を示
す説明図である。

【図１２】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１３】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１４】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１５】本発明の薄膜形成方法に使用する装置の他の
例を示す説明図である。

【図１６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図１９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図２９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３５】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３７】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３８】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図３９】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４０】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４１】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４２】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４３】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４４】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【図４５】本発明の薄膜形成方法に使用するスパッタリ
ング装置の一例を示す説明図である。

【図４６】本発明の実施例における薄膜形成方法及び薄
膜半導体の製造方法のプロセスを示す説明図である。

【符号の説明】

１ 成膜装置 Ａ，Ｂ，Ｃ チャンバ １ａ 排気系 ２ サセプタ ２ａ 上面 ２ｂ ヒータ ２ｃ ヒータ電源 ３ ガス導入系 ３ａ ガスシャワーヘッド ３ｃ 手動バルブ ３ｄ 自動バルブ ３ｅ 三方弁 ４ ターゲット ５ 熱触媒体 ５ａ 加熱手段 ９ ＤＣ電極 ９ａ ＤＣ電源 １０ 基板 １０ａ 段差 １１，１５，２１，２９ 窒化シリコン膜 １２，１４，１９，２３，２７ 酸化シリコン膜 １３ ポリシリコン膜 １６，２４ モリブデン／タンタル合金膜 １７，２５ ゲート電極 ２０，２８ リンシリケートガラス（ＰＳＧ）膜 ２２ 単結晶シリコン膜 ３０ 直流電源 ３１ 水蒸気アニールチャンバ ３２ サセプタ ３３ ガス供給系 ３４ 圧力計 ３５ 水の収容部 ３６ 恒温槽 ３７ 連結管 ３８ キャリアガス供給口 ４１ ロード・ロック室 ４２ セパレーション室 ４３ 成膜室 ４４ レーザーアニール室 ４５ 水蒸気アニール室 ４６ 半導体膜成膜室 ４７ 絶縁膜成膜室 ５０ サファイア薄膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢木 肇 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F045 AA06 AA08 AA19 AB02 AB03 AB04 AB32 AB33 AB34 AB35 AB36 AB37 AB38 AC01 AC03 AC05 AC12 AD06 AD07 AD08 AD09 AE29 AF02 AF03 AF04 AF05 AF06 AF07 CA09 CA13 CA15 DA59 DQ15 DQ17 EB08 EB12 EB13 EE12 EF05 HA16 HA18 HA25 5F052 AA02 AA22 DA01 DB01 DB07 EA01 EA15 FA13 GC01 GC06 GC07 GC09 JA01 JA02 JA03 JA04

Claims (49)

【特許請求の範囲】
1. 【請求項１】 触媒ＣＶＤまたは高密度触媒ＣＶＤを利
   用して、基板に半導体膜を形成する半導体膜形成方法で
   あって、 真空容器に少なくとも原料ガスを供給して前記基板上に
   半導体膜を形成することを含む半導体膜形成工程と、 前記形成された半導体膜にレーザーを照射し、前記形成
   された半導体膜をレーザーでアニールするレーザーアニ
   ール工程と、 を備えたことを特徴とする半導体膜形成方法。
2. 【請求項２】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを常時供給し、該供給
   されたキャリアガスで発生した活性化水素イオンＨ^＊で
   前記基板上をクリーニングするクリーニング工程を備
   え、 前記クリーニング工程と、前記半導体膜形成工程とを行
   うことを特徴とする請求項１記載の半導体膜形成方法。
3. 【請求項３】 前記半導体膜形成工程の前から、前記真
   空容器に水素を含むキャリアガスを供給し、該供給され
   たキャリアガスで発生した活性化水素イオンＨ^＊で前記
   基板上をクリーニングするクリーニング工程と、 前記キャリアガスの供給を、前記半導体膜形成工程の
   前，途中，後の少なくとも一つで増減する工程と、 前記半導体膜形成工程と、を行うことを特徴とする請求
   項１記載の半導体膜形成方法。
4. 【請求項４】 前記真空容器内の成膜室で前記半導体膜
   形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、前記半導体膜形成工程と前記レーザ
   ーアニール工程とを前記真空容器内で連続して行うこと
   を特徴とする請求項１記載の半導体膜形成方法。
5. 【請求項５】 前記成膜室で、前記レーザーでアニール
   された半導体膜上に絶縁膜を成膜し、 前記半導体膜形成工程と前記レーザーアニール工程と前
   記絶縁膜の成膜とを記真空容器内で連続して行うことを
   特徴とする請求項１記載の半導体膜形成方法。
6. 【請求項６】 触媒ＣＶＤまたは高密度触媒ＣＶＤを利
   用して、基板に半導体膜を形成する半導体膜形成方法で
   あって、 前記真空容器に少なくとも原料ガスを供給して前記基板
   上に、半導体膜と、絶縁膜と、を形成することを含む半
   導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
   し、前記形成された半導体膜および絶縁膜をレーザーで
   アニールするレーザーアニール工程と、を備えたことを
   特徴とする半導体膜形成方法。
7. 【請求項７】 前記真空容器とは異なるレーザーアニー
   ル装置内で前記レーザーアニール工程を行うことを特徴
   とする請求項１または６記載の半導体膜形成方法。
8. 【請求項８】 前記真空容器内の成膜室で半導体膜およ
   び絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
   ール工程とを前記真空容器内で連続して行うことを特徴
   とする請求項６記載の半導体膜形成方法。
9. 【請求項９】 前記真空容器内の半導体膜成膜室で半導
   体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
   ニール工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
   アニール工程とを前記真空容器内で連続して行うことを
   特徴とする請求項６記載の半導体膜形成方法。
10. 【請求項１０】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
11. 【請求項１１】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
12. 【請求項１２】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項１または６記載の半導体膜形成方法。
13. 【請求項１３】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用して、基板に半導体膜を形成する半導体膜形成方法
    であって、 前記真空容器に少なくとも原料ガスを供給して前記基板
    上に、半導体膜と、絶縁膜と、を形成することを含む半
    導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜を水蒸気でアニー
    ルする水蒸気アニール工程と、を備えたことを特徴とす
    る半導体膜形成方法。
14. 【請求項１４】 前記真空容器とは異なる水蒸気アニー
    ル装置内で前記水蒸気アニール工程を行うことを特徴と
    する請求項１３記載の半導体膜形成方法。
15. 【請求項１５】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記水蒸気アニー
    ル工程とを前記真空容器内で連続して行うことを特徴と
    する請求項１３記載の半導体膜形成方法。
16. 【請求項１６】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、前記半導体膜の形成と前記絶縁膜の形成
    と前記水蒸気アニール工程とを前記真空容器内で連続し
    て行うことを特徴とする請求項１３記載の半導体膜形成
    方法。
17. 【請求項１７】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とすることを特徴と
    する請求項１３記載の半導体膜形成方法。
18. 【請求項１８】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜内の少なくともキャリアチャンネ
    ル領域における酸素，炭素，窒素のそれぞれの濃度が１
    ×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
    １原子％／ｃｍ ^３以上の半導体膜とすることを特徴とす
    る請求項１３記載の半導体膜形成方法。
19. 【請求項１９】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜内の少なくともキャリアチャンネ
    ル領域における酸素，炭素，窒素のそれぞれの濃度が１
    ×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０
    １原子％／ｃｍ ^３以上の半導体膜とすることを特徴とす
    る請求項１３記載の半導体膜形成方法。
20. 【請求項２０】 前記半導体膜が単結晶シリコンである
    場合、少なくともシリコン膜形成領域に段差を形成し、
    前記段差を含むシリコン膜形成領域に単結晶シリコン膜
    をグラフォエピタキシャル成長させることを特徴とする
    請求項１３記載の半導体膜形成方法。
21. 【請求項２１】 前記半導体膜が単結晶シリコンである
    場合、少なくともシリコン膜形成領域に単結晶シリコン
    と格子整合の良い物質層を形成し、該物質層を含むシリ
    コン膜形成領域に単結晶シリコン膜をヘテロエピタキシ
    ャル成長させることを特徴とする請求項１３記載の半導
    体膜形成方法。
22. 【請求項２２】 前記単結晶シリコンと格子整合の良い
    物質層は、サファイアおよびスピネル構造体およびフッ
    化カルシウムを含む群より選ばれた、少なくとも一種以
    上の物質よりなることを特徴とする請求項２１記載の半
    導体膜形成方法。
23. 【請求項２３】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用して、基板に半導体膜を形成する半導体膜形成方法
    であって、 前記真空容器に少なくとも原料ガスを供給して前記基板
    上に、半導体膜と、絶縁膜と、を形成することを含む半
    導体膜および絶縁膜形成工程と、 前記形成された半導体膜および絶縁膜にレーザーを照射
    し、前記形成された半導体膜および絶縁膜をレーザーで
    アニールするレーザーアニール工程と、 該レーザーアニール工程の後工程であって、水蒸気でア
    ニールを行う水蒸気アニール工程と、を備えたことを特
    徴とする半導体膜形成方法。
24. 【請求項２４】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを常時
    供給し、該供給されたキャリアガスで発生した活性化水
    素イオンＨ^＊で前記基板上をクリーニングするクリーニ
    ング工程を備え、 前記クリーニング工程と、前記半導体膜および絶縁膜形
    成工程とを行うことを特徴とする請求項６，１３，２３
    いずれか記載の半導体膜形成方法。
25. 【請求項２５】 前記半導体膜および絶縁膜形成工程の
    前から、前記真空容器に水素を含むキャリアガスを供給
    し、該供給されたキャリアガスで発生した活性化水素イ
    オンＨ^＊で前記基板上をクリーニングするクリーニング
    工程と、 前記キャリアガスの供給を、前記半導体膜および絶縁膜
    形成工程の前，途中，後の少なくとも一つで増減する工
    程と、 前記半導体膜および絶縁膜形成工程と、を行うことを特
    徴とする請求項６，１３，２３いずれか記載の半導体膜
    形成方法。
26. 【請求項２６】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール工程を行い、 前記真空容器とは異なる水蒸気アニール装置内で前記水
    蒸気アニール工程を行うことを特徴とする請求項２３記
    載の半導体膜形成方法。
27. 【請求項２７】 前記真空容器内の成膜室で半導体膜お
    よび絶縁膜形成工程を行い、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜および絶縁膜形成工程と前記レーザーアニ
    ール工程と前記水蒸気アニール工程とを前記真空容器内
    で連続して行うことを特徴とする請求項２３記載の半導
    体膜形成方法。
28. 【請求項２８】 前記真空容器内の半導体膜成膜室で半
    導体膜を形成し、 前記真空容器内の絶縁膜成膜室で絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール工程を行い、 前記真空容器内の水蒸気アニール室で前記水蒸気アニー
    ル工程を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール工程と前記水蒸気アニール工程とを前記真空容
    器内で連続して行うことを特徴とする請求項２３記載の
    半導体膜形成方法。
29. 【請求項２９】 前記半導体膜形成工程または前記半導
    体膜および絶縁膜形成工程では、前記半導体膜として、
    該半導体膜内の少なくともキャリアチャンネル領域にお
    ける酸素，炭素，窒素のそれぞれの濃度が１×１０^１９
    ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１原子％／
    ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程では、前記半導体膜を水蒸気ア
    ニールして、該半導体膜内の少なくともキャリアチャン
    ネル領域における酸素，炭素，窒素のそれぞれの濃度が
    １×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．
    ０１原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程では、前記半導体膜をレーザ
    ーアニールして、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
30. 【請求項３０】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとした場合における前記
    半導体膜形成工程または前記半導体膜および絶縁膜形成
    工程での前記半導体膜として、該半導体膜内の少なくと
    もキャリアチャンネル領域における酸素，炭素，窒素の
    それぞれの濃度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以
    下、水素濃度が０．０１原子％／ｃｍ^３以上である半導
    体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜の少なくともキャリアチャンネル
    領域における酸素，炭素，窒素のそれぞれの濃度が１×
    １０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
    原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
31. 【請求項３１】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、
    前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いた場合における前記半導体膜形成
    工程または前記半導体膜および絶縁膜形成工程での前記
    半導体膜として、該半導体膜内の少なくともキャリアチ
    ャンネル領域における酸素，炭素，窒素のそれぞれの濃
    度が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上である半導体膜を形成し、 前記水蒸気アニール工程で、前記半導体膜を水蒸気アニ
    ールして、該半導体膜の少なくともキャリアチャンネル
    領域における酸素，炭素，窒素のそれぞれの濃度が１×
    １０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が０．０１
    原子％／ｃｍ^３以上の半導体膜とし、 前記レーザーアニール工程で、前記半導体膜をレーザー
    アニールして、該半導体膜内の少なくともキャリアチャ
    ンネル領域における酸素，炭素，窒素のそれぞれの濃度
    が１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、水素濃度が
    ０．０１原子％／ｃｍ^３以上の半導体膜とすることを特
    徴とする請求項２３記載の半導体膜形成方法。
32. 【請求項３２】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとしたことを特徴とする
    請求項１，６，１３，２３いずれか記載の半導体膜形成
    方法。
33. 【請求項３３】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、 前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いたことを特徴とする請求項１，
    ６，１３，２３いずれか記載の半導体膜形成方法。
34. 【請求項３４】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、基板上に、保護膜と、半導体膜と、ゲート絶縁
    膜と、を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成し
    てなることを特徴とする薄膜半導体装置の製造方法。
35. 【請求項３５】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、保護膜とを連続成膜し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いで、ソース／ドレイン電極を形成してなることを特
    徴とする薄膜半導体装置の製造方法。
36. 【請求項３６】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、トップゲート絶縁膜とを連続成
    膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成し
    てなることを特徴とする薄膜半導体装置の製造方法。
37. 【請求項３７】 前記真空容器とは異なるレーザーアニ
    ール装置内で前記レーザーアニール処理を行うことを特
    徴とする請求項３４，３５，３６いずれか記載の薄膜半
    導体装置の製造方法。
38. 【請求項３８】 前記真空容器内の成膜室で前記半導体
    膜および前記絶縁膜を成膜し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜および絶縁膜の成膜と前記レーザーアニー
    ル処理とを前記真空容器内で連続して行うことを特徴と
    する請求項３４，３５，３６いずれか記載の薄膜半導体
    装置の製造方法。
39. 【請求項３９】 前記真空容器内の半導体膜成膜室で前
    記半導体膜を成膜し、 前記真空容器内の絶縁膜成膜室で前記絶縁膜を形成し、 前記真空容器内のレーザーアニール室で前記レーザーア
    ニール処理を行い、 前記半導体膜の形成と前記絶縁膜の形成と前記レーザー
    アニール処理とを前記真空容器内で連続して行うことを
    特徴とする請求項３４，３５，３６いずれか記載の薄膜
    半導体装置の製造方法。
40. 【請求項４０】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、前記基板上に、保護膜と、半導体膜と、ゲート
    絶縁膜と、を連続成膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
41. 【請求項４１】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、保護膜とを連続成膜し、 その後、ソース／ドレイン電極を形成し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／ボトムゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
42. 【請求項４２】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、トップゲート絶縁膜とを連続成
    膜し、 その後、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ボトムゲート／ド
    レイン電極のプラズマクリーニング又はスパッタクリー
    ニングを行うことを特徴とする薄膜半導体装置の製造方
    法。
43. 【請求項４３】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してトップゲート型ＴＦＴを製造する方法であっ
    て、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、基板上に、保護膜と、半導体膜と、ゲート絶縁
    膜と、を連続成膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いでソース／トップゲート／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ソース／トップゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
44. 【請求項４４】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してボトムゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、保護膜とを連続成膜し、 その後で、前記半導体膜をレーザーアニール処理して多
    結晶半導体膜とし、 次いでソース／ドレイン電極を形成し、 次いで低圧高温又は高圧高温で、水蒸気アニール処理を
    行い、 その後、前記ソース／ボトムゲート／ドレイン電極のプ
    ラズマクリーニング又はスパッタクリーニングを行うこ
    とを特徴とする薄膜半導体装置の製造方法。
45. 【請求項４５】 触媒ＣＶＤまたは高密度触媒ＣＶＤを
    利用してデュアルゲート型ＴＦＴを製造する方法であっ
    て、 基板上にボトムゲート電極を形成し、 真空容器に少なくとも原料ガスを供給して、前記真空容
    器中で、ボトムゲート電極上に保護膜と、ボトムゲート
    絶縁膜と、半導体膜と、トップゲート絶縁膜とを連続成
    膜し、 その後、前記半導体膜をレーザーアニール処理して多結
    晶半導体膜とし、 次いで、ソース／トップゲート／ドレイン電極を形成
    し、 次いで、低圧高温又は高圧高温で、水蒸気アニール処理
    を行い、 その後、前記ソース／トップゲート／ボトムゲート／ド
    レイン電極のプラズマクリーニング又はスパッタクリー
    ニングを行うことを特徴とする薄膜半導体装置の製造方
    法。
46. 【請求項４６】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、高密度プラズマＣＶＤまたはプラズマＣＶＤまた
    は減圧ＣＶＤまたは常圧ＣＶＤとしたことを特徴とする
    請求項３４，３５，３６，４０，４１，４２，４３，４
    ４，４５いずれか記載の薄膜半導体装置の製造方法。
47. 【請求項４７】 前記触媒ＣＶＤまたは高密度触媒ＣＶ
    Ｄを、スパッタリングまたは触媒スパッタリングとし、 前記真空容器に少なくとも原料ガスを供給する代わり
    に、ターゲットを用いたことを特徴とする請求項３４，
    ３５，３６，４０，４１，４２，４３，４４，４５いず
    れか記載の薄膜半導体装置の製造方法。
48. 【請求項４８】 前記真空容器に水素を含むキャリアガ
    スを常時供給し、該供給されたキャリアガスで発生した
    活性化水素イオンＨ^＊で前記基板上をクリーニングする
    クリーニング工程を備え、 前記膜の成膜と前記クリーニング工程とを繰り返し、或
    いは前記クリーニング工程の後で前記膜の成膜を繰り返
    すことを特徴とする請求項３４，３５，３６，４０，４
    １，４２，４３，４４，４５いずれか記載の薄膜半導体
    装置の製造方法。
49. 【請求項４９】 前記真空容器に水素を含むキャリアガ
    スを供給し、該供給されたキャリアガスで発生した活性
    化水素イオンＨ^＊で前記基板上をクリーニングするクリ
    ーニング工程と、 前記キャリアガスの供給を、前記膜を形成する前，途
    中，後の少なくとも一つで増減する工程と、 前記膜の形成と、を行うことを特徴とする請求項３４，
    ３５，３６，４０，４１，４２，４３，４４，４５いず
    れか記載の薄膜半導体装置の製造方法。