JP2000277438A

JP2000277438A - 多結晶半導体膜の形成方法

Info

Publication number: JP2000277438A
Application number: JP11081306A
Authority: JP
Inventors: Hisayoshi Yamoto; 久良矢元; Hideo Yamanaka; 英雄山中; Hajime Yagi; 肇矢木; Yuichi Sato; 勇一佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-25
Filing date: 1999-03-25
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】電子及びホールの移動度の向上を図り、良質
なポリシリコン等の多結晶半導体膜を得ることのでき
る、多結晶半導体膜の形成方法の提供が望まれている。【解決手段】触媒ＣＶＤ法によって基板１上に半導体
膜２を形成する工程と、半導体膜２をレーザアニール処
理して多結晶半導体膜３を得る工程と、を備えてなる多
結晶半導体膜の形成方法。半導体２がシリコンであって
もよく、また、このシリコンがゲルマニウムを含有した
シリコンであってもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、化学的気相成長法
（ＣＶＤ法）を用いた半導体膜の形成方法に係り、詳し
くは触媒体により原料ガスを活性化させて堆積を行う触
媒ＣＶＤ法を用いた多結晶半導体膜の形成方法に関す
る。

【０００２】

【従来の技術】半導体装置においては、例えば薄膜トラ
ンジスタ（ＴＦＴ）の材料として多結晶シリコン（ポリ
シリコン）が広く用いられている。このような多結晶シ
リコン膜の形成方法としては、モノシラン（ＳｉＨ₄）
ガスを原料とするプラズマＣＶＤ法や減圧ＣＶＤ法によ
って多結晶シリコンを基板上に堆積し、成膜するのが一
般的である。

【０００３】また、近年では、このようにして得られた
多結晶シリコン膜の電子及びホールの移動度を高めるべ
く、得られた多結晶シリコン膜を高温処理したり、エキ
シマレーザアニール処理する方法が試みられており、特
に、エキシマレーザアニールによって処理することによ
り、電子及びホールの移動度を８０〜１２０ｃｍ²／Ｖ
・ｓｅｃ程度にまで向上した多結晶シリコン膜が得られ
ている。

【０００４】なお、エキシマレーザアニールによって処
理する場合には、例えばプラズマＣＶＤ法によってシリ
コンを成膜し、次いでこれを脱水素処理し、その後レー
ザアニール処理を行う。脱水素処理を行うのは、プラズ
マＣＶＤ法によってシリコンを成膜すると、原料中の水
素（ＳｉＨ₄中の水素）の一部がそのまま得られるシリ
コン膜中に残ってしまうからである。

【０００５】このように移動度を向上して得られたポリ
シリコンについては、これから形成したＴＦＴの電子及
びホールの移動度が１００ｃｍ²／Ｖ・ｓｅｃ前後であ
って高精細化にも対応できるため、駆動回路一体型ポリ
シリコンＴＦＴ−ＬＣＤへの採用が注目されている。

【０００６】ところで、前記の、プラズマＣＶＤ法（あ
るいは減圧ＣＶＤ法）によって成膜した後、エキシマレ
ーザアニール処理して得るポリシリコンによりＴＦＴを
製造する場合では、前述したように脱水素処理を行う必
要などからその生産性の向上が難しく、また、エキシマ
レーザ出力の安定性や、大型化に伴う装置価格の高騰、
歩留り及び品質の低下等、多くの問題がある。特に、ポ
リシリコンを成膜するための基板として１ｍ□の大型ガ
ラス板を用いようとすると、前記の問題がより顕著にな
り、性能及び品質の向上とコストダウンがますます難し
くなる。

【０００７】また、固相成長法によるポリシリコンＴＦ
Ｔでは、６００℃以上で十数時間のアニールと約１００
０℃での熱酸化ＳｉＯ₂によるゲート形成が必要なた
め、その作製には半導体製造装置が用いられている。し
たがって、このポリシリコンＴＦＴでは、その作製に用
いる基板の寸法（ウエハサイズ）の上限が半導体製造装
置で処理できる寸法、すなわち８〜１２”φとなってし
まい、さらに、高耐熱性で高価な石英ガラスを採用する
必要があることなどから、そのコストダウンが困難にな
っている。このため、このような固相成長法によるポリ
シリコンＴＦＴは、その用途が小型画面（１〜４イン
チ）のＥＶＦやデータ／ＡＶプロジェクタに限定されて
いるのである。

【０００８】近時、低歪点ガラス基板上にポリシリコン
膜や窒化シリコン膜を低温で作製し得る新しい成膜法と
して、触媒ＣＶＤ法が開発され、その実用化の検討が進
められている。この触媒ＣＶＤ法によれば、アニール処
理なしで〜５０ｃｍ²／Ｖ・ｓｅｃ程度の電子及びホー
ルの移動度を有するポリシリコン膜が得られている。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな触媒ＣＶＤ法によって得られるポリシリコン膜で
も、これから良質なＴＦＴデバイスを作製するには未だ
不十分であり、電子及びホールの移動度のさらなる向上
が望まれている。

【００１０】また、ガラス基板上にポリシリコン膜を形
成すると、その成膜条件にもよるものの、初期のアモル
ファスシリコンの転移層（５〜１０ｎｍ）が形成されや
すいため、このポリシリコン膜からボトムゲート型ＴＦ
Ｔを形成した場合に所望の電子移動度が得られにくいと
いった問題もある。一般に、駆動回路一体型ポリＳｉＴ
ＦＴＬＣＤでは、歩留り及び生産性の面でボトムゲート
型ＴＦＴが有利であるものの、前記の問題がネックとな
っている。

【００１１】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、電子及びホールの移動度
の向上を図り、良質なポリシリコン等の多結晶半導体膜
を得ることのできる、多結晶半導体膜の形成方法を提供
することにある。

【００１２】

【課題を解決するための手段】本発明の多結晶半導体膜
の形成方法では、触媒ＣＶＤ法によって基板上に半導体
膜を形成する工程と、前記半導体膜をレーザアニール処
理して多結晶半導体膜を得る工程と、を備えてなること
を前記課題の解決手段とした。

【００１３】触媒ＣＶＤ法では、原料ガスを化学反応さ
せるエネルギーについては基本的に触媒体によって供給
し、基板での必要なエネルギーは生成した半導体（例え
ばシリコン）を基板表面上に堆積する分だけであるた
め、この基板自体の加熱温度を例えば２００〜４００℃
程度の低温にすることが可能になる。したがってこの多
結晶半導体膜の形成方法によれば、基板として石英ガラ
スはもちろん、歪点の比較的低いガラス基板やセラミッ
クス基板などの、入手し易く低コストで物性も良好な基
板を用いることが可能になり、また、これにより基板の
長尺化（１００ｍ以上）や大型化（１ｍ²以上）も可能
になる。

【００１４】また、触媒ＣＶＤ法では、基板を比較的低
温（２００〜４００℃）に保持したまま触媒体によって
原料ガスを十分に化学反応させることができるため、例
えば半導体としてシリコンを形成する場合、原料ガスで
あるＳｉＨ₄を触媒体によってＳｉとＨとに十分分解す
ることができる。よって、原料中の水素の一部がそのま
ま得られるシリコン膜中に残ってしまうのを抑えること
ができ、したがってこの触媒ＣＶＤ法によるシリコンの
成膜後、得られたシリコン膜を脱水素処理することなく
レーザアニール処理を行うことにより、良質のポリシリ
コン膜を得ることが可能となる。

【００１５】

【発明の実施の形態】以下、本発明を詳しく説明する。
図１（ａ）〜（ｃ）は、本発明の多結晶半導体膜の形成
方法を説明するための図であり、半導体としてシリコン
を成膜する場合の一実施形態例を示す図である。

【００１６】この例では、まず、図１（ａ）に示すよう
にガラス基板１を用意する。ガラス基板１としては、シ
リコン成膜時の基板温度を２００〜５００℃の低温とす
る場合、ほうけい酸ガラスやアルミノけい酸ガラス等の
安価な低歪点ガラス基板が用いられ、その寸法について
は例えば５００ｍｍ×６００ｍｍで厚さ０．５〜１．１
ｍｍ程度とされる。また、基板温度を５００℃以上の高
温とする場合には、石英ガラスや結晶化ガラス等の耐熱
性ガラス基板が用いられ、その寸法としては、処理装置
の関係上６〜１２”φで厚さ７００〜８００μｍ程度に
限られる。なお、本例においては、１００ｍｍ□、厚さ
０．８ｍｍ程度の低歪点ガラス基板を用いている。

【００１７】次いで、このガラス基板１を図２に示す触
媒ＣＶＤ装置５０で成膜処理することにより、図１
（ｂ）に示すようにその表面にシリコン膜（半導体膜）
２を形成する。

【００１８】図２に示した触媒ＣＶＤ装置５０について
その概略構成を説明すると、この触媒ＣＶＤ装置５０
は、被処理体の処理を行う反応室５１と、これに通じる
前室５２とを備えて構成されたもので、反応室５１には
ターボ分子ポンプ５３、ロータリーポンプ５４がこの順
に接続され、同様に前室５２にもターボ分子ポンプ５
５、ロータリーポンプ５６がこの順に接続されている。

【００１９】反応室５１には、反応ガス制御系（図示
略）を介して堆積用原料ガス供給源（図示略）に接続し
た原料ガス配管５７が設けられており、この原料ガス配
管５７から反応室５１内に堆積用原料ガスが供給される
ようになっている。また、反応室５１内においては、そ
の上部に被処理体となるガラス基板１をセットするため
の基板ホルダ（サセプタ）５８が設けられており、この
基板ホルダ５８にはヒータ５９、熱電対６０が設けられ
ている。

【００２０】このような構成のもとに基板ホルダ５８で
は、ヒータ５９によって基板ホルダ５８を介して試料を
加熱できるようになっており、また熱電対６０によって
基板ホルダ５８の温度を検知してヒータ５９による加熱
の度合いを制御できるようになっている。なお、前記基
板ホルダ５８としては、例えばＳｉＣコートグラファイ
トサセプタが用いられる。

【００２１】この基板ホルダ５８の下方にはシャッター
６１が配設されており、さらにその下方には触媒体６２
が配設されている。触媒体６２は、例えばタングステン
細線をコイル状に巻回したフィラメントからなるもの
で、反応室５１の外に配置された電源６３に接続され、
これから電力が供給されることによって１６００〜１８
００℃程度にまで加熱保持されるようになっている。ま
た、この触媒体６２は、前記原料ガス配管５８の反応室
５１内における原料ガス供給口（図示略）の上方に配置
されたもので、原料ガス配管５８から供給された堆積用
原料ガスを加熱してこれを分解、活性化させるようにな
っている。

【００２２】なお、原料ガス配管５７が接続する反応ガ
ス制御系は、ＳｉＨ₄、Ｈ₂の各ガス供給源がそれぞれ
配管で反応室５１と排気ポンプ（図示略）とに接続され
て構成されたものである。各反応ガスの配管中には、マ
スフローコントローラ（ＭＦＣ）（図示略）と調整弁
（図示略）とが設けられており、これにより反応室５１
内へのガスの供給とその停止や、その流量が制御される
ようになっている。

【００２３】このような構成の触媒ＣＶＤ装置５０によ
る、前述したガラス基板１表面上へのシリコン膜２の形
成を詳述すると、まず、予め洗浄したガラス基板１を、
触媒ＣＶＤ装置５０の前室５２を経由して基板ホルダ５
８にセットする。次に、ターボ分子ポンプ５５、ロータ
リーポンプ５６を作動させて反応室５１内を１〜２×１
０^-6Ｐａ程度にまで減圧し、この状態を約５分保持して
特に反応室５１内に持ち込まれた水分や酸素を排気す
る。

【００２４】次いで、ヒータ５９により基板ホルダ５８
を介してシリコン基板１を２００℃〜６００℃程度、本
例では２００℃に加熱保持する。また、反応室５１内に
前記反応ガス制御系から水素を流し、その流量と反応室
５１内の圧力とを所定の値に制御する。ここで、水素の
流量については９０ｓｃｃｍ／ｍｉｎとし、反応室５１
内の圧力については０．１〜１５Ｐａ程度、本例では
１．０Ｐａに設定する。

【００２５】次いで、電源６３をオンにすることによっ
て触媒体６２に通電し、その温度を１６００〜１８００
℃程度に上げる。本例では１８００℃に設定する。そし
て、この状態で１０分間保持する。

【００２６】次いで、前記反応ガス制御系からシラン
（ＳｉＨ₄）についてもこれを反応室５１内に導入す
る。すなわち、本例では、水素流量を９０ｓｃｃｍ／ｍ
ｉｎとし、ＳｉＨ₄流量を９ｓｃｃｍ／ｍｉｎ（１００
％シラン）とすることによって原料ガスを反応室５１内
に供給し、成膜速度４０ｎｍ／ｍｉｎで１分間成膜を行
い、厚さ４０ｎｍ程度のシリコン膜２を形成する。

【００２７】このようにして原料ガスを反応室５１内に
供給すると、触媒体６２によって原料ガスにこれらを化
学反応させるエネルギーが供給され、これによりＳｉＨ
₄が分解してＳｉが生成し、前述したようにガラス基板
１表面上にシリコンが堆積してシリコン膜２が高速で形
成される。得られたシリコン膜２は、触媒ＣＶＤ法で形
成されたことにより、その成膜条件によって結晶粒径が
１００ｎｍ以下の所望する粒径（例えば１〜２ｎｍ程度
の微細粒径）に制御されたものとなっており、またその
水素含有量も原子比が０．１〜２．０ａｔ％程度に抑え
られたものとなっている。

【００２８】このようにしてシリコン膜２を形成した
ら、前記反応ガス制御系によってＳｉＨ₄ガスの流量を
ゼロにし、水素ガスのみを流し続ける。そして、この状
態を５分間続けたら、触媒体６２への電力供給を停止し
てその温度を下げる。次いで、水素ガスの流量もゼロに
し、さらに反応室５１内を１〜２×１０×１０^-6Ｐａ程
度にまで減圧し、この状態を約５分保持して特にチャン
バー内に導入したＳｉＨ₄を排気する。その後、ガラス
基板１を前室５２を経由して大気圧の外部に取り出す。

【００２９】このようにしてガラス基板１上にシリコン
膜２を形成したら、このシリコン膜２にレーザアニール
処理することにより、図１（ｃ）に示すように多結晶シ
リコン膜３を得る。ここで、レーザアニール処理に短波
長パルスレーザ光（例えばエキシマレーザ）を用いる場
合、そのレーザ波長を１００〜６００ｎｍ、好ましくは
１５０〜３５０ｎｍ（例えばＸｅＣｌ；３０８ｎｍ波
長）、パルス幅を１００ｎｓｅｃ以下（好ましくは１０
〜５０ｎｓｅｃ、より好ましくは２０ｎｓｅｃ）、パル
スのピーク強度を１０⁶Ｗ／ｃｍ²以上、１０⁸Ｗ／ｃ
ｍ²以下、フルーエンス（１回のパルスのエネルギー）
を１Ｊ／ｃｍ²以下（好ましくは５０〜５００ｍＪ／ｃ
ｍ²、より好ましくは２００〜５００ｍＪ／ｃｍ²）と
する。

【００３０】そして、このような短波長パルスレーザ光
を望ましくは９５％以上のオーバースキャニングで照射
し、シリコン膜２を加熱溶融しその後これを徐冷するこ
とにより、前述したように多結晶シリコン膜３を得る。
なお、レーザ光のオーバースキャニングについては、９
５％未満、例えば８０％以下としてもよい。レーザビー
ム形状については、ラインビーム（例えば２７５ｍｍ×
０．３〜０．４ｍｍ）とエリアビーム（例えば１００ｍ
ｍ×１００ｍｍ）とに分けられるが、本発明においては
いずれも使用可能である。また、このレーザアニール処
理に際しては、ガラス基板１を２００〜５００℃、好ま
しくは３００〜４００℃に加熱するようにしておく。

【００３１】なお、このようなレーザアニール処理にあ
っては、照射エネルギー、照射時間、照射及びスキャニ
ング方法、低反射の有無、照射時の雰囲気（真空又は不
活性ガス中）等の条件によって溶融状態および冷却状態
が影響を受け、得られる多結晶シリコンの結晶性（例え
ば、電子及びホールの移動度、リーク電流等）が変化す
るので、予め実験等によって目的とする多結晶シリコン
の結晶性を得る条件を決定しておくのが好ましい。

【００３２】このようなレーザアニール処理を行うこと
により、先に触媒ＣＶＤ法によってその結晶粒径が制御
されたシリコン膜２の結晶粒を、さらにアニール処理に
よってその成長を促進し、良質な結晶性の多結晶シリコ
ン膜３に形成することができる。すなわち、アモルファ
スシリコンをレーザアニール処理することによって結晶
粒を成長させるのでなく、先に触媒ＣＶＤ法によって形
成されたシリコン膜２中の結晶（例えば粒径が１〜２ｎ
ｍ）をシードにして、結晶粒を成長させることができる
のである。

【００３３】したがって、本例の多結晶シリコン膜の形
成方法にあっては、触媒ＣＶＤ法で得られたシリコン膜
２をレーザアニール処理することにより、良好に結晶成
長しこれによって電子及びホールの移動度などの特性に
優れた良質な多結晶シリコン膜３を得ることができる。

【００３４】また、触媒ＣＶＤ法で成膜することにより
原料中の水素がシリコン膜２中に残ってしまうのを抑え
ることができ、したがって得られたシリコン膜２を脱水
素処理することなくレーザアニール処理することがで
き、これにより工程を簡略化して生産性を向上すること
ができる。

【００３５】なお、前記例では半導体膜としてシリコン
膜を形成したが、例えば（Ｓｉ−Ｇｅ）膜についても同
様に形成することができ、その場合に、ゲルマニウム源
としてゲルマン（ＧｅＨ₄）をシラン（ＳｉＨ₄）、水
素と共に堆積用原料ガスとして供給し、またその含有量
を１〜１０ａｔ％の範囲とすればよい。

【００３６】次に、本発明の多結晶半導体膜の形成方法
の応用例として、先の例と同様の方法で得られた多結晶
シリコン膜３をチャネル領域とする、ＭＯＳトランジス
タ（ＴＦＴ）の作製方法を説明する。なお、この多結晶
シリコン膜３では、その厚さがＴＦＴを形成するのに必
要な厚さとなっている。

【００３７】まず、図３（ａ）に示すように、酸化処理
（９５０℃）によって多結晶シリコン膜３の表面に厚さ
３５ｎｍ程度のゲート酸化膜８を形成する。次いで、図
３（ｂ）に示すように、ＮチャネルＭＯＳトランジスタ
用のチャネル領域の不純物濃度制御のため、Ｐチャネル
ＭＯＳトランジスタ部をフォトレジスト９でマスクし、
Ｐ型不純物イオン（例えばＢ⁺）１０を例えば１０ｋＶ
で２．７×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量で打ち
込み、多結晶シリコン膜３の導電型をＰ型化したシリコ
ン層１１とする。

【００３８】次いで、図３（ｃ）に示すように、Ｐチャ
ネルＭＯＳトランジスタ用のチャネル領域の不純物濃度
制御のために、今度はＮチャネルＭＯＳトランジスタ部
をフォトレジスト１２でマスクし、Ｎ型不純物イオン
（例えばＰ⁺）１３を例えば１０ｋＶで１×１０¹¹ａｔ
ｏｍｓ／ｃｍ²のドーズ量で打ち込み、多結晶シリコン
膜３の導電型をＮ型化したシリコン層１４とする。

【００３９】次いで、ＣＶＤ法（６２０℃）によってゲ
ート電極材料を成膜し、図４（ａ）に示すように、リン
ドープドポリシリコン層１５を４００ｎｍ程度の厚さに
形成する。次いで、図４（ｂ）に示すようにフォトレジ
スト１６を所定パターンに形成し、これをマスクにして
ポリシリコン層１５をゲート電極形状にパターニングす
る。続いて、フォトレジスト１６を除去し、さらに、Ｏ
₂中にて９００℃で６０分間酸化処理することにより、
図４（ｃ）に示すようにゲートポリシリコン１５の表面
に酸化膜１７を形成する。

【００４０】次いで、図４（ｄ）に示すようにＰチャネ
ルＭＯＳトランジスタ部をフォトレジスト１８でマスク
し、Ｎ型不純物として例えばＡｓ⁺イオン１９を２０ｋ
Ｖで５×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でイオン
注入し、Ｎ₂中にて９５０℃で４０分間アニール処理
し、ＮチャネルＭＯＳトランジスタのＮ⁺型ソース領域
２０及びドレイン領域２１をそれぞれ形成する。

【００４１】次いで、図５（ａ）に示すようにＮチャネ
ルＭＯＳトランジスタ部をフォトレジスト２２でマスク
し、Ｐ型不純物として例えばＢ⁺イオン２３を１０ｋＶ
で５×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でイオン注
入し、Ｎ₂中にて９００℃で５分間アニール処理し、Ｐ
チャネルＭＯＳトランジスタのＰ⁺型ソース領域２４及
びドレイン領域２５をそれぞれ形成する。

【００４２】次いで、図５（ｂ）に示すように、ＣＶＤ
法によって全面にＳｉＯ₂膜２６を７５０℃で５０ｎｍ
程度の厚みに形成し、さらにＳｉＮ膜２７を４２０℃で
２００ｎｍ程度の厚みにそれぞれ形成してこれらを積層
する。続いて、ホウ素リンシリケートガラス（ＢＰＳ
Ｇ）膜２８をリフロー膜として例えば４５０℃で６００
ｎｍ程度の厚みに形成し、このＢＰＳＧ膜２８を例えば
Ｎ₂中にて９００℃でリフローする。

【００４３】次いで、図５（ｃ）に示すように、絶縁膜
の所定位置にコンタクト窓開けを行い、続いて各ホール
を含む全面にアルミニウムなどの電極材料をスパッタ法
等によって１５０℃で１μｍの厚みに堆積し、さらにこ
れをパターニングしてＰチャネルＭＯＳＦＥＴ及びＮチ
ャネルＭＯＳＦＥＴのそれぞれのソース又はドレイン電
極２９（Ｓ又はＤ）とゲート取出し電極又は配線３０
（Ｇ）とを形成し、各ＭＯＳトランジスタを完成する。

【００４４】このようにして得られたＭＯＳトランジス
タにあっては、電子及びホールの移動度などの特性に優
れた良質な多結晶シリコン膜３をチャネル領域としてい
ることにより、高速で大電流密度のトランジスタとな
る。

【００４５】

【発明の効果】以上説明したように本発明の半導体層の
形成方法は、触媒ＣＶＤ法によって基板上に半導体膜を
形成し、次いで前記半導体膜をレーザアニール処理して
多結晶半導体膜を得る方法である。したがって、触媒Ｃ
ＶＤ法で得られる半導体膜の結晶粒径を所望する粒径に
制御することができることから、得られた半導体膜をレ
ーザアニール処理することによってこれを良好に結晶成
長させることができ、これにより例えば電子及びホール
の移動度などの特性に優れた良質な多結晶半導体膜を得
ることができる。

【００４６】また、半導体をシリコンとした場合に、触
媒ＣＶＤ法でこれを成膜することにより原料中の水素が
シリコン膜中に残ってしまうのを抑えることができ、し
たがって得られたシリコン膜を脱水素処理することなく
レーザアニール処理することができ、これにより工程を
簡略化して生産性を向上し、コストダウンを図ることが
できる。

【００４７】触媒ＣＶＤ法では、原料ガスを化学反応さ
せるエネルギーについては基本的に触媒体によって供給
し、基板での必要なエネルギーは生成した半導体（例え
ばシリコン）を基板表面上に堆積する分だけであるた
め、この基板自体の加熱温度を例えば２００〜４００℃
程度の低温にすることができる。よって、本発明の多結
晶半導体膜の形成方法にあっては、基板として石英ガラ
スはもちろん、歪点の比較的低いガラス基板やセラミッ
クス基板などの、入手し易く低コストで物性も良好な基
板を用いることができ、また、これにより基板の長尺化
（１００ｍ以上）や大型化（１ｍ²以上）を図ることが
できることなどにより、シリコン基板等を用いていた従
来に比べコストダウンを図ることができる。

【００４８】また、触媒ＣＶＤ法によって半導体膜を形
成することにより、その原理は解明されていないものの
得られる半導体膜の光透過率の波長依存性を制御するこ
とができ、したがって、この半導体膜の光透過率をレー
ザアニール処理に用いる光源の波長に合わせることがで
きることから、使用する光源の選択の自由度が高まり、
一般に採用されている高価なレーザ装置でなく比較的安
価なレーザ装置を用いることもできるようになる。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は、本発明の多結晶半導体膜の
形成方法を工程順に説明するための要部側断面図であ
る。

【図２】本発明に用いられる触媒ＣＶＤ装置の概略構成
図である。

【図３】（ａ）〜（ｃ）は、図１に示した例で得られた
多結晶シリコン膜をチャネル領域とする、ＭＯＳトラン
ジスタ（ＴＦＴ）の作製方法を工程順に説明するための
要部側断面図である。

【図４】（ａ）〜（ｄ）は、図３（ｃ）に続く工程を順
に説明するための要部側断面図である。

【図５】（ａ）〜（ｃ）は、図４（ｄ）に続く工程を順
に説明するための要部側断面図である。

【符号の説明】

１…ガラス基板、２…シリコン膜、３…多結晶シリコン
膜、５０…触媒ＣＶＤ装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者矢木肇東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者佐藤勇一東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5F045 AB03 AC01 AD06 AE15 AF07 BB08 BB16 BB18 CA15 DA61 DA68 DP05 EB15 EE01 EF03 EG03 HA18 5F052 AA02 AA11 BB07 CA07 DA01 DA10 DB02 DB10 JA04 5F110 AA01 BB04 CC02 DD02 EE09 EE11 EE33 EE38 EE45 FF02 FF23 GG01 GG02 GG13 GG25 GG32 GG34 GG44 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL23 NN03 NN04 NN22 NN23 NN24 NN35 PP04 QQ11

Claims

【特許請求の範囲】

【請求項１】触媒ＣＶＤ法によって基板上に半導体膜
を形成する工程と、前記半導体膜をレーザアニール処理して多結晶半導体膜
を得る工程と、を備えてなることを特徴とする多結晶半
導体膜の形成方法。
【請求項２】前記半導体がシリコンである請求項１記
載の多結晶半導体膜の形成方法。
【請求項３】前記シリコンがゲルマニウムを含有した
シリコンである請求項２記載の多結晶半導体膜の形成方
法。