JP2000216165A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000216165A JP2000216165A JP11012664A JP1266499A JP2000216165A JP 2000216165 A JP2000216165 A JP 2000216165A JP 11012664 A JP11012664 A JP 11012664A JP 1266499 A JP1266499 A JP 1266499A JP 2000216165 A JP2000216165 A JP 2000216165A
- Authority
- JP
- Japan
- Prior art keywords
- film
- catalyst
- active species
- temperature
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、低温で成膜し
た絶縁膜を低温アニールによって改質し、また、製造装
置系の構成を簡素化する。 【解決手段】 基体１上に絶縁膜５を堆積したのち、触
媒からなる抵抗発熱体３に水素ガス２を吹きつけ、抵抗
発熱体３と水素ガス２との接触反応によって水素ガス２
の少なくとも一部を分解し、分解によって生成された活
性種４の雰囲気中に絶縁膜５を晒す。
た絶縁膜を低温アニールによって改質し、また、製造装
置系の構成を簡素化する。 【解決手段】 基体１上に絶縁膜５を堆積したのち、触
媒からなる抵抗発熱体３に水素ガス２を吹きつけ、抵抗
発熱体３と水素ガス２との接触反応によって水素ガス２
の少なくとも一部を分解し、分解によって生成された活
性種４の雰囲気中に絶縁膜５を晒す。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、特に、半導体基板と絶縁膜との
界面状態及び絶縁膜の膜質を改善するための熱処理方法
に特徴のある半導体装置の製造方法に関するものであ
る。
法に関するものであり、特に、半導体基板と絶縁膜との
界面状態及び絶縁膜の膜質を改善するための熱処理方法
に特徴のある半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】近年の半導体集積回路装置の高集積化，
微細化の進展に伴い、半導体集積回路装置を構成するＭ
ＩＳＦＥＴ（金属−絶縁体−半導体ＦＥＴ）も微細化が
要求され、微細化に伴って低電圧化が要請されるために
ゲート絶縁膜の厚さを薄くする必要が生じるが、ゲート
絶縁膜として従来のＭＩＳＦＥＴの様にＳｉＯ2 膜を用
いた場合、ＳｉＯ2 膜を４ｎｍ程度まで薄膜化すると、
膜厚の均一性の保持が難しくなるのに加え、リーク電流
の増大やゲート電極にドープする不純物がチャネル領域
に突き抜ける現象などが顕在化し、ＭＩＳＦＥＴの特性
に深刻な影響を及ぼすようになってきた。
微細化の進展に伴い、半導体集積回路装置を構成するＭ
ＩＳＦＥＴ（金属−絶縁体−半導体ＦＥＴ）も微細化が
要求され、微細化に伴って低電圧化が要請されるために
ゲート絶縁膜の厚さを薄くする必要が生じるが、ゲート
絶縁膜として従来のＭＩＳＦＥＴの様にＳｉＯ2 膜を用
いた場合、ＳｉＯ2 膜を４ｎｍ程度まで薄膜化すると、
膜厚の均一性の保持が難しくなるのに加え、リーク電流
の増大やゲート電極にドープする不純物がチャネル領域
に突き抜ける現象などが顕在化し、ＭＩＳＦＥＴの特性
に深刻な影響を及ぼすようになってきた。
【０００３】この様な問題を解決するために、ゲート絶
縁膜として、ＳｉＯ2 膜の代わりにＳｉＯ2 膜より比誘
電率の大きなシリコン窒化膜（ＳｉＮx 膜、化学量論比
的にはＳｉ3 Ｎ4 膜）や、ＳｉＯＮ膜の適用が検討され
ている。即ち、ＳｉＮ膜或いはＳｉＯＮ膜は比誘電率が
大きいので、ＳｉＯ2 膜より厚い膜厚のＳｉＮ膜或いは
ＳｉＯＮ膜を用いても、同等のゲート特性を得ることが
できるためである。
縁膜として、ＳｉＯ2 膜の代わりにＳｉＯ2 膜より比誘
電率の大きなシリコン窒化膜（ＳｉＮx 膜、化学量論比
的にはＳｉ3 Ｎ4 膜）や、ＳｉＯＮ膜の適用が検討され
ている。即ち、ＳｉＮ膜或いはＳｉＯＮ膜は比誘電率が
大きいので、ＳｉＯ2 膜より厚い膜厚のＳｉＮ膜或いは
ＳｉＯＮ膜を用いても、同等のゲート特性を得ることが
できるためである。
【０００４】従来のＳｉＯＮ膜の作製方法としては、Ｎ
2 Ｏガスを用いたものや、熱酸化膜を形成したのち、高
温の窒素雰囲気中に基板をさらす方法が用いられている
が、これらのプロセスは、いずれも８００℃以上の高温
プロセスであるため、この様な高温プロセスによってゲ
ート絶縁膜となるＳｉＯＮ膜を形成した場合には、しき
い値電圧Ｖth調整用にチャネル領域にドープした不純物
をＳｉＮ膜の堆積工程において再分布させることにな
り、短チャネル効果の悪化、即ち、ソース−ドレイン領
域間のパンチスルーを誘発することになる。また、この
様な高温プロセスは、近年のウェハの大口径化に対して
は、ウェハの反りをもたらし、加工精度の低下を引き起
こすという問題もある。
2 Ｏガスを用いたものや、熱酸化膜を形成したのち、高
温の窒素雰囲気中に基板をさらす方法が用いられている
が、これらのプロセスは、いずれも８００℃以上の高温
プロセスであるため、この様な高温プロセスによってゲ
ート絶縁膜となるＳｉＯＮ膜を形成した場合には、しき
い値電圧Ｖth調整用にチャネル領域にドープした不純物
をＳｉＮ膜の堆積工程において再分布させることにな
り、短チャネル効果の悪化、即ち、ソース−ドレイン領
域間のパンチスルーを誘発することになる。また、この
様な高温プロセスは、近年のウェハの大口径化に対して
は、ウェハの反りをもたらし、加工精度の低下を引き起
こすという問題もある。
【０００５】この様な高温プロセスの問題点に鑑み、低
温プロセスであるプラズマＣＶＤ（ＰＣＶＤ）法やＪＶ
Ｄ（Ｊｅｔ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法の
適用が試みられており、例えばＹａｌｅ大学、Ｊｅｔ
Ｐｒｏｃｅｓｓ Ｃｏｒｐ．、或いは、モトローラ社に
おいては、ＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ
Ｔｈｉｃｋｎｅｓｓ：等価酸化膜厚）換算で、２〜５
ｎｍのＳｉＮ膜をＪＶＤ法で成膜することが研究されて
おり、特に、モトローラ社においては、０．３５μｍデ
バイスへの応用研究が行われ、良好な結果を示してい
る。なお、ＥＯＴ（等価酸化膜厚）とは、比誘電率をＳ
ｉＯ2 膜と同じ３．９であるとして、Ｃ−Ｖ特性から算
出した絶縁膜の膜厚である。
温プロセスであるプラズマＣＶＤ（ＰＣＶＤ）法やＪＶ
Ｄ（Ｊｅｔ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法の
適用が試みられており、例えばＹａｌｅ大学、Ｊｅｔ
Ｐｒｏｃｅｓｓ Ｃｏｒｐ．、或いは、モトローラ社に
おいては、ＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ
Ｔｈｉｃｋｎｅｓｓ：等価酸化膜厚）換算で、２〜５
ｎｍのＳｉＮ膜をＪＶＤ法で成膜することが研究されて
おり、特に、モトローラ社においては、０．３５μｍデ
バイスへの応用研究が行われ、良好な結果を示してい
る。なお、ＥＯＴ（等価酸化膜厚）とは、比誘電率をＳ
ｉＯ2 膜と同じ３．９であるとして、Ｃ−Ｖ特性から算
出した絶縁膜の膜厚である。
【０００６】また、本発明者の一人である松村等は、低
温プロセス化のために触媒ＣＶＤ法を用いたシリコン系
薄膜の堆積方法を提案しており（例えば、特開平８−２
５０４３８号公報、特開平１０−８３９８８号公報、或
いは、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１
０９４−１０９７，１９９７参照）、また、本発明者の
一人である和泉は、触媒ＣＶＤ装置を用いた基板表面の
窒化法を提案している（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７１，Ｎｏ．１０，ｐ
ｐ．１３７１−１３７２，Ｓｅｐｔｅｍｂｅｒ，１９９
７参照）。
温プロセス化のために触媒ＣＶＤ法を用いたシリコン系
薄膜の堆積方法を提案しており（例えば、特開平８−２
５０４３８号公報、特開平１０−８３９８８号公報、或
いは、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１
０９４−１０９７，１９９７参照）、また、本発明者の
一人である和泉は、触媒ＣＶＤ装置を用いた基板表面の
窒化法を提案している（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ
ｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７１，Ｎｏ．１０，ｐ
ｐ．１３７１−１３７２，Ｓｅｐｔｅｍｂｅｒ，１９９
７参照）。
【０００７】しかし、この様なＰＣＶＤ法、ＪＶＤ法、
或いは、触媒ＣＶＤ法によって成膜したＳｉＮ膜或いは
ＳｉＯＮ膜は、堆積しただけでは膜質が必ずしも良くな
く、Ｃ−Ｖ特性においてヒステリシスループが見られる
という問題がある。このＣ−Ｖ特性においてヒステリシ
スループが見られるということは、Ｓｉ／ＳｉＮ界面或
いはＳｉ／ＳｉＯＮ界面に活性な多数のダングリング・
ボンドが存在し、チャネル特性に影響を与えるというこ
とを意味する。
或いは、触媒ＣＶＤ法によって成膜したＳｉＮ膜或いは
ＳｉＯＮ膜は、堆積しただけでは膜質が必ずしも良くな
く、Ｃ−Ｖ特性においてヒステリシスループが見られる
という問題がある。このＣ−Ｖ特性においてヒステリシ
スループが見られるということは、Ｓｉ／ＳｉＮ界面或
いはＳｉ／ＳｉＯＮ界面に活性な多数のダングリング・
ボンドが存在し、チャネル特性に影響を与えるというこ
とを意味する。
【０００８】したがって、この様な低温ＳｉＯＮ膜等の
低温成長絶縁膜の膜質を改善するためには、８００℃程
度の高温におけるＮ2 雰囲気中でアニールを行う必要が
生じ、結局は全体としては高温プロセスになってしまう
ことになる。
低温成長絶縁膜の膜質を改善するためには、８００℃程
度の高温におけるＮ2 雰囲気中でアニールを行う必要が
生じ、結局は全体としては高温プロセスになってしまう
ことになる。
【０００９】さらに、低温ＳｉＯＮ膜の膜質を改善する
ために、プラズマプロセスを用いてＳｉＯＮ膜内へ窒素
を導入することも検討されているが、プラズマによるＳ
ｉＯＮ膜へのダメージ、或いは、シリコン基板へのダメ
ージが懸念されている。
ために、プラズマプロセスを用いてＳｉＯＮ膜内へ窒素
を導入することも検討されているが、プラズマによるＳ
ｉＯＮ膜へのダメージ、或いは、シリコン基板へのダメ
ージが懸念されている。
【００１０】一方、ゲート絶縁膜としてＳｉＯ2 膜等の
酸化膜を用いた場合にも、しきい値電圧Ｖth調整用にチ
ャネル領域にドープした不純物の再分布による短チャネ
ル効果の悪化、即ち、ソース−ドレイン領域間のパンチ
スルーを防止するためには、ＳｉＯ2 膜等の酸化膜を低
温で堆積させる必要があるが、そうすると上述の様にＳ
ｉ／ＳｉＯ2 膜の界面に多数の活性なダングリング・ボ
ンドが発生し、チャネル特性に影響を与えるという問題
が発生する。
酸化膜を用いた場合にも、しきい値電圧Ｖth調整用にチ
ャネル領域にドープした不純物の再分布による短チャネ
ル効果の悪化、即ち、ソース−ドレイン領域間のパンチ
スルーを防止するためには、ＳｉＯ2 膜等の酸化膜を低
温で堆積させる必要があるが、そうすると上述の様にＳ
ｉ／ＳｉＯ2 膜の界面に多数の活性なダングリング・ボ
ンドが発生し、チャネル特性に影響を与えるという問題
が発生する。
【００１１】そこで、本発明者は、この様な事情を前提
として、低温成膜したＳｉＮ膜の膜質を改善するための
低温アニール方法を提案しているので、以下に説明す
る。まず、（１００）面を主面とするｎ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、触媒ＣＶ
Ｄ装置内において、ｎ型シリコン基板の温度を３００℃
とした状態で、原料ガスとしてＳｉＨ4 を１．１ｓｃｃ
ｍ、ＮＨ3 を５０〜６０ｓｃｃｍ流して真空容器内のガ
ス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基板との間
隔が３．７ｃｍとなるように配置したタングステン触媒
体に交流電源から６８０Ｗの交流電力を投入して１８０
０〜１９００℃に加熱し、この加熱されたタングステン
触媒体にＮＨ3 及びＳｉＨ4 を接触させることによって
ＮＨ3及びＳｉＨ4 を分解して活性種を生成し、この活
性種をｎ型シリコン基板の表面で反応させることによっ
てＳｉＮ膜を堆積させる。
として、低温成膜したＳｉＮ膜の膜質を改善するための
低温アニール方法を提案しているので、以下に説明す
る。まず、（１００）面を主面とするｎ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、触媒ＣＶ
Ｄ装置内において、ｎ型シリコン基板の温度を３００℃
とした状態で、原料ガスとしてＳｉＨ4 を１．１ｓｃｃ
ｍ、ＮＨ3 を５０〜６０ｓｃｃｍ流して真空容器内のガ
ス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基板との間
隔が３．７ｃｍとなるように配置したタングステン触媒
体に交流電源から６８０Ｗの交流電力を投入して１８０
０〜１９００℃に加熱し、この加熱されたタングステン
触媒体にＮＨ3 及びＳｉＨ4 を接触させることによって
ＮＨ3及びＳｉＨ4 を分解して活性種を生成し、この活
性種をｎ型シリコン基板の表面で反応させることによっ
てＳｉＮ膜を堆積させる。
【００１２】引き続いて、同じ真空容器内で（ｉｎ−ｓ
ｉｔｕ）、ＳｉＨ4 の供給を停止し、ＮＨ3 のみを５０
〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒと
した以外は成膜工程と同じ条件で、活性種を生成し、こ
の活性種を含む雰囲気中でＳｉＮ膜を、例えば、１時間
熱処理することによって改質されたＳｉＮ膜を形成す
る。なお、この場合の活性種は、ＮＨ3 が分解して形成
された各種のラジカル等から構成されており、その中で
も、Ｎラジカルが最も多く、次いで、Ｎ2 ラジカルが多
いものである。
ｉｔｕ）、ＳｉＨ4 の供給を停止し、ＮＨ3 のみを５０
〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒと
した以外は成膜工程と同じ条件で、活性種を生成し、こ
の活性種を含む雰囲気中でＳｉＮ膜を、例えば、１時間
熱処理することによって改質されたＳｉＮ膜を形成す
る。なお、この場合の活性種は、ＮＨ3 が分解して形成
された各種のラジカル等から構成されており、その中で
も、Ｎラジカルが最も多く、次いで、Ｎ2 ラジカルが多
いものである。
【００１３】この場合、ＮＨ3 による触媒アニール処理
を行わない前のＳｉＮ膜のＥＯＴは４．０６ｎｍと見積
もられ、また、界面準位密度Ｄu は８．６３×１０11ｃ
ｍ-2ｅＶ-1であるのに対して、ＮＨ3 による触媒アニー
ル処理を行った後のＳｉＮ膜のＥＯＴは３．８０ｎｍと
見積もられ、履歴特性も改善されており、また、界面準
位密度Ｄu は３．５３×１０11ｃｍ-2ｅＶ-1と処理前の
１／２以下に低減していた。
を行わない前のＳｉＮ膜のＥＯＴは４．０６ｎｍと見積
もられ、また、界面準位密度Ｄu は８．６３×１０11ｃ
ｍ-2ｅＶ-1であるのに対して、ＮＨ3 による触媒アニー
ル処理を行った後のＳｉＮ膜のＥＯＴは３．８０ｎｍと
見積もられ、履歴特性も改善されており、また、界面準
位密度Ｄu は３．５３×１０11ｃｍ-2ｅＶ-1と処理前の
１／２以下に低減していた。
【００１４】また、ＮＨ3 が分解されて生成した活性種
中での低温アニール処理の前のＥＯＴが２．９７ｎｍの
ＳｉＮ膜のリーク電流に比べて、低温アニール処理後の
ＥＯＴが２．７８ｎｍのＳｉＮ膜においては、２桁以上
電流密度が小さくなっており、また、絶縁耐圧も向上し
ている。
中での低温アニール処理の前のＥＯＴが２．９７ｎｍの
ＳｉＮ膜のリーク電流に比べて、低温アニール処理後の
ＥＯＴが２．７８ｎｍのＳｉＮ膜においては、２桁以上
電流密度が小さくなっており、また、絶縁耐圧も向上し
ている。
【００１５】一方、この様な高温プロセスやプラズマの
ダメージを伴わない絶縁膜の他の形成方法として、低温
プロセスで絶縁膜を成膜したのち触媒で活性化したガス
雰囲気中で４００〜７００℃の温度でアニールすること
が提案されている（例えば、特開平８−７８６９５号公
報参照）。
ダメージを伴わない絶縁膜の他の形成方法として、低温
プロセスで絶縁膜を成膜したのち触媒で活性化したガス
雰囲気中で４００〜７００℃の温度でアニールすること
が提案されている（例えば、特開平８−７８６９５号公
報参照）。
【００１６】この提案においては、熱処理を行う反応室
内、或いは、それとは独立の反応室内にメッシュ状の触
媒を配置し、原料ガスをメッシュ状の触媒を透過させる
ことによって活性化し、活性化した活性種、即ち、ラジ
カルにより結晶性Ｓｉ膜／酸化珪素膜界面のシリコン−
水素結合（Ｓｉ−Ｈ）をシリコン−窒素結合（Ｓｉ≡
Ｎ）に置き換えることによって、酸化膜の膜質を改善し
ようとするものであり、全体を７００℃以下の低温プロ
セスで行うことができる。
内、或いは、それとは独立の反応室内にメッシュ状の触
媒を配置し、原料ガスをメッシュ状の触媒を透過させる
ことによって活性化し、活性化した活性種、即ち、ラジ
カルにより結晶性Ｓｉ膜／酸化珪素膜界面のシリコン−
水素結合（Ｓｉ−Ｈ）をシリコン−窒素結合（Ｓｉ≡
Ｎ）に置き換えることによって、酸化膜の膜質を改善し
ようとするものであり、全体を７００℃以下の低温プロ
セスで行うことができる。
【００１７】例えば、上記提案においては、ＴＦＴを構
成する結晶性Ｓｉ膜の表面にプラズマＣＶＤ法によって
ゲート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１
００ｎｍの酸化珪素膜を堆積させたのち、反応室内に水
素を導入し、３５０℃で２時間アニールしたのち、２０
０〜６００℃の温度において触媒となる還元ニッケル網
によって活性化したＮ2 Ｏを反応室内に導入し、４００
〜７００℃において１時間熱処理を行うことによって、
酸化珪素膜中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面
における水素を酸化或いは窒化によって減少させて酸化
珪素膜の膜質及び界面の特性を向上することが開示され
ている。
成する結晶性Ｓｉ膜の表面にプラズマＣＶＤ法によって
ゲート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１
００ｎｍの酸化珪素膜を堆積させたのち、反応室内に水
素を導入し、３５０℃で２時間アニールしたのち、２０
０〜６００℃の温度において触媒となる還元ニッケル網
によって活性化したＮ2 Ｏを反応室内に導入し、４００
〜７００℃において１時間熱処理を行うことによって、
酸化珪素膜中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面
における水素を酸化或いは窒化によって減少させて酸化
珪素膜の膜質及び界面の特性を向上することが開示され
ている。
【００１８】また、上記提案においては、ＴＦＴを構成
する結晶性Ｓｉ膜の表面にスパッタリング法によってゲ
ート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１０
０ｎｍの酸化珪素膜を堆積させたのち、触媒となる白金
網によって活性化したＮ2 Ｏを用いて５００〜６５０℃
において１時間熱処理を行うことによって、酸化珪素膜
中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面における水
素を酸化或いは窒化によって減少させて酸化珪素膜の膜
質及び界面の特性を向上することが開示されている。
する結晶性Ｓｉ膜の表面にスパッタリング法によってゲ
ート絶縁膜となる厚さ２０〜１５０ｎｍ、例えば、１０
０ｎｍの酸化珪素膜を堆積させたのち、触媒となる白金
網によって活性化したＮ2 Ｏを用いて５００〜６５０℃
において１時間熱処理を行うことによって、酸化珪素膜
中、及び、酸化珪素膜と結晶性Ｓｉ膜の界面における水
素を酸化或いは窒化によって減少させて酸化珪素膜の膜
質及び界面の特性を向上することが開示されている。
【００１９】さらに、上記提案においては、ＴＦＴを構
成する結晶性Ｓｉ膜の表面にＥＣＲ−ＣＶＤ法によって
ゲート絶縁膜となる厚さ１２０ｎｍの酸化珪素膜を堆積
させたのち、触媒となるＴｉを吸着させた粒状或いは粉
状のシリカゲルによって、Ａｒによって１〜５％に希釈
されたＮＨ3 を活性化し、１時間のアニールを施すこと
によって酸化珪素膜を窒化し、次いで、触媒によって活
性化したＮ2 Ｏを用いて５００〜６５０℃において１時
間熱処理を行うことによって、窒化された酸化珪素膜と
結晶性Ｓｉ膜の界面の特性を向上することが開示されて
いる。
成する結晶性Ｓｉ膜の表面にＥＣＲ−ＣＶＤ法によって
ゲート絶縁膜となる厚さ１２０ｎｍの酸化珪素膜を堆積
させたのち、触媒となるＴｉを吸着させた粒状或いは粉
状のシリカゲルによって、Ａｒによって１〜５％に希釈
されたＮＨ3 を活性化し、１時間のアニールを施すこと
によって酸化珪素膜を窒化し、次いで、触媒によって活
性化したＮ2 Ｏを用いて５００〜６５０℃において１時
間熱処理を行うことによって、窒化された酸化珪素膜と
結晶性Ｓｉ膜の界面の特性を向上することが開示されて
いる。
【００２０】
【発明が解決しようとする課題】しかし、上述の触媒Ｃ
ＶＤ装置を用いたＮＨ3 の活性種による低温熱処理の場
合には、ＳｉＮ膜の膜質の改善或いは界面状態の改善に
ついてしか開示されておらず、ＳｉＯ2 膜等の他の絶縁
膜の膜質或いは界面状態の改善については示唆されてい
ないものである。
ＶＤ装置を用いたＮＨ3 の活性種による低温熱処理の場
合には、ＳｉＮ膜の膜質の改善或いは界面状態の改善に
ついてしか開示されておらず、ＳｉＯ2 膜等の他の絶縁
膜の膜質或いは界面状態の改善については示唆されてい
ないものである。
【００２１】また、特開平８−７８６９５号公報に記載
されている触媒で活性化したガスを用いて低温アニール
する方法の場合には、基本的には窒化による膜質或いは
界面状態の改善を前提としているが、ＰＣＶＤ法やＥＣ
Ｒ−ＣＶＤ法によって堆積した酸化珪素膜を、メッシュ
状或いは粒状の触媒を備えた別の反応室内で４００〜７
００℃の温度で熱処理するものであり、製造装置系の構
成が複雑化するとともに、低温プロセスといっても４０
０℃以上の温度を必要とするという問題がある。
されている触媒で活性化したガスを用いて低温アニール
する方法の場合には、基本的には窒化による膜質或いは
界面状態の改善を前提としているが、ＰＣＶＤ法やＥＣ
Ｒ−ＣＶＤ法によって堆積した酸化珪素膜を、メッシュ
状或いは粒状の触媒を備えた別の反応室内で４００〜７
００℃の温度で熱処理するものであり、製造装置系の構
成が複雑化するとともに、低温プロセスといっても４０
０℃以上の温度を必要とするという問題がある。
【００２２】したがって、本発明は、低温で成膜した絶
縁膜を低温アニールによって改質し、また、製造装置系
の構成を簡素化することを目的とする。
縁膜を低温アニールによって改質し、また、製造装置系
の構成を簡素化することを目的とする。
【００２３】
【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、半導体装置の製造方法において、基体
１上に絶縁膜５を堆積したのち、触媒からなる抵抗発熱
体３に水素ガス２を吹きつけ、抵抗発熱体３と水素ガス
２との接触反応によって水素ガス２の少なくとも一部を
分解し、分解によって生成された活性種４の雰囲気中に
絶縁膜５を晒すことを特徴とする。
成の説明図であり、この図１を参照して本発明における
課題を解決するための手段を説明する。 図１参照 （１）本発明は、半導体装置の製造方法において、基体
１上に絶縁膜５を堆積したのち、触媒からなる抵抗発熱
体３に水素ガス２を吹きつけ、抵抗発熱体３と水素ガス
２との接触反応によって水素ガス２の少なくとも一部を
分解し、分解によって生成された活性種４の雰囲気中に
絶縁膜５を晒すことを特徴とする。
【００２４】（２）また、本発明は、上記（１）におい
て、絶縁膜５が、ＳｉＯ2 膜、ＳｉＯＮ膜、ＣｅＯ
2 膜、或いは、ＳｉＮ膜の内のいずれかであることを特
徴とする。
て、絶縁膜５が、ＳｉＯ2 膜、ＳｉＯＮ膜、ＣｅＯ
2 膜、或いは、ＳｉＮ膜の内のいずれかであることを特
徴とする。
【００２５】この様に、触媒からなる抵抗発熱体３によ
り活性化した活性種４を用いてＳｉＯ2 膜、ＳｉＯＮ
膜、ＣｅＯ2 膜、或いは、ＳｉＮ膜等の絶縁膜５をアニ
ールすることによって、例えば、３００℃以下の低温プ
ロセスのみで、基体１−絶縁膜５の界面のダングリング
・ボンドをＨによって終端させて界面特性を改善するこ
とができる。また、触媒を抵抗発熱体３によって構成す
ることによって、触媒をアニール処理装置内に設けるこ
とができ、それによって、製造装置系を簡素化すること
ができる。なお、本発明における基体１とは、シリコン
基板、基板上に成膜したシリコン堆積層、或いは、金属
を意味するものであり、また、水素ガス２の少なくも一
部を分解するとは、水素ガス２の一部をＨラジカルやＨ
2 ラジカル等に分解しても良いし、或いは、水素ガス２
の全部をＨラジカルやＨ2 ラジカル等に分解しても良い
ことを意味する。
り活性化した活性種４を用いてＳｉＯ2 膜、ＳｉＯＮ
膜、ＣｅＯ2 膜、或いは、ＳｉＮ膜等の絶縁膜５をアニ
ールすることによって、例えば、３００℃以下の低温プ
ロセスのみで、基体１−絶縁膜５の界面のダングリング
・ボンドをＨによって終端させて界面特性を改善するこ
とができる。また、触媒を抵抗発熱体３によって構成す
ることによって、触媒をアニール処理装置内に設けるこ
とができ、それによって、製造装置系を簡素化すること
ができる。なお、本発明における基体１とは、シリコン
基板、基板上に成膜したシリコン堆積層、或いは、金属
を意味するものであり、また、水素ガス２の少なくも一
部を分解するとは、水素ガス２の一部をＨラジカルやＨ
2 ラジカル等に分解しても良いし、或いは、水素ガス２
の全部をＨラジカルやＨ2 ラジカル等に分解しても良い
ことを意味する。
【００２６】（３）また、本発明は、半導体装置の製造
方法において、基体１上に酸化膜を堆積したのち、触媒
からなる抵抗発熱体３に窒素含有ガスを吹きつけ、抵抗
発熱体３と窒素含有ガスとの接触反応によって窒素含有
ガスの少なくとも一部を分解し、分解によって生成され
た活性種４の雰囲気中に酸化膜を晒すことを特徴とす
る。
方法において、基体１上に酸化膜を堆積したのち、触媒
からなる抵抗発熱体３に窒素含有ガスを吹きつけ、抵抗
発熱体３と窒素含有ガスとの接触反応によって窒素含有
ガスの少なくとも一部を分解し、分解によって生成され
た活性種４の雰囲気中に酸化膜を晒すことを特徴とす
る。
【００２７】（４）また、本発明は、上記（２）におい
て、酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ膜、或いは、Ｃｅ
Ｏ2 膜の内のいずれかであることを特徴とする。
て、酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ膜、或いは、Ｃｅ
Ｏ2 膜の内のいずれかであることを特徴とする。
【００２８】この様に、触媒からなる抵抗発熱体３によ
り活性化した活性種４を用いてＳｉＯ2 膜、ＳｉＯＮ
膜、或いは、ＣｅＯ2 膜等の酸化膜をアニールすること
によって、例えば、３００℃以下の低温プロセスのみ
で、基体１−酸化膜の界面にＮを導入することができ、
それによって、界面のダングリング・ボンドをＮによっ
て終端させて界面特性を改善することができる。
り活性化した活性種４を用いてＳｉＯ2 膜、ＳｉＯＮ
膜、或いは、ＣｅＯ2 膜等の酸化膜をアニールすること
によって、例えば、３００℃以下の低温プロセスのみ
で、基体１−酸化膜の界面にＮを導入することができ、
それによって、界面のダングリング・ボンドをＮによっ
て終端させて界面特性を改善することができる。
【００２９】（５）また、本発明は、上記（３）または
（４）のいずれかにおいて、窒素含有ガスが、アンモニ
ア、アジ化水素、窒素、窒素ハロゲン化物、或いは、窒
素酸化物の内のいずれかであることを特徴とする。
（４）のいずれかにおいて、窒素含有ガスが、アンモニ
ア、アジ化水素、窒素、窒素ハロゲン化物、或いは、窒
素酸化物の内のいずれかであることを特徴とする。
【００３０】この様に、界面に窒素を導入する触媒アニ
ール工程に用いる窒素含有ガスとしては、アンモニア
（ＮＨ3 ）、アジ化水素（ＨＮ3 ）、窒素、ＮＨＣｌ2
等の窒素ハロゲン化物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ2
等の窒素酸化物のいずれを用いても良い。
ール工程に用いる窒素含有ガスとしては、アンモニア
（ＮＨ3 ）、アジ化水素（ＨＮ3 ）、窒素、ＮＨＣｌ2
等の窒素ハロゲン化物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ2
等の窒素酸化物のいずれを用いても良い。
【００３１】（６）また、本発明は、上記（１）乃至
（５）のいずれかにおいて、分解によって生成された活
性種４の雰囲気中に晒す工程が、ゲート電極の形成後で
あることを特徴とする。
（５）のいずれかにおいて、分解によって生成された活
性種４の雰囲気中に晒す工程が、ゲート電極の形成後で
あることを特徴とする。
【００３２】この様に、活性種４の雰囲気中における低
温アニール処理をゲート電極の形成後に行うことによっ
て、ＰＭＡ（ポスト・メタル・アニール）工程を兼ねる
ことができ、それによって、製造工程数を低減すること
ができる。
温アニール処理をゲート電極の形成後に行うことによっ
て、ＰＭＡ（ポスト・メタル・アニール）工程を兼ねる
ことができ、それによって、製造工程数を低減すること
ができる。
【００３３】（７）また、本発明は、上記（３）乃至
（５）のいずれかにおいて、分解によって生成された活
性種４の雰囲気中に晒す工程が、ゲート電極の側壁に側
壁酸化膜を形成した後であることを特徴とする。
（５）のいずれかにおいて、分解によって生成された活
性種４の雰囲気中に晒す工程が、ゲート電極の側壁に側
壁酸化膜を形成した後であることを特徴とする。
【００３４】この様に、活性種４の雰囲気中における界
面の窒化処理を、ゲート電極の側壁に側壁酸化膜、即
ち、サイドウォールを形成した後に行うことによって、
ゲート電極の両側のサイドウォールとシリコン基板との
界面の特性を改善することができ、それによって、耐圧
を改善することができる。
面の窒化処理を、ゲート電極の側壁に側壁酸化膜、即
ち、サイドウォールを形成した後に行うことによって、
ゲート電極の両側のサイドウォールとシリコン基板との
界面の特性を改善することができ、それによって、耐圧
を改善することができる。
【００３５】（８）また、本発明は、上記（７）におい
て、側壁酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ膜、或いは、
ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉ
ｌｉｃａｔｅ）−ＮＳＧ（Ｎｏｎ Ｄｏｐｅｄ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜の内のいずれかであること
を特徴とする。
て、側壁酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ膜、或いは、
ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉ
ｌｉｃａｔｅ）−ＮＳＧ（Ｎｏｎ Ｄｏｐｅｄ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ）膜の内のいずれかであること
を特徴とする。
【００３６】
【発明の実施の形態】ここで、本発明の各実施の形態を
説明するが、各実施の形態の製造工程を説明する前に、
図２を参照して、本発明の実施の形態に用いる触媒ＣＶ
Ｄ装置を説明する。 図２参照 図２は、本発明の各実施の形態に用いる触媒ＣＶＤ装置
の概念的構成図であり、反応室となる真空容器１１には
弁１２を介して拡散ポンプ１３が接続されており、この
拡散ポンプ１３によって反応生成物或いは未反応の原料
ガス１９が排気される。
説明するが、各実施の形態の製造工程を説明する前に、
図２を参照して、本発明の実施の形態に用いる触媒ＣＶ
Ｄ装置を説明する。 図２参照 図２は、本発明の各実施の形態に用いる触媒ＣＶＤ装置
の概念的構成図であり、反応室となる真空容器１１には
弁１２を介して拡散ポンプ１３が接続されており、この
拡散ポンプ１３によって反応生成物或いは未反応の原料
ガス１９が排気される。
【００３７】また、真空容器１１の上部中央には、基板
ホルダー１４が設けられており、この基板ホルダー１４
にはサセプタ等によって保持された試料１５が固着され
ており、また、基板ホルダー１４の凹部には試料を加熱
するためにヒーター１６が設けられており、試料１５の
温度は熱電対１７によって監視される。
ホルダー１４が設けられており、この基板ホルダー１４
にはサセプタ等によって保持された試料１５が固着され
ており、また、基板ホルダー１４の凹部には試料を加熱
するためにヒーター１６が設けられており、試料１５の
温度は熱電対１７によって監視される。
【００３８】また、試料１５に対向するように、原料ガ
ス１９を吹き出すためのノズルを有するガス供給管１８
及びタングステン触媒体２０を配置し、両者の間にシャ
ッター２３を設けておき、タングステン触媒体２０には
交流電源２１から、７００Ｗ程度、例えば、６８０Ｗの
交流電力が供給され、タングステン触媒体２０の抵抗発
熱体線温度は１８００〜１９００℃程度の高温になる。
なお、タングステン触媒体２０の抵抗発熱体線温度は、
コイル状のタングステン触媒体２０の電気抵抗の温度依
存性からまず見積もられるが、真空容器１１に設けた石
英窓（図示せず）を介して電子式の赤外放射温度計２２
によって見積もられる。
ス１９を吹き出すためのノズルを有するガス供給管１８
及びタングステン触媒体２０を配置し、両者の間にシャ
ッター２３を設けておき、タングステン触媒体２０には
交流電源２１から、７００Ｗ程度、例えば、６８０Ｗの
交流電力が供給され、タングステン触媒体２０の抵抗発
熱体線温度は１８００〜１９００℃程度の高温になる。
なお、タングステン触媒体２０の抵抗発熱体線温度は、
コイル状のタングステン触媒体２０の電気抵抗の温度依
存性からまず見積もられるが、真空容器１１に設けた石
英窓（図示せず）を介して電子式の赤外放射温度計２２
によって見積もられる。
【００３９】この高温のタングステン触媒体２０に原料
ガス１９が吹きつけられて、原料ガス１９とタングステ
ン触媒体２０とが接触することによって、原料ガス１９
が分解してラジカル等の活性種が形成され、シャッター
２３を開きこの活性種を含む雰囲気中に試料１５が晒さ
れることによって、成膜或いはアニール処理が行われ
る。なお、この場合、タングステン触媒体２０からの熱
輻射による基板温度の上昇が危惧されるが、試料１５と
タングステン触媒体２０との間の距離を５ｃｍ程度とし
た場合には、熱輻射による温度上昇は数１０℃以内であ
るので、低温化の観点からは問題とならない（必要なら
ば、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１０
９４−１０９７，１９９７参照）。
ガス１９が吹きつけられて、原料ガス１９とタングステ
ン触媒体２０とが接触することによって、原料ガス１９
が分解してラジカル等の活性種が形成され、シャッター
２３を開きこの活性種を含む雰囲気中に試料１５が晒さ
れることによって、成膜或いはアニール処理が行われ
る。なお、この場合、タングステン触媒体２０からの熱
輻射による基板温度の上昇が危惧されるが、試料１５と
タングステン触媒体２０との間の距離を５ｃｍ程度とし
た場合には、熱輻射による温度上昇は数１０℃以内であ
るので、低温化の観点からは問題とならない（必要なら
ば、応用物理，Ｖｏｌ．６６，Ｎｏ．１０，ｐｐ．１０
９４−１０９７，１９９７参照）。
【００４０】次に、図３及び図４を参照して、本発明の
第１の実施の形態を説明するが、まず、図３を参照し
て、本発明の第１の実施の形態の製造工程を説明する。 図３（ａ）参照 まず、（１００）面を主面とするｎ型シリコン基板３１
の表面をＲＣＡ洗浄によって清浄化したのち、図２に示
した触媒ＣＶＤ装置内において、ｎ型シリコン基板３１
の温度を３００℃とした状態で、原料ガス１９としてＳ
ｉＨ4 ３３を１．１ｓｃｃｍ、ＮＨ3 ３２を５０〜６０
ｓｃｃｍ流して真空容器１１内のガス圧を０．０１Ｔｏ
ｒｒとし、ｎ型シリコン基板３１との間隔が３．７ｃｍ
となるように配置したタングステン触媒体２０に交流電
源２１から６８０Ｗの交流電力を投入して１８００〜１
９００℃に加熱し、この加熱されたタングステン触媒体
２０にＮＨ3 ３２及びＳｉＨ4 ３３を接触させることに
よってＮＨ3 ３２及びＳｉＨ4 ３３を分解して活性種３
４，３５を生成し、この活性種３４，３５をｎ型シリコ
ン基板３１の表面で反応させることによって、厚さが、
例えば、５ｎｍのＮリッチのＳｉＯＮ膜３６が堆積され
る。なお、この場合、ＳｉＮ膜ではなくＳｉＯＮ膜３６
が形成される理由は必ずしも明らかではないが、配管ガ
ス等に混入したＯ2 が原因であると推測される。
第１の実施の形態を説明するが、まず、図３を参照し
て、本発明の第１の実施の形態の製造工程を説明する。 図３（ａ）参照 まず、（１００）面を主面とするｎ型シリコン基板３１
の表面をＲＣＡ洗浄によって清浄化したのち、図２に示
した触媒ＣＶＤ装置内において、ｎ型シリコン基板３１
の温度を３００℃とした状態で、原料ガス１９としてＳ
ｉＨ4 ３３を１．１ｓｃｃｍ、ＮＨ3 ３２を５０〜６０
ｓｃｃｍ流して真空容器１１内のガス圧を０．０１Ｔｏ
ｒｒとし、ｎ型シリコン基板３１との間隔が３．７ｃｍ
となるように配置したタングステン触媒体２０に交流電
源２１から６８０Ｗの交流電力を投入して１８００〜１
９００℃に加熱し、この加熱されたタングステン触媒体
２０にＮＨ3 ３２及びＳｉＨ4 ３３を接触させることに
よってＮＨ3 ３２及びＳｉＨ4 ３３を分解して活性種３
４，３５を生成し、この活性種３４，３５をｎ型シリコ
ン基板３１の表面で反応させることによって、厚さが、
例えば、５ｎｍのＮリッチのＳｉＯＮ膜３６が堆積され
る。なお、この場合、ＳｉＮ膜ではなくＳｉＯＮ膜３６
が形成される理由は必ずしも明らかではないが、配管ガ
ス等に混入したＯ2 が原因であると推測される。
【００４１】図３（ｂ）参照 引き続いて、同じ真空容器１１内で（ｉｎ−ｓｉｔ
ｕ）、ＮＨ3 ３２及びＳｉＨ4 ３３の供給を停止し、Ｈ
2 ３７を５０ｓｃｃｍ供給してガス圧を０．０１Ｔｏｒ
ｒとした以外は成膜工程と同じ条件で、活性種３８を生
成し、この活性種３８を含む雰囲気中でＳｉＯＮ膜３６
を、例えば、１０分間熱処理することによって改質され
たＳｉＯＮ膜３９を形成する。なお、この場合の活性種
３８は、Ｈ2 ３７が分解して形成されたラジカル等から
構成されている。
ｕ）、ＮＨ3 ３２及びＳｉＨ4 ３３の供給を停止し、Ｈ
2 ３７を５０ｓｃｃｍ供給してガス圧を０．０１Ｔｏｒ
ｒとした以外は成膜工程と同じ条件で、活性種３８を生
成し、この活性種３８を含む雰囲気中でＳｉＯＮ膜３６
を、例えば、１０分間熱処理することによって改質され
たＳｉＯＮ膜３９を形成する。なお、この場合の活性種
３８は、Ｈ2 ３７が分解して形成されたラジカル等から
構成されている。
【００４２】次に、図４を参照して、本発明の第１の実
施の形態のＨ2 処理による界面状態の改善効果を説明す
る。 図４（ａ）参照 図４（ａ）は、Ｈ2 による触媒アニール処理を行わない
前のＳｉＯＮ膜３６のＣ−Ｖ特性を示す図であり、Ｃ−
Ｖ特性にヒステリシスループが見られるので、ｎ型シリ
コン基板３１とＳｉＯＮ膜３６との界面に活性なダング
リング・ボンド等が発生し、界面準位密度が高密度にな
っていることが理解される。
施の形態のＨ2 処理による界面状態の改善効果を説明す
る。 図４（ａ）参照 図４（ａ）は、Ｈ2 による触媒アニール処理を行わない
前のＳｉＯＮ膜３６のＣ−Ｖ特性を示す図であり、Ｃ−
Ｖ特性にヒステリシスループが見られるので、ｎ型シリ
コン基板３１とＳｉＯＮ膜３６との界面に活性なダング
リング・ボンド等が発生し、界面準位密度が高密度にな
っていることが理解される。
【００４３】図４（ｂ）参照 図４（ｂ）は、Ｈ2 による触媒アニール処理を行った後
のＳｉＯＮ膜３９のＣ−Ｖ特性を示す図であり、このＣ
−Ｖ特性にヒステリシスループがほとんど見られないの
で、ダングリング・ボンドが活性化した水素によって終
端され、界面準位密度が大幅に低減していることが理解
される。なお、これらのＣ−Ｖ特性の測定に際しては、
Ａｌ電極を形成するだけで、ＰＭＡ処理は行っていな
い。
のＳｉＯＮ膜３９のＣ−Ｖ特性を示す図であり、このＣ
−Ｖ特性にヒステリシスループがほとんど見られないの
で、ダングリング・ボンドが活性化した水素によって終
端され、界面準位密度が大幅に低減していることが理解
される。なお、これらのＣ−Ｖ特性の測定に際しては、
Ａｌ電極を形成するだけで、ＰＭＡ処理は行っていな
い。
【００４４】この様に、Ｈ2 を触媒からなる抵抗発熱体
によって分解して生成した活性種中での低温アニール処
理によって、ｎ型シリコン基板／ＳｉＯＮ膜界面のダン
グリング・ボンドがＨによって終端されるので界面準位
密度を大幅に低減することができ、それによって、リー
ク電流が減少し、且つ、絶縁耐圧も向上するので、特性
の優れたＭＩＳＦＥＴを製造することができる。
によって分解して生成した活性種中での低温アニール処
理によって、ｎ型シリコン基板／ＳｉＯＮ膜界面のダン
グリング・ボンドがＨによって終端されるので界面準位
密度を大幅に低減することができ、それによって、リー
ク電流が減少し、且つ、絶縁耐圧も向上するので、特性
の優れたＭＩＳＦＥＴを製造することができる。
【００４５】また、本発明の場合には、この様な触媒ア
ニール処理を４００℃未満の低温で、特に、３００℃以
下の低温において行うことができるので、しきい値電圧
制御のためにチャネル領域に注入した不純物の再分布を
抑制することができ、短チャネル効果の悪化を防止する
ことができる。
ニール処理を４００℃未満の低温で、特に、３００℃以
下の低温において行うことができるので、しきい値電圧
制御のためにチャネル領域に注入した不純物の再分布を
抑制することができ、短チャネル効果の悪化を防止する
ことができる。
【００４６】なお、この様な４００℃未満でのアニール
処理によってもＳｉＯＮ膜の界面状態の改質が可能にな
る理由は、必ずしも明らかでないが、従来例のような単
なるメッシュ状の触媒ではなく、１８００〜１９００℃
の高温になった抵抗発熱体のタングステン触媒体２０を
用いたことにより、Ｈ2 が効率的に分解されるためと考
えられる。
処理によってもＳｉＯＮ膜の界面状態の改質が可能にな
る理由は、必ずしも明らかでないが、従来例のような単
なるメッシュ状の触媒ではなく、１８００〜１９００℃
の高温になった抵抗発熱体のタングステン触媒体２０を
用いたことにより、Ｈ2 が効率的に分解されるためと考
えられる。
【００４７】また、本発明の具体的な実施の形態におい
ては、触媒アニール処理を行うＳｉＯＮ膜を触媒ＣＶＤ
法によって成膜し、且つ、同じ装置内で引き続いて（ｉ
ｎ−ｓｉｔｕ）触媒アニール処理を行っているので、成
膜装置とアニール装置を共通化することができ、さら
に、触媒として抵抗発熱体を用いているので、触媒をア
ニール装置内に設けることができ、それによって、製造
装置系の構成を簡素化することができる。
ては、触媒アニール処理を行うＳｉＯＮ膜を触媒ＣＶＤ
法によって成膜し、且つ、同じ装置内で引き続いて（ｉ
ｎ−ｓｉｔｕ）触媒アニール処理を行っているので、成
膜装置とアニール装置を共通化することができ、さら
に、触媒として抵抗発熱体を用いているので、触媒をア
ニール装置内に設けることができ、それによって、製造
装置系の構成を簡素化することができる。
【００４８】次に、図５を参照して本発明の第２の実施
の形態を説明するが、Ｈ2 処理の条件は上記の第１の実
施の形態と同様であるので、製造工程の図示は省略す
る。まず、（１００）面を主面とするｎ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、ｎ型シリ
コン基板の温度を５０℃とした状態で、スパッタリング
法によって厚さが１０ｎｍのＳｉＯ2 膜を堆積させる。
の形態を説明するが、Ｈ2 処理の条件は上記の第１の実
施の形態と同様であるので、製造工程の図示は省略す
る。まず、（１００）面を主面とするｎ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、ｎ型シリ
コン基板の温度を５０℃とした状態で、スパッタリング
法によって厚さが１０ｎｍのＳｉＯ2 膜を堆積させる。
【００４９】次いで、図２に示した触媒ＣＶＤ装置を用
いて、ｎ型シリコン基板の温度を３００℃とした状態
で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容
器内のガス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基
板との間隔が３．７ｃｍとなるように配置したタングス
テン触媒体に交流電源から６８０Ｗの交流電力を投入し
て１８００〜１９００℃に加熱し、この加熱されたタン
グステン触媒体にＨ2 を接触させて活性種を生成し、こ
の活性種を含む雰囲気中でＳｉＯ2 膜を、例えば、１０
分間熱処理することによって改質されたＳｉＯ2 膜を形
成する。
いて、ｎ型シリコン基板の温度を３００℃とした状態
で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容
器内のガス圧を０．０１Ｔｏｒｒとし、ｎ型シリコン基
板との間隔が３．７ｃｍとなるように配置したタングス
テン触媒体に交流電源から６８０Ｗの交流電力を投入し
て１８００〜１９００℃に加熱し、この加熱されたタン
グステン触媒体にＨ2 を接触させて活性種を生成し、こ
の活性種を含む雰囲気中でＳｉＯ2 膜を、例えば、１０
分間熱処理することによって改質されたＳｉＯ2 膜を形
成する。
【００５０】図５（ａ）参照 図５（ａ）は、Ｈ2 による触媒アニール処理を行わない
前のＳｉＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特
性にヒステリシスループが見られるので、ｎ型シリコン
基板とＳｉＯ2 膜との界面に活性なダングリング・ボン
ド等は発生し、界面準位密度が高密度になっていること
が理解される。
前のＳｉＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特
性にヒステリシスループが見られるので、ｎ型シリコン
基板とＳｉＯ2 膜との界面に活性なダングリング・ボン
ド等は発生し、界面準位密度が高密度になっていること
が理解される。
【００５１】図５（ｂ）参照 図５（ｂ）は、Ｈ2 による触媒アニール処理を行った後
の改質されたＳｉＯ2膜のＣ−Ｖ特性を示す図であり、
このＣ−Ｖ特性にヒステリシスループがほとんど見られ
ないので、ダングリング・ボンドが活性化した水素によ
って終端され、界面準位密度が大幅に低減していること
が理解され、また、Ｃ−Ｖ特性の形状自体からは、膜質
も改善されていることが理解される。なお、これらのＣ
−Ｖ特性の測定に際しては、Ａｌ電極を形成するだけ
で、ＰＭＡ処理は行っていない。
の改質されたＳｉＯ2膜のＣ−Ｖ特性を示す図であり、
このＣ−Ｖ特性にヒステリシスループがほとんど見られ
ないので、ダングリング・ボンドが活性化した水素によ
って終端され、界面準位密度が大幅に低減していること
が理解され、また、Ｃ−Ｖ特性の形状自体からは、膜質
も改善されていることが理解される。なお、これらのＣ
−Ｖ特性の測定に際しては、Ａｌ電極を形成するだけ
で、ＰＭＡ処理は行っていない。
【００５２】この様に、Ｈ2 処理の効果は、ＳｉＯ2 膜
に対しても効果的であることが理解され、したがって、
ゲート酸化膜としてＳｉＯ2 膜を用いた場合にも、触媒
によって活性化したＨ2 による低温処理によって、チャ
ネルドープした不純物を再分布させることなく界面準位
密度を大幅に低減することができ、それによって、リー
ク電流が減少し、且つ、絶縁耐圧も向上するので、特性
の優れたＭＯＳＦＥＴを製造することができる。
に対しても効果的であることが理解され、したがって、
ゲート酸化膜としてＳｉＯ2 膜を用いた場合にも、触媒
によって活性化したＨ2 による低温処理によって、チャ
ネルドープした不純物を再分布させることなく界面準位
密度を大幅に低減することができ、それによって、リー
ク電流が減少し、且つ、絶縁耐圧も向上するので、特性
の優れたＭＯＳＦＥＴを製造することができる。
【００５３】次に、図６を参照して本発明の第３の実施
の形態を説明するが、Ｈ2 処理の条件は上記の第１の実
施の形態と同様であるので、製造工程の図示は省略す
る。まず、（１１１）面を主面とするｐ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、ｐ型シリ
コン基板の温度を６００℃とした状態で、スパッタリン
グ法によって厚さが２０ｎｍのＣｅＯ2 膜を堆積させ
る。
の形態を説明するが、Ｈ2 処理の条件は上記の第１の実
施の形態と同様であるので、製造工程の図示は省略す
る。まず、（１１１）面を主面とするｐ型シリコン基板
の表面をＲＣＡ洗浄によって清浄化したのち、ｐ型シリ
コン基板の温度を６００℃とした状態で、スパッタリン
グ法によって厚さが２０ｎｍのＣｅＯ2 膜を堆積させ
る。
【００５４】次いで、図２に示した触媒ＣＶＤ装置を用
いて、ｐ型シリコン基板の温度を３００℃とした状態
で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容
器内のガス圧を０．０１Ｔｏｒｒとし、ｐ型シリコン基
板との間隔が３．７ｃｍとなるように配置したタングス
テン触媒体に交流電源から６８０Ｗの交流電力を投入し
て１８００〜１９００℃に加熱し、この加熱されたタン
グステン触媒体にＨ2 を接触させて活性種を生成し、こ
の活性種を含む雰囲気中でＣｅＯ2 膜を、例えば、１０
分間熱処理することによって改質されたＣｅＯ2 膜を形
成する。
いて、ｐ型シリコン基板の温度を３００℃とした状態
で、原料ガスとしてＨ2 を５０ｓｃｃｍ供給して真空容
器内のガス圧を０．０１Ｔｏｒｒとし、ｐ型シリコン基
板との間隔が３．７ｃｍとなるように配置したタングス
テン触媒体に交流電源から６８０Ｗの交流電力を投入し
て１８００〜１９００℃に加熱し、この加熱されたタン
グステン触媒体にＨ2 を接触させて活性種を生成し、こ
の活性種を含む雰囲気中でＣｅＯ2 膜を、例えば、１０
分間熱処理することによって改質されたＣｅＯ2 膜を形
成する。
【００５５】図６（ａ）参照 図６（ａ）は、Ｈ2 による触媒アニール処理を行わない
前のＣｅＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特
性にヒステリシスループが見られるので、ｐ型シリコン
基板とＣｅＯ2 膜との界面に活性なダングリング・ボン
ド等は発生し、界面準位密度が高密度になっていること
が理解される。
前のＣｅＯ2 膜のＣ−Ｖ特性を示す図であり、Ｃ−Ｖ特
性にヒステリシスループが見られるので、ｐ型シリコン
基板とＣｅＯ2 膜との界面に活性なダングリング・ボン
ド等は発生し、界面準位密度が高密度になっていること
が理解される。
【００５６】図６（ｂ）参照 図６（ｂ）は、Ｈ2 による触媒アニール処理を行った後
の改質されたＣｅＯ2膜のＣ−Ｖ特性を示す図であり、
このＣ−Ｖ特性にヒステリシスループがほとんど見られ
ないので、ダングリング・ボンドが活性化した水素によ
って終端され、界面準位密度が大幅に低減していること
が理解され、また、Ｃ−Ｖ特性の曲線形状自体からは、
膜質も改善されていることが理解される。なお、これら
のＣ−Ｖ特性の測定に際しては、Ａｌ電極を形成するだ
けで、ＰＭＡ処理は行っていない。
の改質されたＣｅＯ2膜のＣ−Ｖ特性を示す図であり、
このＣ−Ｖ特性にヒステリシスループがほとんど見られ
ないので、ダングリング・ボンドが活性化した水素によ
って終端され、界面準位密度が大幅に低減していること
が理解され、また、Ｃ−Ｖ特性の曲線形状自体からは、
膜質も改善されていることが理解される。なお、これら
のＣ−Ｖ特性の測定に際しては、Ａｌ電極を形成するだ
けで、ＰＭＡ処理は行っていない。
【００５７】この様に、Ｈ2 処理の効果は、ＣｅＯ2 膜
に対しても効果的であることが理解され、したがって、
ゲート酸化膜として比誘電率（≒１２）の高いＣｅＯ2
膜を用いた場合にも、触媒によって活性化したＨ2 によ
る低温処理によって、チャネルドープした不純物を再分
布させることなく界面準位密度を大幅に低減することが
でき、それによって、リーク電流が減少し、且つ、絶縁
耐圧も向上する。したがって、膜厚の比較的厚いＣｅＯ
2 膜をゲート絶縁膜として用いることによって、微細で
特性の優れたＭＯＳＦＥＴを再現性良く製造することが
できる。
に対しても効果的であることが理解され、したがって、
ゲート酸化膜として比誘電率（≒１２）の高いＣｅＯ2
膜を用いた場合にも、触媒によって活性化したＨ2 によ
る低温処理によって、チャネルドープした不純物を再分
布させることなく界面準位密度を大幅に低減することが
でき、それによって、リーク電流が減少し、且つ、絶縁
耐圧も向上する。したがって、膜厚の比較的厚いＣｅＯ
2 膜をゲート絶縁膜として用いることによって、微細で
特性の優れたＭＯＳＦＥＴを再現性良く製造することが
できる。
【００５８】以上、本発明の第１乃至第３の実施の形態
を説明してきたが、Ｈ2 による触媒アニール処理は、Ｓ
ｉＮ膜とシリコン基板との界面状態の改善にも適用され
るものであり、また、Ｈ2 の代わりに、ＮＨ3 ，Ｈ
Ｎ3 ，Ｎ2 Ｏ等の窒素含有ガスを用いても良いものであ
り、窒素含有ガスを用いた場合には、ＳｉＯＮ膜、Ｓｉ
Ｏ 2 膜、或いは、ＣｅＯ2 膜の界面状態を改善すること
ができるとともに、膜質も改善することが可能になる。
を説明してきたが、Ｈ2 による触媒アニール処理は、Ｓ
ｉＮ膜とシリコン基板との界面状態の改善にも適用され
るものであり、また、Ｈ2 の代わりに、ＮＨ3 ，Ｈ
Ｎ3 ，Ｎ2 Ｏ等の窒素含有ガスを用いても良いものであ
り、窒素含有ガスを用いた場合には、ＳｉＯＮ膜、Ｓｉ
Ｏ 2 膜、或いは、ＣｅＯ2 膜の界面状態を改善すること
ができるとともに、膜質も改善することが可能になる。
【００５９】次に、図７を参照して、触媒アニールを行
う時期に特徴のある第４及び第５の実施の形態を簡単に
説明するが、まず、図７（ａ）を参照して、触媒アニー
ルをゲート電極の形成後に行う本発明の第４の実施の形
態を説明する。図７（ａ）参照まず、ｐ型シリコン基板
４１をパッド酸化膜を介して設けた窒化膜パターン（い
ずれも図示せず）をマスクとして選択酸化することによ
って素子分離酸化膜４２を形成したのち、窒化膜パター
ン及びパッド酸化膜を除去し、次いで、上記の第１の実
施の形態と同様に触媒ＣＶＤ法を用いてゲート絶縁膜と
なる厚さが、例えば、５ｎｍのＳｉＯＮ膜及び、ゲート
電極となるドープトポリシリコン膜を順次堆積させ、次
いで、ドープトポリシリコン膜及びＳｉＯＮ膜をパター
ニングすることによってゲート電極４４及びゲート絶縁
膜４３を形成する。
う時期に特徴のある第４及び第５の実施の形態を簡単に
説明するが、まず、図７（ａ）を参照して、触媒アニー
ルをゲート電極の形成後に行う本発明の第４の実施の形
態を説明する。図７（ａ）参照まず、ｐ型シリコン基板
４１をパッド酸化膜を介して設けた窒化膜パターン（い
ずれも図示せず）をマスクとして選択酸化することによ
って素子分離酸化膜４２を形成したのち、窒化膜パター
ン及びパッド酸化膜を除去し、次いで、上記の第１の実
施の形態と同様に触媒ＣＶＤ法を用いてゲート絶縁膜と
なる厚さが、例えば、５ｎｍのＳｉＯＮ膜及び、ゲート
電極となるドープトポリシリコン膜を順次堆積させ、次
いで、ドープトポリシリコン膜及びＳｉＯＮ膜をパター
ニングすることによってゲート電極４４及びゲート絶縁
膜４３を形成する。
【００６０】次いで、上記の第１の実施の形態と同じ条
件において、Ｈ2 ４６を交流電源から６８０Ｗの交流電
力を投入して１８００〜１９００℃に加熱したタングス
テン触媒体４５に接触させて活性種４７を生成し、この
活性種４７を含む雰囲気中でゲート絶縁膜４３及びゲー
ト電極４４を、例えば、１０分間熱処理することによっ
て改質されたＳｉＯＮ膜からなるゲート絶縁膜４３とす
るとともに、ゲート電極４４のＰＭＡ処理とする。
件において、Ｈ2 ４６を交流電源から６８０Ｗの交流電
力を投入して１８００〜１９００℃に加熱したタングス
テン触媒体４５に接触させて活性種４７を生成し、この
活性種４７を含む雰囲気中でゲート絶縁膜４３及びゲー
ト電極４４を、例えば、１０分間熱処理することによっ
て改質されたＳｉＯＮ膜からなるゲート絶縁膜４３とす
るとともに、ゲート電極４４のＰＭＡ処理とする。
【００６１】この様に、本発明の第４の実施の形態にお
いては、ゲート電極４４に対するＰＭＡ処理を兼ねるＨ
2 処理によってｐ型シリコン基板４１／ゲート絶縁膜４
３の界面準位密度を低減しているので、少ない製造工程
数で短チャネル効果の悪化のないＭＩＳＦＥＴを製造す
ることができる。
いては、ゲート電極４４に対するＰＭＡ処理を兼ねるＨ
2 処理によってｐ型シリコン基板４１／ゲート絶縁膜４
３の界面準位密度を低減しているので、少ない製造工程
数で短チャネル効果の悪化のないＭＩＳＦＥＴを製造す
ることができる。
【００６２】この第４の実施の形態においてはゲート絶
縁膜としてＳｉＯＮ膜を用いているが、ゲート絶縁膜と
して、ＳｉＯ2 膜、ＣｅＯ2 膜、或いは、ＳｉＮ膜を用
いても良く、これらのＳｉＯ2 膜、ＣｅＯ2 膜、或い
は、ＳｉＮ膜をＨ2 による触媒アニールすることによっ
て界面特性を改善することができる。
縁膜としてＳｉＯＮ膜を用いているが、ゲート絶縁膜と
して、ＳｉＯ2 膜、ＣｅＯ2 膜、或いは、ＳｉＮ膜を用
いても良く、これらのＳｉＯ2 膜、ＣｅＯ2 膜、或い
は、ＳｉＮ膜をＨ2 による触媒アニールすることによっ
て界面特性を改善することができる。
【００６３】また、この場合の触媒アニールは、Ｈ2 に
限られるものではなく、アンモニア（ＮＨ3 ）、アジ化
水素（ＨＮ3 ）、窒素、ＮＨＣｌ2 等の窒素ハロゲン化
物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ2 等の窒素酸化物等の
窒素含有ガスを用いても良いものであり、この様な窒素
含有ガスを用いることによって、界面のダングリング・
ボンドをＮで終端することができ、且つ、ゲート絶縁膜
４３の誘電率も高めることができる。
限られるものではなく、アンモニア（ＮＨ3 ）、アジ化
水素（ＨＮ3 ）、窒素、ＮＨＣｌ2 等の窒素ハロゲン化
物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ2 等の窒素酸化物等の
窒素含有ガスを用いても良いものであり、この様な窒素
含有ガスを用いることによって、界面のダングリング・
ボンドをＮで終端することができ、且つ、ゲート絶縁膜
４３の誘電率も高めることができる。
【００６４】次に、図７（ｂ）を参照して、触媒アニー
ルをサイドウォールの形成後に行う本発明の第５の実施
の形態を説明する。 図７（ｂ）参照 まず、ｐ型シリコン基板４１をパッド酸化膜を介して設
けた窒化膜パターン（いずれも図示せず）をマスクとし
て選択酸化することによって素子分離酸化膜４２を形成
したのち、窒化膜パターン及びパッド酸化膜を除去し、
次いで、上記の第１の実施の形態と同様に触媒ＣＶＤ法
を用いてゲート絶縁膜となる厚さが、例えば、５ｎｍの
ＳｉＯＮ膜及び、ゲート電極となるドープトポリシリコ
ン膜を順次堆積させ、次いで、ドープトポリシリコン膜
及びＳｉＯＮ膜をパターニングすることによってゲート
電極４４及びゲート絶縁膜４３を形成する。
ルをサイドウォールの形成後に行う本発明の第５の実施
の形態を説明する。 図７（ｂ）参照 まず、ｐ型シリコン基板４１をパッド酸化膜を介して設
けた窒化膜パターン（いずれも図示せず）をマスクとし
て選択酸化することによって素子分離酸化膜４２を形成
したのち、窒化膜パターン及びパッド酸化膜を除去し、
次いで、上記の第１の実施の形態と同様に触媒ＣＶＤ法
を用いてゲート絶縁膜となる厚さが、例えば、５ｎｍの
ＳｉＯＮ膜及び、ゲート電極となるドープトポリシリコ
ン膜を順次堆積させ、次いで、ドープトポリシリコン膜
及びＳｉＯＮ膜をパターニングすることによってゲート
電極４４及びゲート絶縁膜４３を形成する。
【００６５】次いで、ゲート電極４４をマスクとしてＡ
ｓイオンを注入することによって浅いｎ- 型のＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域４８
を形成したのち、低温ＣＶＤ法を用いて全面にＳｉＯ2
膜を堆積させ、次いで、異方性エッチングを施すことに
よってゲート電極４４の側壁にサイドウォール４９を形
成する。
ｓイオンを注入することによって浅いｎ- 型のＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域４８
を形成したのち、低温ＣＶＤ法を用いて全面にＳｉＯ2
膜を堆積させ、次いで、異方性エッチングを施すことに
よってゲート電極４４の側壁にサイドウォール４９を形
成する。
【００６６】次いで、サイドウォール４９をマスクとし
てＡｓイオンを深く注入することによってｎ+ 型ソース
・ドレイン領域５０を形成したのち、ＮＨ3 ５１を５０
〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒと
した以外は上記の第１の実施の形態と同様の条件で１８
００〜１９００℃に加熱したタングステン触媒体４５に
ＮＨ3 ５１を接触させて活性種５２を生成し、この活性
種５２を含む雰囲気中でサイドウォール４９を、例え
ば、１時間熱処理することによってサイドウォール４９
とｐ型シリコン基板４１との界面のダングリング・ボン
ドをＮによって終端させ、界面準位密度を低減するとと
もに、サイドウォール４９の膜質も改善することがで
き、それによって、リーク電流を低減し、絶縁耐圧を高
めることができる。
てＡｓイオンを深く注入することによってｎ+ 型ソース
・ドレイン領域５０を形成したのち、ＮＨ3 ５１を５０
〜６０ｓｃｃｍ供給してガス圧を０．０１３Ｔｏｒｒと
した以外は上記の第１の実施の形態と同様の条件で１８
００〜１９００℃に加熱したタングステン触媒体４５に
ＮＨ3 ５１を接触させて活性種５２を生成し、この活性
種５２を含む雰囲気中でサイドウォール４９を、例え
ば、１時間熱処理することによってサイドウォール４９
とｐ型シリコン基板４１との界面のダングリング・ボン
ドをＮによって終端させ、界面準位密度を低減するとと
もに、サイドウォール４９の膜質も改善することがで
き、それによって、リーク電流を低減し、絶縁耐圧を高
めることができる。
【００６７】なお、この場合、ゲート絶縁膜４３の触媒
アニールについては、上記の第１乃至第３の実施の形態
の様にゲート絶縁膜４３の堆積直後に行っても良いし、
或いは、上記の第４の実施の形態の様にゲート電極４４
のパターニング直後に行っても良いものであり、いずれ
の時点にも行わない場合には、サイドウォール４９に対
する触媒アニール工程がゲート絶縁膜４３に対する触媒
アニール工程を兼ねることになる。
アニールについては、上記の第１乃至第３の実施の形態
の様にゲート絶縁膜４３の堆積直後に行っても良いし、
或いは、上記の第４の実施の形態の様にゲート電極４４
のパターニング直後に行っても良いものであり、いずれ
の時点にも行わない場合には、サイドウォール４９に対
する触媒アニール工程がゲート絶縁膜４３に対する触媒
アニール工程を兼ねることになる。
【００６８】また、この第５の実施の形態においては、
触媒アニールの原料ガスとしてＮＨ 3 を用いているがＮ
Ｈ3 に限られるものではなく、ＨＮ3 、窒素、ＮＨＣｌ
2 等の窒素ハロゲン化物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ
2 等の窒素酸化物等の窒素含有ガスを用いても良いもの
である。
触媒アニールの原料ガスとしてＮＨ 3 を用いているがＮ
Ｈ3 に限られるものではなく、ＨＮ3 、窒素、ＮＨＣｌ
2 等の窒素ハロゲン化物、或いは、Ｎ2 Ｏ、ＮＯ、ＮＯ
2 等の窒素酸化物等の窒素含有ガスを用いても良いもの
である。
【００６９】また、この第５の実施の形態においては、
サイドウォール４９をＳｉＯ2 膜によって形成している
が、ＳｉＯ2 膜に限られるものではなく、触媒ＣＶＤ法
等によって形成されたＳｉＯＮ膜、或いは、Ｏ3 −ＴＥ
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）ガスを用いたＴＥＯＳ−ＮＳＧ（ＮｏｎＤｏ
ｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用いても
良いものである。
サイドウォール４９をＳｉＯ2 膜によって形成している
が、ＳｉＯ2 膜に限られるものではなく、触媒ＣＶＤ法
等によって形成されたＳｉＯＮ膜、或いは、Ｏ3 −ＴＥ
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）ガスを用いたＴＥＯＳ−ＮＳＧ（ＮｏｎＤｏ
ｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜を用いても
良いものである。
【００７０】また、この第５の実施の形態においてもゲ
ート絶縁膜としてＳｉＯＮ膜を用いているが、ゲート絶
縁膜として、ＳｉＯ2 膜、ＣｅＯ2 膜、或いは、ＳｉＮ
膜を用いても良く、これらのＳｉＯ2 膜、ＣｅＯ2 膜、
或いは、ＳｉＮ膜に窒素含有ガスによる触媒アニールを
施すことによって、界面特性及び膜質を改善することが
できる。
ート絶縁膜としてＳｉＯＮ膜を用いているが、ゲート絶
縁膜として、ＳｉＯ2 膜、ＣｅＯ2 膜、或いは、ＳｉＮ
膜を用いても良く、これらのＳｉＯ2 膜、ＣｅＯ2 膜、
或いは、ＳｉＮ膜に窒素含有ガスによる触媒アニールを
施すことによって、界面特性及び膜質を改善することが
できる。
【００７１】以上、本発明の各実施の形態を説明してき
たが、本発明においては、高温に加熱される抵抗発熱体
を触媒として用いているので、より低温におけるアニー
ル処理が可能となり、それによって、不純物の再分布を
問題にすることなく絶縁膜の膜質改善或いは界面状態の
改善が可能になる。また、触媒として抵抗発熱体を用い
ることによって触媒をアニール処理を行う真空容器内に
設けることができるので、装置構成が簡素化される。
たが、本発明においては、高温に加熱される抵抗発熱体
を触媒として用いているので、より低温におけるアニー
ル処理が可能となり、それによって、不純物の再分布を
問題にすることなく絶縁膜の膜質改善或いは界面状態の
改善が可能になる。また、触媒として抵抗発熱体を用い
ることによって触媒をアニール処理を行う真空容器内に
設けることができるので、装置構成が簡素化される。
【００７２】なお、本発明は実施の形態に記載した構成
・条件に限られるものではなく、各種の変更が可能であ
る。例えば、本発明の主要な特徴点は触媒アニール工程
にあるものであり、触媒アニール処理の対象となる絶縁
膜の堆積方法は、上記の各実施の形態に記載した方法に
限られるものではない。
・条件に限られるものではなく、各種の変更が可能であ
る。例えば、本発明の主要な特徴点は触媒アニール工程
にあるものであり、触媒アニール処理の対象となる絶縁
膜の堆積方法は、上記の各実施の形態に記載した方法に
限られるものではない。
【００７３】また、上記の各実施の形態の説明において
は、触媒作用のある抵抗発熱体をタングステン触媒体に
よって構成しているが、タングステン（Ｗ）に限られる
ものではなく、トリア含有タングステン、Ｐｔ，Ｐａ，
Ｍｏ，Ｓｉ，Ｔａ，Ｔｉ，Ｖａ，ＳｉＣ、或いは、Ｔｉ
酸化物を用いても良いものである。
は、触媒作用のある抵抗発熱体をタングステン触媒体に
よって構成しているが、タングステン（Ｗ）に限られる
ものではなく、トリア含有タングステン、Ｐｔ，Ｐａ，
Ｍｏ，Ｓｉ，Ｔａ，Ｔｉ，Ｖａ，ＳｉＣ、或いは、Ｔｉ
酸化物を用いても良いものである。
【００７４】また、図２に示した触媒ＣＶＤ装置におい
て、タングステン触媒体２０は、コイル状になっている
が、インダクタンス特性を利用している訳ではないの
で、コイル状に限られるものではなく、また、印加電力
も交流電力に限られるものではなく、直流電力でも良
い。
て、タングステン触媒体２０は、コイル状になっている
が、インダクタンス特性を利用している訳ではないの
で、コイル状に限られるものではなく、また、印加電力
も交流電力に限られるものではなく、直流電力でも良
い。
【００７５】また、上記の各実施の形態の説明において
は、ｎ型シリコン基板或いはｐ型シリコン基板等のバル
クシリコン基板を用いているが、バルクシリコン基板に
限られるものではなく、シリコン基板等の基板上にエピ
タキシャル成長させた単結晶シリコン膜、或いは、絶縁
基板上に堆積させた多結晶シリコン膜或いはアモルファ
スシリコン膜をレーザアニールによって結晶化した結晶
性シリコン膜にも適用されるものであり、したがって、
ＴＦＴのゲート絶縁膜の形成工程等に適用されるもので
ある。
は、ｎ型シリコン基板或いはｐ型シリコン基板等のバル
クシリコン基板を用いているが、バルクシリコン基板に
限られるものではなく、シリコン基板等の基板上にエピ
タキシャル成長させた単結晶シリコン膜、或いは、絶縁
基板上に堆積させた多結晶シリコン膜或いはアモルファ
スシリコン膜をレーザアニールによって結晶化した結晶
性シリコン膜にも適用されるものであり、したがって、
ＴＦＴのゲート絶縁膜の形成工程等に適用されるもので
ある。
【００７６】また、本発明の触媒アニール処理は、３０
０℃以下の温度で行えるので、低温プロセス化により寄
与するものであるが、必ずしも、３００℃以下に限られ
るものではなく、不純物の再分布等に関する条件が緩和
される場合には、３００℃以上の温度で触媒アニール処
理を行っても良いものであり、例えば、ＰＭＡ処理を兼
ねる場合には、４００℃未満の温度で行えば良い。
０℃以下の温度で行えるので、低温プロセス化により寄
与するものであるが、必ずしも、３００℃以下に限られ
るものではなく、不純物の再分布等に関する条件が緩和
される場合には、３００℃以上の温度で触媒アニール処
理を行っても良いものであり、例えば、ＰＭＡ処理を兼
ねる場合には、４００℃未満の温度で行えば良い。
【００７７】
【発明の効果】本発明によれば、高温に加熱される抵抗
発熱体からなる触媒によってＨ2 等の原料ガスを分解
し、分解によって生成した活性種の雰囲気中で低温アニ
ール処理することによって界面状態及び膜質を改善して
いるので、不純物の再分布を抑制することができ、それ
によって特性の優れたＭＩＳＦＥＴをバラツキなく製造
することが可能になり、高集積度半導体集積回路装置の
微細化・高性能化に寄与するところが大きい。
発熱体からなる触媒によってＨ2 等の原料ガスを分解
し、分解によって生成した活性種の雰囲気中で低温アニ
ール処理することによって界面状態及び膜質を改善して
いるので、不純物の再分布を抑制することができ、それ
によって特性の優れたＭＩＳＦＥＴをバラツキなく製造
することが可能になり、高集積度半導体集積回路装置の
微細化・高性能化に寄与するところが大きい。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の各実施の形態に用いる触媒ＣＶＤ装置
の概念的構成図である。
の概念的構成図である。
【図３】本発明の第１の実施の形態の製造工程の説明図
である。
である。
【図４】本発明の第１の実施の形態のＨ2 処理による界
面特性の改善効果の説明図である。
面特性の改善効果の説明図である。
【図５】本発明の第２の実施の形態のＨ2 処理による界
面特性の改善効果の説明図である。
面特性の改善効果の説明図である。
【図６】本発明の第３の実施の形態のＨ2 処理による界
面特性の改善効果の説明図である。
面特性の改善効果の説明図である。
【図７】本発明の第４及び第５の実施の形態の製造工程
の説明図である。
の説明図である。
１ 基体 ２ 水素ガス ３ 抵抗発熱体 ４ 活性種 ５ 絶縁膜 １１ 真空容器 １２ 弁 １３ 拡散ポンプ １４ 基板ホルダー １５ 試料 １６ ヒーター １７ 熱電対 １８ ガス供給管 １９ 原料ガス ２０ タングステン触媒体 ２１ 交流電源 ２２ 赤外放射温度計 ２３ シャッター ３１ ｎ型シリコン基板 ３２ ＮＨ3 ３３ ＳｉＨ4 ３４ 活性種 ３５ 活性種 ３６ ＳｉＯＮ膜 ３７ Ｈ2 ３８ 活性種 ３９ ＳｉＯＮ膜 ４１ ｐ型シリコン基板 ４２ 素子分離酸化膜 ４３ ゲート絶縁膜 ４４ ゲート電極 ４５ タングステン触媒体 ４６ Ｈ2 ４７ 活性種 ４８ ＬＤＤ領域 ４９ サイドウォール ５０ ｎ+ 型ソース・ドレイン領域 ５１ ＮＨ3 ５２ 活性種
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/316 Ｐ 21/365 21/365 29/78 29/78 ３０１Ｔ (72)発明者 松村 英樹 石川県金沢市南四十万３−93 Ｆターム(参考） 5F040 DA00 DB01 EC07 ED03 EF02 FA05 FB02 FC11 FC18 5F045 AA03 AA06 AB32 AB33 AB34 AB40 AC01 AC12 AD07 AE17 AF01 AF03 AF10 BB16 CA05 CA15 DC63 DP01 DP02 DP03 DQ10 HA16 HA21 HA22 5F058 BA01 BA11 BB04 BB05 BC01 BC02 BC03 BC07 BC08 BC11 BF01 BF02 BF04 BF11 BF12 BF21 BF22 BF23 BF25 BF29 BF30 BH01 BH02 BH03 BH04 BH05 BJ01 BJ10
Claims (8)
- 【請求項１】 基体上に絶縁膜を堆積したのち、触媒か
らなる抵抗発熱体に水素ガスを吹きつけ、前記抵抗発熱
体と水素ガスとの接触反応によって水素ガスの少なくと
も一部を分解し、分解によって生成された活性種の雰囲
気中に前記絶縁膜を晒すことを特徴とする半導体装置の
製造方法。 - 【請求項２】 上記絶縁膜が、ＳｉＯ2 膜、ＳｉＯＮ
膜、ＣｅＯ2 膜、或いは、ＳｉＮ膜の内のいずれかであ
ることを特徴とする請求項２記載の半導体装置の製造方
法。 - 【請求項３】 基体上に酸化膜を堆積したのち、触媒か
らなる抵抗発熱体に窒素含有ガスを吹きつけ、前記抵抗
発熱体と窒素含有ガスとの接触反応によって窒素含有ガ
スの少なくとも一部を分解し、分解によって生成された
活性種の雰囲気中に前記酸化膜を晒すことを特徴とする
半導体装置の製造方法。 - 【請求項４】 上記酸化膜が、ＳｉＯ2 膜、ＳｉＯＮ
膜、或いは、ＣｅＯ2膜の内のいずれかであることを特
徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 上記窒素含有ガスが、アンモニア、アジ
化水素、窒素、窒素ハロゲン化物、或いは、窒素酸化物
の内のいずれかであることを特徴とする請求項３または
４に記載の半導体装置の製造方法。 - 【請求項６】 上記分解によって生成された活性種の雰
囲気中に晒す工程が、ゲート電極の形成後であることを
特徴とする請求項１乃至５のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項７】 上記分解によって生成された活性種の雰
囲気中に晒す工程が、ゲート電極の側壁に側壁酸化膜を
形成した後であることを特徴とする請求項３乃至５のい
ずれか１項に記載の半導体装置の製造方法。 - 【請求項８】 上記側壁酸化膜が、ＳｉＯ2 膜、ＳｉＯ
Ｎ膜、或いは、ＴＥＯＳ−ＮＳＧ膜の内のいずれかであ
ることを特徴とする請求項７記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01266499A JP4573921B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01266499A JP4573921B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000216165A true JP2000216165A (ja) | 2000-08-04 |
| JP2000216165A5 JP2000216165A5 (ja) | 2006-03-02 |
| JP4573921B2 JP4573921B2 (ja) | 2010-11-04 |
Family
ID=11811645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01266499A Expired - Fee Related JP4573921B2 (ja) | 1999-01-21 | 1999-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4573921B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270526A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP2002299264A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2002299265A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| WO2003005435A1 (fr) * | 2001-07-05 | 2003-01-16 | Tokyo Electron Limited | Dispositif de traitement de substrat et procede de traitement de substrat, procede d'aplanissement |
| JP2004193577A (ja) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2005277253A (ja) * | 2004-03-26 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製方法及び水素処理装置 |
| WO2005093809A1 (ja) * | 2004-03-26 | 2005-10-06 | Ulvac, Inc. | 単位層ポスト処理触媒化学蒸着装置及びその成膜方法 |
| JP2006196713A (ja) * | 2005-01-13 | 2006-07-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその作製方法並びに重水素処理装置 |
| JP2012186490A (ja) * | 2012-05-07 | 2012-09-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及び半導体基板の重水素処理装置 |
| JP2015526903A (ja) * | 2012-08-01 | 2015-09-10 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 遠隔プラズマ源を使用する低温での選択的な酸化のための装置及び方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878695A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 |
| JPH1083988A (ja) * | 1996-09-06 | 1998-03-31 | Hideki Matsumura | 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス |
| JPH11340225A (ja) * | 1998-05-27 | 1999-12-10 | Sony Corp | 絶縁膜の形成方法及びｐ形半導体素子の製造方法 |
| JP2000216163A (ja) * | 1999-01-20 | 2000-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1999
- 1999-01-21 JP JP01266499A patent/JP4573921B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878695A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 |
| JPH1083988A (ja) * | 1996-09-06 | 1998-03-31 | Hideki Matsumura | 薄膜作成方法及び薄膜作成装置並びに半導体−絶縁体接合構造を有する半導体デバイス |
| JPH11340225A (ja) * | 1998-05-27 | 1999-12-10 | Sony Corp | 絶縁膜の形成方法及びｐ形半導体素子の製造方法 |
| JP2000216163A (ja) * | 1999-01-20 | 2000-08-04 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270526A (ja) * | 2001-03-14 | 2002-09-20 | Sony Corp | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 |
| JP4599734B2 (ja) * | 2001-03-14 | 2010-12-15 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP4599746B2 (ja) * | 2001-04-04 | 2010-12-15 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP2002299264A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| JP2002299265A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法 |
| JP4644964B2 (ja) * | 2001-04-04 | 2011-03-09 | ソニー株式会社 | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 |
| WO2003005435A1 (fr) * | 2001-07-05 | 2003-01-16 | Tokyo Electron Limited | Dispositif de traitement de substrat et procede de traitement de substrat, procede d'aplanissement |
| EP1403913A1 (en) * | 2001-07-05 | 2004-03-31 | OHMI, Tadahiro | Substrate treating device and substrate treating method, substrate flattening method |
| JPWO2003005435A1 (ja) * | 2001-07-05 | 2004-10-28 | 大見 忠弘 | 基板処理装置および基板処理方法、基板平坦化方法 |
| EP1403913A4 (en) * | 2001-07-05 | 2006-02-08 | Tadahiro Ohmi | SUBSTRATE TREATMENT DEVICE AND SUBSTRATE TREATMENT PROCESS, SUBSTRATE DELETION PROCESS |
| JP2004193577A (ja) * | 2002-12-12 | 2004-07-08 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP4609980B2 (ja) * | 2002-12-12 | 2011-01-12 | 株式会社ハイニックスセミコンダクター | フラッシュメモリ素子の製造方法 |
| JPWO2005093809A1 (ja) * | 2004-03-26 | 2008-02-14 | 株式会社アルバック | 単位層ポスト処理触媒化学蒸着装置及びその成膜方法 |
| CN100444332C (zh) * | 2004-03-26 | 2008-12-17 | 株式会社爱发科 | 单位层后处理催化化学蒸镀装置及其成膜方法 |
| JP2010067993A (ja) * | 2004-03-26 | 2010-03-25 | Ulvac Japan Ltd | 単位層ポスト処理を用いた触媒化学蒸着法による成膜方法 |
| WO2005093809A1 (ja) * | 2004-03-26 | 2005-10-06 | Ulvac, Inc. | 単位層ポスト処理触媒化学蒸着装置及びその成膜方法 |
| JP2005277253A (ja) * | 2004-03-26 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製方法及び水素処理装置 |
| JP2006196713A (ja) * | 2005-01-13 | 2006-07-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその作製方法並びに重水素処理装置 |
| JP2012186490A (ja) * | 2012-05-07 | 2012-09-27 | National Institute Of Advanced Industrial & Technology | 半導体装置及び半導体基板の重水素処理装置 |
| JP2015526903A (ja) * | 2012-08-01 | 2015-09-10 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 遠隔プラズマ源を使用する低温での選択的な酸化のための装置及び方法 |
| US10714333B2 (en) | 2012-08-01 | 2020-07-14 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4573921B2 (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446052B2 (en) | Method for forming insulation film | |
| JP4340830B2 (ja) | 半導体装置のゲート絶縁膜形成方法 | |
| US7727828B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| US7473994B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US20070170552A1 (en) | Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2cl2) interface seeding layer | |
| KR100744590B1 (ko) | 하지 절연막의 형성 방법 및 반도체 제조 장치 | |
| WO2002058130A1 (fr) | Procede de production | |
| JPH1174485A (ja) | 半導体装置およびその製造方法 | |
| US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
| JP4573921B2 (ja) | 半導体装置の製造方法 | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| JP4083000B2 (ja) | 絶縁膜の形成方法 | |
| WO2004107451A1 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法 | |
| JP4299393B2 (ja) | 半導体装置の製造方法 | |
| JP4562751B2 (ja) | 絶縁膜の形成方法 | |
| JP2000188291A (ja) | 半導体装置の製造方法 | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH1197439A (ja) | 半導体装置及びその製造方法 | |
| KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
| JP4454883B2 (ja) | 半導体装置の製造方法 | |
| JP2001332722A (ja) | 半導体装置およびその製造方法 | |
| CN117410235A (zh) | 一种基于多层应力记忆技术的cmos器件制造方法 | |
| JP2002343961A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 19990121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19990519 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19990526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 19990526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090618 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |