JP2002343961A

JP2002343961A - 半導体装置の製造方法

Info

Publication number: JP2002343961A
Application number: JP2001144516A
Authority: JP
Inventors: Toyotaka Kataoka; 豊隆片岡; Masaki Saito; 正樹齋藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-05-15
Filing date: 2001-05-15
Publication date: 2002-11-29

Abstract

(57)【要約】【課題】ボロン原子のシリコン半導体基板への拡散を
阻止して、ＰＭＯＳ半導体素子の閾値電圧の変動を抑制
する。【解決手段】半導体基板１０の表面に酸化膜１１を形
成する工程と、窒素元素を含み、水素元素が５％以下し
か含まれない窒素ガスを供給するとともに、電磁波を照
射することによって酸化膜１１を窒化する工程と、シリ
コン元素を含み、水素元素が５％以下しか含まれないシ
リコン材料ガス、及び窒素元素を含み、水素元素が５％
以下しか含まれない窒素ガスを供給するとともに、電磁
波を照射することによって酸化膜１１上にシリコン窒化
膜１２を形成する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ゲート絶縁膜が
形成される半導体装置の製造方法、特にＰ形半導体素子
を含む半導体装置の製造方法に関し、さらに詳しくは、
半導体酸化膜とシリコン窒化膜との積層膜を形成する方
法、及びかかる積層膜形成方法をＰ形半導体のゲート絶
縁膜に適用した半導体装置の製造方法に関する。

【０００２】

【従来の技術】例えば、シリコン半導体基板を基にした
ＭＯＳ型半導体装置を製造する工程においては、シリコ
ン半導体基板の表面にシリコン酸化膜からなるゲート絶
縁膜を形成する必要がある。また、薄膜トランジスタ
（ＴＦＴ）の製造においても、絶縁性基板の上に設けら
れたシリコン層の表面に、シリコン酸化膜からなるゲー
ト絶縁膜を形成する必要がある。このゲート絶縁膜とし
て利用されるシリコン酸化膜の性質は、半導体装置の信
頼性を左右しているといっても過言ではない。したがっ
て、シリコン酸化膜には、常に、高い絶縁破壊耐圧及び
長期信頼性が要求される。

【０００３】半導体装置の高集積化に伴い、ＭＯＳ型半
導体装置のゲート絶縁膜も薄膜化されつつあり、ゲート
長０．１［μｍ］世代の半導体装置では、ゲート絶縁膜
の厚さは２［ｎｍ］程度になると予想されている。こう
したゲート絶縁膜を構成するためのシリコン酸化膜の形
成方法には、大きく分けて、酸化種として乾燥酸素を用
いる乾燥酸化法と、水蒸気を酸化種として用いる加湿酸
化法との２つに分類される。

【０００４】乾燥酸化法は、加熱されたシリコン半導体
基板に十分乾燥した酸素を供給することによって、シリ
コン半導体基板の表面にシリコン酸化膜を形成する方法
である。また、加湿酸化法は、水蒸気を含む高温のキャ
リアガスをシリコン半導体基板に供給することによっ
て、シリコン半導体基板の表面にシリコン酸化膜を形成
する方法が、これまで一般的に用いられてきた。現在で
は、この他に活性種としてオゾン化あるいはプラズマ化
された乾燥酸素を用いることも検討されてきている。一
般には、加湿酸化法によって形成されたシリコン酸化膜
の方が、乾燥酸化法によって形成されたシリコン酸化膜
よりも、信頼性に優れている。

【０００５】近年、ＣＭＯＳトランジスタにおいては、
低消費電力化のために低電圧化が図られており、そのた
めに、ＰＭＯＳ半導体素子とＮＭＯＳ半導体素子に対し
て、十分に低い閾値電圧であって、しかもＰＭＯＳとＮ
ＭＯＳとで対称な値とすることが要求されている。この
ような要求に対処するために、ＰＭＯＳ半導体素子にお
いては、これまでのＮ形不純物を含むポリシリコン層に
よって構成されたゲート電極に替えて、Ｐ形不純物を含
むポリシリコン層からなるゲート電極が用いられるよう
になった。

【０００６】ところが、通常用いられるＰ形不純物であ
るボロン原子（Ｂ）は、ゲート電極形成後の半導体装置
製造工程における各種の熱処理によって、ゲート電極か
らゲート絶縁膜を通過して、容易にシリコン半導体基板
にまで到達する。こうして、ボロン原子がシリコン半導
体基板に拡散されると、ＰＭＯＳ半導体素子の閾値電圧
が変動するなどの不都合が生じる。閾値電圧の変動は、
低電圧化のためにゲート酸化膜をいっそう薄く形成され
た半導体装置では顕著に現れる。

【０００７】

【発明が解決しようとする課題】半導体装置製造工程
で、窒化シリコン膜がボロン原子の拡散抑制効果を有す
ることは、すでに確認されている。そこで、窒化シリコ
ン膜をゲート絶縁膜上に積層することにより、ボロン原
子（Ｂ）のシリコン半導体基板への拡散を阻止し、ＰＭ
ＯＳ半導体素子の閾値電圧の変動を抑制しようとする試
みがある。

【０００８】窒化シリコン膜を形成する方法として、例
えば文献"Ultra Thin （<20Å）ＣＶＤ Si3N4 Gate Di
electric for Deep-Sub-Micron CMOS Devices"（S.C.So
ng,et al.,1998,IEDM）には、シラン（SiH4）とアンモ
ニア（NH3）の混合ガスを材料ガスとして熱ＣＶＤで形
成する方法が開示されている。しかし、この方法で用い
られる材料ガスには水素が含まれており、その材料ガス
を熱処理することで下地のゲート絶縁膜を構成するSiO2
中にも水素が拡散するために、ゲート絶縁膜の信頼性が
低下するという問題があった。

【０００９】材料ガスに含有された水素に起因する問題
を解決するため、シリコン元素を含む材料であって水素
元素を含まない材料ガス、及び窒素元素を含む材料であ
って水素元素を含まない材料ガスを用いて、放電により
窒化シリコンを形成する方法が検討されている。ここ
で、シリコン酸化膜上にＣＶＤ法でシリコン窒化膜を形
成する場合に成膜が始まるまでの時間、いわゆるインキ
ュベーションタイムが膜厚の不均一性を生じさせる問題
があり、一般的にシリコン酸化膜表面をNH3中で熱窒化
することで、インキュベーションタイムの抑制が図られ
ている。

【００１０】しかし、NH3中で熱窒化すると、窒素原子
がシリコン半導体基板内に拡散するおそれがあり、材料
ガスに含有された水素に起因する問題を解決することが
できなかった。

【００１１】この発明の目的は、ゲート絶縁膜の信頼性
を低下させることなく、窒化シリコン膜をゲート絶縁膜
上に積層して、Ｐ形不純物であるボロン原子のシリコン
半導体基板への拡散を阻止して、ＰＭＯＳ半導体素子の
閾値電圧の変動を抑制できる半導体装置の製造方法を提
供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、ゲート絶縁膜が形成される半導体装置の製造方法、
特にＰ形半導体素子を含む半導体装置の製造方法が提供
される。この半導体装置の製造方法は、半導体層の表面
に酸化膜を形成する工程と、窒素元素を含み、水素元素
が５％以下しか含まれない窒素ガスを供給するととも
に、電磁波を照射することによって前記酸化膜を窒化す
る工程と、シリコン元素を含み、水素元素が５％以下し
か含まれないシリコン材料ガス、及び窒素元素を含み、
水素元素が５％以下しか含まれない窒素ガスを供給する
とともに、電磁波を照射することによって前記酸化膜上
にシリコン窒化膜を形成する工程とから構成される。

【００１３】この半導体装置の製造方法によれば、ゲー
ト絶縁膜からシリコン半導体基板へのＰ形不純物の拡散
を阻止して、ＰＭＯＳ半導体素子の閾値電圧の変動を抑
制できる。

【００１４】

【発明の実施の形態】最初に、この発明の実施の形態と
して、Ｐ形半導体素子の製造方法について説明する。Ｐ
形半導体素子の製造方法では、まず、半導体層の表面に
ゲート絶縁膜を形成する工程が実施され、つぎに、該ゲ
ート絶縁膜上にＰ形不純物を含むシリコン層からなるゲ
ート電極を形成する工程が実施される。

【００１５】図１は、シリコン半導体基板の一部断面を
模式的に示す図である。図１により、シリコン半導体基
板の表面にゲート絶縁膜を形成する工程について説明す
る。ゲート絶縁膜を形成する工程は、つぎの（イ）、
（ロ）、（ハ）の３つの工程を含む。ここで、図１
（ａ）に示す半導体基板１０には、素子分離領域１０１
が形成されている。

【００１６】（イ）半導体基板１０の表面を酸化して、
図１（ｂ）に示すように半導体基板１０の表面に酸化膜
１１を形成する。（ロ）窒素元素を含む材料ガスであって水素元素を含ま
ない材料ガスを用いて、電磁波を照射することにより、
酸化膜１１を窒化する。

【００１７】（ハ）半導体基板１０の表面に、シリコン
元素を含む材料であって水素元素を含まない材料ガス、
及び窒素元素を含む材料であって水素元素を含まない材
料ガスを供給するとともに、少なくとも窒素元素を含む
材料であって水素元素を含まない材料ガスに電磁波を照
射する。これにより、図１（ｃ）に示すように酸化膜１
１上にシリコン窒化膜１２を形成する。

【００１８】この発明のＰ形半導体素子の製造方法にお
いては、つぎに、Ｐ形不純物を含むシリコン層、例えば
ポリシリコン層やアモルファスシリコン層からなるゲー
ト電極を形成する工程が実施される。この工程では、例
えばボロンなどのＰ形不純物を含むシリコン層をＣＶＤ
法に基づき成膜した後に、かかるシリコン層をパターニ
ングする。別の方法として、不純物を含まないシリコン
層をＣＶＤ法にて形成した後に、例えばボロンやフッ化
ホウ素（ＢＦ２）などのＰ形不純物をイオン注入法によ
りシリコン層に注入し、その後にシリコン層をパターニ
ングしてもよい。さらに別の方法としては、不純物を含
まないシリコン層をＣＶＤ法にて形成した後に、シリコ
ン層のパターニングを行い、例えばボロンやＢＦ２など
のＰ形不純物をイオン注入法によりシリコン層に注入し
てもよい。こうして、この発明のＰ形半導体素子の製造
方法では、シリコン窒化膜１２によってボロンなどのＰ
形不純物のシリコン半導体基板への拡散が阻止され、Ｐ
ＭＯＳ半導体素子の閾値電圧の変動を抑制できる。

【００１９】なお、ゲート電極を形成する工程では、Ｐ
形不純物を含むシリコン層を形成した後、このシリコン
層上にシリサイド層を形成し、次いで、シリコン層及び
シリサイド層をパターニングすることによって、ポリサ
イド構造を有するゲート電極を形成することができる。

【００２０】以上では、Ｐ形半導体素子の製造方法を説
明したが、この発明の半導体装置の製造方法は、ＣＭＯ
Ｓトランジスタのゲート絶縁膜を形成する場合にも同様
に適用して、ＰＭＯＳ半導体素子の閾値電圧の変動を抑
制できる。

【００２１】また、酸化膜１１を窒化する際に照射され
る電磁波には、例えば周波数２.４５ＧＨｚのマイクロ
波を用いることができる。また、電磁波を照射すべき窒
素系の材料ガスとしては、窒素ガス（Ｎ2ガス）の他に
も、窒素原子を含む化合物ガス、例えばＮＯ、Ｎ2Ｏ、
ＮＯ2などであってもよい。

【００２２】また、シリコン材料ガスとしては、ＳｉＣ
ｌ4、Ｓｉ2Ｃｌ6等を例示することができる。このよう
な水素非含有シリコン化合物ガスや、窒素ガス、水素非
含有窒素化合物ガス等の材料ガスには、水素が全く含ま
れないことが好ましいが、各材料ガスには不純物として
微量（例えば、５％以下）の水素が含有されていてもよ
い。

【００２３】さらに、半導体基板１０としては、シリコ
ン単結晶ウエハのようなシリコン半導体基板だけでな
く、半導体基板上にエピタキシャルシリコン層、ポリシ
リコン層、あるいはアモルファスシリコン層、シリコン
半導体基板や半導体層内に半導体素子が形成されたもの
をも含んでおり、ここでは酸化膜１１が形成されるべき
下地となる半導体基板を意味する。また、半導体層の表
面に酸化膜１１を形成するとは、半導体基板１０等の
上、若しくはその上方に形成された半導体層の上に酸化
膜１１を形成する場合だけでなく、半導体基板１０の表
面に酸化膜１１が直接に形成される場合をも含む。

【００２４】なお、シリコン単結晶ウエハはＣＺ法、Ｍ
ＣＺ法、ＤＬＣＺ法、ＦＺ法など、いかなる方法で作製
されたウエハでもよく、また、予め水素アニールが加え
られたものでもよい。また、半導体層はＳｉ-Ｇｅから
構成されていてもよい。

【００２５】上述した半導体装置の製造方法によれば、
水素を含まない材料ガスに電磁波を照射することによっ
て酸化膜１１の表面窒化を行うので、酸化膜中に水素が
侵入することによるゲート絶縁膜の信頼性の低下等、半
導体素子特性への悪影響がなくなる。また、電磁波を照
射することにより酸化膜１１の表面窒化を行っているの
で、熱分解の困難な窒素ガス（Ｎ2ガス）を材料ガスと
して用いることが可能となり、熱による窒素の基板への
拡散を抑制することが可能である。

【００２６】さらに、酸化膜１１とシリコン窒化膜１２
とが積層されているので、例えば半導体装置のゲート電
極形成後に各種の熱処理が実施された場合でも、ボロン
原子がゲート絶縁膜を通過して半導体基板１０にまで到
達し、ＰＭＯＳ半導体素子の閾値電圧が変動するといっ
た現象を確実に回避できる。

【００２７】以下、この発明の具体的な実施例につい
て、さらに図面を参照しながら説明する。（第１の実施例）図２には、この発明方法の実施に適し
たバッチ方式の酸化膜形成装置の概念図を示す。

【００２８】この酸化膜形成装置は、処理室２０と、シ
リコンウエハなどの半導体基板１０を載置するボート２
１と、処理室２０の外部に配設されたヒータ２２と、処
理室２０の頂部に配置されたガス導入部２３とから構成
されている。ガス導入部２３から処理室２０内に乾燥酸
素ガスあるいは湿式酸素ガスが導入される。ガスは処理
室２０の外側に設置された石英配管２４を通ってガス導
入部２３に到達するまでに加熱される。半導体基板１０
はボート２１に設置され、昇降機構２５により昇降され
る。

【００２９】つぎに、枚葉式の酸化膜を窒化する装置に
ついて説明する。図３には、酸化膜を窒化する装置を兼
用する、窒化シリコン膜の形成装置の概念図を示す。こ
の窒化シリコン膜の形成装置は、処理室３０と、半導体
基板１０を載置するステージ３１と、ステージの下部に
配設されたヒータ３２と、窒素プラズマ発生室３３と、
この窒素プラズマ発生室３３あるいは処理室３０に配置
されたガス導入部３４ａ、３４ｂ、３４ｃとから構成さ
れている。第1のガス導入部３４ａからは窒素ガスが、
第２のガス導入部３４ｂからはＡｒガスが、それぞれ窒
素プラズマ発生室３３に導入され、第３のガス導入部３
４ｃからはＳｉ材料ガスが処理室３０内に導入される。
マグネトロン３５で発生したマイクロ波は、マイクロ波
導波管３６を介して窒素プラズマ発生室３３に供給され
る。

【００３０】つぎに、図２に示した酸化膜形成装置を用
いた酸化膜の形成方法、図３に示した窒化シリコン膜形
成装置を用いた酸化膜の窒化方法、窒化シリコン膜の形
成方法、及びＰ形半導体素子の製造方法について説明す
る。

【００３１】図１（ａ）に示す半導体基板１０は、例え
ばリンをドープした直径８インチのＮ型シリコンウエハ
であって、ＣＺ法にて作製されている。この半導体基板
１０に、公知の方法でＬＯＣＯＳ構造を有する素子分離
領域１０１を形成し、次いでウエルイオン注入、チャネ
ルストップイオン注入、閾値調整イオン注入を行う。な
お、素子分離領域１０１はトレンチ構造を有していても
よいし、ＬＯＣＯＳ構造とトレンチ構造の組合せであっ
てもよい。その後、ＲＣＡ洗浄により半導体基板１０の
微粒子や金属不純物を除去し、次いで、０.１％フッ化
水素酸水溶液及び純水によって半導体基板１０の表面洗
浄を行う。

【００３２】つぎに、図２の酸化膜形成装置により半導
体基板１０に酸化膜を形成する。酸化膜形成装置の図示
しない扉から半導体基板１０を搬入し、ボート２１に載
置した後、ガス導入部２３から窒素ガスを処理室２０に
導入する。処理室２０内では、窒素ガスを導入しながら
ボート２１が昇降機構２５によって上昇される。つぎ
に、窒素ガスの導入を止め、同じくガス導入部２３から
乾燥酸素ガスを導入することにより、図１（ｂ）に示す
ように厚さ１［ｎｍ］の酸化膜１１を形成する。この酸
化膜１１の形成条件を、表１に示す。

【００３３】

【表１】

【００３４】つぎに、図３の窒化シリコン膜形成装置に
より酸化膜１１を窒化する。窒化シリコン膜形成装置の
図示しない扉から半導体基板１０を搬入し、ステージ３
１に載置した後、ガス導入部３４ａから水素元素を含ま
ない窒素材料である窒素ガスを導入する。併せて、マグ
ネトロン３５にマイクロ波電力を供給し、マグネトロン
３５にて生成した２.４５ＧＨｚのマイクロ波をマイク
ロ波導波管３６から窒素プラズマ発生室３３に導入す
る。これによって、熱処理では活性化されづらい窒素ガ
スが活性化され、酸化膜１１中に水素を混入することな
く窒化することが可能となる。また、７００℃以下の低
温で窒化が可能であるため、窒素の半導体基板１０への
拡散を抑制することが可能である。さらに、酸化膜１１
中に水素が含まれていないことも、半導体基板１０への
窒素の拡散を抑制している。

【００３５】この酸化膜１１の窒化条件を、表２に示
す。

【００３６】

【表２】

【００３７】つぎに、ガス導入部３４ａから水素元素を
含まない窒素材料である窒素ガスを導入し、ガス導入部
３４ｂからＡｒガスを導入し、ガス導入部３４ｃから水
素元素を含まないＳｉ材料ガスとしてＳｉＣｌ4を導入
する。併せて、マグネトロン３５にマイクロ波電力を供
給し、マグネトロン３５にて生成した２．４５GHzのマ
イクロ波をマイクロ波導波管３６からプラズマ発生室３
３に導入する。これによって、熱処理では活性化されづ
らい窒素ガスが活性化され、活性化されたＳｉＣｌ4と
反応して、図１（ｃ）に示すように半導体基板１０上に
シリコン窒化膜１２が堆積する。

【００３８】このシリコン窒化膜１２の形成条件を、表
３に示す。

【００３９】

【表３】

【００４０】図４は、Ｐ形半導体素子の製造工程を示す
図である。半導体基板１０上にシリコン窒化膜１２が形
成された後、窒化シリコン膜形成装置から半導体基板１
０を搬出し、公知のＣＶＤ装置に搬入する。そして、全
面に不純物を含んでいないシリコン層４２（この第１の
実施例においてはポリシリコン層）及びＷｓｉ層４３を
ＣＶＤ法にて成膜する。つづいて、図４（ａ）に示すよ
うに、フォトリソグラフィ技術及びドライエッチング技
術に基づいてシリコン層４２及びＷｓｉ層４３をパター
ニングする。さらに、シリコン層４２及び半導体基板１
０にボロンイオンをイオン注入法にて注入する。これに
よって、図４（ｂ）に示すように酸化膜１１上にＰ型不
純物を含むシリコン層４２（具体的にはポリシリコン
層）及びＷｓｉ層４３からなるゲート電極を形成するこ
とができ、併せて、ＬＤＤ構造４４を形成することがで
きる。

【００４１】図５は、図４（ｂ）に続くＰ形半導体素子
の製造工程を示す図である。図４（ｂ）に示すゲート電
極に全面に絶縁膜を形成し、この絶縁膜を異方性ドライ
エッチング技術に基づきエッチングして、図５（ａ）に
示すように、ゲート電極の側壁にサイドウォール４５を
形成する。つぎに、図５（ｂ）に示すように、ソース／
ドレイン領域４６を形成するために、半導体基板１０に
ボロンイオンをイオン注入法にて注入した後、イオン注
入された不純物の活性化熱処理を行う。

【００４２】図６は、完成したＰ形半導体素子の一部断
面図である。ソース／ドレイン領域４６の形成後に、Ｃ
ＶＤ法にて全面に絶縁膜４７を成膜する。さらに、ソー
ス／ドレイン領域４６の上方の絶縁層４７に開口部を設
け、この開口部内を含む絶縁層４７の上に配線材料層を
スパッタ法にて形成する。最後に、配線材料層をパター
ニングすることによって配線４８を形成して、図６に示
すＰ形半導体素子を得ることができる。

【００４３】（第２の実施例）第１の実施例では、バッ
チ方式の酸化膜形成装置を用いてゲート酸化膜を形成す
る方法を説明したが、図７に示すような枚葉式の酸化膜
形成装置を用いて酸化を行うことも可能である。

【００４４】第１の実施例と同様に、素子分離形成工程
まで実施した後に、１枚の半導体基板１０を、図７に示
した酸化膜形成装置の図示しない扉から搬入し、ステー
ジ５１に載置する。その後、ガス導入部５６から酸素ガ
スを処理室５０内に導入する。ここで、ヒータ５２によ
って加熱された半導体層（具体的には半導体基板１０）
の表面が酸化される。

【００４５】こうして、半導体層の表面に酸化膜１１を
形成することができる。酸化膜の形成条件を、以下の表
４に例示する。なお、この酸化膜形成工程において、厚
さ１［ｎｍ］の酸化膜が形成される。

【００４６】

【表４】

【００４７】以降のゲート酸化膜表面を窒化する工程か
らＰ型半導体素子を形成する工程までは、第１の実施例
と同様である。

【００４８】

【発明の効果】以上に説明したように、この発明の半導
体装置の製造方法によれば、ゲート絶縁膜の信頼性を低
下させる下地の酸化膜中への水素の拡散をさせることな
く、酸化膜上に窒化シリコン膜を積層することができ
る。

【図面の簡単な説明】

【図１】シリコン半導体基板の一部断面を模式的に示す
図である。

【図２】バッチ方式の酸化膜形成装置を示す概念図であ
る。

【図３】窒化シリコン膜の形成装置を示す概念図であ
る。

【図４】Ｐ形半導体素子の製造工程（その１）を示す図
である。

【図５】Ｐ形半導体素子の製造工程（その２）を示す図
である。

【図６】完成したＰ形半導体素子を示す模式的な一部断
面図である。

【図７】枚葉式の酸化膜形成装置を示す概念図である。

【符号の説明】

１０…半導体基板、１１…酸化膜、１２…窒化シリコン
膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/8238 Ｈ０１Ｌ 27/08 ３２１Ｄ 27/092 Ｆターム(参考） 4K030 AA03 AA16 AA18 BA40 CA04 DA02 FA01 HA04 JA06 LA15 5F048 AC03 BA01 BA02 BB07 BB08 BB11 BB12 BB14 BD09 5F058 BA05 BD01 BD10 BD15 BF02 BF23 BF30 BH05 BH16 BJ01 5F140 AA06 AA39 AB03 AC01 BA01 BC06 BD01 BD07 BD09 BE02 BE03 BE07 BE08 BE10 BF01 BF04 BF11 BF18 BG28 BG32 BG38 BK02 BK13 BK21 BK29 CB01 CB02 CB04 CB08 CC12 CE10 CF07

Claims

【特許請求の範囲】

【請求項１】半導体層の表面に酸化膜を形成する工程
と、窒素元素を含み、水素元素が５％以下しか含まれない窒
素ガスを供給するとともに、電磁波を照射することによ
って前記酸化膜を窒化する工程と、シリコン元素を含み、水素元素が５％以下しか含まれな
いシリコン材料ガス、及び窒素元素を含み、水素元素が
５％以下しか含まれない窒素ガスを供給するとともに、
電磁波を照射することによって前記酸化膜上にシリコン
窒化膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】前記シリコン窒化膜上に、不純物を含む
シリコン層からなるゲート電極を形成する工程を備える
ことを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項３】前記ゲート電極を形成する工程は、不純
物を含むシリコン層をＣＶＤ法に基づいて成膜したあと
にパターニングすることを特徴とする請求項２記載の半
導体装置の製造方法。
【請求項４】前記ゲート電極を形成する工程は、不純
物を含まないシリコン層をＣＶＤ法により成膜し、イオ
ン注入法により不純物を前記シリコン層内に注入したあ
とにパターニングすることを特徴とする請求項２記載の
半導体装置の製造方法。
【請求項５】前記ゲート電極を形成する工程は、不純
物を含まないシリコン層をＣＶＤ法により成膜し、前記
シリコン層をパターニングしたあとに、イオン注入法に
より不純物を前記シリコン層内に注入することを特徴と
する請求項２記載の半導体装置の製造方法。
【請求項６】前記ゲート電極がＰ形不純物を含むポリ
シリコン層、あるいはアモルファスシリコン層であるこ
とを特徴とする請求項２記載の半導体装置の製造方法。
【請求項７】前記ゲート電極がＰ形不純物としてボロ
ン原子を含むことを特徴とする請求項２記載の半導体装
置の製造方法。