JP4112330B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4112330B2 JP4112330B2 JP2002289938A JP2002289938A JP4112330B2 JP 4112330 B2 JP4112330 B2 JP 4112330B2 JP 2002289938 A JP2002289938 A JP 2002289938A JP 2002289938 A JP2002289938 A JP 2002289938A JP 4112330 B2 JP4112330 B2 JP 4112330B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- impurity
- semiconductor device
- manufacturing
- chemical oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims description 84
- 239000000126 substance Substances 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 59
- 239000002019 doping agent Substances 0.000 claims description 51
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 35
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 230000001590 oxidative effect Effects 0.000 claims description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 229910021529 ammonia Inorganic materials 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 9
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims description 7
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 135
- 238000009792 diffusion process Methods 0.000 description 48
- 230000003647 oxidation Effects 0.000 description 33
- 238000007254 oxidation reaction Methods 0.000 description 33
- 239000010410 layer Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 17
- 238000004380 ashing Methods 0.000 description 14
- 241000293849 Cordylanthus Species 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000000243 solution Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WHHFZOIADLFZRX-NRFANRHFSA-N n-[5-[[7-[(2s)-2-hydroxy-3-piperidin-1-ylpropoxy]-6-methoxyquinazolin-4-yl]amino]pyrimidin-2-yl]benzamide Chemical compound N1=CN=C2C=C(OC[C@@H](O)CN3CCCCC3)C(OC)=CC2=C1NC(C=N1)=CN=C1NC(=O)C1=CC=CC=C1 WHHFZOIADLFZRX-NRFANRHFSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、熱処理を用いてドーパント不純物を活性化する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の微細化に伴い、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の半導体装置では、浅い接合（shallow junction）を形成することが必要となってきている。このために、ドーパント不純物をイオン注入した後に行う活性化アニールの方法として、ＲＴＡ法が用いられている。ＲＴＡ法は、短時間、高温での熱処理により、ドーパント不純物をできるだけ活性化する一方、ドーパント不純物の拡散を抑制することで、低濃度拡散層をより薄く、所望の濃度に制御することを可能とするものである。
【０００３】
例えばＭＯＳトランジスタの製造工程においては、ＬＤＤ（Lightly Doped Drain）構造における低濃度拡散層の形成時等にＲＴＡ（Rapid Thermal Anneal）法による熱処理を用いてドーパント不純物の活性化が行われている。
【０００４】
しかしながら、半導体装置の微細化等に伴い、ＭＯＳトランジスタの製造工程では、ゲート絶縁膜の薄膜化が図られている。また、バーズビーク（bird's beak）の発生を抑制するために、イオン注入を行う際に基板表面を覆う酸化膜を形成する工程が省略されるようになってきている。このため、ＲＴＡ法による熱処理の際に、注入したドーパント不純物の外方拡散（out diffusion）が発生してしまう場合があった。ドーパント不純物の外方拡散は、浅い接合における抵抗の上昇、その抵抗値のばらつき等の不都合を招くこととなる。
【０００５】
かかるドーパント不純物の外方拡散を抑制する方法としては、例えば、酸素添加雰囲気下でＲＴＡ法による熱処理を行い、ドーパント不純物の活性化を行う方法が提案されている（例えば特許文献１を参照）。この方法では、酸素が添加された雰囲気下での急速昇温により半導体基板表面に酸化膜を形成することで、ドーパント不純物を活性化するとともに、その外方拡散が抑制される。
【０００６】
なお、熱処理により形成した酸化膜によりドーパント不純物の外方拡散を抑制する方法については、種々の方法が提案されている（例えば特許文献２、３を参照）。
【０００７】
【特許文献１】
特開２０００−１１４１９７号公報
【特許文献２】
特開２０００−２７７４４９号公報
【特許文献３】
特開２００１−７２２０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した酸素添加雰囲気下で急速昇温を行う方法では、外方拡散を抑制する酸化膜が形成されるだけでなく、ゲート電極部分にバーズビークが発生してしまう場合が考えられる。かかるバーズビークによる影響は、半導体装置の微細化が進行するにつれて無視できないものとなると考えられる。このため、酸素添加雰囲気での熱処理により形成された酸化膜によりドーパント不純物の外方拡散を抑制することができたとしても、同時にゲート電極部分に発生するバーズビークに起因して、結果的に、トランジスタ特性が劣化してしまうことが想定される。
【０００９】
本発明の目的は、熱処理によりドーパント不純物を活性化する際に、バーズビークの発生を抑制しつつ、ドーパント不純物の外方拡散を抑制しうる半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に第１のドーパント不純物を導入することにより、前記半導体基板内に第１の不純物ドープ領域を形成する工程と、前記第１の不純物ドープ領域上に、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物が前記半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成する工程と、前記ケミカル酸化膜を形成した後、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物を活性化するための熱処理を行う工程と、前記熱処理の後に前記ケミカル酸化膜を除去して、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして前記半導体基板に第２のドーパント不純物を導入することにより、前記半導体基板内に第２の不純物ドープ領域を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１２】
【発明の実施の形態】
本発明の一実施形態による半導体装置の製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタの構造を示す断面図、図２乃至図４は本実施形態による半導体装置の製造方法を示す工程断面図、図５はケミカル酸化膜とシート抵抗との関係の一例を示すグラフである。
【００１３】
本実施形態による半導体装置の製造方法は、ＬＤＤ構造を有するＭＯＳトランジスタの製造工程において、ドーパント不純物をイオン注入した領域上にケミカル酸化膜を形成することにより、ＲＴＡ法による活性化アニールの際のドーパント不純物の外方拡散を抑制するものである。
【００１４】
本実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタについて図１を用いて説明する。
【００１５】
シリコン基板上１０に、シリコン酸化膜からなるゲート絶縁膜１２、ゲート電極１４が順に形成されている。ゲート電極１４の側壁には、サイドウォール絶縁膜１６が形成されている。
【００１６】
シリコン基板１０内には、ゲート電極１４に自己整合で、ドーパント不純物が低濃度に導入され、これにより低濃度拡散層１８ａが形成されている。さらに、シリコン基板１０内には、サイドウォール絶縁膜１６が形成されたゲート電極１４に自己整合で、ドーパント不純物が高濃度に導入され、これにより高濃度拡散層１８ｂが形成されている。これら低濃度拡散層１８ａ及び高濃度拡散層１８ｂにより、ソース／ドレイン拡散層２０が構成されている。
【００１７】
本実施形態による半導体装置の製造方法は、上記ＬＤＤ構造を有するＭＯＳトランジスタの製造工程において、低濃度拡散層１８ａを形成する際のＲＴＡ法による熱処理を用いてドーパント不純物を活性化する工程の前に、ドーパント不純物が導入されたシリコン基板１０上に、ケミカル酸化膜を予め形成しておくことに主たる特徴がある。このケミカル酸化膜により、ＲＴＡ法による熱処理を行いドーパント不純物を活性化する際に、ドーパント不純物の外方拡散を抑制することができ、浅い接合の低抵抗化及びその抵抗値の安定化を図ることができる。また、ケミカル酸化膜を予め形成しておくことで、酸素を含む雰囲気下での熱処理によりドーパント不純物の外方拡散を抑制するための熱酸化膜を形成する必要がないため、バーズビークの発生を抑制することができる。
【００１８】
なお、本明細書では、熱酸化や自然酸化によって形成される酸化膜以外を「ケミカル酸化膜」と称する。これには、例えば、酸化性の薬液によってシリコン表面を酸化して酸化膜を設ける所謂ウェット酸化によるものや、酸素プラズマをシリコン表面に作用させて酸化膜を設ける所謂プラズマ酸化によるものが含まれる。所望の設計値通りの膜厚に形成でき、バーズビークを生じることが少ない酸化手法であれば、上記に例示した手法と同様の効果が期待できるので、「ケミカル酸化膜」と称するものの範囲から排除するものではない。
【００１９】
以下、本実施形態による半導体装置の製造方法について図２乃至図５を用いて説明する。
【００２０】
まず、シリコン基板１０に、例えば通常のＳＴＩ（Shallow Trench Isolation）法により、素子領域（図示せず）を画定する。
【００２１】
次いで、例えば熱酸化法により、素子領域のシリコン基板１０表面に、膜厚５ｎｍのシリコン酸化膜からなるゲート絶縁膜１２を形成する。
【００２２】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、膜厚１００ｎｍのポリシリコン膜２２を形成する（図２（ａ）を参照）。
【００２３】
次いで、ポリシリコン膜２２上に、レジスト膜２４を形成し、ゲート電極形成予定領域上にレジスト膜２４を残存させる（図２（ｂ）を参照）。
【００２４】
次に、レジスト膜２４をマスクとして、ドライエッチングによりポリシリコン層２２をパターニングし、ポリシリコン層２２からなるゲート電極１４を形成する。このとき、露出したゲート絶縁膜１２もエッチングされ膜厚が薄くなり、例えば３ｎｍのように薄い膜厚でゲート絶縁膜１２が形成されている場合には、露出したゲート絶縁膜１２は、ほぼ除去される（図２（ｃ）を参照）。
【００２５】
次いで、ゲート電極１６をマスクとしてＢ（ボロン）をイオン注入し、シリコン基板１０内に、ゲート電極１４に自己整合で、ＬＤＤ構造の低濃度拡散層１８ａとなる不純物ドープ領域２６ａを形成する（図３（ａ）を参照）。イオン注入の条件としては、例えば、イオンの加速エネルギーを１〜５ｋｅＶ、ドーズ量を２×１０14ｃｍ-2とすることができる。なお、Ｂをイオン注入する代わりに、ＢＦ2をイオン注入する場合には、イオンの加速エネルギーを例えば３〜３０ｋｅＶ程度とする。
【００２６】
次いで、ゲート電極１４のパターニングの際にマスクとして用いたレジスト膜２４を剥離する。レジスト膜２４は、例えばプラズマアッシングと酸化性の薬液による処理とを組み合わせて、或いは単独で用いて剥離する。本実施形態では、以下に述べるように、レジスト膜２４を剥離する際に、不純物ドープ領域２６ａ上に、所定の膜厚のケミカル酸化膜２８が形成される。
【００２７】
プラズマアッシングは、以下のようにして行うことができる。
【００２８】
不純物ドープ領域２６ａが形成されたシリコン基板１０を、アッシング処理室内で酸素プラズマ或いは酸素ラジカルに曝露する。アッシング条件は、適宜設定することができる。例えば、酸素を１３５０ｓｃｃｍの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度１８０℃で２０秒間、温度２７０℃で２５秒間、連続的に曝露すればよい。或いは、酸素を１３５０ｓｃｃｍの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度２４０℃で６０秒間曝露してもよい。なお、酸素プラズマ或いは酸素ラジカルのみならず、その他の酸素の反応種に曝露してもよい。
【００２９】
酸素プラズマに曝露されたゲート電極１４上のレジスト膜２４は、酸素プラズマと反応し、分解除去される。このとき、不純物ドープ領域２６ａ表面も酸素プラズマに曝露され、不純物ドープ領域２６ａ上には、酸素プラズマにより表面が酸化されることにより、ケミカル酸化膜２８が成長する。
【００３０】
酸化性の薬液処理は、以下のようにして行うことができる。
【００３１】
不純物ドープ領域２６ａが形成されたシリコン基板１０を酸化性の薬液に浸漬する。レジスト膜２４の剥離及びケミカル酸化膜２８の成長に用いる酸化性の薬液としては、硫酸過水（ＳＰＭ、Sulfuric Acid/Hydrogen Peroxide Mixture：Ｈ2ＳＯ4／Ｈ2Ｏ2の混合液）、高温のアンモニア過水（ＡＰＭ、Ammonia/Hydrogen Peroxide Mixture：ＮＨ4ＯＨ／Ｈ2Ｏ2の混合液）、塩酸過水（ＨＰＭ、Hydrochloric Acid/Hydrogen Peroxide/Water Mixture：ＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏの混合液）、オゾン水、硝酸等を用いることができる。ただし、アンモニア過水は、常温ではケミカル酸化膜２８と反応し、ケミカル酸化膜２８を薄くする作用を有する。このため、異物や硫酸痕を除去するための常温のアンモニア過水による処理は、ケミカル酸化膜２８を形成する工程の最後に用いないことが望ましい。ケミカル酸化膜２８を形成する工程の最後に常温のアンモニア過水による処理を用いる場合には、ケミカル酸化膜２８が薄くなりすぎずに所望の膜厚となるように、浸漬時間等の処理条件について留意する必要がある。また、高温のアンモニア過水は、シリコン基板をエッチングするため、拡散層の濃度低下を招いてしまう点に留意する必要もある。
【００３２】
酸化性の薬液中に浸漬されたゲート電極１４上のレジスト膜２４は、酸化性の薬液と反応し、分解除去される。このとき、不純物ドープ領域２６ａ上には、酸化性の薬液により表面が酸化されることにより、ケミカル酸化膜２８が成長する。
【００３３】
酸化性の薬液による処理の終了後、シリコン基板１０を乾燥する。シリコン基板１０の乾燥には、例えばエアブロー、ＩＰＡ乾燥、スピン乾燥等を用いることができる。
【００３４】
上述したプラズマアッシング及び／又は各種の酸化性の薬液による処理を適宜組み合わせて、或いは単独で用いることにより、レジスト膜２４を剥離する際に、不純物ドープ領域２６ａ上のケミカル酸化膜２８が、最終的に所定の膜厚にまで成長する（図３（ｂ）を参照）。
【００３５】
具体的には、例えば、硫酸過水を用いた第１の酸化処理と、プラズマアッシングと、硫酸過水を用いた第２の酸化処理とを順次連続して行い、レジスト膜２４を剥離する際に、ケミカル酸化膜２８を成長する。
【００３６】
また、プラズマアッシングを行わず、薬液処理のみによりレジスト膜２４を剥離する際にケミカル酸化膜２８を成長してもよく、この場合には、例えば、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行うことができる。また、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、高温のアンモニア過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理のみを行ってもよい。オゾン水を用いた酸化処理のみを行ってもよい。
【００３７】
なお、不純物ドープ領域２６ａ上に形成したケミカル酸化膜２８の膜厚が薄すぎると、ドーパント不純物の外方拡散を十分に抑制することが困難となる。この結果、接合における抵抗の上昇や抵抗値のばらつき等の不都合を招くこととなる。したがって、膜厚を十分に制御してケミカル酸化膜２８を形成することが望ましい。プラズマアッシングの条件、酸化性の薬液による処理の条件を適宜設定することにより、ケミカル酸化膜２８の膜厚を制御することができる。
【００３８】
ドーパント不純物の外方拡散を十分に抑制することができるケミカル酸化膜２８の膜厚は、ケミカル酸化膜の膜厚とシート抵抗との関係を測定することにより決定することができる。
【００３９】
図５は、シリコンウェーハ上に形成したケミカル酸化膜の膜厚とシート抵抗との関係の一例を示すグラフである。シート抵抗は、上述の方法により所定の膜厚でケミカル酸化膜を形成し、ＲＴＡ法による熱処理を用いてドーパント不純物を活性化した後のシリコンウェーハについて四端針法により測定したものである。
【００４０】
図５のグラフからは、ケミカル酸化膜が厚くなるにつれてシート抵抗が小さくなることが分かる。例えば、ケミカル酸化膜の膜厚を１．４ｎｍ以上にすれば、シート抵抗を十分に低減することができることが分かる。したがって、ケミカル酸化膜２８を１．４ｎｍ以上の膜厚で形成することにより、ドーパント不純物の外方拡散を十分に抑制し、接合の低抵抗化を図ることができるといえる。
【００４１】
このように、予め求めたケミカル酸化膜の膜厚とシート抵抗との関係に基づき、不純物ドープ領域２６ａ上に形成するケミカル酸化膜２８の膜厚を決定することにより、ドーパント不純物の外方拡散を確実に抑制することができる。
【００４２】
上述のようにして所定の膜厚のケミカル酸化膜２８を形成した後、例えばＲＴＡ法による熱処理を行い、不純物ドープ領域２６ａに注入したドーパント不純物を活性化する。ＲＴＡ法による熱処理の条件は、例えば、窒素雰囲気下、加熱温度を１０００℃、加熱時間を１０秒間とすることができる。こうして、不純物ドープ領域２６ａ中のドーパント不純物を活性化することにより、低濃度拡散層１８ａが形成される（図３（ｃ）を参照）。
【００４３】
ＲＴＡ法による熱処理の際、不純物ドープ領域２６ａ上には、ケミカル酸化膜２８が形成さているため、不純物ドープ領域２６ａ中のドーパント不純物の外方拡散が抑制される。
【００４４】
なお、ＲＴＡ法による熱処理は、酸素を含んでいない雰囲気下で行うことが望ましい。酸素を含んでいない雰囲気下でＲＴＡ法による熱処理を行うことにより、ゲート電極１４部分でのバーズビークの発生を抑制することができる。
【００４５】
次いで、全面に、例えばＣＶＤ法により、膜厚５ｎｍのシリコン酸化膜３０を形成する（図４（ａ）を参照）。
【００４６】
この後、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法によりシリコン酸化膜３０を異方性エッチングし、ゲート電極１４の側壁にサイドウォール絶縁膜１６を形成する。この際、ケミカル酸化膜２８が除去される（図４（ｂ）を参照）。
【００４７】
次いで、ゲート電極１４及びサイドウォール絶縁膜１６をマスクとして、ボロンをイオン注入し、ＬＤＤ構造の高濃度拡散層１８ｂとなる不純物ドープ領域２６ｂを形成する（図４（ｃ）を参照）。イオン注入の条件は、例えば、イオンの加速エネルギーを０．５〜２０ｋｅＶ、ドーズ量を１×１０14〜１×１０15ｃｍ-2とすることができる。
【００４８】
次いで、例えばＲＴＡ法による熱処理を行い、不純物ドープ領域２６ｂ中のドーパント不純物を活性化する。ＲＴＡ法による熱処理の条件は、例えば、加熱温度を１０００℃、加熱時間を１０〜２０秒間とすることができる。こうして、不純物ドープ領域２６ｂ中のドーパント不純物を活性化することにより高濃度拡散層１８ｂが形成され、低濃度拡散層１８ａ及び高濃度拡散層１８ｂから構成されるＬＤＤ構造のソース／ドレイン拡散層２０が形成される。
【００４９】
こうして、図１に示す半導体装置が製造される。
【００５０】
このように、本実施形態によれば、シリコン基板１０の不純物ドープ領域２６ａ上に、ケミカル酸化膜２８を形成した後に、ＲＴＡ法による熱処理を行い不純物ドープ領域２６ａ中のドーパント不純物を活性化するので、ドーパント不純物の外方拡散を抑制することができる。これにより、低濃度拡散層１８ａの低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【００５１】
また、酸素を含んでいない雰囲気下でＲＴＡ法による熱処理を行うことにより、ゲート電極１４部分でのバーズビークの発生を抑制することができ、更に高い信頼性を有する半導体装置を提供することができる。
【００５２】
また、レジスト膜２４を剥離する工程がケミカル酸化膜２８を形成する工程を兼ねるため、工程数が増えることもなく、半導体装置の製造工程が煩雑になることもない。
【００５３】
なお、本実施形態では、レジスト膜２４を剥離する際に、ケミカル酸化膜２８を成長したが、レジスト膜２４を剥離した後に、ケミカル酸化膜２８を成長してもよい。この場合、アッシング処理と、硫酸過水処理と、低温のアンモニア過水処理とを順次連続して行うことにより、或いは例えば有機系のレジスト剥離液により、レジスト膜２４を剥離した後に、例えば、高温でのアンモニア過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行うことができる。また、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、オゾン水を用いた酸化処理のみを行ってもよい。
【００５４】
（評価結果）
本実施形態による半導体装置の製造方法により製造したｐチャネルのＭＯＳトランジスタについて、低濃度拡散層の抵抗を測定し、比較評価した。
【００５５】
図６は、ケミカル酸化膜の形成条件と、測定された低濃度拡散層の抵抗値との関係を示すグラフである。横軸はケミカル酸化膜の形成条件を示し、縦軸は低濃度拡散層の抵抗値を示している。
【００５６】
形成条件１は、プラズマアッシング後にアンモニア過水処理を行い、ケミカル酸化膜を１．２ｎｍの膜厚で形成したものである。グラフ左上の正円内の各測定点が、形成条件１による場合の測定結果である。
【００５７】
形成条件２、３は、プラズマアッシング後に硫酸過水を用いた酸化処理を行い、ケミカル酸化膜を１．４ｎｍの膜厚で形成したものである。グラフ中央付近の楕円内の各測定点が、形成条件２、３による場合の測定結果である。
【００５８】
形成条件４〜６は、硫酸過水を用いた第１の酸化処理と、プラズマアッシングと、硫酸過水を用いた第２の酸化処理とを順次連続して行い、ケミカル酸化膜を１．６ｎｍの膜厚で形成したものである。グラフ右下の楕円内の各測定点が、形成条件４〜６による場合の測定結果である。
【００５９】
形成条件１によるケミカル酸化膜の膜厚が１．２ｎｍの場合では、低濃度拡散層の抵抗値は、高い値となってしまっている。また、同条件下にもかかわらず、各測定点で値がばらついてしまっている。これは、ケミカル酸化膜の膜厚が薄いために、ドーパント不純物の外方拡散を十分に抑制することができていないためであると考えられる。
【００６０】
一方、形成条件２〜６によるケミカル酸化膜の膜厚が１．４ｎｍ及び１．６ｎｍの場合では、低濃度拡散層の抵抗値は、膜厚１．２ｎｍの場合と比較して低い値であり、各測定点の値のばらつきも少なく安定している。形成条件２、３による膜厚１．４ｎｎｍの場合と形成条件４〜６による膜厚１．６ｎｍの場合とを比較すると、形成条件４〜６による膜厚１．６ｎｍの場合の方が、抵抗値は更に小さな値となっており、各測定点での値のばらつきも更に小さくなっている。
【００６１】
このように、低濃度拡散層となる不純物ドープ領域上に形成するケミカル酸化膜の膜厚や成膜条件を適宜設定することにより、低濃度拡散層の抵抗値を低減するとともに、その値のばらつきも小さくすることができることが分かった。
【００６２】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００６３】
例えば、上記実施形態では、ｐ型のＭＯＳトランジスタを製造したが、ｎ型のＭＯＳトランジスタにも本発明を適用することができ、ボロンのみならず、リン、砒素等の種々のドーパント不純物の外方拡散を抑制することができる。
【００６４】
また、上記実施形態では、ポリシリコンの単層構造からなるゲート電極を形成する場合について説明したが、ポリメタル構造のゲート電極、ポリシリコン膜とシリサイド膜との積層膜からなるポリサイド構造のゲート電極を形成してもよい。
【００６５】
また、上記実施形態では、ケミカル酸化膜２８を形成したが、ケミカル酸化膜２８の代わりに、不純物ドープ領域２６ａ上に、ＣＶＤ法により膜厚１０ｎｍ程度のシリコン酸化膜を形成してもよい。ＣＶＤ法により形成したシリコン酸化膜によっても、ケミカル酸化膜２８と同様に、ドーパント不純物の外方拡散を抑制することができる。この場合、ゲート電極１４を形成した後に、ＣＶＤ法により、不純物ドープ領域２６ａ上に、シリコン酸化膜を形成する。成膜条件としては、例えば、原料ガスをＳｉＨ2Ｃｌ2とＮ2Ｏとし、成膜温度を４００℃とすることができる。なお、成膜温度は、２５０〜５００℃の低温とすることが望ましい。このように成膜温度を低温とすることにより、不純物ドープ領域２６ａ上にシリコン酸化膜を形成する際に、ゲート電極１４部分にバーズビークが発生するのを抑制することができる。
【００６６】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成し、ゲート電極をマスクとして半導体基板にドーパント不純物を導入することにより、半導体基板内に不純物ドープ領域を形成し、不純物ドープ領域上に、不純物ドープ領域に導入されたドーパント不純物が半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成し、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を行うので、不純物ドープ領域に導入されたドーパント不純物の外方拡散を抑制することができる。これにより、不純物拡散層の低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【００６７】
また、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を酸素を含まない雰囲気下で行うので、ゲート電極部分にバーズビークが発生するのを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタの構造を示す断面図である。
【図２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】ケミカル酸化膜の膜厚とシート抵抗との関係を示すグラフである。
【図６】評価結果を示すグラフである。
【符号の説明】
１０…シリコン基板
１２…ゲート絶縁膜
１４…ゲート電極
１６…サイドウォール絶縁膜
１８ａ…低濃度拡散層
１８ｂ…高濃度拡散層
２０…ソース／ドレイン拡散層
２２…ポリシリコン膜
２４…レジスト膜
２６ａ…不純物ドープ領域
２６ｂ…不純物ドープ領域
２８…ケミカル酸化膜
３０…シリコン酸化膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、熱処理を用いてドーパント不純物を活性化する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の微細化に伴い、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の半導体装置では、浅い接合（shallow junction）を形成することが必要となってきている。このために、ドーパント不純物をイオン注入した後に行う活性化アニールの方法として、ＲＴＡ法が用いられている。ＲＴＡ法は、短時間、高温での熱処理により、ドーパント不純物をできるだけ活性化する一方、ドーパント不純物の拡散を抑制することで、低濃度拡散層をより薄く、所望の濃度に制御することを可能とするものである。
【０００３】
例えばＭＯＳトランジスタの製造工程においては、ＬＤＤ（Lightly Doped Drain）構造における低濃度拡散層の形成時等にＲＴＡ（Rapid Thermal Anneal）法による熱処理を用いてドーパント不純物の活性化が行われている。
【０００４】
しかしながら、半導体装置の微細化等に伴い、ＭＯＳトランジスタの製造工程では、ゲート絶縁膜の薄膜化が図られている。また、バーズビーク（bird's beak）の発生を抑制するために、イオン注入を行う際に基板表面を覆う酸化膜を形成する工程が省略されるようになってきている。このため、ＲＴＡ法による熱処理の際に、注入したドーパント不純物の外方拡散（out diffusion）が発生してしまう場合があった。ドーパント不純物の外方拡散は、浅い接合における抵抗の上昇、その抵抗値のばらつき等の不都合を招くこととなる。
【０００５】
かかるドーパント不純物の外方拡散を抑制する方法としては、例えば、酸素添加雰囲気下でＲＴＡ法による熱処理を行い、ドーパント不純物の活性化を行う方法が提案されている（例えば特許文献１を参照）。この方法では、酸素が添加された雰囲気下での急速昇温により半導体基板表面に酸化膜を形成することで、ドーパント不純物を活性化するとともに、その外方拡散が抑制される。
【０００６】
なお、熱処理により形成した酸化膜によりドーパント不純物の外方拡散を抑制する方法については、種々の方法が提案されている（例えば特許文献２、３を参照）。
【０００７】
【特許文献１】
特開２０００−１１４１９７号公報
【特許文献２】
特開２０００−２７７４４９号公報
【特許文献３】
特開２００１−７２２０号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した酸素添加雰囲気下で急速昇温を行う方法では、外方拡散を抑制する酸化膜が形成されるだけでなく、ゲート電極部分にバーズビークが発生してしまう場合が考えられる。かかるバーズビークによる影響は、半導体装置の微細化が進行するにつれて無視できないものとなると考えられる。このため、酸素添加雰囲気での熱処理により形成された酸化膜によりドーパント不純物の外方拡散を抑制することができたとしても、同時にゲート電極部分に発生するバーズビークに起因して、結果的に、トランジスタ特性が劣化してしまうことが想定される。
【０００９】
本発明の目的は、熱処理によりドーパント不純物を活性化する際に、バーズビークの発生を抑制しつつ、ドーパント不純物の外方拡散を抑制しうる半導体装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板に第１のドーパント不純物を導入することにより、前記半導体基板内に第１の不純物ドープ領域を形成する工程と、前記第１の不純物ドープ領域上に、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物が前記半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成する工程と、前記ケミカル酸化膜を形成した後、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物を活性化するための熱処理を行う工程と、前記熱処理の後に前記ケミカル酸化膜を除去して、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして前記半導体基板に第２のドーパント不純物を導入することにより、前記半導体基板内に第２の不純物ドープ領域を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１２】
【発明の実施の形態】
本発明の一実施形態による半導体装置の製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタの構造を示す断面図、図２乃至図４は本実施形態による半導体装置の製造方法を示す工程断面図、図５はケミカル酸化膜とシート抵抗との関係の一例を示すグラフである。
【００１３】
本実施形態による半導体装置の製造方法は、ＬＤＤ構造を有するＭＯＳトランジスタの製造工程において、ドーパント不純物をイオン注入した領域上にケミカル酸化膜を形成することにより、ＲＴＡ法による活性化アニールの際のドーパント不純物の外方拡散を抑制するものである。
【００１４】
本実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタについて図１を用いて説明する。
【００１５】
シリコン基板上１０に、シリコン酸化膜からなるゲート絶縁膜１２、ゲート電極１４が順に形成されている。ゲート電極１４の側壁には、サイドウォール絶縁膜１６が形成されている。
【００１６】
シリコン基板１０内には、ゲート電極１４に自己整合で、ドーパント不純物が低濃度に導入され、これにより低濃度拡散層１８ａが形成されている。さらに、シリコン基板１０内には、サイドウォール絶縁膜１６が形成されたゲート電極１４に自己整合で、ドーパント不純物が高濃度に導入され、これにより高濃度拡散層１８ｂが形成されている。これら低濃度拡散層１８ａ及び高濃度拡散層１８ｂにより、ソース／ドレイン拡散層２０が構成されている。
【００１７】
本実施形態による半導体装置の製造方法は、上記ＬＤＤ構造を有するＭＯＳトランジスタの製造工程において、低濃度拡散層１８ａを形成する際のＲＴＡ法による熱処理を用いてドーパント不純物を活性化する工程の前に、ドーパント不純物が導入されたシリコン基板１０上に、ケミカル酸化膜を予め形成しておくことに主たる特徴がある。このケミカル酸化膜により、ＲＴＡ法による熱処理を行いドーパント不純物を活性化する際に、ドーパント不純物の外方拡散を抑制することができ、浅い接合の低抵抗化及びその抵抗値の安定化を図ることができる。また、ケミカル酸化膜を予め形成しておくことで、酸素を含む雰囲気下での熱処理によりドーパント不純物の外方拡散を抑制するための熱酸化膜を形成する必要がないため、バーズビークの発生を抑制することができる。
【００１８】
なお、本明細書では、熱酸化や自然酸化によって形成される酸化膜以外を「ケミカル酸化膜」と称する。これには、例えば、酸化性の薬液によってシリコン表面を酸化して酸化膜を設ける所謂ウェット酸化によるものや、酸素プラズマをシリコン表面に作用させて酸化膜を設ける所謂プラズマ酸化によるものが含まれる。所望の設計値通りの膜厚に形成でき、バーズビークを生じることが少ない酸化手法であれば、上記に例示した手法と同様の効果が期待できるので、「ケミカル酸化膜」と称するものの範囲から排除するものではない。
【００１９】
以下、本実施形態による半導体装置の製造方法について図２乃至図５を用いて説明する。
【００２０】
まず、シリコン基板１０に、例えば通常のＳＴＩ（Shallow Trench Isolation）法により、素子領域（図示せず）を画定する。
【００２１】
次いで、例えば熱酸化法により、素子領域のシリコン基板１０表面に、膜厚５ｎｍのシリコン酸化膜からなるゲート絶縁膜１２を形成する。
【００２２】
次に、全面に、例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、膜厚１００ｎｍのポリシリコン膜２２を形成する（図２（ａ）を参照）。
【００２３】
次いで、ポリシリコン膜２２上に、レジスト膜２４を形成し、ゲート電極形成予定領域上にレジスト膜２４を残存させる（図２（ｂ）を参照）。
【００２４】
次に、レジスト膜２４をマスクとして、ドライエッチングによりポリシリコン層２２をパターニングし、ポリシリコン層２２からなるゲート電極１４を形成する。このとき、露出したゲート絶縁膜１２もエッチングされ膜厚が薄くなり、例えば３ｎｍのように薄い膜厚でゲート絶縁膜１２が形成されている場合には、露出したゲート絶縁膜１２は、ほぼ除去される（図２（ｃ）を参照）。
【００２５】
次いで、ゲート電極１６をマスクとしてＢ（ボロン）をイオン注入し、シリコン基板１０内に、ゲート電極１４に自己整合で、ＬＤＤ構造の低濃度拡散層１８ａとなる不純物ドープ領域２６ａを形成する（図３（ａ）を参照）。イオン注入の条件としては、例えば、イオンの加速エネルギーを１〜５ｋｅＶ、ドーズ量を２×１０14ｃｍ-2とすることができる。なお、Ｂをイオン注入する代わりに、ＢＦ2をイオン注入する場合には、イオンの加速エネルギーを例えば３〜３０ｋｅＶ程度とする。
【００２６】
次いで、ゲート電極１４のパターニングの際にマスクとして用いたレジスト膜２４を剥離する。レジスト膜２４は、例えばプラズマアッシングと酸化性の薬液による処理とを組み合わせて、或いは単独で用いて剥離する。本実施形態では、以下に述べるように、レジスト膜２４を剥離する際に、不純物ドープ領域２６ａ上に、所定の膜厚のケミカル酸化膜２８が形成される。
【００２７】
プラズマアッシングは、以下のようにして行うことができる。
【００２８】
不純物ドープ領域２６ａが形成されたシリコン基板１０を、アッシング処理室内で酸素プラズマ或いは酸素ラジカルに曝露する。アッシング条件は、適宜設定することができる。例えば、酸素を１３５０ｓｃｃｍの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度１８０℃で２０秒間、温度２７０℃で２５秒間、連続的に曝露すればよい。或いは、酸素を１３５０ｓｃｃｍの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度２４０℃で６０秒間曝露してもよい。なお、酸素プラズマ或いは酸素ラジカルのみならず、その他の酸素の反応種に曝露してもよい。
【００２９】
酸素プラズマに曝露されたゲート電極１４上のレジスト膜２４は、酸素プラズマと反応し、分解除去される。このとき、不純物ドープ領域２６ａ表面も酸素プラズマに曝露され、不純物ドープ領域２６ａ上には、酸素プラズマにより表面が酸化されることにより、ケミカル酸化膜２８が成長する。
【００３０】
酸化性の薬液処理は、以下のようにして行うことができる。
【００３１】
不純物ドープ領域２６ａが形成されたシリコン基板１０を酸化性の薬液に浸漬する。レジスト膜２４の剥離及びケミカル酸化膜２８の成長に用いる酸化性の薬液としては、硫酸過水（ＳＰＭ、Sulfuric Acid/Hydrogen Peroxide Mixture：Ｈ2ＳＯ4／Ｈ2Ｏ2の混合液）、高温のアンモニア過水（ＡＰＭ、Ammonia/Hydrogen Peroxide Mixture：ＮＨ4ＯＨ／Ｈ2Ｏ2の混合液）、塩酸過水（ＨＰＭ、Hydrochloric Acid/Hydrogen Peroxide/Water Mixture：ＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏの混合液）、オゾン水、硝酸等を用いることができる。ただし、アンモニア過水は、常温ではケミカル酸化膜２８と反応し、ケミカル酸化膜２８を薄くする作用を有する。このため、異物や硫酸痕を除去するための常温のアンモニア過水による処理は、ケミカル酸化膜２８を形成する工程の最後に用いないことが望ましい。ケミカル酸化膜２８を形成する工程の最後に常温のアンモニア過水による処理を用いる場合には、ケミカル酸化膜２８が薄くなりすぎずに所望の膜厚となるように、浸漬時間等の処理条件について留意する必要がある。また、高温のアンモニア過水は、シリコン基板をエッチングするため、拡散層の濃度低下を招いてしまう点に留意する必要もある。
【００３２】
酸化性の薬液中に浸漬されたゲート電極１４上のレジスト膜２４は、酸化性の薬液と反応し、分解除去される。このとき、不純物ドープ領域２６ａ上には、酸化性の薬液により表面が酸化されることにより、ケミカル酸化膜２８が成長する。
【００３３】
酸化性の薬液による処理の終了後、シリコン基板１０を乾燥する。シリコン基板１０の乾燥には、例えばエアブロー、ＩＰＡ乾燥、スピン乾燥等を用いることができる。
【００３４】
上述したプラズマアッシング及び／又は各種の酸化性の薬液による処理を適宜組み合わせて、或いは単独で用いることにより、レジスト膜２４を剥離する際に、不純物ドープ領域２６ａ上のケミカル酸化膜２８が、最終的に所定の膜厚にまで成長する（図３（ｂ）を参照）。
【００３５】
具体的には、例えば、硫酸過水を用いた第１の酸化処理と、プラズマアッシングと、硫酸過水を用いた第２の酸化処理とを順次連続して行い、レジスト膜２４を剥離する際に、ケミカル酸化膜２８を成長する。
【００３６】
また、プラズマアッシングを行わず、薬液処理のみによりレジスト膜２４を剥離する際にケミカル酸化膜２８を成長してもよく、この場合には、例えば、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行うことができる。また、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、高温のアンモニア過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理のみを行ってもよい。オゾン水を用いた酸化処理のみを行ってもよい。
【００３７】
なお、不純物ドープ領域２６ａ上に形成したケミカル酸化膜２８の膜厚が薄すぎると、ドーパント不純物の外方拡散を十分に抑制することが困難となる。この結果、接合における抵抗の上昇や抵抗値のばらつき等の不都合を招くこととなる。したがって、膜厚を十分に制御してケミカル酸化膜２８を形成することが望ましい。プラズマアッシングの条件、酸化性の薬液による処理の条件を適宜設定することにより、ケミカル酸化膜２８の膜厚を制御することができる。
【００３８】
ドーパント不純物の外方拡散を十分に抑制することができるケミカル酸化膜２８の膜厚は、ケミカル酸化膜の膜厚とシート抵抗との関係を測定することにより決定することができる。
【００３９】
図５は、シリコンウェーハ上に形成したケミカル酸化膜の膜厚とシート抵抗との関係の一例を示すグラフである。シート抵抗は、上述の方法により所定の膜厚でケミカル酸化膜を形成し、ＲＴＡ法による熱処理を用いてドーパント不純物を活性化した後のシリコンウェーハについて四端針法により測定したものである。
【００４０】
図５のグラフからは、ケミカル酸化膜が厚くなるにつれてシート抵抗が小さくなることが分かる。例えば、ケミカル酸化膜の膜厚を１．４ｎｍ以上にすれば、シート抵抗を十分に低減することができることが分かる。したがって、ケミカル酸化膜２８を１．４ｎｍ以上の膜厚で形成することにより、ドーパント不純物の外方拡散を十分に抑制し、接合の低抵抗化を図ることができるといえる。
【００４１】
このように、予め求めたケミカル酸化膜の膜厚とシート抵抗との関係に基づき、不純物ドープ領域２６ａ上に形成するケミカル酸化膜２８の膜厚を決定することにより、ドーパント不純物の外方拡散を確実に抑制することができる。
【００４２】
上述のようにして所定の膜厚のケミカル酸化膜２８を形成した後、例えばＲＴＡ法による熱処理を行い、不純物ドープ領域２６ａに注入したドーパント不純物を活性化する。ＲＴＡ法による熱処理の条件は、例えば、窒素雰囲気下、加熱温度を１０００℃、加熱時間を１０秒間とすることができる。こうして、不純物ドープ領域２６ａ中のドーパント不純物を活性化することにより、低濃度拡散層１８ａが形成される（図３（ｃ）を参照）。
【００４３】
ＲＴＡ法による熱処理の際、不純物ドープ領域２６ａ上には、ケミカル酸化膜２８が形成さているため、不純物ドープ領域２６ａ中のドーパント不純物の外方拡散が抑制される。
【００４４】
なお、ＲＴＡ法による熱処理は、酸素を含んでいない雰囲気下で行うことが望ましい。酸素を含んでいない雰囲気下でＲＴＡ法による熱処理を行うことにより、ゲート電極１４部分でのバーズビークの発生を抑制することができる。
【００４５】
次いで、全面に、例えばＣＶＤ法により、膜厚５ｎｍのシリコン酸化膜３０を形成する（図４（ａ）を参照）。
【００４６】
この後、例えばＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法によりシリコン酸化膜３０を異方性エッチングし、ゲート電極１４の側壁にサイドウォール絶縁膜１６を形成する。この際、ケミカル酸化膜２８が除去される（図４（ｂ）を参照）。
【００４７】
次いで、ゲート電極１４及びサイドウォール絶縁膜１６をマスクとして、ボロンをイオン注入し、ＬＤＤ構造の高濃度拡散層１８ｂとなる不純物ドープ領域２６ｂを形成する（図４（ｃ）を参照）。イオン注入の条件は、例えば、イオンの加速エネルギーを０．５〜２０ｋｅＶ、ドーズ量を１×１０14〜１×１０15ｃｍ-2とすることができる。
【００４８】
次いで、例えばＲＴＡ法による熱処理を行い、不純物ドープ領域２６ｂ中のドーパント不純物を活性化する。ＲＴＡ法による熱処理の条件は、例えば、加熱温度を１０００℃、加熱時間を１０〜２０秒間とすることができる。こうして、不純物ドープ領域２６ｂ中のドーパント不純物を活性化することにより高濃度拡散層１８ｂが形成され、低濃度拡散層１８ａ及び高濃度拡散層１８ｂから構成されるＬＤＤ構造のソース／ドレイン拡散層２０が形成される。
【００４９】
こうして、図１に示す半導体装置が製造される。
【００５０】
このように、本実施形態によれば、シリコン基板１０の不純物ドープ領域２６ａ上に、ケミカル酸化膜２８を形成した後に、ＲＴＡ法による熱処理を行い不純物ドープ領域２６ａ中のドーパント不純物を活性化するので、ドーパント不純物の外方拡散を抑制することができる。これにより、低濃度拡散層１８ａの低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【００５１】
また、酸素を含んでいない雰囲気下でＲＴＡ法による熱処理を行うことにより、ゲート電極１４部分でのバーズビークの発生を抑制することができ、更に高い信頼性を有する半導体装置を提供することができる。
【００５２】
また、レジスト膜２４を剥離する工程がケミカル酸化膜２８を形成する工程を兼ねるため、工程数が増えることもなく、半導体装置の製造工程が煩雑になることもない。
【００５３】
なお、本実施形態では、レジスト膜２４を剥離する際に、ケミカル酸化膜２８を成長したが、レジスト膜２４を剥離した後に、ケミカル酸化膜２８を成長してもよい。この場合、アッシング処理と、硫酸過水処理と、低温のアンモニア過水処理とを順次連続して行うことにより、或いは例えば有機系のレジスト剥離液により、レジスト膜２４を剥離した後に、例えば、高温でのアンモニア過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行うことができる。また、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、オゾン水を用いた酸化処理のみを行ってもよい。
【００５４】
（評価結果）
本実施形態による半導体装置の製造方法により製造したｐチャネルのＭＯＳトランジスタについて、低濃度拡散層の抵抗を測定し、比較評価した。
【００５５】
図６は、ケミカル酸化膜の形成条件と、測定された低濃度拡散層の抵抗値との関係を示すグラフである。横軸はケミカル酸化膜の形成条件を示し、縦軸は低濃度拡散層の抵抗値を示している。
【００５６】
形成条件１は、プラズマアッシング後にアンモニア過水処理を行い、ケミカル酸化膜を１．２ｎｍの膜厚で形成したものである。グラフ左上の正円内の各測定点が、形成条件１による場合の測定結果である。
【００５７】
形成条件２、３は、プラズマアッシング後に硫酸過水を用いた酸化処理を行い、ケミカル酸化膜を１．４ｎｍの膜厚で形成したものである。グラフ中央付近の楕円内の各測定点が、形成条件２、３による場合の測定結果である。
【００５８】
形成条件４〜６は、硫酸過水を用いた第１の酸化処理と、プラズマアッシングと、硫酸過水を用いた第２の酸化処理とを順次連続して行い、ケミカル酸化膜を１．６ｎｍの膜厚で形成したものである。グラフ右下の楕円内の各測定点が、形成条件４〜６による場合の測定結果である。
【００５９】
形成条件１によるケミカル酸化膜の膜厚が１．２ｎｍの場合では、低濃度拡散層の抵抗値は、高い値となってしまっている。また、同条件下にもかかわらず、各測定点で値がばらついてしまっている。これは、ケミカル酸化膜の膜厚が薄いために、ドーパント不純物の外方拡散を十分に抑制することができていないためであると考えられる。
【００６０】
一方、形成条件２〜６によるケミカル酸化膜の膜厚が１．４ｎｍ及び１．６ｎｍの場合では、低濃度拡散層の抵抗値は、膜厚１．２ｎｍの場合と比較して低い値であり、各測定点の値のばらつきも少なく安定している。形成条件２、３による膜厚１．４ｎｎｍの場合と形成条件４〜６による膜厚１．６ｎｍの場合とを比較すると、形成条件４〜６による膜厚１．６ｎｍの場合の方が、抵抗値は更に小さな値となっており、各測定点での値のばらつきも更に小さくなっている。
【００６１】
このように、低濃度拡散層となる不純物ドープ領域上に形成するケミカル酸化膜の膜厚や成膜条件を適宜設定することにより、低濃度拡散層の抵抗値を低減するとともに、その値のばらつきも小さくすることができることが分かった。
【００６２】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００６３】
例えば、上記実施形態では、ｐ型のＭＯＳトランジスタを製造したが、ｎ型のＭＯＳトランジスタにも本発明を適用することができ、ボロンのみならず、リン、砒素等の種々のドーパント不純物の外方拡散を抑制することができる。
【００６４】
また、上記実施形態では、ポリシリコンの単層構造からなるゲート電極を形成する場合について説明したが、ポリメタル構造のゲート電極、ポリシリコン膜とシリサイド膜との積層膜からなるポリサイド構造のゲート電極を形成してもよい。
【００６５】
また、上記実施形態では、ケミカル酸化膜２８を形成したが、ケミカル酸化膜２８の代わりに、不純物ドープ領域２６ａ上に、ＣＶＤ法により膜厚１０ｎｍ程度のシリコン酸化膜を形成してもよい。ＣＶＤ法により形成したシリコン酸化膜によっても、ケミカル酸化膜２８と同様に、ドーパント不純物の外方拡散を抑制することができる。この場合、ゲート電極１４を形成した後に、ＣＶＤ法により、不純物ドープ領域２６ａ上に、シリコン酸化膜を形成する。成膜条件としては、例えば、原料ガスをＳｉＨ2Ｃｌ2とＮ2Ｏとし、成膜温度を４００℃とすることができる。なお、成膜温度は、２５０〜５００℃の低温とすることが望ましい。このように成膜温度を低温とすることにより、不純物ドープ領域２６ａ上にシリコン酸化膜を形成する際に、ゲート電極１４部分にバーズビークが発生するのを抑制することができる。
【００６６】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成し、ゲート電極をマスクとして半導体基板にドーパント不純物を導入することにより、半導体基板内に不純物ドープ領域を形成し、不純物ドープ領域上に、不純物ドープ領域に導入されたドーパント不純物が半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成し、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を行うので、不純物ドープ領域に導入されたドーパント不純物の外方拡散を抑制することができる。これにより、不純物拡散層の低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【００６７】
また、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を酸素を含まない雰囲気下で行うので、ゲート電極部分にバーズビークが発生するのを抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体装置の製造方法により製造されるＭＯＳトランジスタの構造を示す断面図である。
【図２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図４】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図５】ケミカル酸化膜の膜厚とシート抵抗との関係を示すグラフである。
【図６】評価結果を示すグラフである。
【符号の説明】
１０…シリコン基板
１２…ゲート絶縁膜
１４…ゲート電極
１６…サイドウォール絶縁膜
１８ａ…低濃度拡散層
１８ｂ…高濃度拡散層
２０…ソース／ドレイン拡散層
２２…ポリシリコン膜
２４…レジスト膜
２６ａ…不純物ドープ領域
２６ｂ…不純物ドープ領域
２８…ケミカル酸化膜
３０…シリコン酸化膜
Claims (7)
- 半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に第１のドーパント不純物を導入することにより、前記半導体基板内に第１の不純物ドープ領域を形成する工程と、
前記第１の不純物ドープ領域上に、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物が前記半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成する工程と、
前記ケミカル酸化膜を形成した後、前記第１の不純物ドープ領域に導入された前記第１のドーパント不純物を活性化するための熱処理を行う工程と、
前記熱処理の後に前記ケミカル酸化膜を除去して、前記ゲート電極の側壁部分にサイドウォール絶縁膜を形成する工程と、
前記ゲート電極及び前記サイドウォール絶縁膜をマスクとして前記半導体基板に第２のドーパント不純物を導入することにより、前記半導体基板内に第２の不純物ドープ領域を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記ゲート電極を形成する工程では、前記ゲート絶縁膜上に導電層を形成し、レジスト膜をマスクとして前記導電層をパターニングすることにより前記ゲート電極を形成し、
前記第１の不純物ドープ領域を形成する工程の後に、前記レジスト膜を剥離する工程を更に有し、
前記レジスト膜を剥離する工程は、前記ケミカル酸化膜を形成する工程を兼ねる
ことを特徴とする半導体装置の製造方法。 - 請求項１又は２記載の半導体装置の製造方法において、
前記ケミカル酸化膜を形成する工程では、膜厚が１．４ｎｍ以上の前記ケミカル酸化膜を形成する
ことを特徴とする半導体装置の形成方法。 - 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記熱処理を行う工程では、酸素を含まない雰囲気下で熱処理を行う
ことを特徴とすることを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記ケミカル酸化膜を形成する工程では、酸素を含むプラズマ、酸素ラジカル、及び薬液のうちの少なくともいずれかを用いて前記第１の不純物ドープ領域を酸化することにより、前記ケミカル酸化膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記薬液は、硫酸過水、アンモニア過水、塩酸過水、オゾン水、又は硝酸である
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
前記熱処理を行う工程では、ＲＴＡ法による熱処理を行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289938A JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
| US10/673,565 US6835625B2 (en) | 2002-10-02 | 2003-09-30 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002289938A JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004128198A JP2004128198A (ja) | 2004-04-22 |
| JP4112330B2 true JP4112330B2 (ja) | 2008-07-02 |
Family
ID=32281966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002289938A Expired - Lifetime JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6835625B2 (ja) |
| JP (1) | JP4112330B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10122570A (ja) * | 1996-10-21 | 1998-05-15 | Noriaki Natsume | 調理用機器 |
| US10391589B2 (en) | 2015-03-30 | 2019-08-27 | Senju Metal Industry Co., Ltd. | Flux applying device |
| JP7082105B2 (ja) | 2019-02-11 | 2022-06-07 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | 知識ベースを管理するための方法、装置、設備及び媒体 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8603870B2 (en) * | 1996-07-11 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW556263B (en) * | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP4445403B2 (ja) * | 2005-01-24 | 2010-04-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US20070082498A1 (en) * | 2005-10-07 | 2007-04-12 | Chien-Hsun Chen | Method of cleaning a wafer |
| US7827529B2 (en) * | 2005-11-30 | 2010-11-02 | Oracle America, Inc. | System and method for generating a probability distribution of computer performance ratios |
| US20100173466A1 (en) * | 2009-01-08 | 2010-07-08 | Ching-Hwa Tey | Method for fabricating a semiconductor device |
| JP5493385B2 (ja) * | 2009-02-25 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20120264267A1 (en) * | 2011-04-12 | 2012-10-18 | Tsuo-Wen Lu | Method for fabricating mos transistor |
| US20140103449A1 (en) * | 2012-10-11 | 2014-04-17 | Globalfoundries Singapore Pte. Ltd. | Oxygen free rta on gate first hkmg stacks |
| JP5602917B2 (ja) * | 2013-08-19 | 2014-10-08 | 大日本スクリーン製造株式会社 | 基板処理方法および基板処理装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4434013A (en) * | 1980-02-19 | 1984-02-28 | Xerox Corporation | Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
| US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
| US4621413A (en) * | 1985-06-03 | 1986-11-11 | Motorola, Inc. | Fabricating a semiconductor device with reduced gate leakage |
| JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH07272990A (ja) | 1993-03-03 | 1995-10-20 | Texas Instr Inc <Ti> | 半導体ウエーハの製造方法 |
| JP3293567B2 (ja) | 1998-09-30 | 2002-06-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3384352B2 (ja) | 1999-03-19 | 2003-03-10 | 日本電気株式会社 | 半導体装置の製造方法および不純物注入活性化処理装置 |
| JP3348070B2 (ja) | 1999-04-21 | 2002-11-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2001297996A (ja) | 2000-04-13 | 2001-10-26 | Nec Corp | 回路製造方法および装置、アニール制御方法および装置、情報記憶媒体 |
| JP3953706B2 (ja) * | 2000-04-21 | 2007-08-08 | 松下電器産業株式会社 | 不揮発性半導体記憶装置の製造方法 |
| KR100422584B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US6555439B1 (en) * | 2001-12-18 | 2003-04-29 | Advanced Micro Devices, Inc. | Partial recrystallization of source/drain region before laser thermal annealing |
| US6583016B1 (en) * | 2002-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Doped spacer liner for improved transistor performance |
-
2002
- 2002-10-02 JP JP2002289938A patent/JP4112330B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-30 US US10/673,565 patent/US6835625B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10122570A (ja) * | 1996-10-21 | 1998-05-15 | Noriaki Natsume | 調理用機器 |
| US10391589B2 (en) | 2015-03-30 | 2019-08-27 | Senju Metal Industry Co., Ltd. | Flux applying device |
| JP7082105B2 (ja) | 2019-02-11 | 2022-06-07 | ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド | 知識ベースを管理するための方法、装置、設備及び媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6835625B2 (en) | 2004-12-28 |
| JP2004128198A (ja) | 2004-04-22 |
| US20040115871A1 (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8043916B2 (en) | Method of fabricating semiconductor device having multiple gate insulating layer | |
| JP4112330B2 (ja) | 半導体装置の製造方法 | |
| JP2005353999A (ja) | 半導体装置およびその製造方法 | |
| US20040097032A1 (en) | Method for fabricating semiconductor device | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| US20020000635A1 (en) | Improved metal oxide semiconductor device having contoured channel region and elevated source and drain regions | |
| JP3874716B2 (ja) | 半導体装置の製造方法 | |
| JP2004152862A (ja) | 半導体装置の製造方法 | |
| US5882962A (en) | Method of fabricating MOS transistor having a P+ -polysilicon gate | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100750326B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4108445B2 (ja) | 半導体装置の製造方法 | |
| JP4031408B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6709959B2 (en) | Semiconductor device having a shallow junction and a fabrication process thereof | |
| KR100307982B1 (ko) | 반도체장치및그의제조방법 | |
| KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 | |
| JP2729169B2 (ja) | 半導体装置の製造方法 | |
| JP2002334939A (ja) | 半導体装置及びその製造方法 | |
| JP2010278464A (ja) | 半導体装置の製造方法 | |
| KR0172290B1 (ko) | 모스트랜지스터 제조방법 | |
| JP2002343961A (ja) | 半導体装置の製造方法 | |
| JPH0917999A (ja) | 半導体装置の製造方法 | |
| JPH01245560A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |