JP3953706B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP3953706B2 JP3953706B2 JP2000121412A JP2000121412A JP3953706B2 JP 3953706 B2 JP3953706 B2 JP 3953706B2 JP 2000121412 A JP2000121412 A JP 2000121412A JP 2000121412 A JP2000121412 A JP 2000121412A JP 3953706 B2 JP3953706 B2 JP 3953706B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- insulating film
- gate electrode
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 58
- 230000001681 protective effect Effects 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 45
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000012298 atmosphere Substances 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 19
- -1 arsenic ions Chemical class 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000004913 activation Effects 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Description
【０００１】
【発明の属する技術分野】
本発明は、トンネル絶縁膜を有する不揮発性半導体記憶装置の製造方法に関し、特に、ソース領域又はドレイン領域における浮遊ゲート電極の端部の下側の領域に生じる結晶欠陥を防止する不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
従来の不揮発性半導体記憶装置とその製造方法について図面を参照しながら説明する。
【０００３】
図４（ａ）〜図４（ｃ）は従来のスタック型不揮発性半導体記憶装置の製造方法の一例であって、製造工程順の断面構成を示している。
【０００４】
まず、図４（ａ）に示すように、Ｐ型シリコンからなる基板１０１上における素子分離膜１０２に区画された素子形成領域に、熱酸化法によりトンネル酸化膜１０３を形成し、その後、トンネル酸化膜１０３上に、浮遊ゲート電極１０４、容量絶縁膜１０５及び制御ゲート電極１０６からなるスタックセル電極１０７を形成する。続いて、化学気相成長（ＣＶＤ）法を用いて、基板１０１上にスタックセル電極１０７を含め全面にわたって、例えば膜厚が３０ｎｍ程度のシリコン酸化膜１０８を堆積する。
【０００５】
次に、図４（ｂ）に示すように、基板１０１に対して砒素イオンを選択的に注入することにより、その端部がトンネル酸化膜１０３における浮遊ゲート電極１０４の端部の下側の領域に達するソース領域１０９を形成する。続いて、基板１０１に対して、角度イオン注入法により、基板不純物と同一のＰ型不純物であるホウ素イオンを浮遊ゲート電極１０４の下側で且つソース領域１０９の端部の近傍に選択的に注入することにより、メモリセルの閾値電圧を設定する閾値電圧設定領域１１０を形成する。その後、ソース領域をマスクして、基板１０１に対して砒素イオンを注入することにより、その端部がトンネル酸化膜１０３における浮遊ゲート電極１０４のソース領域１０９と反対側の端部の下側の領域に達するドレイン領域１１１を形成する。
【０００６】
次に、図４（ｃ）に示すように、基板１０１に対して、酸素雰囲気の熱処理を行なうことにより、ソース領域１０９及びドレイン領域１１１にそれぞれ注入された不純物を活性化させる。このとき、酸素雰囲気で熱処理を行なうのは、トンネル酸化膜１０３における浮遊ゲート電極１０４のゲート長方向側の端部の下側の領域の膜厚を拡大するためである。
【０００７】
ここでは、ソース領域１０９にはシリコン酸化膜に対してダメージを与えやすい砒素イオンが注入されており、さらに、ソース領域１０９の端部が、トンネル酸化膜１０３における浮遊ゲート電極１０４の端部の下側の領域にまで達している上に、閾値電圧設定領域１１０を形成するための角度イオン注入を行なっているため、トンネル酸化膜１０３のゲート長方向側の端部は注入によるダメージを受けて膜質が低下する。このダメージを緩和するために、トンネル酸化膜１０３のゲート長方向側の両端部の膜厚の厚膜化を図っている。
【０００８】
スタック型不揮発性半導体記憶装置は、電荷を浮遊ゲート１０４に蓄積することによってデータの記憶を行なっているため、電荷が基板１０１に漏れにくい電荷保持特性（リテンション特性）を有していなければならない。このリテンション特性が低下する要因として、ソース領域１０９又はドレイン領域１１１におけるトンネル酸化膜１０３の下側の領域に生じる結晶欠陥が挙げられる。
【０００９】
トンネル酸化膜１０３の下側の領域に結晶欠陥が生じると、トンネル酸化膜１０３に歪が生じたり、電荷のトラップ準位が生成されることにより電荷が基板１０１に漏れやすくなる。
【００１０】
【発明が解決しようとする課題】
前記従来の不揮発性半導体記憶装置の製造方法においては、トンネル酸化膜１０３の端部を保護する目的で基板１０１上に堆積した、膜厚が比較的小さいシリコン酸化膜１０８を介してソース領域１０９及びドレイン領域１１１のイオン注入を行なっている。また、これらのイオン注入のためのマスク用レジストの塗布や該レジストの除去のための洗浄を行なうため、シリコン酸化膜１０８は、注入によるダメージ、汚染及び洗浄によってその膜厚にばらつきが生じる。このような状態のまま、酸化性雰囲気の熱処理によってイオン注入領域の活性化を行なうと、ソース領域１０９又はドレイン領域１１１に酸素誘起欠陥が生じたり、不純物欠陥が発生したりしやすくなる。
【００１１】
スタック型不揮発性半導体記憶装置は、メモリセルの動作電流を維持したままゲート電極の電極幅の縮小化を図るために、砒素イオンの注入による浅接合で且つ低抵抗のソース領域１０９が望まれる。これを実現するため、ソース領域１０９の端部が、トンネル酸化膜１０３のゲート長方向側の端部の下側にまで達するように形成され、さらに、メモリセルの閾値電圧を制御するホウ素イオンが角度イオン注入によってトンネル酸化膜１０３の下側にまで注入されている。その結果、図４（ｃ）に示すように、ソース領域１０９の活性化による結晶欠陥Ｄ１がトンネル酸化膜１０３の下側の領域に生じてしまう。
【００１２】
また、ドレイン領域１１１にも、その低抵抗化を図るために、その端部がトンネル酸化膜１０３の下側の領域にまで達するように砒素イオンが注入されることにより、ソース領域１０９と同様に結晶欠陥Ｄ２が生じる虞がある。
【００１３】
本発明は、前記従来の問題を解決し、不揮発性半導体記憶装置における基板のトンネル酸化膜の下側の領域に結晶欠陥を生じさせないようにすることを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、不揮発性半導体記憶装置の製造方法を、イオン注入時に用いたトンネル絶縁膜を保護する保護絶縁膜をイオンの注入領域の活性化の前に形成し直す（更新する）と共に、注入領域の活性化を不活性ガス雰囲気で行なう構成とする。
【００１５】
具体的に、本発明に係る不揮発性半導体記憶装置の製造方法は、基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜の上に浮遊ゲート電極を選択的に形成する第１の工程と、基板上における浮遊ゲート電極の側方の領域に第１の保護絶縁膜を形成する第２の工程と、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に第１の保護絶縁膜を介して不純物イオンを注入することにより、基板における浮遊ゲート電極の側方の他方側の領域及び該他方側の端部の下方の領域にまで達する不純物拡散領域を形成する第３の工程と、第１の保護絶縁膜を除去した後、基板上における浮遊ゲート電極の側方の領域に第２の保護絶縁膜を形成する第４の工程と、第２の保護絶縁膜が形成された基板に対して、不活性ガス雰囲気で熱処理を行なうことにより、不純物拡散領域の活性化を行なう第５の工程とを備えている。
【００１６】
本発明の不揮発性半導体記憶装置の製造方法によると、基板上の浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して第１の保護絶縁膜を介した不純物イオンを注入することにより、基板における浮遊ゲート電極の側方の他方側の領域及び該他方側の端部の下方の領域にまで達する不純物拡散領域を形成し、その後、第１の保護絶縁膜を除去する。続いて、基板上の浮遊ゲート電極の側方の領域に第２の保護絶縁膜を形成し直し、形成し直された第２の保護絶縁膜を有する基板に対して不活性ガス雰囲気で熱処理を行なって不純物拡散領域の活性化を行なう。このように、注入工程でダメージを受けた第１の保護絶縁膜に代えて、膜質が良好な新たな第２の保護絶縁膜を不純物拡散領域上に形成し直した後、不活性ガス雰囲気で熱処理による活性化を行なうため、不純物拡散領域における浮遊ゲート電極の端部の下側の領域に酸素誘起欠陥及び不純物欠陥が生じなくなる。
【００１７】
本発明の不揮発性半導体記憶装置の製造方法において、第４の工程が、不純物拡散領域を活性化させない温度を用いた化学気相成長法により、第２の保護絶縁膜を形成する工程を含むことが好ましい。このようにすると、第２の保護絶縁膜の形成が完了する前に、不純物拡散領域が活性化されてしまうことを防止できる。
【００１８】
本発明の不揮発性半導体記憶装置の製造方法は、第５の工程よりも後に、基板に対して酸化性ガス雰囲気で熱処理を行なうことにより、トンネル絶縁膜における浮遊ゲート電極のゲート長方向側の端部の膜厚を大きくする工程をさらに備えていることが好ましい。このようにすると、トンネル絶縁膜における浮遊ゲート電極のゲート長方向側の端部がイオン注入により受けたダメージを緩和することができる。
【００１９】
本発明の不揮発性半導体記憶装置の製造方法において、不純物拡散領域がソース領域であり、第３の工程と第４の工程との間に、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して不純物イオンと異なる他の不純物イオンを第１の保護絶縁膜を介して注入することにより、基板における浮遊ゲート電極の下方の領域のソース領域側に閾値電圧設定領域を形成する工程をさらに備えていることが好ましい。このようにすると、半導体記憶装置が所望の動作を確実に行なえるようになる。
【００２０】
本発明の不揮発性半導体記憶装置の製造方法において、不純物拡散領域が浅接合の第１のドレイン領域であり、第３の工程と第４の工程との間に、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して不純物イオンと同一導電型の不純物イオンを第１の保護絶縁膜を介して注入することにより、基板における第１のドレイン領域の下側に広がる第２のドレイン領域を形成する工程をさらに備えていることが好ましい。このようにすると、第１のドレイン領域の下側に第２のドレイン領域が形成されることにより、ドレイン領域の接合耐圧を向上させることができる。
【００２１】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００２２】
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法の工程順の断面構成を示している。
【００２３】
まず、図１（ａ）に示すように、シリコンからなる基板１１上にトレンチ素子分離１２を形成し、その後、イオン注入によって基板１１の素子形成領域にＰ型ウェル領域を形成する。続いて、素子形成領域上の自然酸化膜をウエットエッチングにより除去した後、熱酸化法によって膜厚が約１２ｎｍのトンネル酸化膜１３を形成する。続いて、トンネル酸化膜１３上に、ポリシリコンからなる浮遊ゲート電極１４と、窒化シリコン及び酸化シリコンの積層体からなる容量絶縁膜１５と、ポリシリコンからなる制御ゲート電極１６とにより構成されるスタックセル電極１７を形成する。続いて、ＣＶＤ法を用いて、基板１１上にスタックセル電極１７を含む全面にわたって、膜厚が約３０ｎｍの酸化シリコンからなる第１の保護絶縁膜１８を堆積する。第１の保護絶縁膜１８は、後工程で形成されるイオン注入によるソース領域及びドレイン領域の形成時に、トンネル酸化膜１３における浮遊ゲート電極１４の端部の下側の領域が被るダメージを低減する目的で形成される。
【００２４】
次に、図１（ｂ）に示すように、リソグラフィ法を用いて、シリコン基板１１上におけるソース形成領域を開口する開口パターンを持つ第１のレジストパターン５１を形成する。続いて、イオン注入法により、第１のレジストパターン５１をマスクとして、基板１１に対してＮ型不純物である高濃度の砒素イオンを浅接合となるように注入することにより、低抵抗のソース領域１９を形成する。
【００２５】
次に、図１（ｃ）に示すように、浮遊ゲート電極１４のゲート長方向側の側面に対して約３０度傾いた角度イオン注入法を用いて、Ｐ型不純物であるホウ素イオンを、基板１１におけるトンネル酸化膜１３の下側の領域に注入することにより、メモリセルの閾値電圧を決定する閾値電圧設定領域２０を形成する。
【００２６】
次に、図２（ａ）に示すように、第１のレジストパターン５１を洗浄により除去した後、リソグラフィ法を用いて、シリコン基板１１上におけるドレイン形成領域を開口する開口パターンを持つ第２のレジストパターン５２を形成する。続いて、イオン注入法により、第２のレジストパターン５２をマスクとして、基板１１に対してＮ型不純物である高濃度の砒素イオンを浅接合となるように注入することにより、低抵抗の第１のドレイン領域２１Ａを形成する。さらに、第２のレジストパターン５２をマスクとして、基板１１に対してＮ型不純物である燐イオンを第１のドレイン領域２１Ａの下側の領域にまで広がるように注入することにより、接合耐圧が高い第２のドレイン領域２１Ｂを形成する。その後、第２のレジストパターン５２を洗浄して除去する。
【００２７】
このとき、ソース領域１９及び第１のドレイン領域２１Ａに注入した砒素イオンによる注入層の端部は、基板１１上に堆積した第１の保護絶縁膜１８の膜厚が３０ｎｍ程度と小さいために、トンネル酸化膜１３における浮遊ゲート電極１４の端部の下側の領域にまで達している。また、第１の保護絶縁膜１８は、ソース領域１９及び第１のドレイン領域２１Ａの注入工程、特に砒素イオンの注入によってダメージを受けて表面が荒れる上に、これらのソース領域１９及び第１のドレイン領域２１Ａ等に対する注入用の第１のレジストパターン５１及び第２のレジストパターン５２を形成する際のレジストの塗布や、該レジストを除去する際の洗浄工程によって、第１の保護絶縁膜１８は、その膜厚が減少したり汚染されたりするため、第１の保護絶縁膜１８の膜質が極めて劣悪な状態となっている。
【００２８】
そこで、本実施形態においては、図２（ｂ）に示すように、フッ酸水溶液とアンモニア水溶液との混合比が１：５の希釈フッ酸を用いたウエットエッチングにより、第１の保護絶縁膜１８を除去することにする。ここでは、希釈フッ酸による、第１の保護絶縁膜１８とトンネル酸化膜１３のエッチングレートは３：１であり、トンネル酸化膜１３と比べて第１の保護絶縁膜１８のエッチングレートが大きい条件を用いている。これにより、酸化シリコンからなる第１の保護絶縁膜１８に対するウエットエッチングによって、トンネル酸化膜１３が大きくエッチングされることを防止できる。なお、第１の保護絶縁膜１８に対する異方性ドライエッチングを用いて、第１の保護絶縁膜１８におけるソース領域１９及び第１のドレイン領域２１Ａの上側の領域を除去してもよい。
【００２９】
次に、図２（ｃ）に示すように、例えば、シリコン酸化膜の原料ガスであるテトラエトキシシランを用いた、堆積温度が約４８０℃の比較的低温のＣＶＤ法により、基板１１上にスタックセル電極１７を含む全面にわたって、膜厚が約３０ｎｍの酸化シリコンからなる第２の保護絶縁膜２２を堆積する。ここで、第２の保護絶縁膜２２の堆積を温度が４８０℃程度という比較的低温で行なうのは、熱ＣＶＤによる堆積温度によって、イオン注入されたソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂが活性化されるのを防ぐためである。なお、第２の保護絶縁膜２２の堆積には、熱ＣＶＤ法に限らず、低温成長が可能な光励起反応を用いた光ＣＶＤ法、レーザアブレーション法又はジェット気相成長法等を用いてもよい。
【００３０】
次に、図３（ａ）に示すように、イオンの注入領域が活性化する温度、例えば温度が約９００℃の窒素雰囲気において、１時間程度の熱処理を行なうことにより、ソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂを固相成長によって活性化する。このとき、活性化の熱処理を窒素雰囲気で行なうため、酸素が誘起されることに起因する酸素誘起欠陥が生じない。さらに、ソース及びドレインの各拡散領域１９、２１Ａの上面にはダメージがない第２の保護絶縁膜２２が形成されているため、不純物が誘起されることに起因する不純物誘起欠陥が生じない。
【００３１】
ここで、もし、第２の保護絶縁膜２２を堆積せずに、ソース領域１９及び第１のドレイン領域２１Ａの上面が露出したまま、窒素雰囲気の熱処理を行なうとすると、注入された砒素イオン等が注入領域の外側へ拡散する、いわゆる外方拡散が生じるため、ソース領域１９及び第１のドレイン領域２１Ａの抵抗値が変動してしまう。従って、この外方拡散を抑止するために、拡散領域１９、２１Ａの上面を第２の保護絶縁膜２２により覆うことが極めて好ましい。
【００３２】
なお、不活性ガスは、窒素に限らず、アルゴン（Ａｒ）を用いてもよい。
【００３３】
次に、図３（ｂ）に示すように、不純物拡散領域の活性化処理を終えた基板１１に対して、温度が約９００℃の酸化雰囲気で３０分間程度の酸化を行なうことにより、トンネル酸化膜１３におけるゲート長方向側の端部の膜厚を大きくする。これにより、トンネル酸化膜１３におけるゲート長方向側の端部がイオン注入によって受けたダメージを緩和することができる。
【００３４】
以上説明したように、本実施形態によると、基板１１におけるソース及びドレインとなる不純物拡散領域の活性化を行なう前に、イオン注入により膜質が劣化した第１の保護絶縁膜１８を除去し、代わりに、膜質が良好な新たな第２の保護絶縁膜２２を形成するため、ソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂに不純物誘起欠陥が生じることがない。さらに、これらの拡散領域の活性化を不活性ガス雰囲気で行なうため、酸素誘起欠陥が誘発されることもない。
【００３５】
従って、トンネル酸化膜１３におけるゲート長方向側の端部は、結晶欠陥による歪やトラップ準位が形成されないため、良好なリテンション特性を有するスタック型不揮発性半導体記憶装置を実現することができる。
【００３６】
また、本実施形態に係る不揮発性半導体記憶装置の製造方法を用いると、ソース領域及びドレイン領域におけるトンネル酸化膜の下側の結晶欠陥を防止できるだけでなく、ソース領域及びドレイン領域の拡散層の全体にわたって結晶欠陥を生じにくくすることができるため、ソース領域及びドレイン領域の接合リークの低減をも実現できる。
【００３７】
さらに、ソース及びドレインの注入工程の後に、基板１１上に新たな第２の保護絶縁膜２２を形成し直すため、該第２の保護絶縁膜２２の上面は平坦で、ダメージも受けていないので、窒素雰囲気における熱処理による外方拡散を確実に抑えることができ、その結果、メモリセル特性の安定化を図ることもできる。
【００３８】
【発明の効果】
本発明に係る不揮発性半導体記憶装置の製造方法によると、不純物拡散領域における浮遊ゲート電極の端部の下側の領域に酸素誘起欠陥及び不純物欠陥が生じなくなって、トンネル絶縁膜に与えるストレスを低減できるので、リテンション特性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図４】（ａ）〜（ｃ）は従来のスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１１ 基板
１２ トレンチ素子分離
１３ トンネル酸化膜（トンネル絶縁膜）
１４ 浮遊ゲート電極
１５ 容量絶縁膜
１６ 制御ゲート電極
１７ スタックセル電極
１８ 第１の保護絶縁膜
１９ ソース領域（不純物拡散領域）
２０ 閾値電圧設定領域
２１Ａ 第１のドレイン領域（不純物拡散領域）
２１Ｂ 第２のドレイン領域（不純物拡散領域）
２２ 第２の保護絶縁膜
５１ 第１のレジストパターン
５２ 第２のレジストパターン
【発明の属する技術分野】
本発明は、トンネル絶縁膜を有する不揮発性半導体記憶装置の製造方法に関し、特に、ソース領域又はドレイン領域における浮遊ゲート電極の端部の下側の領域に生じる結晶欠陥を防止する不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
従来の不揮発性半導体記憶装置とその製造方法について図面を参照しながら説明する。
【０００３】
図４（ａ）〜図４（ｃ）は従来のスタック型不揮発性半導体記憶装置の製造方法の一例であって、製造工程順の断面構成を示している。
【０００４】
まず、図４（ａ）に示すように、Ｐ型シリコンからなる基板１０１上における素子分離膜１０２に区画された素子形成領域に、熱酸化法によりトンネル酸化膜１０３を形成し、その後、トンネル酸化膜１０３上に、浮遊ゲート電極１０４、容量絶縁膜１０５及び制御ゲート電極１０６からなるスタックセル電極１０７を形成する。続いて、化学気相成長（ＣＶＤ）法を用いて、基板１０１上にスタックセル電極１０７を含め全面にわたって、例えば膜厚が３０ｎｍ程度のシリコン酸化膜１０８を堆積する。
【０００５】
次に、図４（ｂ）に示すように、基板１０１に対して砒素イオンを選択的に注入することにより、その端部がトンネル酸化膜１０３における浮遊ゲート電極１０４の端部の下側の領域に達するソース領域１０９を形成する。続いて、基板１０１に対して、角度イオン注入法により、基板不純物と同一のＰ型不純物であるホウ素イオンを浮遊ゲート電極１０４の下側で且つソース領域１０９の端部の近傍に選択的に注入することにより、メモリセルの閾値電圧を設定する閾値電圧設定領域１１０を形成する。その後、ソース領域をマスクして、基板１０１に対して砒素イオンを注入することにより、その端部がトンネル酸化膜１０３における浮遊ゲート電極１０４のソース領域１０９と反対側の端部の下側の領域に達するドレイン領域１１１を形成する。
【０００６】
次に、図４（ｃ）に示すように、基板１０１に対して、酸素雰囲気の熱処理を行なうことにより、ソース領域１０９及びドレイン領域１１１にそれぞれ注入された不純物を活性化させる。このとき、酸素雰囲気で熱処理を行なうのは、トンネル酸化膜１０３における浮遊ゲート電極１０４のゲート長方向側の端部の下側の領域の膜厚を拡大するためである。
【０００７】
ここでは、ソース領域１０９にはシリコン酸化膜に対してダメージを与えやすい砒素イオンが注入されており、さらに、ソース領域１０９の端部が、トンネル酸化膜１０３における浮遊ゲート電極１０４の端部の下側の領域にまで達している上に、閾値電圧設定領域１１０を形成するための角度イオン注入を行なっているため、トンネル酸化膜１０３のゲート長方向側の端部は注入によるダメージを受けて膜質が低下する。このダメージを緩和するために、トンネル酸化膜１０３のゲート長方向側の両端部の膜厚の厚膜化を図っている。
【０００８】
スタック型不揮発性半導体記憶装置は、電荷を浮遊ゲート１０４に蓄積することによってデータの記憶を行なっているため、電荷が基板１０１に漏れにくい電荷保持特性（リテンション特性）を有していなければならない。このリテンション特性が低下する要因として、ソース領域１０９又はドレイン領域１１１におけるトンネル酸化膜１０３の下側の領域に生じる結晶欠陥が挙げられる。
【０００９】
トンネル酸化膜１０３の下側の領域に結晶欠陥が生じると、トンネル酸化膜１０３に歪が生じたり、電荷のトラップ準位が生成されることにより電荷が基板１０１に漏れやすくなる。
【００１０】
【発明が解決しようとする課題】
前記従来の不揮発性半導体記憶装置の製造方法においては、トンネル酸化膜１０３の端部を保護する目的で基板１０１上に堆積した、膜厚が比較的小さいシリコン酸化膜１０８を介してソース領域１０９及びドレイン領域１１１のイオン注入を行なっている。また、これらのイオン注入のためのマスク用レジストの塗布や該レジストの除去のための洗浄を行なうため、シリコン酸化膜１０８は、注入によるダメージ、汚染及び洗浄によってその膜厚にばらつきが生じる。このような状態のまま、酸化性雰囲気の熱処理によってイオン注入領域の活性化を行なうと、ソース領域１０９又はドレイン領域１１１に酸素誘起欠陥が生じたり、不純物欠陥が発生したりしやすくなる。
【００１１】
スタック型不揮発性半導体記憶装置は、メモリセルの動作電流を維持したままゲート電極の電極幅の縮小化を図るために、砒素イオンの注入による浅接合で且つ低抵抗のソース領域１０９が望まれる。これを実現するため、ソース領域１０９の端部が、トンネル酸化膜１０３のゲート長方向側の端部の下側にまで達するように形成され、さらに、メモリセルの閾値電圧を制御するホウ素イオンが角度イオン注入によってトンネル酸化膜１０３の下側にまで注入されている。その結果、図４（ｃ）に示すように、ソース領域１０９の活性化による結晶欠陥Ｄ１がトンネル酸化膜１０３の下側の領域に生じてしまう。
【００１２】
また、ドレイン領域１１１にも、その低抵抗化を図るために、その端部がトンネル酸化膜１０３の下側の領域にまで達するように砒素イオンが注入されることにより、ソース領域１０９と同様に結晶欠陥Ｄ２が生じる虞がある。
【００１３】
本発明は、前記従来の問題を解決し、不揮発性半導体記憶装置における基板のトンネル酸化膜の下側の領域に結晶欠陥を生じさせないようにすることを目的とする。
【００１４】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、不揮発性半導体記憶装置の製造方法を、イオン注入時に用いたトンネル絶縁膜を保護する保護絶縁膜をイオンの注入領域の活性化の前に形成し直す（更新する）と共に、注入領域の活性化を不活性ガス雰囲気で行なう構成とする。
【００１５】
具体的に、本発明に係る不揮発性半導体記憶装置の製造方法は、基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜の上に浮遊ゲート電極を選択的に形成する第１の工程と、基板上における浮遊ゲート電極の側方の領域に第１の保護絶縁膜を形成する第２の工程と、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に第１の保護絶縁膜を介して不純物イオンを注入することにより、基板における浮遊ゲート電極の側方の他方側の領域及び該他方側の端部の下方の領域にまで達する不純物拡散領域を形成する第３の工程と、第１の保護絶縁膜を除去した後、基板上における浮遊ゲート電極の側方の領域に第２の保護絶縁膜を形成する第４の工程と、第２の保護絶縁膜が形成された基板に対して、不活性ガス雰囲気で熱処理を行なうことにより、不純物拡散領域の活性化を行なう第５の工程とを備えている。
【００１６】
本発明の不揮発性半導体記憶装置の製造方法によると、基板上の浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して第１の保護絶縁膜を介した不純物イオンを注入することにより、基板における浮遊ゲート電極の側方の他方側の領域及び該他方側の端部の下方の領域にまで達する不純物拡散領域を形成し、その後、第１の保護絶縁膜を除去する。続いて、基板上の浮遊ゲート電極の側方の領域に第２の保護絶縁膜を形成し直し、形成し直された第２の保護絶縁膜を有する基板に対して不活性ガス雰囲気で熱処理を行なって不純物拡散領域の活性化を行なう。このように、注入工程でダメージを受けた第１の保護絶縁膜に代えて、膜質が良好な新たな第２の保護絶縁膜を不純物拡散領域上に形成し直した後、不活性ガス雰囲気で熱処理による活性化を行なうため、不純物拡散領域における浮遊ゲート電極の端部の下側の領域に酸素誘起欠陥及び不純物欠陥が生じなくなる。
【００１７】
本発明の不揮発性半導体記憶装置の製造方法において、第４の工程が、不純物拡散領域を活性化させない温度を用いた化学気相成長法により、第２の保護絶縁膜を形成する工程を含むことが好ましい。このようにすると、第２の保護絶縁膜の形成が完了する前に、不純物拡散領域が活性化されてしまうことを防止できる。
【００１８】
本発明の不揮発性半導体記憶装置の製造方法は、第５の工程よりも後に、基板に対して酸化性ガス雰囲気で熱処理を行なうことにより、トンネル絶縁膜における浮遊ゲート電極のゲート長方向側の端部の膜厚を大きくする工程をさらに備えていることが好ましい。このようにすると、トンネル絶縁膜における浮遊ゲート電極のゲート長方向側の端部がイオン注入により受けたダメージを緩和することができる。
【００１９】
本発明の不揮発性半導体記憶装置の製造方法において、不純物拡散領域がソース領域であり、第３の工程と第４の工程との間に、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して不純物イオンと異なる他の不純物イオンを第１の保護絶縁膜を介して注入することにより、基板における浮遊ゲート電極の下方の領域のソース領域側に閾値電圧設定領域を形成する工程をさらに備えていることが好ましい。このようにすると、半導体記憶装置が所望の動作を確実に行なえるようになる。
【００２０】
本発明の不揮発性半導体記憶装置の製造方法において、不純物拡散領域が浅接合の第１のドレイン領域であり、第３の工程と第４の工程との間に、基板上における浮遊ゲート電極の側方の一方側の領域をマスクして、基板に対して不純物イオンと同一導電型の不純物イオンを第１の保護絶縁膜を介して注入することにより、基板における第１のドレイン領域の下側に広がる第２のドレイン領域を形成する工程をさらに備えていることが好ましい。このようにすると、第１のドレイン領域の下側に第２のドレイン領域が形成されることにより、ドレイン領域の接合耐圧を向上させることができる。
【００２１】
【発明の実施の形態】
本発明の一実施形態について図面を参照しながら説明する。
【００２２】
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法の工程順の断面構成を示している。
【００２３】
まず、図１（ａ）に示すように、シリコンからなる基板１１上にトレンチ素子分離１２を形成し、その後、イオン注入によって基板１１の素子形成領域にＰ型ウェル領域を形成する。続いて、素子形成領域上の自然酸化膜をウエットエッチングにより除去した後、熱酸化法によって膜厚が約１２ｎｍのトンネル酸化膜１３を形成する。続いて、トンネル酸化膜１３上に、ポリシリコンからなる浮遊ゲート電極１４と、窒化シリコン及び酸化シリコンの積層体からなる容量絶縁膜１５と、ポリシリコンからなる制御ゲート電極１６とにより構成されるスタックセル電極１７を形成する。続いて、ＣＶＤ法を用いて、基板１１上にスタックセル電極１７を含む全面にわたって、膜厚が約３０ｎｍの酸化シリコンからなる第１の保護絶縁膜１８を堆積する。第１の保護絶縁膜１８は、後工程で形成されるイオン注入によるソース領域及びドレイン領域の形成時に、トンネル酸化膜１３における浮遊ゲート電極１４の端部の下側の領域が被るダメージを低減する目的で形成される。
【００２４】
次に、図１（ｂ）に示すように、リソグラフィ法を用いて、シリコン基板１１上におけるソース形成領域を開口する開口パターンを持つ第１のレジストパターン５１を形成する。続いて、イオン注入法により、第１のレジストパターン５１をマスクとして、基板１１に対してＮ型不純物である高濃度の砒素イオンを浅接合となるように注入することにより、低抵抗のソース領域１９を形成する。
【００２５】
次に、図１（ｃ）に示すように、浮遊ゲート電極１４のゲート長方向側の側面に対して約３０度傾いた角度イオン注入法を用いて、Ｐ型不純物であるホウ素イオンを、基板１１におけるトンネル酸化膜１３の下側の領域に注入することにより、メモリセルの閾値電圧を決定する閾値電圧設定領域２０を形成する。
【００２６】
次に、図２（ａ）に示すように、第１のレジストパターン５１を洗浄により除去した後、リソグラフィ法を用いて、シリコン基板１１上におけるドレイン形成領域を開口する開口パターンを持つ第２のレジストパターン５２を形成する。続いて、イオン注入法により、第２のレジストパターン５２をマスクとして、基板１１に対してＮ型不純物である高濃度の砒素イオンを浅接合となるように注入することにより、低抵抗の第１のドレイン領域２１Ａを形成する。さらに、第２のレジストパターン５２をマスクとして、基板１１に対してＮ型不純物である燐イオンを第１のドレイン領域２１Ａの下側の領域にまで広がるように注入することにより、接合耐圧が高い第２のドレイン領域２１Ｂを形成する。その後、第２のレジストパターン５２を洗浄して除去する。
【００２７】
このとき、ソース領域１９及び第１のドレイン領域２１Ａに注入した砒素イオンによる注入層の端部は、基板１１上に堆積した第１の保護絶縁膜１８の膜厚が３０ｎｍ程度と小さいために、トンネル酸化膜１３における浮遊ゲート電極１４の端部の下側の領域にまで達している。また、第１の保護絶縁膜１８は、ソース領域１９及び第１のドレイン領域２１Ａの注入工程、特に砒素イオンの注入によってダメージを受けて表面が荒れる上に、これらのソース領域１９及び第１のドレイン領域２１Ａ等に対する注入用の第１のレジストパターン５１及び第２のレジストパターン５２を形成する際のレジストの塗布や、該レジストを除去する際の洗浄工程によって、第１の保護絶縁膜１８は、その膜厚が減少したり汚染されたりするため、第１の保護絶縁膜１８の膜質が極めて劣悪な状態となっている。
【００２８】
そこで、本実施形態においては、図２（ｂ）に示すように、フッ酸水溶液とアンモニア水溶液との混合比が１：５の希釈フッ酸を用いたウエットエッチングにより、第１の保護絶縁膜１８を除去することにする。ここでは、希釈フッ酸による、第１の保護絶縁膜１８とトンネル酸化膜１３のエッチングレートは３：１であり、トンネル酸化膜１３と比べて第１の保護絶縁膜１８のエッチングレートが大きい条件を用いている。これにより、酸化シリコンからなる第１の保護絶縁膜１８に対するウエットエッチングによって、トンネル酸化膜１３が大きくエッチングされることを防止できる。なお、第１の保護絶縁膜１８に対する異方性ドライエッチングを用いて、第１の保護絶縁膜１８におけるソース領域１９及び第１のドレイン領域２１Ａの上側の領域を除去してもよい。
【００２９】
次に、図２（ｃ）に示すように、例えば、シリコン酸化膜の原料ガスであるテトラエトキシシランを用いた、堆積温度が約４８０℃の比較的低温のＣＶＤ法により、基板１１上にスタックセル電極１７を含む全面にわたって、膜厚が約３０ｎｍの酸化シリコンからなる第２の保護絶縁膜２２を堆積する。ここで、第２の保護絶縁膜２２の堆積を温度が４８０℃程度という比較的低温で行なうのは、熱ＣＶＤによる堆積温度によって、イオン注入されたソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂが活性化されるのを防ぐためである。なお、第２の保護絶縁膜２２の堆積には、熱ＣＶＤ法に限らず、低温成長が可能な光励起反応を用いた光ＣＶＤ法、レーザアブレーション法又はジェット気相成長法等を用いてもよい。
【００３０】
次に、図３（ａ）に示すように、イオンの注入領域が活性化する温度、例えば温度が約９００℃の窒素雰囲気において、１時間程度の熱処理を行なうことにより、ソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂを固相成長によって活性化する。このとき、活性化の熱処理を窒素雰囲気で行なうため、酸素が誘起されることに起因する酸素誘起欠陥が生じない。さらに、ソース及びドレインの各拡散領域１９、２１Ａの上面にはダメージがない第２の保護絶縁膜２２が形成されているため、不純物が誘起されることに起因する不純物誘起欠陥が生じない。
【００３１】
ここで、もし、第２の保護絶縁膜２２を堆積せずに、ソース領域１９及び第１のドレイン領域２１Ａの上面が露出したまま、窒素雰囲気の熱処理を行なうとすると、注入された砒素イオン等が注入領域の外側へ拡散する、いわゆる外方拡散が生じるため、ソース領域１９及び第１のドレイン領域２１Ａの抵抗値が変動してしまう。従って、この外方拡散を抑止するために、拡散領域１９、２１Ａの上面を第２の保護絶縁膜２２により覆うことが極めて好ましい。
【００３２】
なお、不活性ガスは、窒素に限らず、アルゴン（Ａｒ）を用いてもよい。
【００３３】
次に、図３（ｂ）に示すように、不純物拡散領域の活性化処理を終えた基板１１に対して、温度が約９００℃の酸化雰囲気で３０分間程度の酸化を行なうことにより、トンネル酸化膜１３におけるゲート長方向側の端部の膜厚を大きくする。これにより、トンネル酸化膜１３におけるゲート長方向側の端部がイオン注入によって受けたダメージを緩和することができる。
【００３４】
以上説明したように、本実施形態によると、基板１１におけるソース及びドレインとなる不純物拡散領域の活性化を行なう前に、イオン注入により膜質が劣化した第１の保護絶縁膜１８を除去し、代わりに、膜質が良好な新たな第２の保護絶縁膜２２を形成するため、ソース領域１９並びに第１及び第２のドレイン領域２１Ａ、２１Ｂに不純物誘起欠陥が生じることがない。さらに、これらの拡散領域の活性化を不活性ガス雰囲気で行なうため、酸素誘起欠陥が誘発されることもない。
【００３５】
従って、トンネル酸化膜１３におけるゲート長方向側の端部は、結晶欠陥による歪やトラップ準位が形成されないため、良好なリテンション特性を有するスタック型不揮発性半導体記憶装置を実現することができる。
【００３６】
また、本実施形態に係る不揮発性半導体記憶装置の製造方法を用いると、ソース領域及びドレイン領域におけるトンネル酸化膜の下側の結晶欠陥を防止できるだけでなく、ソース領域及びドレイン領域の拡散層の全体にわたって結晶欠陥を生じにくくすることができるため、ソース領域及びドレイン領域の接合リークの低減をも実現できる。
【００３７】
さらに、ソース及びドレインの注入工程の後に、基板１１上に新たな第２の保護絶縁膜２２を形成し直すため、該第２の保護絶縁膜２２の上面は平坦で、ダメージも受けていないので、窒素雰囲気における熱処理による外方拡散を確実に抑えることができ、その結果、メモリセル特性の安定化を図ることもできる。
【００３８】
【発明の効果】
本発明に係る不揮発性半導体記憶装置の製造方法によると、不純物拡散領域における浮遊ゲート電極の端部の下側の領域に酸素誘起欠陥及び不純物欠陥が生じなくなって、トンネル絶縁膜に与えるストレスを低減できるので、リテンション特性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図３】（ａ）及び（ｂ）は本発明の一実施形態に係るスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【図４】（ａ）〜（ｃ）は従来のスタック型不揮発性半導体記憶装置の製造方法を示す工程順の構成断面図である。
【符号の説明】
１１ 基板
１２ トレンチ素子分離
１３ トンネル酸化膜（トンネル絶縁膜）
１４ 浮遊ゲート電極
１５ 容量絶縁膜
１６ 制御ゲート電極
１７ スタックセル電極
１８ 第１の保護絶縁膜
１９ ソース領域（不純物拡散領域）
２０ 閾値電圧設定領域
２１Ａ 第１のドレイン領域（不純物拡散領域）
２１Ｂ 第２のドレイン領域（不純物拡散領域）
２２ 第２の保護絶縁膜
５１ 第１のレジストパターン
５２ 第２のレジストパターン
Claims (5)
- 基板上にトンネル絶縁膜を形成した後、前記トンネル絶縁膜の上に浮遊ゲート電極を選択的に形成する第１の工程と、
前記基板上における前記浮遊ゲート電極の側方の領域に、前記浮遊ゲート電極の下部でその端部と接するように第１の保護絶縁膜を形成する第２の工程と、
前記基板上における前記浮遊ゲート電極の側方の一方側の領域をマスクして、前記基板に前記第１の保護絶縁膜を介して不純物イオンを注入することにより、前記基板における前記浮遊ゲート電極の側方の他方側の領域及び該他方側の端部の下方の領域にまで達する不純物拡散領域を形成する第３の工程と、
前記第１の保護絶縁膜を除去した後、前記基板上における前記浮遊ゲート電極の側方の領域に、前記浮遊ゲート電極の下部でその端部と接するように第２の保護絶縁膜を形成する第４の工程と、
前記第２の保護絶縁膜が形成された基板に対して、不活性ガス雰囲気で熱処理を行なうことにより、前記不純物拡散領域の活性化を行なう第５の工程とを備えていることを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第４の工程は、前記不純物拡散領域を活性化させない温度を用いた化学気相成長法により、前記第２の保護絶縁膜を形成する工程を含むことを特徴とする請求項１に記載の不揮発性半導体装置の製造方法。
- 前記第５の工程よりも後に、
前記基板に対して酸化性ガス雰囲気で熱処理を行なうことにより、前記トンネル絶縁膜における前記浮遊ゲート電極のゲート長方向側の端部の膜厚を大きくする工程をさらに備えていることを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置の製造方法。 - 前記不純物拡散領域はソース領域であり、
前記第３の工程と前記第４の工程との間に、
前記基板上における前記浮遊ゲート電極の側方の前記一方側の領域をマスクして、前記基板に対して前記不純物イオンと異なる他の不純物イオンを前記第１の保護絶縁膜を介して注入することにより、前記基板における前記浮遊ゲート電極の下方の領域の前記ソース領域側に閾値電圧設定領域を形成する工程をさらに備えていることを特徴とする請求項１〜３のうちのいずれか１項に記載の不揮発性半導体記憶装置の製造方法。 - 前記不純物拡散領域は、浅接合の第１のドレイン領域であり、
前記第３の工程と前記第４の工程との間に、
前記基板上における前記浮遊ゲート電極の側方の前記一方側の領域をマスクして、前記基板に対して前記不純物イオンと同一導電型の不純物イオンを前記第１の保護絶縁膜を介して注入することにより、前記基板における前記第１のドレイン領域の下側に広がる第２のドレイン領域を形成する工程をさらに備えていることを特徴とする請求項１〜３のうちのいずれか１項に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121412A JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
| US09/834,643 US6582998B2 (en) | 2000-04-21 | 2001-04-16 | Method for fabricating nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121412A JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308207A JP2001308207A (ja) | 2001-11-02 |
| JP3953706B2 true JP3953706B2 (ja) | 2007-08-08 |
Family
ID=18632063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121412A Expired - Fee Related JP3953706B2 (ja) | 2000-04-21 | 2000-04-21 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6582998B2 (ja) |
| JP (1) | JP3953706B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023113A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4112330B2 (ja) * | 2002-10-02 | 2008-07-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US6939766B1 (en) * | 2003-07-09 | 2005-09-06 | Advanced Micro Devices, Inc. | Method for fabricating a flash memory device |
| JP2005086122A (ja) * | 2003-09-11 | 2005-03-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| DE10352785A1 (de) * | 2003-11-12 | 2005-06-02 | Infineon Technologies Ag | Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich |
| TWI260717B (en) * | 2004-05-17 | 2006-08-21 | Mosel Vitelic Inc | Ion-implantation method for forming a shallow junction |
| US7651915B2 (en) | 2006-10-12 | 2010-01-26 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| JP5283916B2 (ja) * | 2008-02-01 | 2013-09-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
| US8361856B2 (en) | 2010-11-01 | 2013-01-29 | Micron Technology, Inc. | Memory cells, arrays of memory cells, and methods of forming memory cells |
| US8450175B2 (en) | 2011-02-22 | 2013-05-28 | Micron Technology, Inc. | Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith |
| US8569831B2 (en) | 2011-05-27 | 2013-10-29 | Micron Technology, Inc. | Integrated circuit arrays and semiconductor constructions |
| JP2013110331A (ja) * | 2011-11-24 | 2013-06-06 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US9036391B2 (en) | 2012-03-06 | 2015-05-19 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells |
| US9129896B2 (en) | 2012-08-21 | 2015-09-08 | Micron Technology, Inc. | Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors |
| US9006060B2 (en) | 2012-08-21 | 2015-04-14 | Micron Technology, Inc. | N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors |
| US9478550B2 (en) | 2012-08-27 | 2016-10-25 | Micron Technology, Inc. | Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors |
| US9111853B2 (en) | 2013-03-15 | 2015-08-18 | Micron Technology, Inc. | Methods of forming doped elements of semiconductor device structures |
| CN106129007A (zh) * | 2016-07-27 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 存储单元及一次可编程存储器的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771066B2 (ja) | 1992-02-03 | 1998-07-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US5525529A (en) * | 1994-11-16 | 1996-06-11 | Texas Instruments Incorporated | Method for reducing dopant diffusion |
-
2000
- 2000-04-21 JP JP2000121412A patent/JP3953706B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-16 US US09/834,643 patent/US6582998B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308207A (ja) | 2001-11-02 |
| US20010034102A1 (en) | 2001-10-25 |
| US6582998B2 (en) | 2003-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953706B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US7670911B2 (en) | Method for manufacturing vertical MOS transistor | |
| US6069041A (en) | Process for manufacturing non-volatile semiconductor memory device by introducing nitrogen atoms | |
| JP4551795B2 (ja) | 半導体装置の製造方法 | |
| JP2004526299A (ja) | 集積されたｃｍｏｓ容量型圧力センサ | |
| JP2002190535A (ja) | 半導体装置及びその製造方法 | |
| JPH09116032A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3994049B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP3319721B2 (ja) | 半導体装置の製造方法 | |
| WO2001018877A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| JP4370223B2 (ja) | 半導体装置の製造方法 | |
| JP2004087720A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100538885B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP2003017596A (ja) | 半導体記憶装置の製造方法 | |
| JP3907100B2 (ja) | Ｍｆｍｏｓ／ｍｆｍｓ不揮発性メモリトランジスタおよびその製造方法 | |
| JP4041676B2 (ja) | 半導体装置の製造方法 | |
| JP3808814B2 (ja) | 半導体装置の製造方法 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH09298297A (ja) | 半導体装置およびその製造方法 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| KR20060098646A (ko) | 스페이서를 갖는 모스 트랜지스터의 제조방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JP2002334939A (ja) | 半導体装置及びその製造方法 | |
| JP2004260203A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |