JP2004128198A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004128198A JP2004128198A JP2002289938A JP2002289938A JP2004128198A JP 2004128198 A JP2004128198 A JP 2004128198A JP 2002289938 A JP2002289938 A JP 2002289938A JP 2002289938 A JP2002289938 A JP 2002289938A JP 2004128198 A JP2004128198 A JP 2004128198A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- forming
- oxide film
- doped region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000126 substance Substances 0.000 claims abstract description 75
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 239000002019 doping agent Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 36
- 230000003213 activating effect Effects 0.000 claims abstract description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 13
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- 239000012298 atmosphere Substances 0.000 claims description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- -1 sulfuric acid peroxide Chemical class 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N hydrochloric acid Substances Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- 241000293849 Cordylanthus Species 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 description 49
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 38
- 230000003647 oxidation Effects 0.000 description 33
- 238000007254 oxidation reaction Methods 0.000 description 33
- 239000010410 layer Substances 0.000 description 30
- 238000004380 ashing Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- SWXQKHHHCFXQJF-UHFFFAOYSA-N azane;hydrogen peroxide Chemical compound [NH4+].[O-]O SWXQKHHHCFXQJF-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XEMZLVDIUVCKGL-UHFFFAOYSA-N hydrogen peroxide;sulfuric acid Chemical compound OO.OS(O)(=O)=O XEMZLVDIUVCKGL-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- CABDFQZZWFMZOD-UHFFFAOYSA-N hydrogen peroxide;hydrochloride Chemical compound Cl.OO CABDFQZZWFMZOD-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WHHFZOIADLFZRX-NRFANRHFSA-N n-[5-[[7-[(2s)-2-hydroxy-3-piperidin-1-ylpropoxy]-6-methoxyquinazolin-4-yl]amino]pyrimidin-2-yl]benzamide Chemical compound N1=CN=C2C=C(OC[C@@H](O)CN3CCCCC3)C(OC)=CC2=C1NC(C=N1)=CN=C1NC(=O)C1=CC=CC=C1 WHHFZOIADLFZRX-NRFANRHFSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】シリコン基板10上に、ゲート絶縁膜12を介してゲート電極14を形成する工程と、ゲート電極14をマスクとしてシリコン基板10にドーパント不純物を導入することにより、シリコン基板10内に不純物ドープ領域26aを形成する工程と、不純物ドープ領域26a上に、不純物ドープ領域26aに導入されたドーパント不純物がシリコン基板10の外部に拡散するのを防止するためのケミカル酸化膜28を形成する工程と、不純物ドープ領域26aに導入されたドーパント不純物を活性化するための熱処理を行う工程とを有する。
【選択図】 図3
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に、熱処理を用いてドーパント不純物を活性化する工程を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年の半導体装置の微細化に伴い、MOS(Metal Oxide Semiconductor)トランジスタ等の半導体装置では、浅い接合(shallow junction)を形成することが必要となってきている。このために、ドーパント不純物をイオン注入した後に行う活性化アニールの方法として、RTA法が用いられている。RTA法は、短時間、高温での熱処理により、ドーパント不純物をできるだけ活性化する一方、ドーパント不純物の拡散を抑制することで、低濃度拡散層をより薄く、所望の濃度に制御することを可能とするものである。
【0003】
例えばMOSトランジスタの製造工程においては、LDD(Lightly Doped Drain)構造における低濃度拡散層の形成時等にRTA(Rapid Thermal Anneal)法による熱処理を用いてドーパント不純物の活性化が行われている。
【0004】
しかしながら、半導体装置の微細化等に伴い、MOSトランジスタの製造工程では、ゲート絶縁膜の薄膜化が図られている。また、バーズビーク(bird’s beak)の発生を抑制するために、イオン注入を行う際に基板表面を覆う酸化膜を形成する工程が省略されるようになってきている。このため、RTA法による熱処理の際に、注入したドーパント不純物の外方拡散(out diffusion)が発生してしまう場合があった。ドーパント不純物の外方拡散は、浅い接合における抵抗の上昇、その抵抗値のばらつき等の不都合を招くこととなる。
【0005】
かかるドーパント不純物の外方拡散を抑制する方法としては、例えば、酸素添加雰囲気下でRTA法による熱処理を行い、ドーパント不純物の活性化を行う方法が提案されている(例えば特許文献1を参照)。この方法では、酸素が添加された雰囲気下での急速昇温により半導体基板表面に酸化膜を形成することで、ドーパント不純物を活性化するとともに、その外方拡散が抑制される。
【0006】
なお、熱処理により形成した酸化膜によりドーパント不純物の外方拡散を抑制する方法については、種々の方法が提案されている(例えば特許文献2、3を参照)。
【0007】
【特許文献1】
特開2000−114197号公報
【特許文献2】
特開2000−277449号公報
【特許文献3】
特開2001−7220号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上述した酸素添加雰囲気下で急速昇温を行う方法では、外方拡散を抑制する酸化膜が形成されるだけでなく、ゲート電極部分にバーズビークが発生してしまう場合が考えられる。かかるバーズビークによる影響は、半導体装置の微細化が進行するにつれて無視できないものとなると考えられる。このため、酸素添加雰囲気での熱処理により形成された酸化膜によりドーパント不純物の外方拡散を抑制することができたとしても、同時にゲート電極部分に発生するバーズビークに起因して、結果的に、トランジスタ特性が劣化してしまうことが想定される。
【0009】
本発明の目的は、熱処理によりドーパント不純物を活性化する際に、バーズビークの発生を抑制しつつ、ドーパント不純物の外方拡散を抑制しうる半導体装置の製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上記目的は、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板にドーパント不純物を導入することにより、前記半導体基板内に不純物ドープ領域を形成する工程と、前記不純物ドープ領域上に、前記不純物ドープ領域に導入された前記ドーパント不純物が前記半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成する工程と、前記不純物ドープ領域に導入された前記ドーパント不純物を活性化するための熱処理を行う工程とを有することを特徴とする半導体装置の製造方法により達成される。
【0011】
また、上記目的は、半導体基板上に、ゲート絶縁膜上を介してゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板にドーパント不純物を導入することにより、前記半導体基板内に不純物ドープ領域を形成する工程と、前記不純物ドープ領域上に、前記不純物ドープ領域に導入された前記ドーパント不純物が前記半導体基板の外部に拡散してしまうのを防止するための酸化膜を、成膜温度を250〜500℃とする化学気相成長法により形成する工程と、前記不純物ドープ領域に導入された前記ドーパント不純物を活性化するための熱処理を行う工程とを有することを特徴とする半導体装置の製造方法により達成される。
【0012】
【発明の実施の形態】
本発明の一実施形態による半導体装置の製造方法について図1乃至図5を用いて説明する。図1は本実施形態による半導体装置の製造方法により製造されるMOSトランジスタの構造を示す断面図、図2乃至図4は本実施形態による半導体装置の製造方法を示す工程断面図、図5はケミカル酸化膜とシート抵抗との関係の一例を示すグラフである。
【0013】
本実施形態による半導体装置の製造方法は、LDD構造を有するMOSトランジスタの製造工程において、ドーパント不純物をイオン注入した領域上にケミカル酸化膜を形成することにより、RTA法による活性化アニールの際のドーパント不純物の外方拡散を抑制するものである。
【0014】
本実施形態による半導体装置の製造方法により製造されるMOSトランジスタについて図1を用いて説明する。
【0015】
シリコン基板上10に、シリコン酸化膜からなるゲート絶縁膜12、ゲート電極14が順に形成されている。ゲート電極14の側壁には、サイドウォール絶縁膜16が形成されている。
【0016】
シリコン基板10内には、ゲート電極14に自己整合で、ドーパント不純物が低濃度に導入され、これにより低濃度拡散層18aが形成されている。さらに、シリコン基板10内には、サイドウォール絶縁膜16が形成されたゲート電極14に自己整合で、ドーパント不純物が高濃度に導入され、これにより高濃度拡散層18bが形成されている。これら低濃度拡散層18a及び高濃度拡散層18bにより、ソース/ドレイン拡散層20が構成されている。
【0017】
本実施形態による半導体装置の製造方法は、上記LDD構造を有するMOSトランジスタの製造工程において、低濃度拡散層18aを形成する際のRTA法による熱処理を用いてドーパント不純物を活性化する工程の前に、ドーパント不純物が導入されたシリコン基板10上に、ケミカル酸化膜を予め形成しておくことに主たる特徴がある。このケミカル酸化膜により、RTA法による熱処理を行いドーパント不純物を活性化する際に、ドーパント不純物の外方拡散を抑制することができ、浅い接合の低抵抗化及びその抵抗値の安定化を図ることができる。また、ケミカル酸化膜を予め形成しておくことで、酸素を含む雰囲気下での熱処理によりドーパント不純物の外方拡散を抑制するための熱酸化膜を形成する必要がないため、バーズビークの発生を抑制することができる。
【0018】
なお、本明細書では、熱酸化や自然酸化によって形成される酸化膜以外を「ケミカル酸化膜」と称する。これには、例えば、酸化性の薬液によってシリコン表面を酸化して酸化膜を設ける所謂ウェット酸化によるものや、酸素プラズマをシリコン表面に作用させて酸化膜を設ける所謂プラズマ酸化によるものが含まれる。所望の設計値通りの膜厚に形成でき、バーズビークを生じることが少ない酸化手法であれば、上記に例示した手法と同様の効果が期待できるので、「ケミカル酸化膜」と称するものの範囲から排除するものではない。
【0019】
以下、本実施形態による半導体装置の製造方法について図2乃至図5を用いて説明する。
【0020】
まず、シリコン基板10に、例えば通常のSTI(Shallow Trench Isolation)法により、素子領域(図示せず)を画定する。
【0021】
次いで、例えば熱酸化法により、素子領域のシリコン基板10表面に、膜厚5nmのシリコン酸化膜からなるゲート絶縁膜12を形成する。
【0022】
次に、全面に、例えばCVD(Chemical Vapor Deposition:化学気相成長)法により、膜厚100nmのポリシリコン膜22を形成する(図2(a)を参照)。
【0023】
次いで、ポリシリコン膜22上に、レジスト膜24を形成し、ゲート電極形成予定領域上にレジスト膜24を残存させる(図2(b)を参照)。
【0024】
次に、レジスト膜24をマスクとして、ドライエッチングによりポリシリコン層22をパターニングし、ポリシリコン層22からなるゲート電極14を形成する。このとき、露出したゲート絶縁膜12もエッチングされ膜厚が薄くなり、例えば3nmのように薄い膜厚でゲート絶縁膜12が形成されている場合には、露出したゲート絶縁膜12は、ほぼ除去される(図2(c)を参照)。
【0025】
次いで、ゲート電極16をマスクとしてB(ボロン)をイオン注入し、シリコン基板10内に、ゲート電極14に自己整合で、LDD構造の低濃度拡散層18aとなる不純物ドープ領域26aを形成する(図3(a)を参照)。イオン注入の条件としては、例えば、イオンの加速エネルギーを1〜5keV、ドーズ量を2×1014cm−2とすることができる。なお、Bをイオン注入する代わりに、BF2をイオン注入する場合には、イオンの加速エネルギーを例えば3〜30keV程度とする。
【0026】
次いで、ゲート電極14のパターニングの際にマスクとして用いたレジスト膜24を剥離する。レジスト膜24は、例えばプラズマアッシングと酸化性の薬液による処理とを組み合わせて、或いは単独で用いて剥離する。本実施形態では、以下に述べるように、レジスト膜24を剥離する際に、不純物ドープ領域26a上に、所定の膜厚のケミカル酸化膜28が形成される。
【0027】
プラズマアッシングは、以下のようにして行うことができる。
【0028】
不純物ドープ領域26aが形成されたシリコン基板10を、アッシング処理室内で酸素プラズマ或いは酸素ラジカルに曝露する。アッシング条件は、適宜設定することができる。例えば、酸素を1350sccmの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度180℃で20秒間、温度270℃で25秒間、連続的に曝露すればよい。或いは、酸素を1350sccmの流量でアッシング処理室内に導入して酸素プラズマを発生し、温度240℃で60秒間曝露してもよい。なお、酸素プラズマ或いは酸素ラジカルのみならず、その他の酸素の反応種に曝露してもよい。
【0029】
酸素プラズマに曝露されたゲート電極14上のレジスト膜24は、酸素プラズマと反応し、分解除去される。このとき、不純物ドープ領域26a表面も酸素プラズマに曝露され、不純物ドープ領域26a上には、酸素プラズマにより表面が酸化されることにより、ケミカル酸化膜28が成長する。
【0030】
酸化性の薬液処理は、以下のようにして行うことができる。
【0031】
不純物ドープ領域26aが形成されたシリコン基板10を酸化性の薬液に浸漬する。レジスト膜24の剥離及びケミカル酸化膜28の成長に用いる酸化性の薬液としては、硫酸過水(SPM、Sulfuric Acid/Hydrogen Peroxide Mixture:H2SO4/H2O2の混合液)、高温のアンモニア過水(APM、Ammonia/Hydrogen Peroxide Mixture:NH4OH/H2O2の混合液)、塩酸過水(HPM、Hydrochloric Acid/Hydrogen Peroxide/Water Mixture:HCl/H2O2/H2Oの混合液)、オゾン水、硝酸等を用いることができる。ただし、アンモニア過水は、常温ではケミカル酸化膜28と反応し、ケミカル酸化膜28を薄くする作用を有する。このため、異物や硫酸痕を除去するための常温のアンモニア過水による処理は、ケミカル酸化膜28を形成する工程の最後に用いないことが望ましい。ケミカル酸化膜28を形成する工程の最後に常温のアンモニア過水による処理を用いる場合には、ケミカル酸化膜28が薄くなりすぎずに所望の膜厚となるように、浸漬時間等の処理条件について留意する必要がある。また、高温のアンモニア過水は、シリコン基板をエッチングするため、拡散層の濃度低下を招いてしまう点に留意する必要もある。
【0032】
酸化性の薬液中に浸漬されたゲート電極14上のレジスト膜24は、酸化性の薬液と反応し、分解除去される。このとき、不純物ドープ領域26a上には、酸化性の薬液により表面が酸化されることにより、ケミカル酸化膜28が成長する。
【0033】
酸化性の薬液による処理の終了後、シリコン基板10を乾燥する。シリコン基板10の乾燥には、例えばエアブロー、IPA乾燥、スピン乾燥等を用いることができる。
【0034】
上述したプラズマアッシング及び/又は各種の酸化性の薬液による処理を適宜組み合わせて、或いは単独で用いることにより、レジスト膜24を剥離する際に、不純物ドープ領域26a上のケミカル酸化膜28が、最終的に所定の膜厚にまで成長する(図3(b)を参照)。
【0035】
具体的には、例えば、硫酸過水を用いた第1の酸化処理と、プラズマアッシングと、硫酸過水を用いた第2の酸化処理とを順次連続して行い、レジスト膜24を剥離する際に、ケミカル酸化膜28を成長する。
【0036】
また、プラズマアッシングを行わず、薬液処理のみによりレジスト膜24を剥離する際にケミカル酸化膜28を成長してもよく、この場合には、例えば、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行うことができる。また、硫酸過水を用いた酸化処理と、アンモニア過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、高温のアンモニア過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理のみを行ってもよい。オゾン水を用いた酸化処理のみを行ってもよい。
【0037】
なお、不純物ドープ領域26a上に形成したケミカル酸化膜28の膜厚が薄すぎると、ドーパント不純物の外方拡散を十分に抑制することが困難となる。この結果、接合における抵抗の上昇や抵抗値のばらつき等の不都合を招くこととなる。したがって、膜厚を十分に制御してケミカル酸化膜28を形成することが望ましい。プラズマアッシングの条件、酸化性の薬液による処理の条件を適宜設定することにより、ケミカル酸化膜28の膜厚を制御することができる。
【0038】
ドーパント不純物の外方拡散を十分に抑制することができるケミカル酸化膜28の膜厚は、ケミカル酸化膜の膜厚とシート抵抗との関係を測定することにより決定することができる。
【0039】
図5は、シリコンウェーハ上に形成したケミカル酸化膜の膜厚とシート抵抗との関係の一例を示すグラフである。シート抵抗は、上述の方法により所定の膜厚でケミカル酸化膜を形成し、RTA法による熱処理を用いてドーパント不純物を活性化した後のシリコンウェーハについて四端針法により測定したものである。
【0040】
図5のグラフからは、ケミカル酸化膜が厚くなるにつれてシート抵抗が小さくなることが分かる。例えば、ケミカル酸化膜の膜厚を1.4nm以上にすれば、シート抵抗を十分に低減することができることが分かる。したがって、ケミカル酸化膜28を1.4nm以上の膜厚で形成することにより、ドーパント不純物の外方拡散を十分に抑制し、接合の低抵抗化を図ることができるといえる。
【0041】
このように、予め求めたケミカル酸化膜の膜厚とシート抵抗との関係に基づき、不純物ドープ領域26a上に形成するケミカル酸化膜28の膜厚を決定することにより、ドーパント不純物の外方拡散を確実に抑制することができる。
【0042】
上述のようにして所定の膜厚のケミカル酸化膜28を形成した後、例えばRTA法による熱処理を行い、不純物ドープ領域26aに注入したドーパント不純物を活性化する。RTA法による熱処理の条件は、例えば、窒素雰囲気下、加熱温度を1000℃、加熱時間を10秒間とすることができる。こうして、不純物ドープ領域26a中のドーパント不純物を活性化することにより、低濃度拡散層18aが形成される(図3(c)を参照)。
【0043】
RTA法による熱処理の際、不純物ドープ領域26a上には、ケミカル酸化膜28が形成さているため、不純物ドープ領域26a中のドーパント不純物の外方拡散が抑制される。
【0044】
なお、RTA法による熱処理は、酸素を含んでいない雰囲気下で行うことが望ましい。酸素を含んでいない雰囲気下でRTA法による熱処理を行うことにより、ゲート電極14部分でのバーズビークの発生を抑制することができる。
【0045】
次いで、全面に、例えばCVD法により、膜厚5nmのシリコン酸化膜30を形成する(図4(a)を参照)。
【0046】
この後、例えばRIE(Reactive Ion Etching:反応性イオンエッチング)法によりシリコン酸化膜30を異方性エッチングし、ゲート電極14の側壁にサイドウォール絶縁膜16を形成する。この際、ケミカル酸化膜28が除去される(図4(b)を参照)。
【0047】
次いで、ゲート電極14及びサイドウォール絶縁膜16をマスクとして、ボロンをイオン注入し、LDD構造の高濃度拡散層18bとなる不純物ドープ領域26bを形成する(図4(c)を参照)。イオン注入の条件は、例えば、イオンの加速エネルギーを0.5〜20keV、ドーズ量を1×1014〜1×1015cm−2とすることができる。
【0048】
次いで、例えばRTA法による熱処理を行い、不純物ドープ領域26b中のドーパント不純物を活性化する。RTA法による熱処理の条件は、例えば、加熱温度を1000℃、加熱時間を10〜20秒間とすることができる。こうして、不純物ドープ領域26b中のドーパント不純物を活性化することにより高濃度拡散層18bが形成され、低濃度拡散層18a及び高濃度拡散層18bから構成されるLDD構造のソース/ドレイン拡散層20が形成される。
【0049】
こうして、図1に示す半導体装置が製造される。
【0050】
このように、本実施形態によれば、シリコン基板10の不純物ドープ領域26a上に、ケミカル酸化膜28を形成した後に、RTA法による熱処理を行い不純物ドープ領域26a中のドーパント不純物を活性化するので、ドーパント不純物の外方拡散を抑制することができる。これにより、低濃度拡散層18aの低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【0051】
また、酸素を含んでいない雰囲気下でRTA法による熱処理を行うことにより、ゲート電極14部分でのバーズビークの発生を抑制することができ、更に高い信頼性を有する半導体装置を提供することができる。
【0052】
また、レジスト膜24を剥離する工程がケミカル酸化膜28を形成する工程を兼ねるため、工程数が増えることもなく、半導体装置の製造工程が煩雑になることもない。
【0053】
なお、本実施形態では、レジスト膜24を剥離する際に、ケミカル酸化膜28を成長したが、レジスト膜24を剥離した後に、ケミカル酸化膜28を成長してもよい。この場合、アッシング処理と、硫酸過水処理と、低温のアンモニア過水処理とを順次連続して行うことにより、或いは例えば有機系のレジスト剥離液により、レジスト膜24を剥離した後に、例えば、高温でのアンモニア過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行うことができる。また、アンモニア過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、塩酸過水を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、硝酸を用いた酸化処理とを順次連続して行ってもよい。また、硫酸過水を用いた酸化処理と、オゾン水を用いた酸化処理とを順次連続して行ってもよい。また、オゾン水を用いた酸化処理のみを行ってもよい。
【0054】
(評価結果)
本実施形態による半導体装置の製造方法により製造したpチャネルのMOSトランジスタについて、低濃度拡散層の抵抗を測定し、比較評価した。
【0055】
図6は、ケミカル酸化膜の形成条件と、測定された低濃度拡散層の抵抗値との関係を示すグラフである。横軸はケミカル酸化膜の形成条件を示し、縦軸は低濃度拡散層の抵抗値を示している。
【0056】
形成条件1は、プラズマアッシング後にアンモニア過水処理を行い、ケミカル酸化膜を1.2nmの膜厚で形成したものである。グラフ左上の正円内の各測定点が、形成条件1による場合の測定結果である。
【0057】
形成条件2、3は、プラズマアッシング後に硫酸過水を用いた酸化処理を行い、ケミカル酸化膜を1.4nmの膜厚で形成したものである。グラフ中央付近の楕円内の各測定点が、形成条件2、3による場合の測定結果である。
【0058】
形成条件4〜6は、硫酸過水を用いた第1の酸化処理と、プラズマアッシングと、硫酸過水を用いた第2の酸化処理とを順次連続して行い、ケミカル酸化膜を1.6nmの膜厚で形成したものである。グラフ右下の楕円内の各測定点が、形成条件4〜6による場合の測定結果である。
【0059】
形成条件1によるケミカル酸化膜の膜厚が1.2nmの場合では、低濃度拡散層の抵抗値は、高い値となってしまっている。また、同条件下にもかかわらず、各測定点で値がばらついてしまっている。これは、ケミカル酸化膜の膜厚が薄いために、ドーパント不純物の外方拡散を十分に抑制することができていないためであると考えられる。
【0060】
一方、形成条件2〜6によるケミカル酸化膜の膜厚が1.4nm及び1.6nmの場合では、低濃度拡散層の抵抗値は、膜厚1.2nmの場合と比較して低い値であり、各測定点の値のばらつきも少なく安定している。形成条件2、3による膜厚1.4nnmの場合と形成条件4〜6による膜厚1.6nmの場合とを比較すると、形成条件4〜6による膜厚1.6nmの場合の方が、抵抗値は更に小さな値となっており、各測定点での値のばらつきも更に小さくなっている。
【0061】
このように、低濃度拡散層となる不純物ドープ領域上に形成するケミカル酸化膜の膜厚や成膜条件を適宜設定することにより、低濃度拡散層の抵抗値を低減するとともに、その値のばらつきも小さくすることができることが分かった。
【0062】
[変形実施形態]
本発明の上記実施形態に限らず種々の変形が可能である。
【0063】
例えば、上記実施形態では、p型のMOSトランジスタを製造したが、n型のMOSトランジスタにも本発明を適用することができ、ボロンのみならず、リン、砒素等の種々のドーパント不純物の外方拡散を抑制することができる。
【0064】
また、上記実施形態では、ポリシリコンの単層構造からなるゲート電極を形成する場合について説明したが、ポリメタル構造のゲート電極、ポリシリコン膜とシリサイド膜との積層膜からなるポリサイド構造のゲート電極を形成してもよい。
【0065】
また、上記実施形態では、ケミカル酸化膜28を形成したが、ケミカル酸化膜28の代わりに、不純物ドープ領域26a上に、CVD法により膜厚10nm程度のシリコン酸化膜を形成してもよい。CVD法により形成したシリコン酸化膜によっても、ケミカル酸化膜28と同様に、ドーパント不純物の外方拡散を抑制することができる。この場合、ゲート電極14を形成した後に、CVD法により、不純物ドープ領域26a上に、シリコン酸化膜を形成する。成膜条件としては、例えば、原料ガスをSiH2Cl2とN2Oとし、成膜温度を400℃とすることができる。なお、成膜温度は、250〜500℃の低温とすることが望ましい。このように成膜温度を低温とすることにより、不純物ドープ領域26a上にシリコン酸化膜を形成する際に、ゲート電極14部分にバーズビークが発生するのを抑制することができる。
【0066】
【発明の効果】
以上の通り、本発明によれば、半導体基板上に、ゲート絶縁膜を介してゲート電極を形成し、ゲート電極をマスクとして半導体基板にドーパント不純物を導入することにより、半導体基板内に不純物ドープ領域を形成し、不純物ドープ領域上に、不純物ドープ領域に導入されたドーパント不純物が半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成し、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を行うので、不純物ドープ領域に導入されたドーパント不純物の外方拡散を抑制することができる。これにより、不純物拡散層の低抵抗化及び抵抗値の安定化を図ることができ、高い信頼性を有する半導体装置を提供することができる。
【0067】
また、不純物ドープ領域に導入されたドーパント不純物を活性化するための熱処理を酸素を含まない雰囲気下で行うので、ゲート電極部分にバーズビークが発生するのを抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による半導体装置の製造方法により製造されるMOSトランジスタの構造を示す断面図である。
【図2】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その1)である。
【図3】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2)である。
【図4】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)である。
【図5】ケミカル酸化膜の膜厚とシート抵抗との関係を示すグラフである。
【図6】評価結果を示すグラフである。
【符号の説明】
10…シリコン基板
12…ゲート絶縁膜
14…ゲート電極
16…サイドウォール絶縁膜
18a…低濃度拡散層
18b…高濃度拡散層
20…ソース/ドレイン拡散層
22…ポリシリコン膜
24…レジスト膜
26a…不純物ドープ領域
26b…不純物ドープ領域
28…ケミカル酸化膜
30…シリコン酸化膜
Claims (8)
- 半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板にドーパント不純物を導入することにより、前記半導体基板内に不純物ドープ領域を形成する工程と、
前記不純物ドープ領域上に、前記不純物ドープ領域に導入された前記ドーパント不純物が前記半導体基板の外部に拡散するのを防止するためのケミカル酸化膜を形成する工程と、
前記不純物ドープ領域に導入された前記ドーパント不純物を活性化するための熱処理を行う工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記ゲート電極を形成する工程では、前記ゲート絶縁膜上に導電層を形成し、レジスト膜をマスクとして前記導電層をパターニングすることにより前記ゲート電極を形成し、
前記不純物ドープ領域を形成する工程の後に、前記レジスト膜を剥離する工程を更に有し、
前記レジスト膜を剥離する工程は、前記ケミカル酸化膜を形成する工程を兼ねる
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記ケミカル酸化膜を形成する工程では、膜厚が1.4nm以上の前記ケミカル酸化膜を形成する
ことを特徴とする半導体装置の形成方法。 - 請求項1乃至3のいずれか1項に記載の半導体装置の製造方法において、
前記熱処理を行う工程では、酸素を含まない雰囲気下で熱処理を行う
ことを特徴とすることを特徴とする半導体装置の製造方法。 - 請求項1乃至4のいずれか1項に記載の半導体装置の製造方法において、
前記ケミカル酸化膜を形成する工程では、酸素を含むプラズマ、酸素ラジカル、及び薬液のうちの少なくともいずれかを用いて前記不純物ドープ領域を酸化することにより、前記ケミカル酸化膜を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項5記載の半導体装置において、
前記薬液は、硫酸過水、アンモニア過水、塩酸過水、オゾン水、又は硝酸である
ことを特徴とする半導体装置の製造方法。 - 半導体基板上に、ゲート絶縁膜上を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板にドーパント不純物を導入することにより、前記半導体基板内に不純物ドープ領域を形成する工程と、
前記不純物ドープ領域上に、前記不純物ドープ領域に導入された前記ドーパント不純物が前記半導体基板の外部に拡散してしまうのを防止するための酸化膜を、成膜温度を250〜500℃とする化学気相成長法により形成する工程と、
前記不純物ドープ領域に導入された前記ドーパント不純物を活性化するための熱処理を行う工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項1乃至7のいずれか1項に記載の半導体装置の製造方法において、
前記熱処理を行う工程では、RTA法による熱処理を行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289938A JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
US10/673,565 US6835625B2 (en) | 2002-10-02 | 2003-09-30 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002289938A JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128198A true JP2004128198A (ja) | 2004-04-22 |
JP4112330B2 JP4112330B2 (ja) | 2008-07-02 |
Family
ID=32281966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002289938A Expired - Lifetime JP4112330B2 (ja) | 2002-10-02 | 2002-10-02 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6835625B2 (ja) |
JP (1) | JP4112330B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199259A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2014007413A (ja) * | 2013-08-19 | 2014-01-16 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8603870B2 (en) * | 1996-07-11 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
TW548686B (en) * | 1996-07-11 | 2003-08-21 | Semiconductor Energy Lab | CMOS semiconductor device and apparatus using the same |
JPH10122570A (ja) * | 1996-10-21 | 1998-05-15 | Noriaki Natsume | 調理用機器 |
JP4445403B2 (ja) * | 2005-01-24 | 2010-04-07 | 株式会社東芝 | 半導体装置の製造方法 |
US20070082498A1 (en) * | 2005-10-07 | 2007-04-12 | Chien-Hsun Chen | Method of cleaning a wafer |
US7827529B2 (en) * | 2005-11-30 | 2010-11-02 | Oracle America, Inc. | System and method for generating a probability distribution of computer performance ratios |
US20100173466A1 (en) * | 2009-01-08 | 2010-07-08 | Ching-Hwa Tey | Method for fabricating a semiconductor device |
US20120264267A1 (en) * | 2011-04-12 | 2012-10-18 | Tsuo-Wen Lu | Method for fabricating mos transistor |
US20140103449A1 (en) * | 2012-10-11 | 2014-04-17 | Globalfoundries Singapore Pte. Ltd. | Oxygen free rta on gate first hkmg stacks |
WO2016157357A1 (ja) | 2015-03-30 | 2016-10-06 | 千住金属工業株式会社 | フラックス塗布装置及びはんだ |
CN109902104A (zh) | 2019-02-11 | 2019-06-18 | 北京百度网讯科技有限公司 | 用于管理知识库的方法、装置、设备和介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4434013A (en) * | 1980-02-19 | 1984-02-28 | Xerox Corporation | Method of making a self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
US4727044A (en) * | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
US4621413A (en) * | 1985-06-03 | 1986-11-11 | Motorola, Inc. | Fabricating a semiconductor device with reduced gate leakage |
JP3211394B2 (ja) * | 1992-08-13 | 2001-09-25 | ソニー株式会社 | 半導体装置の製造方法 |
JPH07272990A (ja) | 1993-03-03 | 1995-10-20 | Texas Instr Inc <Ti> | 半導体ウエーハの製造方法 |
JP3293567B2 (ja) | 1998-09-30 | 2002-06-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3384352B2 (ja) | 1999-03-19 | 2003-03-10 | 日本電気株式会社 | 半導体装置の製造方法および不純物注入活性化処理装置 |
JP3348070B2 (ja) | 1999-04-21 | 2002-11-20 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2001297996A (ja) | 2000-04-13 | 2001-10-26 | Nec Corp | 回路製造方法および装置、アニール制御方法および装置、情報記憶媒体 |
JP3953706B2 (ja) * | 2000-04-21 | 2007-08-08 | 松下電器産業株式会社 | 不揮発性半導体記憶装置の製造方法 |
KR100422584B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
US6555439B1 (en) * | 2001-12-18 | 2003-04-29 | Advanced Micro Devices, Inc. | Partial recrystallization of source/drain region before laser thermal annealing |
US6583016B1 (en) * | 2002-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Doped spacer liner for improved transistor performance |
-
2002
- 2002-10-02 JP JP2002289938A patent/JP4112330B2/ja not_active Expired - Lifetime
-
2003
- 2003-09-30 US US10/673,565 patent/US6835625B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199259A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2014007413A (ja) * | 2013-08-19 | 2014-01-16 | Dainippon Screen Mfg Co Ltd | 基板処理方法および基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20040115871A1 (en) | 2004-06-17 |
JP4112330B2 (ja) | 2008-07-02 |
US6835625B2 (en) | 2004-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6121100A (en) | Method of fabricating a MOS transistor with a raised source/drain extension | |
JP2839018B2 (ja) | 半導体装置の製造方法 | |
US7723233B2 (en) | Semiconductor device and method of fabricating a semiconductor device | |
KR20070046829A (ko) | 실리사이드된 영역들을 갖는 반도체 장치를 제조하는 방법 | |
JP4112330B2 (ja) | 半導体装置の製造方法 | |
JP2004527127A (ja) | Mosトランジスタ・ゲート・コーナの増速酸化を行う方法 | |
US6936520B2 (en) | Method for fabricating semiconductor device having gate electrode together with resistance element | |
US8900961B2 (en) | Selective deposition of germanium spacers on nitride | |
JP4582837B2 (ja) | 半導体装置の製造方法 | |
US20020000635A1 (en) | Improved metal oxide semiconductor device having contoured channel region and elevated source and drain regions | |
JP3874716B2 (ja) | 半導体装置の製造方法 | |
JP2004152862A (ja) | 半導体装置の製造方法 | |
JP2005340329A (ja) | 半導体装置およびその製造方法 | |
US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
JP4108445B2 (ja) | 半導体装置の製造方法 | |
US6709959B2 (en) | Semiconductor device having a shallow junction and a fabrication process thereof | |
KR100603510B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004228351A (ja) | 半導体装置及びその製造方法 | |
JP2004080028A (ja) | Mosトランジスタの製造方法 | |
JP2010278464A (ja) | 半導体装置の製造方法 | |
JP3050190B2 (ja) | 半導体装置の製造方法 | |
KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
JP2002334939A (ja) | 半導体装置及びその製造方法 | |
KR101079873B1 (ko) | 반도체 소자의 형성 방법 | |
KR100858000B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |