JP2001284582A - 半導体トランジスタの製造方法 - Google Patents

半導体トランジスタの製造方法

Info

Publication number
JP2001284582A
JP2001284582A JP2000096451A JP2000096451A JP2001284582A JP 2001284582 A JP2001284582 A JP 2001284582A JP 2000096451 A JP2000096451 A JP 2000096451A JP 2000096451 A JP2000096451 A JP 2000096451A JP 2001284582 A JP2001284582 A JP 2001284582A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
semiconductor transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000096451A
Other languages
English (en)
Inventor
Naoki Yasuda
直樹 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000096451A priority Critical patent/JP2001284582A/ja
Publication of JP2001284582A publication Critical patent/JP2001284582A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】シリコン窒化膜／シリコン酸(窒)化膜からなる
積層膜において、リーク電流の低減と、良好な界面特性
とを両立させる。 【解決手段】シリコン窒化膜／シリコン酸(窒)化膜を形
成後、欠陥を修復するのに必要な量のラジカル酸素を炉
内にガス導入口から導入し、アニールを低温で行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体トランジス
タの製造方法に関する。
【０００２】
【従来の技術】シリコン半導体集積回路の微細化にとも
なって、その中で使われるMOS(metal-oxide-semiconduc
tor)型半導体トランジスタの寸法も微細化している。最
近では、MOS型半導体トランジスタの最小寸法が０．１
μｍを切るところまで来ている。
【０００３】MOS型半導体トランジスタの寸法が０．１
μｍを切ると、その性能を保持するために実効膜厚が２
ｎｍ以下のゲート絶縁膜が要求される。しかしながら、
ゲート絶縁膜にシリコン酸化膜を使う場合、厚さが２ｎ
ｍ以下になると、ゲート電極とシリコン基板間にダイレ
クト・トンネル機構によってリーク電流が急激に増加す
るという問題がある。このリーク電流は、MOS型半導体
トランジスタの消費電力を増加させる原因になり、さら
に信頼性も低下させる原因にもなる。
【０００４】そこで、微細化されたMOS型半導体トラン
ジスタの性能を保持しつつ前述したリーク電流を減少さ
せるために、シリコン酸化膜よりも誘電率の高い材料を
ゲート絶縁膜として用いる方法が考えられている。この
方法は、ゲート絶縁膜の誘電率が高いので、トランジス
タの駆動力が低下することなく膜厚を厚く形成でき、ダ
イレクト・トンネルリーク電流を阻止することができ
る。
【０００５】そのような誘電率の高いゲート絶縁膜とし
てシリコン酸窒化膜或いはシリコン窒化膜とシリコン酸
窒化膜がある。この積層膜は、従来の半導体トランジス
タの製造工程と整合性がよいため、近い将来の絶縁膜と
して有望視されている。
【０００６】
【発明が解決しようとする課題】シリコン基板上に、シ
リコン窒化膜とシリコン酸窒化膜の積層膜形成し、これ
を用いて特性を評価した報告がされている(B. Y. Kim e
t al, "Ultra Thin (< 3nm) High Quality Nitride/Oxi
de Stack Gate Dielectrics Fabricated by In-Situ Ra
pid Thermal Processing," IEDM Tech. Dig. P. 463 (1
997))。
【０００７】この文献によると、シリコン基板上にベー
ス酸窒化膜を８００℃、２０秒で形成した後、RTP（Rap
id Thermal Processing）装置中へSiH4とNH3を導入し
て、シリコン窒化膜を８００℃、1Torr, SiH4/NH3=1/40
で堆積させる。引き続いて、同じRTP装置中で、NH3アニ
ール950-1000℃、30秒、N2Oアニール850-900℃、30秒行
う。これらのアニールのうち、NH3アニールで窒化膜の
組成がstoichiometricになると記載されている。また、
N2Oアニールで窒化膜中の欠陥が減少し、リーク電流が
小さくなると記載されている。
【０００８】そこで我々がシリコン基板上にシリコン酸
化膜を成膜し、この上にシリコン窒化膜を成膜して、シ
リコン窒化膜中の欠陥を減少させるために、９００℃の
N2Oアニールを施す実験を行った。その結果、上層のシ
リコン窒化膜が酸化されるとともに、シリコン基板とシ
リコン酸化膜界面に窒素が集積する現象を見いだした。
【０００９】図1は、シリコン基板上に形成したSi3N4/S
iO2積層膜を温度９００℃、10分間でN2Oアニールした場
合（●）と、アニール処理しなかった場合（◆）につい
て、基板を緩衝フッ酸でエッチングしたときのエッチン
グ特性を調べた結果である。
【００１０】エッチングをした際の膜厚の減少率が大き
い部分は、膜がSiO2に近い状態になっていることを表
し、逆に、膜厚の減少率が小さい部分は、膜がSi3N4に
近い状態になっていることを表す。
【００１１】図１に示すように、アニール処理しなかっ
た場合（◆）は、エッチングによる膜厚の減少率が小か
ら大になっており、上部が窒化膜に近い状態、下部が酸
化膜に近い状態となっている。
【００１２】一方９００℃、10分間のN2Oアニール処理
した場合（●）は、エッチングによる膜厚の減少率が大
から小になっており、上部が酸化膜に近い状態、下部が
窒化膜に近い状態となっている。
【００１３】これらの結果より、N2Oアニール処理をす
ることによって、上層シリコン窒化膜中の窒素がシリコ
ン基板とシリコン酸化膜の界面近くに拡散してしまうこ
とが分かった。
【００１４】MOS型半導体トランジスタにおいて、ゲー
ト絶縁膜とシリコン基板との界面近くが過剰に窒化され
ると、界面の欠陥が多くなることが知られている(例え
ば、G. Lucovsky, Y. Wu, H. Niimi, V. Misra and J.
C. Phillips, Appl. Phys. Lett. 74, 2005 (1999))。
界面欠陥が多くなると、MOS型半導体トランジスタの移
動度は大きく減少し、トランジスタの駆動力が落ちてし
まう。したがってN2Oアニール処理によってシリコン窒
化膜の欠陥密度を低減する処理は、MOS型半導体トラン
ジスタの製造方法としては、適当ではないことが分かっ
た。
【００１５】以上の結果より、ゲート絶縁膜を高温(900
℃程度)のN2O雰囲気で、アニールすることはゲート・リ
ーク電流を減少させるという利点があるにしても、同時
に界面特性が悪くなるという問題点がある。
【００１６】本発明は上記問題点を解決するためになさ
れたもので、ゲート絶縁膜のリーク電流を減少させ、か
つゲート絶縁膜とシリコン基板界面の電気特性を良好に
保つことを両立させることができる半導体トランジスタ
の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第1導電型のシリコン基板と、前記シリ
コン基板の表面に形成された一対の第2導電型のソース
領域及びドレイン領域と、前記ソース領域及びドレイン
領域間の前記シリコン基板上に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成されたゲート電極とを具
備する半導体トランジスタの製造方法において、前記ゲ
ート絶縁膜は、シリコン酸化膜或いはシリコン酸窒化膜
からなる第1の絶縁膜及び前記第1の絶縁膜上に形成され
たシリコン窒化膜或いはシリコン酸窒化膜からなる第2
の絶縁膜との積層膜であり、前記積層膜形成後ラジカル
酸素を導入することを特徴とする半導体トランジスタの
製造方法を提供する。
【００１８】また、本発明は、前記積層膜の前記シリコ
ン基板との界面から１ｎｍ以内の窒素の面密度が6.8×1
014 cm-2以下であることを特徴とする半導体トランジス
タの製造方法を提供する。
【００１９】また、本発明は、前記ラジカル酸素を導入
するとき、650℃以下の温度であることを特徴する半導
体トランジスタの製造方法を提供する。
【００２０】また、本発明は、前記ラジカル酸素を導入
する際、ラジカル酸素の供給量が１．３３Ｐａ・ｓから
１．３３×105Ｐａ・ｓの範囲で行うことを特徴とする
半導体トランジスタの製造方法を提供する。
【００２１】また、本発明は、前記ラジカル酸素を導入
する際、前記積層膜中へ取りこまれる酸素の総量が６．
８×1010ｃｍ-2以上６．８×1015ｃｍ-2以下の範囲であ
ることを特徴とする半導体トランジスタの製造方法を提
供する。
【００２２】
【発明の実施の形態】図２を用いて、N2Oアニール処理
をした場合のメカニズムについて説明する。
【００２３】図２は、Ｓｉ基板１上にSiO2層２、Si3N4
層３を成膜し、９００℃でN2Oアニールしたときの基板
の断面図である。
【００２４】N2Oアニール処理では、N2Oが９００℃の高
温により熱分解し、ラジカル酸素が発生すると考えられ
る。N2Oアニールのように、高温でアニールをすれば、
表面のシリコン窒化膜４が酸化し、これにより分解され
たシリコン窒化膜４中の窒素原子がシリコン基板界面近
くに拡散してシリコン酸化膜が窒化する。
【００２５】図３、図４は、N2Oアニールのアニール温
度とシリコン窒化膜４の酸化レート及びシリコン基板１
の界面窒素濃度との関係を示した図である。
【００２６】図３に示すように、アニール温度が650-70
0℃よりも高温では、N2Oが熱分解され、ラジカル酸素の
発生率が大きくなるので、シリコン窒化膜４の酸化レー
トが大きくなることが分かる。
【００２７】また、図４に示すように、この温度領域で
は、シリコン基板１とシリコン酸化膜２の界面に集積す
る窒素の量が増えていることが分かる。
【００２８】一方、アニール温度が600℃以下では、N2O
が十分に熱分解しないために、ラジカル酸素が十分に発
生せず、シリコン窒化膜４中の酸化レートも低く、シリ
コン酸化膜２とシリコン基板界面の窒素濃度も低い。
【００２９】また、界面に集積する窒素の量とシリコン
窒化膜の酸化量の比を調べることで、６５０℃以上の温
度では、図2に示したように、シリコン窒化膜4中の窒素
がシリコン基板1とシリコン酸化膜2の界面に熱拡散し、
界面に取り込まれやすいことも実験結果より明らかにな
った。
【００３０】そこで、本発明は、６５0℃以下の低温で
ラジカル酸化を行い、表面のシリコン窒化膜4を十分に
酸化させ、あわせてシリコン窒化膜中の窒素の熱拡散を
防止することを特徴とする。６５0℃以下の温度でラジ
カル酸化を十分に行うために、酸素をマイクロ波等の高
エネルギーにより予めラジカル化させ、このラジカル酸
素を反応炉中に導入することによって、ゲート絶縁膜を
酸化する。
【００３１】次に、本発明に用いる半導体トランジスタ
のゲート絶縁膜をラジカル酸化する装置を説明する。
【００３２】図５は本発明に用いたラジカル酸化装置の
断面図である。
【００３３】図５に示すように、このラジカル酸化装置
は、石英からなる筐体１１内に、熱源であるランプ１２
が設置されている。ランプ１２の間にはウエハ１３を格
納するための石英管１４が挿入されている。ウエハ１３
は石英管１４内で石英トレイ１５上に搭載されている。
【００３４】石英管１４の一方はガス導入口１５につな
がっている。石英管１４の他方はドア１６により開閉可
能となっている。プロセス中はドア１６がしまってお
り、導入されたガスはガス排出口18から排出される。こ
の装置内の温度測定はパイロメーター１６によって行わ
れる。１７は導入ガスをラジカル化するためのマイクロ
波放電電極である。
【００３５】次に、図５のラジカル酸化装置を用いた本
発明の半導体装置の製造方法を詳細に説明する。
【００３６】（実施例１）先ず、図６に示すように、単
結晶のp型シリコン基板１の表面に、素子分離の役割を
果たす深い溝を形成し、CVD法によりシリコン酸化膜で
埋め込み、素子分離領域２２を形成する。
【００３７】次に、図７に示すように、ゲート絶縁膜２
４を形成する。(ゲート絶縁膜の詳しい形成方法は、後
でまとめて述べる。)次に、図８に示すように、ゲート
絶縁膜２４の上部にはポリシリコン膜２５をCVD法によ
って形成する。
【００３８】次に、図９に示すように、ポリシリコン膜
２５上に、フォトレジストパターン２６を形成する。
【００３９】次に、図１０に示すように、フォトレジス
トパターン２６をマスクとして、ポリシリコン膜２５を
反応性イオンエッチングし、第1のゲート電極２５を形
成する。次に、砒素を、例えば加速電圧40keV、ドーズ
量2×1015cm-2の条件でイオン注入して、高不純物濃度
のn+型ゲート電極２５、n+型ソース領域２７、n+型ドレ
イン領域２８を同時に形成する。
【００４０】次に、図１１に示すように、全面に300nm
のシリコン酸化膜をCVD法により堆積し、層間絶縁膜２
９を形成する。この後、層間絶縁膜２９上にコンタクト
ホール形成用のフォトレジストパターン(不図示)を形成
し、これをマスクとして反応性イオンエッチング法によ
り層間絶縁膜２９をエッチングして、コンタクトホール
を開口する。最後に、全面にAl膜をスパッタ法により形
成した後、これをパターニングして、ソース電極２１
０、ドレイン電極２１１、および第2のゲート電極２１
２を形成してn型MOSトランジスタが完成する。なお、本
実施例では、n型MOSトランジスタの製造工程を示した
が、p型MOSトランジスタでは導電型がn型とp型で入れ替
わる点が異なるだけであり、基本的な製造工程はまった
く同じである。
【００４１】次に、図１２を用いて、本実施例において
最も重要であるゲート絶縁膜２４の形成工程の詳細を説
明する。
【００４２】シリコン基板２１をRCA洗浄した後、図５
に示すラジカル酸化装置の筐体１１中へウェハ１３を搬
送する。ウェハ１３は石英トレイ１５上に搭載されてい
る。
【００４３】次に、ランプ１２を点灯して、ウェハ１３
の温度を７５０℃に調整する。次に、筐体１１内にガス
導入口１５から、200TorrのNOガスを導入する。このと
きシリコン基板２１上には膜厚1nmのシリコン酸窒化膜
３１(第1の絶縁膜層)が形成される。
【００４４】次に、ランプ１２を消灯し、NOガスの供給
を止めた後、再びランプ１２を点灯し、ウェハ１３の温
度を７００℃に調整する。次に、筐体１１内にガス導入
口１５から、SiH4とNH3を1:50の流量比で導入する。キ
ャリアガス(N2またはHe、Ar)を含めた全圧は5Torrであ
った。このときシリコン酸窒化膜３１上には、膜厚3nm
のシリコン窒化膜３２(第2の絶縁膜層)が形成される。
【００４５】次に、ランプ１２を消灯し、SiH4とNH3お
よびキャリアガスの供給を止めた後、再びランプ１２を
点灯し、ウェハ１３の温度を５５０℃に調整する。次
に、マイクロ波放電電極１７によりマイクロ波を発生さ
せ、ガス導入口１５から酸素を導入し、さらに、高電圧
を印加したテスラコイル(不図示)を外部から石英管１４
に近づけることにより石英管１４の内部に放電を起こ
し、筐体１１内にラジカル酸素を導入する。こうしてラ
ジカル酸化を３０秒行った。ラジカル酸素は、酸素ガス
をマイクロ波によって励起した。このときの条件は、O2
圧力5Torr、マイクロ波2.45 GHz, 200 Wであった。
【００４６】このようにして形成したシリコン酸窒化膜
３１とシリコン窒化膜３２の積層膜中のシリコン基板２
１界面から1nm以内に位置する窒素の面密度をMEIS(medi
um energy ion scattering)で評価したところ、1×1014
cm-2(0.15ML)であった。この積層膜を図１１のMOSトラ
ンジスタのゲート絶縁膜２４として用いた。このときの
n型MOSトランジスタの電流駆動力は、ゲート絶縁膜にSi
O2を用いることを想定した場合と比べて2％ないし3%低
い程度であり、集積回路の設計上とくに問題がないこと
を確認した。
【００４７】なお、上記のゲート絶縁膜の形成工程にお
いて、シリコン酸窒化膜３１の代わりに膜厚1nmのSiO2
膜を形成してもよい。また、シリコン窒化膜３２の堆積
は、SiH4とNH3の代わりに、SiCl2H2とNH3、またはSiCl4
とNH3を用いることも可能である。さらに、これらのプ
ロセスでNH3の代わりにプラズマ窒素N*を使い、SiH4とN
*、SiCl2H2とN*、またはSiCl4とN*のいずれかによって
シリコン窒化膜を堆積することも可能である。
【００４８】さらに、ラジカル酸素を発生させるソース
・ガスとしては、O2の代わりにO3、N2Oもしくはそれら
の混合ガスを用いてもよい。さらに、電磁波励起源とし
ては、マイクロ波の代わりに紫外線を用いてもよい。
【００４９】上記実施例では、ラジカル酸素によるアニ
ール工程は550℃で行ったが、このプロセス温度は、室
温から650℃までの範囲のいずれの温度を使ってもよ
い。また、上記実施例ではラジカル酸素の供給量はおお
よそ108L程度であるが、窒化膜中に含まれる欠陥密度に
応じて、104Lから109Lの範囲で最適値を選ぶことができ
る。(ラジカル酸素供給量の最適値は、ラジカル酸素ア
ニール後の絶縁膜中の欠陥面密度を1011cm-2以下に抑え
るために必要な最小のラジカル酸素の曝露量として決め
ることができる。
【００５０】また、ラジカル酸素アニールの結果として
絶縁膜中に取りこまれる酸素の総量は、欠陥の低減に必
要な下限とゲート膜厚の増加で許容される上限を考慮す
れば、10-4ML以上10ML以下の範囲になるのが望まし
い。) (実施例２)本発明の実施例２に係るMOSトランジスタの
素子構造は、実施例１と同様であるので、ゲート絶縁膜
の製造方法を説明する。
【００５１】先ず、図１３に示すように、シリコン基板
２１をRCA洗浄した後、図５に示すラジカル酸化装置の
筐体１１中へウェハ１３を搬送する。ウェハ１３は石英
トレイ１５上に搭載されている。
【００５２】次に、ランプ１２を点灯して、ウェハ１３
の温度を７５０℃に調整する。次に、筐体１１内にガス
導入口１５から、３００TorrのO2ガスを導入する。この
ときシリコン基板２１上には膜厚1nmのシリコン酸化膜
４１(第1の絶縁膜層)が形成される。
【００５３】次に、ランプ１２を消灯し、O2ガスの供給
を止めた後、再びランプ１２を点灯し、ウェハ１３の温
度を７００℃に調整する。次に、筐体１１内にガス導入
口１５から、SiH4とNH3を1:50の流量比で導入し、同時
に極低圧(10-7Torr)のO2ガスを導入する。キャリアガス
(N2またはHe、Ar)を含めた全圧は5Torrであった。この
ときシリコン酸化膜４１上には、膜厚2.5nm のシリコン
酸窒化膜(Si3N4)0.7(SiO2)0.3 (第2の絶縁膜層)４２が
形成される。
【００５４】次に、ランプ１２を消灯し、SiH4とNH3、O
2ガスおよびキャリアガスの供給を止めた後、再びラン
プ１２を点灯し、ウェハ１３の温度を５５０℃に調整す
る。次に、マイクロ波放電電極１７によりマイクロ波を
発生させ、ガス導入口１５から酸素を導入し、筐体１１
内にラジカル酸素を導入する。こうしてラジカル酸化を
３０秒行った。ラジカル酸素は、酸素ガスをマイクロ波
によって励起した。このときの条件は、O2圧力5Torr、
マイクロ波2.45 GHz, 200 Wであった。
【００５５】このようにして形成したシリコン酸化膜４
１とシリコン酸窒化膜４２の積層膜中のシリコン基板２
１界面から1nm以内に位置する窒素の面密度をMEIS(medi
um energy ion scattering)で評価したところ、8×1013
cm-2(0.12ML)であった。この積層膜を図１１のMOSトラ
ンジスタのゲート絶縁膜２４として用いた。このときの
n型MOSトランジスタの電流駆動力は、ゲート絶縁膜にSi
O2を用いることを想定した場合と比べて2ないし3%低い
程度であり、集積回路の設計上とくに問題がないことを
確認した。
【００５６】なお、上記のゲート絶縁膜の形成工程にお
いて、第1の絶縁膜層４１として、シリコン酸化膜の代
わりに、膜厚1nmのシリコン酸窒化膜を用いてもよい。
また、シリコン酸窒化膜の堆積でSiH4とNH3の代わりに
他のガス種を用いることができる。またNH3の代わりに
プラズマ窒素N*を用いることもできる。さらに、ラジカ
ル酸素を発生させるソース・ガスとしては、O2の代わり
にO3、N2Oもしくはそれらの混合ガスを用いてもよい。
また、電磁波励起源としてマイクロ波の代わりに紫外線
を用いてもよい。
【００５７】(実施例３)本発明の実施例３に係るMOSト
ランジスタの素子構造は、実施例１と同様なので、ゲー
ト絶縁膜２４の製造方法を説明する。
【００５８】先ず、図１４に示すように、シリコン基板
２１をRCA洗浄した後、図５に示すラジカル酸化装置の
筐体１１中へウェハ１３を搬送する。ウェハ１３は石英
トレイ１５上に搭載されている。
【００５９】次に、ランプ１２を点灯して、ウェハ１３
の温度を７５０℃に調整する。次に、筐体１１内にガス
導入口１５から、２００TorrのNO ガスを導入する。こ
のときシリコン基板２１上には膜厚1nmのシリコン酸窒
化膜５１(第1の絶縁膜層)が形成される。
【００６０】次に、ランプ１２を消灯し、ＮＯガスの供
給を止めた後、再びランプ１２を点灯し、ウェハ１３の
温度を７００℃に調整する。次に、筐体１１内にガス導
入口１５から、SiH4とNH3を1:50の流量比で導入する。
キャリアガス(N2またはHe、Ar)を含めた全圧は5Torrで
あった。このときシリコン酸化膜４１上には、膜厚3nm
のシリコン窒化膜５２ (第2の絶縁膜層)が形成される。
【００６１】次に、膜中にNH3ガスを導入し、950℃で30
sのアニールを行う。
【００６２】次に、ランプ１２を消灯し、SiH4とNH3お
よびキャリアガスの供給を止めた後、再びランプ１２を
点灯し、ウェハ１３の温度を５５０℃に調整する。次
に、マイクロ波放電電極１７によりマイクロ波を発生さ
せ、ガス導入口１５から酸素を導入し、筐体１１内にラ
ジカル酸素を導入する。こうしてラジカル酸化を３０秒
行った。ラジカル酸素は、酸素ガスをマイクロ波によっ
て励起した。このときの条件は、O2圧力5Torr、マイク
ロ波2.45 GHz, 200 Wであった。であった。
【００６３】このようにして形成したシリコン酸窒化膜
５１とシリコン窒化膜５２の積層膜中のシリコン基板２
１界面から1nm以内に位置する窒素の面密度をMEIS(medi
um energy ion scattering)で評価したところ、1.5×10
14 cm-2(0.22ML)であった。この積層膜を図１１のMOSト
ランジスタのゲート絶縁膜２４として用いた。このとき
のn型MOSトランジスタの電流駆動力は、ゲート絶縁膜に
SiO2を用いることを想定した場合と比べて2ないし3%低
い程度であり、集積回路の設計上とくに問題がないこと
を確認した。
【００６４】我々の電気測定の結果では、NH3アニール
は窒化膜中の正孔トラップを減少させる働きをする。し
かし一方では、NH3アニールによって電子トラップが増
えてしまう。この電子トラップに関しては、最後のラジ
カル酸素アニール工程で減少させることができた。
【００６５】なお、上記のゲート絶縁膜の形成工程にお
いて、第1の絶縁膜層５１として、シリコン酸窒化膜の
代わりに膜厚1nmのSiO2膜を用いてもよい。また、シリ
コン窒化膜の堆積は、SiH4とNH3の代わりに他のガス種
を用いることもできる。このとき、極低圧で酸素を同時
に添加して、シリコン窒化膜の代わりにシリコン酸窒化
膜を堆積してもよい。さらに、シリコン窒化膜の堆積と
その後のNH3アニールで使われるNH3ガスは、プラズマ窒
素N*で代替することも可能である。また、ラジカル酸素
を発生させるソース・ガスとしてO2の代わりにO3、N2O
もしくはそれらの混合ガスを用いてもよいこと、電磁波
励起源としてマイクロ波の代わりに紫外線を用いてもよ
い。
【００６６】本発明では、界面のキャリア移動度を設計
の基準値以下に落とさないために、ラジカル酸素アニー
ル終了時において、ゲート絶縁膜のシリコン基板界面近
く(1nm)の窒素濃度を1ML(=6.8×1014 cm-2)以下に抑え
ている。
【００６７】また、本発明では、ラジカル酸素によるア
ニールの実施条件としては、プロセス温度は室温から65
0℃の範囲で、また、絶縁膜表面へのラジカル酸素の供
給量は104Lから109Lの範囲で行い、アニール過程で絶縁
膜中に取りこまれる酸素の量を10-4MLから10ML以下の範
囲にするのが望ましい。
【００６８】図1の実験結果から明らかになったよう
に、積層膜形成後に高温（900℃程度）でアニール処理
すると、上部のシリコン窒化膜やシリコン酸窒化膜の酸
化に伴ってSi3N4ネットワークから抜け出た窒素が、シ
リコン基板との界面に集積して界面の電気特性を劣化さ
せる。
【００６９】また、ラジカル酸素の供給量が少なすぎる
と窒化膜中の欠陥を潰すことができず、多すぎれば窒化
膜の酸化が進み過ぎてゲート絶縁膜厚が厚くなるので、
適当なラジカル酸素の供給量でプロセスを行うことが必
要である。
【００７０】また、本発明は、ゲート絶縁膜とシリコン
基板との界面の特性を良好にするために、ラジカル酸素
アニール終了後に基板側界面から１ｎｍ以内の絶縁膜中
に含まれる窒素の量が1ML以下になるように、最適なプ
ロセス条件を選ぶのが望ましい。
【００７１】また、ラジカル酸素の発生方法としては、
N2O、O3の熱的な自然分解を待つのではなく、O2ガスの
マイクロ波励起などの電磁波を利用した方法によってラ
ジカル酸素を発生させた方が、ラジカル酸素の制御性
(発生量およびエネルギーの制御性)が高いので好まし
い。
【００７２】
【発明の効果】本発明では、ラジカル酸素をマイクロ波
等により予めラジカル化して、炉内に導入することによ
り、ゲート絶縁膜の緻密化(欠陥密度の減少)と窒素の拡
散の防止を両立でき、絶縁膜中を流れるリーク電流の低
減と、良好な界面特性(キャリア移動度、Sファクタ)を
両立させることができる。
【図面の簡単な説明】
【図１】 緩衝フッ酸によるSi3N4/SiO2積層膜のエッチ
ング特性
【図２】 N2Oアニールによる窒素の拡散を示す基板断
面図
【図３】 N2Oアニールをした場合のシリコン窒化膜の
酸化レートの温度依存性を示す図
【図４】 N2Oアニールをした場合の界面窒素濃度の温
度依存性を示す図
【図５】 本発明に用いたラジカル酸化装置の断面図
【図６】 本発明のn型MOSトランジスタの製造工程を示
す断面図
【図７】 本発明のn型MOSトランジスタの製造工程を示
す断面図
【図８】 本発明のn型MOSトランジスタの製造工程を示
す断面図
【図９】 本発明のn型MOSトランジスタの製造工程を示
す断面図
【図１０】 本発明のn型MOSトランジスタの製造工程を
示す断面図
【図１１】 本発明のn型MOSトランジスタの製造工程を
示す断面図
【図１２】 本発明のn型MOSトランジスタのゲート絶縁
膜の製造工程の説明図
【図１３】 本発明のn型MOSトランジスタのゲート絶縁
膜の製造工程の説明図
【図１４】 本発明のn型MOSトランジスタのゲート絶縁
膜の製造工程の説明図
【符号の説明】
１…シリコン基板 ２…シリコン酸化膜 ３…シリコン窒化膜 ４…シリコン酸窒化膜 １１…筐体 １２…ランプ １３…ウェハ １４…石英管 １５…ガス導入口 １６…ドア １７…マイクロ波放電電極 １８…ガス排出口 ２１…ｐ型シリコン基板 ２２…素子分離領域 ２４…ゲート絶縁膜 ２５…ポリシリコン膜 ２６…フォトレジストパターン ２７…n+型ソース領域 ２８…n+型ドレイン領域 ２９…シリコン酸化膜(層間絶縁膜) ２１０…ソース電極(金属電極) ２１１…ドレイン電極(金属電極) ２１２…ゲート電極(金属電極) ３１…シリコン酸窒化膜 ３２…シリコン窒化膜 ４１…シリコン酸化膜 ４２…シリコン酸窒化膜 ５１…シリコン酸窒化膜 ５２…シリコン窒化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/318 Ｈ０１Ｌ 21/318 Ｍ 29/78 ３０１Ｇ Ｆターム(参考） 4M104 AA01 BB01 BB02 CC05 EE03 EE12 EE14 EE17 GG09 5F040 DA02 DA19 DC01 EC07 ED01 ED03 ED04 EK05 FB04 FC00 FC10 5F058 BA20 BC02 BC08 BC11 BD01 BD04 BD15 BF23 BF24 BF30 BF64 BH03 BH17

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第1導電型のシリコン基板と、前記シリコ
    ン基板の表面に形成された一対の第2導電型のソース領
    域及びドレイン領域と、前記ソース領域及びドレイン領
    域間の前記シリコン基板上に形成されたゲート絶縁膜
    と、前記ゲート絶縁膜上に形成されたゲート電極とを具
    備する半導体トランジスタの製造方法において、 前記ゲート絶縁膜は、シリコン酸化膜或いはシリコン酸
    窒化膜からなる第1の絶縁膜及び前記第1の絶縁膜上に形
    成されたシリコン窒化膜或いはシリコン酸窒化膜からな
    る第2の絶縁膜との積層膜であり、前記積層膜形成後ラ
    ジカル酸素を導入することを特徴とする半導体トランジ
    スタの製造方法。
  2. 【請求項２】前記積層膜の前記シリコン基板との界面か
    ら１ｎｍ以内の窒素の面密度が6.8×1014 cm-2以下であ
    ることを特徴とする請求項1記載の半導体トランジスタ
    の製造方法。
  3. 【請求項３】前記ラジカル酸素を導入するとき、650℃
    以下の温度であることを特徴する請求項１或いは請求項
    ２記載の半導体トランジスタの製造方法。
  4. 【請求項４】前記ラジカル酸素を導入する際、ラジカル
    酸素の供給量が１．３３Ｐａ・ｓから１．３３×105Ｐ
    ａ・ｓの範囲で行うことを特徴とする請求項１、請求項
    ２或いは請求項３記載の半導体トランジスタの製造方
    法。
  5. 【請求項５】前記ラジカル酸素を導入する際、前記積層
    膜中へ取りこまれる酸素の総量が６．８×1010ｃｍ-2以
    上６．８×1015ｃｍ-2以下の範囲であることを特徴とす
    る請求項１、請求項２、請求項３或いは請求項４記載の
    半導体トランジスタの製造方法。
JP2000096451A 2000-03-31 2000-03-31 半導体トランジスタの製造方法 Pending JP2001284582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000096451A JP2001284582A (ja) 2000-03-31 2000-03-31 半導体トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000096451A JP2001284582A (ja) 2000-03-31 2000-03-31 半導体トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2001284582A true JP2001284582A (ja) 2001-10-12

Family

ID=18611221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000096451A Pending JP2001284582A (ja) 2000-03-31 2000-03-31 半導体トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2001284582A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329721A (ja) * 2001-04-26 2002-11-15 Tokyo Electron Ltd 半導体装置の製造方法
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
JPWO2005048337A1 (ja) * 2003-11-14 2007-05-31 東京エレクトロン株式会社 プラズマ着火方法および基板処理方法
WO2007132913A1 (ja) * 2006-05-17 2007-11-22 Tokyo Electron Limited 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329721A (ja) * 2001-04-26 2002-11-15 Tokyo Electron Ltd 半導体装置の製造方法
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7385264B2 (en) 2002-03-29 2008-06-10 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US8227356B2 (en) 2002-03-29 2012-07-24 Kabushiki Kaisha Toshiba Method of forming semiconductor device and semiconductor device
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JPWO2005048337A1 (ja) * 2003-11-14 2007-05-31 東京エレクトロン株式会社 プラズマ着火方法および基板処理方法
JP4593477B2 (ja) * 2003-11-14 2010-12-08 東京エレクトロン株式会社 基板処理方法
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
WO2007132913A1 (ja) * 2006-05-17 2007-11-22 Tokyo Electron Limited 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
JP2007311474A (ja) * 2006-05-17 2007-11-29 Tokyo Electron Ltd 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
KR101032518B1 (ko) 2006-05-17 2011-05-04 도쿄엘렉트론가부시키가이샤 질소 농도의 측정 방법, 실리콘산질화막의 형성 방법 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
KR100782954B1 (ko) 절연막 형성 방법
US7119407B2 (en) Semiconductor device and manufacturing method thereof
US6960502B2 (en) Semiconductor device fabrication method
US6897149B2 (en) Method of producing electronic device material
US6544906B2 (en) Annealing of high-k dielectric materials
US7622402B2 (en) Method for forming underlying insulation film
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
JP2002359371A (ja) 半導体装置とその製造方法
US8304333B2 (en) Method of forming a high-k gate dielectric layer
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2001284582A (ja) 半導体トランジスタの製造方法
JP3474843B2 (ja) 半導体装置及びその製造方法
WO2010147937A2 (en) Enhancing nand flash floating gate performance
JP3619795B2 (ja) 半導体装置の製造方法
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
JP3823798B2 (ja) 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法
JP4361078B2 (ja) 絶縁膜の形成方法
JP2004119899A (ja) 半導体装置の製造方法および半導体装置
JP2002203961A (ja) ゲート絶縁膜の形成方法
US7129125B2 (en) Semiconductor device and manufacturing method thereof including heating a silicon oxide in a helium gas
JP2002176053A (ja) 半導体装置の製造方法
JP2002343961A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606