JP3474843B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3474843B2 JP3474843B2 JP2000297657A JP2000297657A JP3474843B2 JP 3474843 B2 JP3474843 B2 JP 3474843B2 JP 2000297657 A JP2000297657 A JP 2000297657A JP 2000297657 A JP2000297657 A JP 2000297657A JP 3474843 B2 JP3474843 B2 JP 3474843B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- nitrogen
- film
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関わり、とくにMOS(metal oxidesemicon
ductor)構造のゲート絶縁膜を改良した半導体装置及び
その製造方法に関するものである。
その製造方法に関わり、とくにMOS(metal oxidesemicon
ductor)構造のゲート絶縁膜を改良した半導体装置及び
その製造方法に関するものである。
【０００２】
【従来の技術】シリコン半導体集積回路の微細化にとも
なって、MOS(metal oxide semiconductor)型半導体装置
の寸法が微細化している。最小寸法0.1ミクロン以下のM
OS型半導体装置では、実効膜厚が2nm以下のゲート絶縁
膜が必要となる。ゲート絶縁膜にSiO2を使う場合、膜厚
を2nm以下に薄くすると、ダイレクト・トンネル電流が
急激に増加し、リーク電流の最大仕様値1A/cm2を上回っ
てしまう。ゲート絶縁膜を流れるリーク電流は、MOSト
ランジスタの消費電力を増加させ、信頼性を低下させる
ので、好ましくない。そこで、MOS型半導体素子の性能
を維持しながらリーク電流を減少させるために、シリコ
ン酸化膜よりも誘電率の高い材料をゲート絶縁膜として
使うことが検討されている。そのなかでも、シリコン酸
窒化膜は、従来のMOS型半導体素子の製造工程との整合
性がよいため、近い将来の絶縁膜として有望視されてい
る。
なって、MOS(metal oxide semiconductor)型半導体装置
の寸法が微細化している。最小寸法0.1ミクロン以下のM
OS型半導体装置では、実効膜厚が2nm以下のゲート絶縁
膜が必要となる。ゲート絶縁膜にSiO2を使う場合、膜厚
を2nm以下に薄くすると、ダイレクト・トンネル電流が
急激に増加し、リーク電流の最大仕様値1A/cm2を上回っ
てしまう。ゲート絶縁膜を流れるリーク電流は、MOSト
ランジスタの消費電力を増加させ、信頼性を低下させる
ので、好ましくない。そこで、MOS型半導体素子の性能
を維持しながらリーク電流を減少させるために、シリコ
ン酸化膜よりも誘電率の高い材料をゲート絶縁膜として
使うことが検討されている。そのなかでも、シリコン酸
窒化膜は、従来のMOS型半導体素子の製造工程との整合
性がよいため、近い将来の絶縁膜として有望視されてい
る。
【０００３】シリコン酸窒化膜の形成方法としては、従
来、SiO2のNH3窒化/再酸化、N2O酸窒化、NO酸窒化が用
いられてきた。とくに、薄膜ゲート絶縁膜では、水素フ
リーで均一に高濃度の窒素を導入できるという理由で、
NO酸窒化が主に使われている。しかし、NO酸窒化ではSi
基板側の界面近傍に窒素が入るので、MOSトランジスタ
の移動度が低下し、駆動力が低下するという問題があ
る。すなわち、NO酸窒化では、リーク電流低減の目的で
導入する窒素の量を増やせば増やすほど、MOSトランジ
スタの性能が悪くなる。
来、SiO2のNH3窒化/再酸化、N2O酸窒化、NO酸窒化が用
いられてきた。とくに、薄膜ゲート絶縁膜では、水素フ
リーで均一に高濃度の窒素を導入できるという理由で、
NO酸窒化が主に使われている。しかし、NO酸窒化ではSi
基板側の界面近傍に窒素が入るので、MOSトランジスタ
の移動度が低下し、駆動力が低下するという問題があ
る。すなわち、NO酸窒化では、リーク電流低減の目的で
導入する窒素の量を増やせば増やすほど、MOSトランジ
スタの性能が悪くなる。
【０００４】そこで、近年、SiO2膜を形成した後にラジ
カル窒化(またはプラズマ窒化)を行ってSiO2膜の表面側
に窒素を導入する方法が提案されている(M. Togo, K. W
atanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. Ta
tsumi, H. Ono, and T. Mogami, 2000 Symp. on VLSI T
ech. p.116; S. V. Hattangady, R. Kraft, D. T.Grid
er, M. A. Douglas, G. A. Brown, P. A. Tiner, J. W.
Kuehne, P. E. Nicollian, and M. F. Pas, IEDM Tec
h. Dig. 96-495 )。この方法では、シリコン基板界面付
近の窒素濃度を低く抑えることができるので、MOSトラ
ンジスタの移動度の劣化を防ぎ、高い駆動力を得ること
ができる。また、最近の我々の検討によると、SiO2膜の
ラジカル窒化(またはプラズマ窒化)では、窒素・酸素の
組成比から予測される酸窒化膜の一般的な誘電率よりも
大きな誘電率が得られることがわかった。これは、SiO2
膜のラジカル窒化(またはプラズマ窒化)では、熱平衡で
ない状態で膜中に窒素を導入するため、膜密度が増加す
ることに起因すると考えられる。
カル窒化(またはプラズマ窒化)を行ってSiO2膜の表面側
に窒素を導入する方法が提案されている(M. Togo, K. W
atanabe, T. Yamamoto, N. Ikarashi, K. Shiba, T. Ta
tsumi, H. Ono, and T. Mogami, 2000 Symp. on VLSI T
ech. p.116; S. V. Hattangady, R. Kraft, D. T.Grid
er, M. A. Douglas, G. A. Brown, P. A. Tiner, J. W.
Kuehne, P. E. Nicollian, and M. F. Pas, IEDM Tec
h. Dig. 96-495 )。この方法では、シリコン基板界面付
近の窒素濃度を低く抑えることができるので、MOSトラ
ンジスタの移動度の劣化を防ぎ、高い駆動力を得ること
ができる。また、最近の我々の検討によると、SiO2膜の
ラジカル窒化(またはプラズマ窒化)では、窒素・酸素の
組成比から予測される酸窒化膜の一般的な誘電率よりも
大きな誘電率が得られることがわかった。これは、SiO2
膜のラジカル窒化(またはプラズマ窒化)では、熱平衡で
ない状態で膜中に窒素を導入するため、膜密度が増加す
ることに起因すると考えられる。
【０００５】しかし、一方では、ラジカル窒化(または
プラズマ窒化)では次の２つの問題点があることも最近
の我々の検討で明らかになってきた。第１の問題点は、
SiO2膜の表面付近に導入できる窒素の濃度に飽和値が存
在することである。第2の問題点は、表面付近の窒素濃
度が飽和する前に、Si基板界面付近の窒素濃度が増加し
てしまうことである(図1５を参照)。なお、図１５にお
いて、ラジカル窒化の条件は、温度700℃、圧力５ｈＰ
ａ、マイクロ波2.45GHz、200Wである。また、窒素濃度
はSIMSで評価した。したがって、SiO2膜のラジカル窒化
(またはプラズマ窒化)では、ＭＯＳトランジスタの駆動
力を一定に保ちながらゲート・リーク電流を低減するの
に限界がある。
プラズマ窒化)では次の２つの問題点があることも最近
の我々の検討で明らかになってきた。第１の問題点は、
SiO2膜の表面付近に導入できる窒素の濃度に飽和値が存
在することである。第2の問題点は、表面付近の窒素濃
度が飽和する前に、Si基板界面付近の窒素濃度が増加し
てしまうことである(図1５を参照)。なお、図１５にお
いて、ラジカル窒化の条件は、温度700℃、圧力５ｈＰ
ａ、マイクロ波2.45GHz、200Wである。また、窒素濃度
はSIMSで評価した。したがって、SiO2膜のラジカル窒化
(またはプラズマ窒化)では、ＭＯＳトランジスタの駆動
力を一定に保ちながらゲート・リーク電流を低減するの
に限界がある。
【０００６】
【発明が解決しようとする課題】上記のように、SiO2膜
のラジカル窒化(またはプラズマ窒化)では、Si基板界面
付近の窒素濃度を抑制してMOSトランジスタの界面特性
・駆動力を良好に保つという条件の下では、膜表面側に
十分な量の窒素を導入できないために、ゲート・リーク
電流を十分に下げられないという問題点があった。
のラジカル窒化(またはプラズマ窒化)では、Si基板界面
付近の窒素濃度を抑制してMOSトランジスタの界面特性
・駆動力を良好に保つという条件の下では、膜表面側に
十分な量の窒素を導入できないために、ゲート・リーク
電流を十分に下げられないという問題点があった。
【０００７】本発明はこの問題を解決するためになされ
たものであり、その目的とするところは、窒素のSi基板
界面へのパイルアップを抑制しつつ、膜表面側に従来よ
りも多くの窒素を導入したゲート絶縁膜を実現すること
である。
たものであり、その目的とするところは、窒素のSi基板
界面へのパイルアップを抑制しつつ、膜表面側に従来よ
りも多くの窒素を導入したゲート絶縁膜を実現すること
である。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置は、膜表面（電極界面
側）付近の窒素濃度および膜密度が高く、Si基板界面付
近の窒素濃度が低く、また、両者の間に、膜表面とSi基
板界面との中間の窒素濃度を持つ領域が存在するシリコ
ン酸窒化膜をゲート絶縁膜として使用することを特徴と
する。具体的には、図１のように、絶縁膜層（２）の組
成を(SiO2)x(Si3N4)1-xと表した場合のx値について、シ
リコン基板層（１）側界面から0.628nm以内の距離の平
均組成x1が0.95≦x1≦1.00で表され、また、電極側界面
から0.628nm以内の距離の平均組成をx3と表し、前記絶
縁膜層の上記２つの距離範囲を除いた領域の平均組成を
x2と表したときに0.5≦x3 < x2 ≦0.95であり、さら
に、ε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))と定義した
ときに、前記絶縁膜層の誘電率について、電極側界面か
ら0.628nm以内の平均誘電率ε3はε3/ε(x3) > 1を満た
し、かつ、シリコン基板層側界面から0.628nm以内の平
均誘電率をε1、前記絶縁膜層の上記2つの距離範囲を除
いた領域の平均誘電率をε2と表したとき、ε3/ε(x3)
>ε2/ε(x2) およびε3/ε(x3) >ε1/ε(x1)を満たす。
めに、本発明に係る半導体装置は、膜表面（電極界面
側）付近の窒素濃度および膜密度が高く、Si基板界面付
近の窒素濃度が低く、また、両者の間に、膜表面とSi基
板界面との中間の窒素濃度を持つ領域が存在するシリコ
ン酸窒化膜をゲート絶縁膜として使用することを特徴と
する。具体的には、図１のように、絶縁膜層（２）の組
成を(SiO2)x(Si3N4)1-xと表した場合のx値について、シ
リコン基板層（１）側界面から0.628nm以内の距離の平
均組成x1が0.95≦x1≦1.00で表され、また、電極側界面
から0.628nm以内の距離の平均組成をx3と表し、前記絶
縁膜層の上記２つの距離範囲を除いた領域の平均組成を
x2と表したときに0.5≦x3 < x2 ≦0.95であり、さら
に、ε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))と定義した
ときに、前記絶縁膜層の誘電率について、電極側界面か
ら0.628nm以内の平均誘電率ε3はε3/ε(x3) > 1を満た
し、かつ、シリコン基板層側界面から0.628nm以内の平
均誘電率をε1、前記絶縁膜層の上記2つの距離範囲を除
いた領域の平均誘電率をε2と表したとき、ε3/ε(x3)
>ε2/ε(x2) およびε3/ε(x3) >ε1/ε(x1)を満たす。
【０００９】また、本発明に係る半導体装置の製造方法
は、あらかじめ膜中に窒素を導入したシリコン酸窒化膜
に対して活性窒素による窒化を行うことを特徴とする。
活性窒素による窒化は、制御性よく多くの窒素を膜表面
近くに導入できるという点で、電磁波で励起されたラジ
カル窒素(プラズマ窒素も可)を用いることが望ましい。
さらに、活性窒素による窒化を行う前のシリコン酸窒化
膜は、MOSトランジスタの駆動力劣化を生じない程度に
界面近くの窒素濃度が低く、かつ、活性窒素導入時の窒
素拡散を抑制できる程度に平均窒素濃度が高いという条
件を満たす必要から、シリコン基板の酸窒化を行った後
に、さらに窒化もしくは再酸化を行うことで膜中央付近
に比較的多くの窒素を導入することが望ましい。
は、あらかじめ膜中に窒素を導入したシリコン酸窒化膜
に対して活性窒素による窒化を行うことを特徴とする。
活性窒素による窒化は、制御性よく多くの窒素を膜表面
近くに導入できるという点で、電磁波で励起されたラジ
カル窒素(プラズマ窒素も可)を用いることが望ましい。
さらに、活性窒素による窒化を行う前のシリコン酸窒化
膜は、MOSトランジスタの駆動力劣化を生じない程度に
界面近くの窒素濃度が低く、かつ、活性窒素導入時の窒
素拡散を抑制できる程度に平均窒素濃度が高いという条
件を満たす必要から、シリコン基板の酸窒化を行った後
に、さらに窒化もしくは再酸化を行うことで膜中央付近
に比較的多くの窒素を導入することが望ましい。
【００１０】本発明によれば、シリコン酸窒化膜に対し
て活性窒素による窒化を行うと、すでに膜中に存在する
窒素が活性窒素の拡散を抑制するので、SiO2膜に対して
活性窒素による窒化を行うのに比べて、Si基板界面側へ
の窒素のパイルアップを少なくすることができる(図
２、図３参照)。また、界面側への窒素の拡散の流束を
少なくすることによって、膜表面近くの飽和窒素量を大
きくすることができる(図4参照)。したがって、界面付
近への窒素の導入量がMOSトランジスタの駆動力維持の
観点から制限される条件の下で、膜表面に従来よりも多
くの窒素を導入できる。そのことによって、従来よりも
膜の誘電率を上げることができるので、等しい実効膜厚
のゲート絶縁膜で、ゲート・リーク電流を従来よりも低
減することが可能になる。さらに、活性窒素による窒化
で導入した窒素はゲート絶縁膜の密度を高くする効果も
あるので、膜表面側に従来より多くの窒素を導入するこ
とで、膜密度増大の効果もそれだけ多く得られることに
なる。このことによっても、さらに誘電率を高くするこ
とができる。以上のことから、本発明のゲート絶縁膜を
用いることで、誘電率が高くリーク電流を抑制でき、か
つ界面特性に優れた半導体装置（MOSトランジスタ）を
実現できる。
て活性窒素による窒化を行うと、すでに膜中に存在する
窒素が活性窒素の拡散を抑制するので、SiO2膜に対して
活性窒素による窒化を行うのに比べて、Si基板界面側へ
の窒素のパイルアップを少なくすることができる(図
２、図３参照)。また、界面側への窒素の拡散の流束を
少なくすることによって、膜表面近くの飽和窒素量を大
きくすることができる(図4参照)。したがって、界面付
近への窒素の導入量がMOSトランジスタの駆動力維持の
観点から制限される条件の下で、膜表面に従来よりも多
くの窒素を導入できる。そのことによって、従来よりも
膜の誘電率を上げることができるので、等しい実効膜厚
のゲート絶縁膜で、ゲート・リーク電流を従来よりも低
減することが可能になる。さらに、活性窒素による窒化
で導入した窒素はゲート絶縁膜の密度を高くする効果も
あるので、膜表面側に従来より多くの窒素を導入するこ
とで、膜密度増大の効果もそれだけ多く得られることに
なる。このことによっても、さらに誘電率を高くするこ
とができる。以上のことから、本発明のゲート絶縁膜を
用いることで、誘電率が高くリーク電流を抑制でき、か
つ界面特性に優れた半導体装置（MOSトランジスタ）を
実現できる。
【００１１】
【発明の実施の形態】次に、図面を参照しながら本発明
の実施の形態(以下、実施例という)を説明する。
の実施の形態(以下、実施例という)を説明する。
【００１２】最初に、本発明の半導体装置のゲート絶縁
膜にラジカル窒化を施すための装置を説明する。図４
は、ラジカル窒化装置の断面図である。図４に示すよう
に、このラジカル窒化装置は、石英からなる筐体11内
に、熱源であるランプ12が設置されている。ランプ12の
間にはウェハ13を格納するための石英管14が挿入されて
いる。ウェハ13は石英管14内で石英トレイ15に搭載され
ている。石英管14の一方はガス導入口15につながってい
る。石英管14の他方はドア16により開閉可能となってい
る。プロセス中はドア16が閉まっており、導入されたガ
スはガス排出口18から排出される。この装置内のウェハ
の温度測定は、パイロメータ19によって行われる。ま
た、17は導入ガスをラジカル化するためのマイクロ波放
電電極である。この装置では、ガス導入口に窒素ガスを
導入してマイクロ波放電を施すことによってラジカル窒
化を行うことができるが、それ以外に、ガス導入口に酸
素ガスを導入してマイクロ波放電を行うことでラジカル
酸化を行うこともできる。さらに、ガス導入口に一酸化
窒素(NO)またはアンモニア(NH3)を導入し、マイクロ波
放電を行わない場合には、それぞれNO酸窒化、NH3窒化
を行うことができる。
膜にラジカル窒化を施すための装置を説明する。図４
は、ラジカル窒化装置の断面図である。図４に示すよう
に、このラジカル窒化装置は、石英からなる筐体11内
に、熱源であるランプ12が設置されている。ランプ12の
間にはウェハ13を格納するための石英管14が挿入されて
いる。ウェハ13は石英管14内で石英トレイ15に搭載され
ている。石英管14の一方はガス導入口15につながってい
る。石英管14の他方はドア16により開閉可能となってい
る。プロセス中はドア16が閉まっており、導入されたガ
スはガス排出口18から排出される。この装置内のウェハ
の温度測定は、パイロメータ19によって行われる。ま
た、17は導入ガスをラジカル化するためのマイクロ波放
電電極である。この装置では、ガス導入口に窒素ガスを
導入してマイクロ波放電を施すことによってラジカル窒
化を行うことができるが、それ以外に、ガス導入口に酸
素ガスを導入してマイクロ波放電を行うことでラジカル
酸化を行うこともできる。さらに、ガス導入口に一酸化
窒素(NO)またはアンモニア(NH3)を導入し、マイクロ波
放電を行わない場合には、それぞれNO酸窒化、NH3窒化
を行うことができる。
【００１３】次に、図４のラジカル窒化装置を用いた本
発明の半導体装置の製造方法を詳細に説明する。 (第1の実施例)まず、図５に示すように、単結晶のp型シ
リコン基板21の表面に、素子分離の役割を果たす深い溝
を形成し、CVD法によりシリコン酸化膜で埋め込み、素
子分離領域22を形成する。次に、図６に示すように、ゲ
ート絶縁膜24を形成する。(ゲート絶縁膜の詳しい形成
方法は、後でまとめて述べる。) 次に、図7に示すように、ゲート絶縁膜の上部24にポリ
シリコン膜25をCVD法によって形成する。次に、図８に
示すように、ポリシリコン25上に、フォトレジストパタ
ーン26を形成する。次に、図９に示すように、フォトレ
ジストパターン26をマスクとして、ポリシリコン膜25を
反応性イオンエッチングし、第1のゲート電極25を形成
する。次に、砒素を、例えば加速電圧40keV、ドーズ量2
x1015cm-2の条件でイオン注入して、高不純物濃度のn+
型ゲート電極25、n+型ソース領域27、n+型ドレイン領域
28を同時に形成する。
発明の半導体装置の製造方法を詳細に説明する。 (第1の実施例)まず、図５に示すように、単結晶のp型シ
リコン基板21の表面に、素子分離の役割を果たす深い溝
を形成し、CVD法によりシリコン酸化膜で埋め込み、素
子分離領域22を形成する。次に、図６に示すように、ゲ
ート絶縁膜24を形成する。(ゲート絶縁膜の詳しい形成
方法は、後でまとめて述べる。) 次に、図7に示すように、ゲート絶縁膜の上部24にポリ
シリコン膜25をCVD法によって形成する。次に、図８に
示すように、ポリシリコン25上に、フォトレジストパタ
ーン26を形成する。次に、図９に示すように、フォトレ
ジストパターン26をマスクとして、ポリシリコン膜25を
反応性イオンエッチングし、第1のゲート電極25を形成
する。次に、砒素を、例えば加速電圧40keV、ドーズ量2
x1015cm-2の条件でイオン注入して、高不純物濃度のn+
型ゲート電極25、n+型ソース領域27、n+型ドレイン領域
28を同時に形成する。
【００１４】次に、図1０に示すように、全面に300nmの
シリコン酸化膜をCVD法により堆積し、層間絶縁膜29を
形成する。この後、層間絶縁膜29上にコンタクトホール
形成用のフォトレジストパターン(不図示)を形成し、こ
れをマスクとして反応性イオンエッチング法により層間
絶縁膜29をエッチングして、コンタクトホールを開口す
る。最後に、全面にAl膜をスパッタ法により形成した
後、これをパターニングして、ソース電極210、ドレイ
ン電極211、および第2のゲート電極212を形成してn型MO
Sトランジスタが完成する。なお、本実施例では、n型MO
Sトランジスタの製造工程を示したが、p型MOSトランジ
スタでは導電型がn型とp型で入れ替わる点が異なるだけ
であり、基本的な製造工程はまったく同じである。
シリコン酸化膜をCVD法により堆積し、層間絶縁膜29を
形成する。この後、層間絶縁膜29上にコンタクトホール
形成用のフォトレジストパターン(不図示)を形成し、こ
れをマスクとして反応性イオンエッチング法により層間
絶縁膜29をエッチングして、コンタクトホールを開口す
る。最後に、全面にAl膜をスパッタ法により形成した
後、これをパターニングして、ソース電極210、ドレイ
ン電極211、および第2のゲート電極212を形成してn型MO
Sトランジスタが完成する。なお、本実施例では、n型MO
Sトランジスタの製造工程を示したが、p型MOSトランジ
スタでは導電型がn型とp型で入れ替わる点が異なるだけ
であり、基本的な製造工程はまったく同じである。
【００１５】次に、図１１を用いて、ゲート絶縁膜24の
形成工程の詳細を説明する。ウェハ13をRCA洗浄した
後、図４に示すラジカル窒化装置の筐体11中へ搬送す
る。ウェハ13は石英トレイ15上に搭載されている。ラジ
カル窒化装置のガス導入口15から１００ｈＰａのNOガス
を導入し、ランプ12を点灯してウェハ13の温度を800℃
とし、60sの加熱を行うことで、膜厚1.5nmのシリコン酸
窒化膜を形成した。次に、ランプ12を消灯し、NOガスの
供給を止めた後、ラジカル窒化装置中へNH3とN2を1:50
の流量比で導入した。このときの圧力(全圧)は５ｈＰａ
であった。再びランプ12を点灯し、ウェハ13の温度を80
0℃に調整し、30sの加熱を行うことでウェハ13表面の酸
窒化膜中へさらに窒素を導入した。このとき、NO酸窒化
で先に膜中に導入されていた窒素の影響で、NH3窒化で
膜中に取り込まれる窒素はSi基板の界面近傍以外の領域
に多く取り込まれる。続けて、ラジカル窒化装置中へガ
ス導入口15から窒素ガスを導入しマイクロ波放電を行う
ことでウェハ13の表面にラジカル窒素を導入し、ランプ
12を点灯して850℃、60sの加熱を行った。このときのマ
イクロ波放電は、周波数2.45 GHz, 出力100 Wで行っ
た。
形成工程の詳細を説明する。ウェハ13をRCA洗浄した
後、図４に示すラジカル窒化装置の筐体11中へ搬送す
る。ウェハ13は石英トレイ15上に搭載されている。ラジ
カル窒化装置のガス導入口15から１００ｈＰａのNOガス
を導入し、ランプ12を点灯してウェハ13の温度を800℃
とし、60sの加熱を行うことで、膜厚1.5nmのシリコン酸
窒化膜を形成した。次に、ランプ12を消灯し、NOガスの
供給を止めた後、ラジカル窒化装置中へNH3とN2を1:50
の流量比で導入した。このときの圧力(全圧)は５ｈＰａ
であった。再びランプ12を点灯し、ウェハ13の温度を80
0℃に調整し、30sの加熱を行うことでウェハ13表面の酸
窒化膜中へさらに窒素を導入した。このとき、NO酸窒化
で先に膜中に導入されていた窒素の影響で、NH3窒化で
膜中に取り込まれる窒素はSi基板の界面近傍以外の領域
に多く取り込まれる。続けて、ラジカル窒化装置中へガ
ス導入口15から窒素ガスを導入しマイクロ波放電を行う
ことでウェハ13の表面にラジカル窒素を導入し、ランプ
12を点灯して850℃、60sの加熱を行った。このときのマ
イクロ波放電は、周波数2.45 GHz, 出力100 Wで行っ
た。
【００１６】なお、上記のゲート絶縁膜の形成工程にお
いて、ウェハ13表面にNOガスで酸窒化膜を形成する代わ
りに、SiO2膜を形成した後にNOまたはN2Oガスを流して
酸窒化膜を形成してもよい。さらに、ラジカル窒化の際
の電磁波励起源としては、マイクロ波の代わりに紫外線
を用いてもよい。
いて、ウェハ13表面にNOガスで酸窒化膜を形成する代わ
りに、SiO2膜を形成した後にNOまたはN2Oガスを流して
酸窒化膜を形成してもよい。さらに、ラジカル窒化の際
の電磁波励起源としては、マイクロ波の代わりに紫外線
を用いてもよい。
【００１７】本実施例で形成された絶縁膜中の窒素濃度
と誘電率を、希HFによるウェットエッチング、断面TEM
(Transmission Electron Microscopy)、MEIS (Medium E
nergy Ion Scattering)、C-V評価法を組み合わせて評価
したところ、全体の物理膜厚(Tphys)が1.88nm、Si基板
界面から0.628nm以内の組成x1=0.96、絶縁膜の表面側か
ら0.628nm以内の組成x3=0.60、それ以外の部分の組成x2
=0.70が得られた。さらに、膜表面側から0.628nm以内で
は、ラジカル窒化に起因する膜密度増加に伴う50%の誘
電率の増加が認められた(ε3=1.5*ε(x3))。また、膜の
中央部では30%(ε2=1.3*ε(x2))、Si基板界面近くの0.6
28nm内でも15%の誘電率の増加(ε1=1.15*ε(x1))が認め
られた。これらの誘電率の増加率は、測定で得られた誘
電率(ε1,ε2,ε3)と組成(x1, x2, x3)、および公知の
文献(X. Guo and T. P. Ma, IEEE Electron Device Let
t. 19, 207 (1998))に記載された実験データに基づい
て、我々が見出した一般的な酸窒化膜の誘電率εと組成
比xとの関係 ε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))を用いて評価し
た。ラジカル窒化における膜密度の増加を考慮し、この
酸窒化膜の実効膜厚を算出すると Teff=0.628/(ε3/3.9) + 0.624/(ε2/3.9) + 0.628/(ε
1/3.9)=1.07nm となる。ここで算出された実効膜厚は、希HFによるエッ
チバック前の膜のC-V特性から得られるTeff(ゲート電極
およびSi基板の容量の寄与は補正済み)と一致してい
る。物理膜厚Tphys=1.88nm、および実効膜厚Teff=1.07n
mを用いると、この酸窒化膜全体としての平均誘電率は
ε=3.9*Tphys/Teff=6.85となる。一方、この膜の平均組
成はx=0.75である。図13には、この酸窒化膜の平均誘電
率と平均組成の関係を黒丸でプロットした。また、図13
の実線はε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))で表さ
れる従来の酸窒化膜の誘電率と組成の関係である。図1
２に示すように、本実施例の酸窒化膜は、組成比xの等
しい従来の酸窒化膜と比較して誘電率が大きくなってい
る。本実施例の酸窒化膜は組成比x=0.75であるが、従来
の酸窒化膜のx=0.48に相当する誘電率を得ている。一般
に、酸窒化膜はx値が小さいほど誘電率が高くなるが、
同時に窒素に関わる欠陥に起因したリーク電流が流れや
すくなることが知られている。本実施例では、組成比x
値を大きく保って欠陥起因のリーク電流を抑制し、しか
も誘電率の大きい膜を実現することができた。本実施例
のゲート絶縁膜でMOSトランジスタを形成し、酸化膜換
算電界5MV/cmにおけるゲート・リーク電流を評価したと
ころ、実効膜厚の等しいSiO2膜に比べて約3桁のリーク
電流の低減を実現できることがわかった。
と誘電率を、希HFによるウェットエッチング、断面TEM
(Transmission Electron Microscopy)、MEIS (Medium E
nergy Ion Scattering)、C-V評価法を組み合わせて評価
したところ、全体の物理膜厚(Tphys)が1.88nm、Si基板
界面から0.628nm以内の組成x1=0.96、絶縁膜の表面側か
ら0.628nm以内の組成x3=0.60、それ以外の部分の組成x2
=0.70が得られた。さらに、膜表面側から0.628nm以内で
は、ラジカル窒化に起因する膜密度増加に伴う50%の誘
電率の増加が認められた(ε3=1.5*ε(x3))。また、膜の
中央部では30%(ε2=1.3*ε(x2))、Si基板界面近くの0.6
28nm内でも15%の誘電率の増加(ε1=1.15*ε(x1))が認め
られた。これらの誘電率の増加率は、測定で得られた誘
電率(ε1,ε2,ε3)と組成(x1, x2, x3)、および公知の
文献(X. Guo and T. P. Ma, IEEE Electron Device Let
t. 19, 207 (1998))に記載された実験データに基づい
て、我々が見出した一般的な酸窒化膜の誘電率εと組成
比xとの関係 ε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))を用いて評価し
た。ラジカル窒化における膜密度の増加を考慮し、この
酸窒化膜の実効膜厚を算出すると Teff=0.628/(ε3/3.9) + 0.624/(ε2/3.9) + 0.628/(ε
1/3.9)=1.07nm となる。ここで算出された実効膜厚は、希HFによるエッ
チバック前の膜のC-V特性から得られるTeff(ゲート電極
およびSi基板の容量の寄与は補正済み)と一致してい
る。物理膜厚Tphys=1.88nm、および実効膜厚Teff=1.07n
mを用いると、この酸窒化膜全体としての平均誘電率は
ε=3.9*Tphys/Teff=6.85となる。一方、この膜の平均組
成はx=0.75である。図13には、この酸窒化膜の平均誘電
率と平均組成の関係を黒丸でプロットした。また、図13
の実線はε(x)=3.9*x/(3-2x)+7.8*(1-x/(3-2x))で表さ
れる従来の酸窒化膜の誘電率と組成の関係である。図1
２に示すように、本実施例の酸窒化膜は、組成比xの等
しい従来の酸窒化膜と比較して誘電率が大きくなってい
る。本実施例の酸窒化膜は組成比x=0.75であるが、従来
の酸窒化膜のx=0.48に相当する誘電率を得ている。一般
に、酸窒化膜はx値が小さいほど誘電率が高くなるが、
同時に窒素に関わる欠陥に起因したリーク電流が流れや
すくなることが知られている。本実施例では、組成比x
値を大きく保って欠陥起因のリーク電流を抑制し、しか
も誘電率の大きい膜を実現することができた。本実施例
のゲート絶縁膜でMOSトランジスタを形成し、酸化膜換
算電界5MV/cmにおけるゲート・リーク電流を評価したと
ころ、実効膜厚の等しいSiO2膜に比べて約3桁のリーク
電流の低減を実現できることがわかった。
【００１８】本実施例では、ラジカル窒化を施す前のゲ
ート絶縁膜中に窒素を含んでいるため、ラジカル窒化時
に導入される窒素のSi基板界面への拡散を抑制でき、そ
の結果として膜の表面側に従来よりも多量の窒素を導入
することができた。それに伴って、ラジカル窒化に起因
する膜密度の増大効果も従来例よりも多く享受すること
ができる。本発明で良好な電気特性を持つゲート酸窒化
膜を実現できたのは、これらの理由(窒素濃度の増加、
および膜密度の増大)によると考えられる。
ート絶縁膜中に窒素を含んでいるため、ラジカル窒化時
に導入される窒素のSi基板界面への拡散を抑制でき、そ
の結果として膜の表面側に従来よりも多量の窒素を導入
することができた。それに伴って、ラジカル窒化に起因
する膜密度の増大効果も従来例よりも多く享受すること
ができる。本発明で良好な電気特性を持つゲート酸窒化
膜を実現できたのは、これらの理由(窒素濃度の増加、
および膜密度の増大)によると考えられる。
【００１９】最後に、本実施例おける酸窒化膜の膜厚方
向の各領域における窒素濃度の評価結果とその物理的意
味について述べる。酸窒化膜中では、窒素の面密度と組
成比xの関係は、[N] = 6E16 * (2.9-0.7x)/(140-80x)*
(4-4x)*Tphysで与えられる。ここで、Tphysはnmの単位
で与えるものとする。
向の各領域における窒素濃度の評価結果とその物理的意
味について述べる。酸窒化膜中では、窒素の面密度と組
成比xの関係は、[N] = 6E16 * (2.9-0.7x)/(140-80x)*
(4-4x)*Tphysで与えられる。ここで、Tphysはnmの単位
で与えるものとする。
【００２０】まず、膜表面付近に導入された窒素につい
て述べる。本実施例の酸窒化膜では、膜表面(あるいは
ゲート電極側界面)から0.628nm以内で組成比x3=0.60と
なっているが、上記の式を用いて窒素の面密度に換算す
ると1.6E15cm-2(2.4ML、1ML(mono-layer)=6.8E14cm-2)
になる。ラジカル窒化では、膜表面の0.6-0.7nmの範囲
に窒素が導入されることが知られているので、膜表面の
0.628nmの窒素濃度を評価することにより、ラジカル窒
化で導入された窒素濃度を推定できる。(註: 断面TEM
ではSi(111)面間距離0.314nmの2倍という距離が評価し
やすい便宜上、0.628nmという距離範囲を採用した)。我
々の実験データでは、SiO2膜に対するラジカル窒化では
SiO2膜表面に導入できる窒素の量は1ML以下であること
が見出された。また、SiO2膜に対してイオン化した窒素
が加速・衝突するプラズマ窒化(そのため、ラジカル窒
化ほど好んで用いられない)においてさえ、SiO2膜表面
に導入できる窒素の量は高々1E15cm-2(1.5ML)であるこ
とが知られている(S. V. Hattangady, R. Kraft, D. T.
Grieder, M. A. Douglas, G. A. Brown, P. A. Tiner,
J. W. Kuehne, P. E. Nicollian, and M. F. Pas, IEDM
Tech. Dig. 96-495 (1996))。本実施例では、酸窒化膜
に対してダメージを与えないラジカル窒化法を用いて、
膜表面で従来よりも高い2.4MLの窒素の導入を実現する
ことができた。これが実現できた理由は、先にも述べた
ように、ラジカル窒化を施す前の絶縁膜がシリコン酸窒
化膜であるため、ラジカル窒化時に導入される窒素のSi
基板界面への拡散を抑制できるからである。
て述べる。本実施例の酸窒化膜では、膜表面(あるいは
ゲート電極側界面)から0.628nm以内で組成比x3=0.60と
なっているが、上記の式を用いて窒素の面密度に換算す
ると1.6E15cm-2(2.4ML、1ML(mono-layer)=6.8E14cm-2)
になる。ラジカル窒化では、膜表面の0.6-0.7nmの範囲
に窒素が導入されることが知られているので、膜表面の
0.628nmの窒素濃度を評価することにより、ラジカル窒
化で導入された窒素濃度を推定できる。(註: 断面TEM
ではSi(111)面間距離0.314nmの2倍という距離が評価し
やすい便宜上、0.628nmという距離範囲を採用した)。我
々の実験データでは、SiO2膜に対するラジカル窒化では
SiO2膜表面に導入できる窒素の量は1ML以下であること
が見出された。また、SiO2膜に対してイオン化した窒素
が加速・衝突するプラズマ窒化(そのため、ラジカル窒
化ほど好んで用いられない)においてさえ、SiO2膜表面
に導入できる窒素の量は高々1E15cm-2(1.5ML)であるこ
とが知られている(S. V. Hattangady, R. Kraft, D. T.
Grieder, M. A. Douglas, G. A. Brown, P. A. Tiner,
J. W. Kuehne, P. E. Nicollian, and M. F. Pas, IEDM
Tech. Dig. 96-495 (1996))。本実施例では、酸窒化膜
に対してダメージを与えないラジカル窒化法を用いて、
膜表面で従来よりも高い2.4MLの窒素の導入を実現する
ことができた。これが実現できた理由は、先にも述べた
ように、ラジカル窒化を施す前の絶縁膜がシリコン酸窒
化膜であるため、ラジカル窒化時に導入される窒素のSi
基板界面への拡散を抑制できるからである。
【００２１】次に、界面付近に導入された窒素について
述べる。公知の文献(G. Lucovsky,Y. Wu, H. Niimi, V.
Misra and J. C. Phillips, Appl. Phys. Lett. 74, 2
005 (1999))によれば、Si基板界面に0.6nmのSiO2膜が存
在することで界面特性が飛躍的に向上する。本発明の請
求項および本実施例で界面から0.628nmの距離範囲で界
面窒素濃度を定義したのは、この実験結果を踏まえたも
のである。本実施例の酸窒化膜は、Si基板側界面から0.
628nm以内で平均組成x1=0.96を持っている。これは、こ
の範囲内の窒素面密度が2.1E14cm-2であることに相当す
る。この窒素面密度では、n型MOSトランジスタの電流駆
動力は、ゲート絶縁膜にSiO2を用いた場合と比べて５%
以内の低下に収めることができる。したがって、本実施
例の界面窒素濃度では集積回路の設計上とくに問題は起
こらない。
述べる。公知の文献(G. Lucovsky,Y. Wu, H. Niimi, V.
Misra and J. C. Phillips, Appl. Phys. Lett. 74, 2
005 (1999))によれば、Si基板界面に0.6nmのSiO2膜が存
在することで界面特性が飛躍的に向上する。本発明の請
求項および本実施例で界面から0.628nmの距離範囲で界
面窒素濃度を定義したのは、この実験結果を踏まえたも
のである。本実施例の酸窒化膜は、Si基板側界面から0.
628nm以内で平均組成x1=0.96を持っている。これは、こ
の範囲内の窒素面密度が2.1E14cm-2であることに相当す
る。この窒素面密度では、n型MOSトランジスタの電流駆
動力は、ゲート絶縁膜にSiO2を用いた場合と比べて５%
以内の低下に収めることができる。したがって、本実施
例の界面窒素濃度では集積回路の設計上とくに問題は起
こらない。
【００２２】次に、膜の中央部に導入された窒素につい
て述べる。本実施例では膜表面およびSi基板界面からそ
れぞれ0.628nmを除いた領域の平均膜組成はx2=0.70であ
った。これは、この領域の窒素面密度が1.3E15cm-2であ
ることに相当し、そのほとんどがラジカル窒化工程の前
に膜中に導入されていた窒素である。この窒素濃度は、
ラジカル窒化で膜中に導入された窒素の界面への拡散を
抑制するのに十分である。酸窒化膜中でボロンの拡散に
よる閾値電圧のシフトを抑制するために3.2E14cm-2の窒
素濃度が必要であることが知られている(M. Fujiwara,
M. Takayanagi, and Y. Toyoshima, 1999 Symp. VLSI T
ech. Dig. P.121)が、窒素はボロンと同じ周期に属する
元素であるので、ラジカル窒化で膜中に導入される窒素
の拡散に関しても、同程度の窒素濃度で抑制できるため
である。 (第2の実施例)本発明の第2の実施例に係わるMOSトラン
ジスタの素子構造は、第1の実施例の場合と同様なの
で、詳細な説明は省略する。本実施例では、ゲート絶縁
膜の製造工程の部分が第1の実施例とは異なる。
て述べる。本実施例では膜表面およびSi基板界面からそ
れぞれ0.628nmを除いた領域の平均膜組成はx2=0.70であ
った。これは、この領域の窒素面密度が1.3E15cm-2であ
ることに相当し、そのほとんどがラジカル窒化工程の前
に膜中に導入されていた窒素である。この窒素濃度は、
ラジカル窒化で膜中に導入された窒素の界面への拡散を
抑制するのに十分である。酸窒化膜中でボロンの拡散に
よる閾値電圧のシフトを抑制するために3.2E14cm-2の窒
素濃度が必要であることが知られている(M. Fujiwara,
M. Takayanagi, and Y. Toyoshima, 1999 Symp. VLSI T
ech. Dig. P.121)が、窒素はボロンと同じ周期に属する
元素であるので、ラジカル窒化で膜中に導入される窒素
の拡散に関しても、同程度の窒素濃度で抑制できるため
である。 (第2の実施例)本発明の第2の実施例に係わるMOSトラン
ジスタの素子構造は、第1の実施例の場合と同様なの
で、詳細な説明は省略する。本実施例では、ゲート絶縁
膜の製造工程の部分が第1の実施例とは異なる。
【００２３】図１３に示したように、ウェハ13にRCA洗
浄を施した後、ラジカル窒化装置中へ搬送した。ラジカ
ル窒化装置に１００ｈＰａのNOガスを導入し、ランプ加
熱によってウェハの温度を900℃とし、15sの加熱によっ
て膜厚1.2nmのシリコン酸窒化膜を形成した。さらに、
ラジカル窒化装置に酸素を導入し、マイクロ波放電を行
うことによって、ウェハ温度800℃で30sのラジカル酸素
アニールを行った。このときのラジカル酸素は、酸素ガ
スのマイクロ波励起(O2圧力５ｈＰａ、マイクロ波2.45
GHz, 200 W)によるプラズマ形成によって発生させた。
(比較的高濃度の窒素を導入できる高温のNO酸窒化を行
った後にラジカル酸化を行うことでSi基板界面付近に酸
素を導入して界面窒素濃度を下げつつ、膜中の平均窒素
濃度はそのままに保つことができる。) 続けて、ラジ
カル窒化装置中に窒素ガスを導入してマイクロ波放電を
行い、ウェハ温度850℃で60sの加熱を行った。ラジカル
窒素は、窒素ガスのマイクロ波励起(N2圧力５ｈＰａ、
マイクロ波2.45 GHz, 100 W)によるプラズマで発生させ
た。
浄を施した後、ラジカル窒化装置中へ搬送した。ラジカ
ル窒化装置に１００ｈＰａのNOガスを導入し、ランプ加
熱によってウェハの温度を900℃とし、15sの加熱によっ
て膜厚1.2nmのシリコン酸窒化膜を形成した。さらに、
ラジカル窒化装置に酸素を導入し、マイクロ波放電を行
うことによって、ウェハ温度800℃で30sのラジカル酸素
アニールを行った。このときのラジカル酸素は、酸素ガ
スのマイクロ波励起(O2圧力５ｈＰａ、マイクロ波2.45
GHz, 200 W)によるプラズマ形成によって発生させた。
(比較的高濃度の窒素を導入できる高温のNO酸窒化を行
った後にラジカル酸化を行うことでSi基板界面付近に酸
素を導入して界面窒素濃度を下げつつ、膜中の平均窒素
濃度はそのままに保つことができる。) 続けて、ラジ
カル窒化装置中に窒素ガスを導入してマイクロ波放電を
行い、ウェハ温度850℃で60sの加熱を行った。ラジカル
窒素は、窒素ガスのマイクロ波励起(N2圧力５ｈＰａ、
マイクロ波2.45 GHz, 100 W)によるプラズマで発生させ
た。
【００２４】なお、上記のゲート絶縁膜の形成工程にお
いて、ウェハ上に直接NO酸窒化膜を形成する代わりに、
SiO2膜を形成した後にNH3を流して酸窒化膜を形成して
もよい。さらに、ラジカル酸化の工程の代わりに、高圧
のドライ酸化(例えば、H.Kimijima, T. Ohguro, B. Eva
ns, B. Acker, J. Bloom, H. Mabuchi, D.-L. Kwong,
E. Morifuji, T. Yoshitomi, H. S. Momose, M. Kinuga
wa, Y. Katsumata,and H. Iwai, 1999 Symp. VLSI Tec
h. Dig. p.119を参照)を用いてもよい。さらに、ラジカ
ル窒化の際の電磁波励起源としては、マイクロ波の代わ
りに紫外線を用いてもよい。 (第3の実施例)本発明の第3の実施例に係わるMOSトラン
ジスタの素子構造は、第1の実施例の場合と同様なの
で、詳細な説明は省略する。本実施例では、ゲート絶縁
膜の製造工程の部分が第1,2の実施例とは異なる。
いて、ウェハ上に直接NO酸窒化膜を形成する代わりに、
SiO2膜を形成した後にNH3を流して酸窒化膜を形成して
もよい。さらに、ラジカル酸化の工程の代わりに、高圧
のドライ酸化(例えば、H.Kimijima, T. Ohguro, B. Eva
ns, B. Acker, J. Bloom, H. Mabuchi, D.-L. Kwong,
E. Morifuji, T. Yoshitomi, H. S. Momose, M. Kinuga
wa, Y. Katsumata,and H. Iwai, 1999 Symp. VLSI Tec
h. Dig. p.119を参照)を用いてもよい。さらに、ラジカ
ル窒化の際の電磁波励起源としては、マイクロ波の代わ
りに紫外線を用いてもよい。 (第3の実施例)本発明の第3の実施例に係わるMOSトラン
ジスタの素子構造は、第1の実施例の場合と同様なの
で、詳細な説明は省略する。本実施例では、ゲート絶縁
膜の製造工程の部分が第1,2の実施例とは異なる。
【００２５】図１４に示したように、最後の希HF処理を
除くRCA洗浄を施した後、ラジカル窒化装置中へウェハ1
3を搬送した。ラジカル窒化装置に窒素ガスを導入して
マイクロ波放電を行い、ウェハ温度800℃で60sの加熱を
行った。ラジカル窒素は、窒素ガスのマイクロ波励起(N
2圧力５ｈＰａ、マイクロ波2.45 GHz, 100 W)によるプ
ラズマで発生させた。このとき膜厚1.2nmの酸窒化膜が
形成された。次に、ラジカル窒化装置に酸素を導入し、
マイクロ波放電を行うことによって、ウェハ温度800℃
で60sのラジカル酸素アニールを行った。このときのラ
ジカル酸素は、酸素ガスのマイクロ波励起(O2圧力５ｈ
Ｐａ、マイクロ波2.45 GHz, 200 W)によるプラズマ形成
によって発生させた。続けて、ラジカル窒化装置中に窒
素ガスを導入してマイクロ波放電を行い、ウェハ温度85
0℃で60sの加熱を行った。ラジカル窒素は、窒素ガスの
マイクロ波励起(N2圧力５ｈＰａ、マイクロ波2.45 GHz,
100W)によって発生させた。
除くRCA洗浄を施した後、ラジカル窒化装置中へウェハ1
3を搬送した。ラジカル窒化装置に窒素ガスを導入して
マイクロ波放電を行い、ウェハ温度800℃で60sの加熱を
行った。ラジカル窒素は、窒素ガスのマイクロ波励起(N
2圧力５ｈＰａ、マイクロ波2.45 GHz, 100 W)によるプ
ラズマで発生させた。このとき膜厚1.2nmの酸窒化膜が
形成された。次に、ラジカル窒化装置に酸素を導入し、
マイクロ波放電を行うことによって、ウェハ温度800℃
で60sのラジカル酸素アニールを行った。このときのラ
ジカル酸素は、酸素ガスのマイクロ波励起(O2圧力５ｈ
Ｐａ、マイクロ波2.45 GHz, 200 W)によるプラズマ形成
によって発生させた。続けて、ラジカル窒化装置中に窒
素ガスを導入してマイクロ波放電を行い、ウェハ温度85
0℃で60sの加熱を行った。ラジカル窒素は、窒素ガスの
マイクロ波励起(N2圧力５ｈＰａ、マイクロ波2.45 GHz,
100W)によって発生させた。
【００２６】
【発明の効果】以上説明したように、本発明では、シリ
コン酸窒化膜の形成後に、活性窒素による窒化を行うこ
とによって、膜の表面側に従来よりも多量の窒素を導入
することができ、さらに、活性窒素による膜密度増加に
伴う誘電率の増加の効果を従来よりも多く享受できるの
で、従来公知例よりもリーク電流が少なく、かつ界面特
性の良好なMOSトランジスタ、MISトランジスタなどの半
導体装置が実現できる。
コン酸窒化膜の形成後に、活性窒素による窒化を行うこ
とによって、膜の表面側に従来よりも多量の窒素を導入
することができ、さらに、活性窒素による膜密度増加に
伴う誘電率の増加の効果を従来よりも多く享受できるの
で、従来公知例よりもリーク電流が少なく、かつ界面特
性の良好なMOSトランジスタ、MISトランジスタなどの半
導体装置が実現できる。
【図１】本発明に係わるゲート絶縁膜の膜構造と誘電率
の関係を示す図。
の関係を示す図。
【図２】本発明の実施形態における、シリコン酸窒化膜
に対して活性窒素による窒化を行う工程の説明図。
に対して活性窒素による窒化を行う工程の説明図。
【図３】本発明の実施例と従来例における表面・界面窒
素濃度とラジカル窒化時間との関係を示す図。
素濃度とラジカル窒化時間との関係を示す図。
【図４】本発明の実施例に用いたラジカル窒化装置の断
面図。
面図。
【図５】本発明実施例のn型MOSトランジスタの製造工程
を示す断面図。
を示す断面図。
【図６】本発明実施例のn型MOSトランジスタの製造工程
を示す断面図。
を示す断面図。
【図７】本発明実施例のn型MOSトランジスタの製造工程
を示す断面図。
を示す断面図。
【図８】本発明実施例のn型MOSトランジスタの製造工程
を示す断面図。
を示す断面図。
【図９】本発明実施例のn型MOSトランジスタの製造工程
を示す断面図。
を示す断面図。
【図１０】本発明のn型MOSトランジスタの製造工程を示
す断面図。
す断面図。
【図１１】本発明のn型MOSトランジスタのゲート絶縁膜
の製造工程の説明図。
の製造工程の説明図。
【図１２】本発明のゲート絶縁膜の誘電率と組成の関
係。
係。
【図１３】本発明のn型MOSトランジスタのゲート絶縁膜
の製造工程の説明図。
の製造工程の説明図。
【図１４】本発明のn型MOSトランジスタのゲート絶縁膜
の製造工程の説明図。
の製造工程の説明図。
【図１５】従来のSiO2膜のラジカル窒化における膜表面
およびSi基板界面付近の窒素濃度と、ラジカル窒化時間
の関係を示す図。
およびSi基板界面付近の窒素濃度と、ラジカル窒化時間
の関係を示す図。
11 筐体
12 ランプ
13 ウェハ
14 石英管
15 ガス導入口
16 ドア
17 マイクロ波放電電極
18 ガス排出口
19 パイロメータ
21 p型シリコン基板
22 素子分離領域
24 ゲート絶縁膜
25 ポリシリコン膜
26 フォトレジストパターン
27 n+型ソース領域
28 n+型ドレイン領域
29 シリコン酸化膜(層間絶縁膜)
210 ソース電極(金属電極)
211 ドレイン電極(金属電極)
212 ゲート電極(金属電極)
フロントページの続き
(56)参考文献 特開 平10−173187（ＪＰ，Ａ)
特開 平５−218006（ＪＰ，Ａ)
特開 平７−335902（ＪＰ，Ａ)
特開 平10−79509（ＪＰ，Ａ)
特開 平10−199878（ＪＰ，Ａ)
特開2001−291865（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/312
H01L 21/314
H01L 21/316
H01L 21/318
H01L 29/78
Claims (5)
- 【請求項１】 シリコン基板層と、その上に形成された
絶縁膜層、およびその上に形成された導電性の電極を備
えた半導体装置において、前記絶縁膜層がシリコン・酸
素・窒素を含有し、その絶縁膜層の窒素濃度がシリコン
基板層側界面は低く、電極側界面は多くなっており、前
記シリコン基板層と電極の間に窒素濃度の中間領域を持
つようにし、さらに前記絶縁膜層の電極側界面付近の膜
密度が絶縁膜層の他の領域と比べて高い半導体装置にお
いて、絶縁膜層の組成を（ＳｉＯ２）ｘ（Ｓｉ３Ｎ４）
１―ｘと表した場合のｘ値について、シリコン基板層側
界面から０．６２８ｎｍ以内の距離の平均組成ｘ１が ０．９５≦ｘ１≦１．００で表され、また、電極側界面
から０．６２８ｎｍ以内の距離の平均組成をｘ３と表
し、前記絶縁膜層の上記２つの距離範囲を除いた領域の
平均組成をｘ２と表したときに ０．５≦ｘ３＜ｘ２≦０．９５であり、さらに、ε
（ｘ）＝３．９＊ｘ／（３―２ｘ）＋７．８＊（１―ｘ
／（３―２ｘ））と定義したときに、前記絶縁膜層の誘
電率について、電極側界面から０．６２８ｎｍ以内の平
均誘電率ε３は ε３／ε（ｘ３）＞１を満たし、かつ、シリコン基板層
側界面から０．６２８ｎｍ以内の平均誘電率をε１、前
記絶縁膜層の上記２つの距離範囲を除いた領域の平均誘
電率をε２と表したとき、 ε３／ε（ｘ３）＞ε２／ε（ｘ２）およびε３／ε
（ｘ３）＞ε１／ε（ｘ１）を満たす ことを特徴とする
半導体装置。 - 【請求項２】 第１導電型のシリコン基板層と、この基
板層の表面に形成された一対の第２導電型半導体領域
と、この第２導電型半導体領域間の第１導電型シリコン
基板層上に形成された絶縁膜と、この絶縁膜上に設けら
れた電極を備える半導体装置において、前記絶縁膜は請
求項１に記載された絶縁膜層であることを特徴とする半
導体装置。 - 【請求項３】 請求項１または２のいずれかに記載され
た半導体装置の製造方法であって、前記絶縁膜層の製造
する際に、ゲート絶縁膜中に窒素を導入する工程と、そ
れに引き続いて活性窒素を用いた窒化を行う工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３に記載された半導体装置の製造
方法において、活性窒素を用いた窒化の工程に電磁波励
起によるラジカル窒素またはプラズマ窒素を使用するこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項３に記載された半導体装置の製造
方法において、ゲート絶縁膜中に窒素を導入する工程
は、Ｓｉ基板層に対する酸窒化の第１工程と、それに引
き続く酸化または窒化の第２工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297657A JP3474843B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297657A JP3474843B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110674A JP2002110674A (ja) | 2002-04-12 |
| JP3474843B2 true JP3474843B2 (ja) | 2003-12-08 |
Family
ID=18779740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297657A Expired - Fee Related JP3474843B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3474843B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170825A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置及びｍｉｓ型半導体装置並びにその製造方法 |
| US6893979B2 (en) | 2001-03-15 | 2005-05-17 | International Business Machines Corporation | Method for improved plasma nitridation of ultra thin gate dielectrics |
| US7514376B2 (en) | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| JP3887364B2 (ja) | 2003-09-19 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4628862B2 (ja) | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP5070702B2 (ja) | 2006-01-19 | 2012-11-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び製造装置 |
| EP2325871B1 (en) | 2006-02-07 | 2014-06-04 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| KR101122347B1 (ko) * | 2006-05-31 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | 절연막의 형성 방법 및 반도체 장치의 제조 방법 |
| JP6140397B2 (ja) * | 2011-06-10 | 2017-05-31 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | 電磁波発生器及び電磁波発生器アレイ |
-
2000
- 2000-09-28 JP JP2000297657A patent/JP3474843B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110674A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150286A (en) | Method of making an ultra thin silicon nitride film | |
| US7446052B2 (en) | Method for forming insulation film | |
| KR100957820B1 (ko) | 핀형 전계 효과 트랜지스터의 제조 방법 | |
| US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
| US6846753B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US7250375B2 (en) | Substrate processing method and material for electronic device | |
| JP4485754B2 (ja) | 半導体装置の製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JPWO2002059956A1 (ja) | 電子デバイス材料の製造方法 | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| JP3474843B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004134719A (ja) | 半導体素子の製造方法 | |
| US7435651B2 (en) | Method to obtain uniform nitrogen profile in gate dielectrics | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JP2006073796A (ja) | 半導体装置及びその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| JP2001284582A (ja) | 半導体トランジスタの製造方法 | |
| JP2008072001A (ja) | 半導体装置及びその製造方法 | |
| JP2004006455A (ja) | 半導体装置およびその製造方法 | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JPH118317A (ja) | 半導体装置およびその製造方法 | |
| Pan | Electrical and Reliability Characteristics of 12-$\hbox {\rm\AA} $ Oxynitride Gate Dielectrics by Different Processing Treatments | |
| KR20040063332A (ko) | 반도체 소자의 제조방법 | |
| JP2002198522A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3474843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |