JP2000332009A - 絶縁膜の形成方法及びp形半導体素子の製造方法 - Google Patents

絶縁膜の形成方法及びp形半導体素子の製造方法

Info

Publication number
JP2000332009A
JP2000332009A JP11144707A JP14470799A JP2000332009A JP 2000332009 A JP2000332009 A JP 2000332009A JP 11144707 A JP11144707 A JP 11144707A JP 14470799 A JP14470799 A JP 14470799A JP 2000332009 A JP2000332009 A JP 2000332009A
Authority
JP
Japan
Prior art keywords
gas
oxide film
nitrogen
silicon
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11144707A
Other languages
English (en)
Inventor
Toyotaka Kataoka
豊隆 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11144707A priority Critical patent/JP2000332009A/ja
Publication of JP2000332009A publication Critical patent/JP2000332009A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】安定したプラズマ窒化法を実現することがで
き、しかも、得られた絶縁膜の特性を低下させないプラ
ズマ窒化法に基づく絶縁膜の形成方法を提供する。 【解決手段】絶縁膜の形成方法は、(イ)半導体層の表
面に酸化膜を形成する工程と、(ロ)窒素系ガスが窒素
系ガス分圧比として90%以上含まれる雰囲気ガスにマ
イクロ波を照射することによって生成した励起状態の窒
素分子、窒素分子イオン、窒素原子若しくは窒素原子イ
オンにより該酸化膜の表面を窒化する工程から成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁膜の形成方法
及びp形半導体素子の製造方法、更に詳しくは、表面が
窒化された絶縁膜の形成方法、及び、かかる絶縁膜の形
成方法をゲート絶縁膜の形成に適用したp形半導体素子
の製造方法に関する。
【0002】
【従来の技術】例えば、シリコン半導体基板を基にした
MOS型半導体装置の製造においては、シリコン酸化膜
から成るゲート絶縁膜をシリコン半導体基板の表面に形
成する必要がある。また、薄膜トランジスタ(TFT)
の製造においても、絶縁性基板の上に設けられたシリコ
ン層の表面にシリコン酸化膜から成るゲート絶縁膜を形
成する必要がある。このようなシリコン酸化膜は、半導
体装置の信頼性を担っているといっても過言ではない。
従って、シリコン酸化膜には、常に、高い絶縁破壊耐圧
及び長期信頼性が要求される。
【0003】半導体装置の高集積化に伴い、MOS型半
導体装置のゲート絶縁膜も薄膜化されつつあり、ゲート
長0.1μm世代の半導体装置におけるゲート絶縁膜の
厚さは2nm程度になると予想されている。シリコン酸
化膜の形成方法は、大きくは、乾燥酸素を酸化種として
用いる乾燥酸化法と、水蒸気を酸化種として用いる加湿
酸化法の2つに分類される。乾燥酸化法は、加熱された
シリコン半導体基板に十分乾燥した酸素を供給すること
によってシリコン半導体基板の表面にシリコン酸化膜を
形成する方法である。また、加湿酸化法は、水蒸気を含
む高温のキャリアガスをシリコン半導体基板に供給する
ことによってシリコン半導体基板の表面にシリコン酸化
膜を形成する方法である。一般には、加湿酸化法によっ
て形成されたシリコン酸化膜の方が、乾燥酸化法によっ
て形成されたシリコン酸化膜よりも、信頼性に優れてい
る。
【0004】近年、CMOSトランジスタにおいては、
低消費電力化のために低電圧化が図られており、そのた
めに、PMOS半導体素子とNMOS半導体素子に対し
て、十分に低く、しかも対称な閾値電圧が要求される。
このような要求に対処するために、PMOS半導体素子
においては、これまでのn形不純物を含むポリシリコン
層から構成されたゲート電極に替わり、p形不純物を含
むポリシリコン層から構成されたゲート電極が用いられ
るようになっている。尚、このような構造のCMOSF
ETは、デュアルゲート構造を有するCMOSFETと
呼ばれている。ところが、通常用いられるp形不純物で
あるボロン原子(B)は、ゲート電極形成後の半導体装
置製造工程における各種の熱処理によってゲート電極か
らゲート絶縁膜を通過し、シリコン半導体基板にまで容
易に到達し、PMOS半導体素子の閾値電圧を変動させ
る。このような現象は、低電圧化のためにゲート絶縁膜
を一層薄くした場合、一層顕著に現れる。
【0005】
【発明が解決しようとする課題】上述のボロン原子のシ
リコン半導体基板への拡散に起因したPMOS半導体素
子の閾値電圧の変動を抑制するために、窒素原子を酸化
膜中に導入する方法が試みられており、ボロン原子拡散
抑制の効果も確認されている。窒素原子を酸化膜中に導
入する方法として、例えば、窒素ガス雰囲気で放電を行
うことによって窒素プラズマを発生させる、所謂プラズ
マ窒化法が、文献 "Ultrathin nitrogen-profile engin
eered gate dielectric filmes", S.V. Hattangady, et
al., 1996, IEDM や "Surface nitridation of silico
n dioxide with a high density nitrogen plasma", R.
Kraft, et al., J. Vac. Sci. Technol. B 15(4), Jul
/Aug1997, pp 967-970 から知られている。これらの文
献に記載されたプラズマ窒化法においては、酸化膜の表
面のみが窒化されるため、熱窒化法による酸化膜中への
窒素原子の導入のように、シリコン半導体基板に窒素が
侵入することによる電流駆動能力の低下等の半導体素子
特性への悪影響がない。
【0006】これらの文献に記載されたプラズマ窒化法
においては、13.56MHzの電磁波を窒素ガスに照
射しているが、このような周波数の電磁波では窒素分子
が原子状態になり難く、放電を安定化させるために、ア
ルゴン(Ar)ガス等の電離を促進させる電離促進ガス
を窒素ガス雰囲気に加える必要がある。然るに、酸化膜
の窒化とは直接関係のない電離促進ガスを窒素ガス雰囲
気中に相当量、加えると、窒化処理後の絶縁膜への悪影
響、例えば、絶縁耐圧の低下といった現象が生じる。
【0007】従って、本発明の目的は、安定したプラズ
マ窒化法を実現することができ、しかも、得られた絶縁
膜の特性を低下させないプラズマ窒化法に基づく絶縁膜
の形成方法、及び、かかる絶縁膜の形成方法をゲート絶
縁膜の形成に適用したp形半導体素子の製造方法、より
具体的には、デュアルゲート構造を有するCMOSFE
Tにおけるpチャネル型MOSFETの製造方法を提供
することにある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の絶縁膜の形成方法は、(イ)半導体層の表
面に酸化膜を形成する工程と、(ロ)窒素ガスがガス分
圧比として90%以上、好ましくは95%以上、一層好
ましくは99%以上含まれる雰囲気ガスにマイクロ波を
照射することによって生成した励起状態の窒素分子、窒
素分子イオン、窒素原子若しくは窒素原子イオンにより
該酸化膜の表面を窒化する工程、から成ることを特徴と
する。
【0009】上記の目的を達成するための本発明のp形
半導体素子の製造方法は、(A)半導体層の表面にゲー
ト絶縁膜を形成する工程と、(B)該ゲート絶縁膜上に
p形不純物を含むシリコン層から成るゲート電極を形成
する工程、を含むp形半導体素子の製造方法であって、
工程(A)は、(イ)半導体層の表面に酸化膜を形成す
る工程と、(ロ)窒素ガスがガス分圧比として90%以
上、好ましくは95%以上、一層好ましくは99%以上
含まれる雰囲気ガスにマイクロ波を照射することによっ
て生成した励起状態の窒素分子、窒素分子イオン、窒素
原子若しくは窒素原子イオンにより該酸化膜の表面を窒
化する工程、から成ることを特徴とする。
【0010】本発明の絶縁膜の形成方法あるいはp形半
導体素子の製造方法(以下、これらを総称して本発明と
呼ぶ場合がある)においては、窒素ガスがガス分圧比と
して90%以上含まれる雰囲気ガスに対してマイクロ波
を照射することによって生成した励起状態の窒素分子、
窒素分子イオン、窒素原子若しくは窒素原子イオンによ
り酸化膜の表面を窒化するので、得られた絶縁膜の特性
低下を抑制することができる。即ち、本発明において
は、アルゴンガスのような電離促進ガスを含まない、あ
るいは、僅かしか含まない窒素ガス雰囲気にマイクロ波
を照射するので、電離促進ガスの分子あるいは原子によ
る酸化膜への悪影響を防ぎ、優れた特性を有する絶縁膜
を得ることができる。
【0011】しかも、熱窒化法のように高い温度で窒化
処理を行う必要が無く、例えば常温で酸化膜の表面を窒
化するプラズマ窒化処理を行うことができるので、熱窒
化法による窒素原子の酸化膜中への導入における問題、
即ち、半導体層に窒素が侵入することによる電流駆動能
力の低下等の半導体素子特性への悪影響がない。更に
は、酸化膜を窒化するので、例えばゲート電極形成後の
半導体装置製造工程における各種の熱処理によってゲー
ト電極に含まれるボロン原子がゲート絶縁膜を通過して
半導体層にまで到達し、p形半導体素子の閾値電圧が変
動するといった現象を確実に回避することができる。
【0012】本発明におけるマイクロ波の周波数は、1
GHz乃至100GHz、例えば、2.45GHzとす
ることが望ましい。このような周波数範囲のマイクロ波
を用いることによって、励起状態の窒素分子、窒素分子
イオン、窒素原子若しくは窒素原子イオンを安定して生
成させることができる。
【0013】本発明においては、マイクロ波を照射すべ
き雰囲気ガスを、100%窒素ガス雰囲気としてもよい
し、窒素ガスと希ガス(Ar、He、Xe、Ne、K
r)ガスとの混合ガス雰囲気としてもよい。
【0014】本発明においては、前記工程(イ)におけ
る半導体層の表面に酸化膜を形成するための酸化種とし
て、乾燥酸素ガスを用いることもできるが、水蒸気を用
いることが好ましい。水蒸気を生成させる方法を、酸素
ガスと水素ガスとを燃焼させる方法(パイロジェニック
法)、純水を加熱する方法、酸素ガス又は不活性ガスに
よって加熱純水をバブリングする方法、触媒(例えば、
NiO等のNi系触媒、PtやPtO2等のPt系触
媒、PdやPdO等のPd系触媒、Ir系触媒、Ruや
RuO2等のRu系触媒、AgやAg2O等のAg系触
媒、Au系触媒、CuO等のCu系触媒、MnO2等の
Mn系触媒、Co34等のCo系触媒)を用いた触媒作
用に基づき水素ガスと酸化性ガスとを反応させる方法の
いずれか1種類の方法あるいは2種類以上の方法とする
ことができるが、中でも、パイロジェニック法とするこ
とが好ましい。水蒸気を用いた酸化法によって酸化膜を
形成するので、優れた経時絶縁破壊(TDDB)特性を
有する酸化膜を得ることができる。尚、これらの水蒸気
の生成方法、あるいは、次に述べるプラズマ酸化法に基
づき半導体層表面に酸化膜を形成する方法を、総称して
加湿酸化法と呼ぶ場合がある。
【0015】あるいは又、水素ガス及び酸素ガスに1G
Hz乃至100GHzのマイクロ波を照射することによ
って水蒸気を生成させる方法(以下、便宜上、プラズマ
酸化法と呼ぶ)とすることもできる。この場合、水素ガ
ス及び酸素ガスに基づき生成した水蒸気を、窒素、アル
ゴン、ヘリウム、ネオン、クリプトン、キセノンといっ
た不活性ガスにて希釈した状態で、あるいは又、これら
の不活性ガスをキャリアガスとして用いて、半導体層の
表面に酸化膜を形成してもよい。プラズマ酸化法を採用
すれば、水素ガス及び酸素ガス、並びに窒素ガスにマイ
クロ波を照射することに基づき絶縁膜若しくはゲート絶
縁膜の形成を行うので、本質的に1つのプラズマ処理装
置内で絶縁膜若しくはゲート絶縁膜の形成を行うことが
可能となり、絶縁膜若しくはゲート絶縁膜を形成するた
めの装置構成を簡素化することができるし、絶縁膜やゲ
ート絶縁膜の形成時間の短縮化を図ることもできる。加
えて、水素ガス及び酸素ガスにマイクロ波を照射するこ
とによって水蒸気を生成させれば、酸化速度が抑制・制
御された状態で、即ち、例えば減圧下にあっても、水蒸
気を容易に且つ確実に生成させることが可能となり、酸
化速度が制御された状態で薄い酸化膜を形成することが
できる。
【0016】本発明のp形半導体素子の製造方法におけ
る工程(B)においては、p形不純物を含むシリコン層
(例えばポリシリコン層やアモルファスシリコン層)か
ら成るゲート電極の形成方法として、例えば、p形不純
物(例えば、ボロン)を含むシリコン層をCVD法に基
づき製膜した後にかかるシリコン層をパターニングする
方法、不純物を含まないシリコン層をCVD法にて形成
した後にp形不純物(例えばボロンやBF2)をイオン
注入法にてシリコン層に注入し、次いでシリコン層をパ
ターニングする方法、不純物を含まないシリコン層をC
VD法にて形成した後にパターニングを行い、次いで、
p形不純物(例えばボロンやBF2)をイオン注入法に
てシリコン層に注入する方法を挙げることができる。
尚、工程(B)において、p形不純物を含むシリコン層
を形成した後、このシリコン層上にシリサイド層を形成
し、次いで、シリサイド層及びシリコン層をパターニン
グすることによって、ポリサイド構造を有するゲート電
極を形成してもよいし、p形不純物を含むシリコン層を
形成した後、このシリコン層上にタングステン等の高融
点金属層を形成し、次いで、高融点金属層及びシリコン
層をパターニングすることによって、ポリメタル構造を
有するゲート電極を形成してもよい。
【0017】本発明の方法においては、工程(ロ)にお
いて酸化膜の表面に窒化処理を施した後、得られた絶縁
膜に熱処理を施すことが、絶縁膜に生じたダメージの緩
和を図る上で好ましい。熱処理は、窒素ガス等の不活性
ガス雰囲気で行うことが望ましく、熱処理温度として8
00゜C乃至1200゜C、熱処理時間として10秒乃
至1時間を例示することができる。
【0018】シリコン半導体基板を基にしてMOS型半
導体装置を製造する場合、従来、ゲート絶縁膜を形成す
る前に、NH4OH/H22水溶液で洗浄し更にHCl
/H22水溶液で洗浄するというRCA洗浄によりシリ
コン半導体基板の表面を洗浄し、その表面から微粒子や
金属不純物を除去する。ところで、RCA洗浄を行う
と、シリコン半導体基板の表面は洗浄液と反応し、厚さ
0.5〜1nm程度のシリコン酸化膜が形成される。か
かるシリコン酸化膜の膜厚は不均一であり、しかも、こ
のシリコン酸化膜中には洗浄液成分が残留する。そこ
で、フッ化水素酸水溶液にシリコン半導体基板を浸漬し
て、かかるシリコン酸化膜を除去し、更に純水で薬液成
分を除去する。これによって、大部分が水素で終端さ
れ、極一部がフッ素で終端されたシリコン半導体基板の
表面を得ることができる。尚、このような工程によっ
て、大部分が水素で終端され、極一部がフッ素で終端さ
れたシリコン半導体基板の表面を得ることを、本明細書
では、シリコン半導体基板の表面を露出させると表現す
る。その後、かかるシリコン半導体基板の表面に酸化膜
を形成する。
【0019】ところで、加湿酸化法に基づき酸化膜を形
成する前の雰囲気を高温の窒素ガス雰囲気とすると、シ
リコン半導体基板の表面に荒れ(凹凸)が生じる場合が
ある。このような現象は、フッ化水素酸水溶液及び純水
での洗浄によってシリコン半導体基板の表面に形成され
たSi−H結合の一部あるいは又Si−F結合の一部
が、水素やフッ素の昇温脱離によって失われ、シリコン
半導体基板の表面にエッチング現象が生じることに起因
すると考えられている。例えば、アルゴンガス中でシリ
コン半導体基板を600゜C以上に昇温するとシリコン
半導体基板の表面に激しい凹凸が生じることが、培風館
発行、大見忠弘著「ウルトラクリーンULSI技術」、
第21頁に記載されている。
【0020】工程(イ)において、半導体層の表面から
半導体層を主に構成する原子が脱離しない温度に半導体
層を保持した状態にて、半導体層の表面に酸化膜の形成
を開始することで、このような半導体層の表面に荒れ
(凹凸)が発生するといった現象の発生を回避すること
が可能である。尚、半導体層の表面から半導体層を主に
構成する原子が脱離しない温度は、半導体層表面を終端
している原子と半導体層を主に構成する原子との結合が
切断されない温度であることが望ましい。半導体層を主
に構成する原子がSiである場合、即ち、半導体層がシ
リコン半導体基板、単結晶シリコン層、ポリシリコン層
あるいはアモルファスシリコン層から構成されている場
合、半導体層の表面から半導体層を主に構成する原子が
脱離しない温度を、半導体層表面のSi−H結合が切断
されない温度、あるいは又、半導体層表面のSi−F結
合が切断されない温度とすることが望ましい。面方位が
(100)のシリコン半導体基板を半導体層として用い
る場合、シリコン半導体基板の表面における水素原子の
大半がシリコン原子の2本の結合手のそれぞれに1つず
つ結合しており、H−Si−Hの終端構造を有する。然
るに、シリコン半導体基板の表面状態が崩れた部分(例
えばステップ形成箇所)には、シリコン原子の1本の結
合手のみに水素原子が結合した状態の終端構造、あるい
は、シリコン原子の3本の結合手のそれぞれに水素原子
が結合した状態の終端構造が存在する。尚、通常、シリ
コン原子の残りの結合手は結晶内部のシリコン原子と結
合している。本明細書における「Si−H結合」という
表現には、シリコン原子の2本の結合手のそれぞれに水
素原子が結合した状態の終端構造、シリコン原子の1本
の結合手のみに水素原子が結合した状態の終端構造、あ
るいは、シリコン原子の3本の結合手のそれぞれに水素
原子が結合した状態の終端構造の全てが包含される。半
導体層の表面に酸化膜の形成を開始するときの温度は、
より具体的には、水蒸気が半導体層上で結露しない温度
以上、好ましくは200゜C以上、より好ましくは30
0゜C以上とすることが、スループットの面から望まし
い。
【0021】尚、工程(イ)において、酸化膜の形成が
完了したときの半導体層の温度を、酸化膜の形成を開始
する際の半導体層の温度よりも高くしてもよい。この場
合、酸化膜の形成が完了したときの半導体層の温度は、
600乃至1200゜C、好ましくは700乃至100
0゜C、更に好ましくは750乃至900゜Cであるこ
とが望ましいが、このような値に限定するものではな
い。尚、階段状(ステップ状)に昇温してもよく、ある
いは又、連続的に昇温してもよい。
【0022】昇温を階段状にて行う場合、半導体層の表
面から半導体層を主に構成する原子が脱離しない温度に
て半導体層の表面に酸化膜の形成を開始した後、所定の
期間、半導体層の表面から半導体層を主に構成する原子
が脱離しない温度範囲に半導体層を保持して酸化膜を形
成する第1の酸化膜形成工程と、半導体層の表面から半
導体層を主に構成する原子が脱離しない温度範囲よりも
高い温度にて、所望の厚さになるまで酸化膜を更に形成
する第2の酸化膜形成工程を含むことが好ましい。第2
の酸化膜形成工程における酸化膜の形成温度は、600
乃至1200゜C、好ましくは700乃至1000゜
C、更に好ましくは750乃至900゜Cであることが
望ましい。尚、第1の酸化膜形成工程における半導体層
の保持温度範囲の上限としては、500゜C、好ましく
は450゜C、より好ましくは400゜Cを挙げること
ができる。第2の酸化膜形成工程を経た後の最終的な酸
化膜の膜厚は、半導体素子に要求される所定の厚さとす
ればよい。一方、第1の酸化膜形成工程を経た後の酸化
膜の膜厚は、出来る限り薄いことが好ましい。但し、現
在、半導体装置の製造に用いられているシリコン半導体
基板の面方位は殆どの場合(100)であり、如何にシ
リコン半導体基板の表面を平滑化しても(100)シリ
コンの表面には必ずステップと呼ばれる段差が形成され
る。このステップは通常シリコン原子1層分であるが、
場合によっては2〜3層分の段差が形成されることがあ
る。従って、第1の酸化膜形成工程を経た後の酸化膜の
膜厚は、半導体層として(100)シリコン半導体基板
を用いる場合、1nm以上とすることが好ましいが、こ
れに限定するものではない。
【0023】第1の酸化膜形成工程と第2の酸化膜形成
工程との間に昇温工程を含んでもよい。この場合、昇温
工程における雰囲気を、不活性ガス雰囲気若しくは減圧
雰囲気とするか、あるいは又、水蒸気を含む酸化雰囲気
とすることが望ましい。ここで、不活性ガスとして、窒
素ガス、アルゴンガス、ヘリウムガスを例示することが
できる。尚、昇温工程における雰囲気中の不活性ガス若
しくは水蒸気を含むガスには、ハロゲン元素が含有され
ていてもよい。これによって、第1の酸化膜形成工程に
て形成された酸化膜の特性の一層の向上を図ることがで
きる。即ち、半導体層を主に構成する原子がSiの場
合、第1の酸化膜形成工程において生じ得る欠陥である
シリコンダングリングボンド(Si・)やSiOHが昇
温工程においてハロゲン元素と反応し、シリコンダング
リングボンドが終端しあるいは脱水反応を生じる結果、
信頼性劣化因子であるこれらの欠陥が排除される。特
に、これらの欠陥の排除は、第1の酸化膜形成工程にお
いて形成された初期の酸化膜に対して効果的である。ハ
ロゲン元素として、塩素、臭素、フッ素を挙げることが
できるが、なかでも塩素であることが望ましい。不活性
ガス若しくは水蒸気を含むガス中に含有されるハロゲン
元素の形態としては、例えば、塩化水素(HCl)、C
Cl4、C2HCl3、Cl2、HBr、NF3を挙げるこ
とができる。不活性ガス若しくは水蒸気を含むガス中の
ハロゲン元素の含有率は、分子又は化合物の形態を基準
として、0.001〜10容量%、好ましくは0.00
5〜10容量%、更に好ましくは0.02〜10容量%
である。例えば塩化水素ガスを用いる場合、不活性ガス
若しくは水蒸気を含むガス中の塩化水素ガス含有率は
0.02〜10容量%であることが望ましい。尚、昇温
工程における雰囲気を、不活性ガスで希釈された水蒸気
を含む雰囲気とすることもできる。
【0024】本発明の方法においては、酸化膜の形成中
の水蒸気を含む酸化性雰囲気にハロゲン元素を含有させ
てもよい。これによって、タイムゼロ絶縁破壊(TZD
B)特性及び経時絶縁破壊(TDDB)特性に優れた酸
化膜を得ることができる。尚、ハロゲン元素として、塩
素、臭素、フッ素を挙げることができるが、なかでも塩
素であることが望ましい。水蒸気を含むガス中に含有さ
れるハロゲン元素の形態としては、例えば、塩化水素
(HCl)、CCl4、C2HCl3、Cl2、HBr、N
3を挙げることができる。水蒸気を含むガス中のハロ
ゲン元素の含有率は、分子又は化合物の形態を基準とし
て、0.001〜10容量%、好ましくは0.005〜
10容量%、更に好ましくは0.02〜10容量%であ
る。例えば塩化水素ガスを用いる場合、水蒸気を含むガ
ス中の塩化水素ガス含有率は0.02〜10容量%であ
ることが望ましい。
【0025】形成された酸化膜の特性を一層向上させる
ために、本発明の方法においては、工程(イ)と工程
(ロ)の間で、形成された酸化膜に加熱処理を施しても
よい。
【0026】この場合、加熱処理の雰囲気を、ハロゲン
元素を含有する不活性ガス雰囲気とすることが望まし
い。ハロゲン元素を含有する不活性ガス雰囲気中で酸化
膜を加熱処理することによって、タイムゼロ絶縁破壊
(TZDB)特性及び経時絶縁破壊(TDDB)特性に
優れた酸化膜を得ることができる。加熱処理における不
活性ガスとしては、窒素ガス、アルゴンガス、ヘリウム
ガスを例示することができる。また、ハロゲン元素とし
て、塩素、臭素、フッ素を挙げることができるが、なか
でも塩素であることが望ましい。不活性ガス中に含有さ
れるハロゲン元素の形態としては、例えば、塩化水素
(HCl)、CCl4、C2HCl3、Cl2、HBr、N
3を挙げることができる。不活性ガス中のハロゲン元
素の含有率は、分子又は化合物の形態を基準として、
0.001〜10容量%、好ましくは0.005〜10
容量%、更に好ましくは0.02〜10容量%である。
例えば塩化水素ガスを用いる場合、不活性ガス中の塩化
水素ガス含有率は0.02〜10容量%であることが望
ましい。
【0027】尚、同一処理室内で加熱処理を行うことが
好ましい。加熱処理の温度は、700〜1200゜C、
好ましくは700〜1000゜C、更に好ましくは70
0〜950゜Cである。また、加熱処理の時間は、枚葉
処理にて行う場合、1〜10分とすることが好ましく、
バッチ式にて行う場合、5〜60分、好ましくは10〜
40分、更に好ましくは20〜30分とすることが望ま
しい。
【0028】加熱処理を行う場合、形成された酸化膜に
加熱処理を施す際の雰囲気温度を、酸化膜の形成が完了
したときの温度よりも高くすることが望ましい。この場
合、酸化膜の形成が完了した後、処理室内の雰囲気を不
活性ガス雰囲気に切り替えた後、加熱処理を施すための
雰囲気温度まで昇温してもよいし、雰囲気をハロゲン元
素を含有する不活性ガス雰囲気に切り替えた後、加熱処
理を施すための雰囲気温度まで昇温してもよい。ここ
で、不活性ガスとしては、窒素ガス、アルゴンガス、ヘ
リウムガスを例示することができる。ハロゲン元素とし
て、塩素、臭素、フッ素を挙げることができるが、なか
でも塩素であることが望ましい。また、不活性ガス中に
含有されるハロゲン元素の形態としては、例えば、塩化
水素(HCl)、CCl4、C2HCl3、Cl2、HB
r、NF3を挙げることができる。不活性ガス中のハロ
ゲン元素の含有率は、分子又は化合物の形態を基準とし
て、0.001〜10容量%、好ましくは0.005〜
10容量%、更に好ましくは0.02〜10容量%であ
る。例えば塩化水素ガスを用いる場合、不活性ガス中の
塩化水素ガス含有率は0.02〜10容量%であること
が望ましい。
【0029】通常、シリコン半導体基板の表面にシリコ
ン酸化膜を形成する前に、NH4OH/H22水溶液で
洗浄し更にHCl/H22水溶液で洗浄するというRC
A洗浄によりシリコン半導体基板の表面を洗浄し、その
表面から微粒子や金属不純物を除去した後、フッ化水素
酸水溶液及び純水によるシリコン半導体基板の洗浄を行
う。ところが、その後、シリコン半導体基板が大気に曝
されると、シリコン半導体基板の表面が汚染され、水分
や有機物がシリコン半導体基板の表面に付着し、あるい
は又、シリコン半導体基板表面のSi原子が水酸基(O
H)と結合する虞がある(例えば、文献 "Highly-relia
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading", J. Yugami, et al., Inter
national Electron Device Meeting Technical Digest
95, pp 855-858 参照)。このような場合、そのままの
状態でシリコン酸化膜の形成を開始すると、形成された
シリコン酸化膜中に水分や有機物、あるいは又、例えば
Si−OHが取り込まれ、形成されたシリコン酸化膜の
特性低下あるいは欠陥部分の発生の原因となり得る。
尚、欠陥部分とは、シリコンダングリングボンド(Si
・)やSi−H結合といった欠陥が含まれるシリコン酸
化膜の部分、あるいは又、Si−O−Si結合が応力に
よって圧縮され若しくはSi−O−Si結合の角度が厚
い若しくはバルクのシリコン酸化膜中のSi−O−Si
結合の角度と異なるといったSi−O−Si結合が含ま
れたシリコン酸化膜の部分を意味する。それ故、このよ
うな問題の発生を回避するために、本発明の方法におい
ては、酸化膜の形成の前に半導体層表面を洗浄する工程
を含み、表面洗浄後の半導体層を大気に曝すことなく
(即ち、例えば、半導体層表面の洗浄から酸化膜形成工
程の開始までの雰囲気を不活性ガス雰囲気若しくは真空
雰囲気とし)、酸化膜の形成を実行することが好まし
い。これによって、例えば半導体層としてシリコン半導
体基板を用いる場合、大部分が水素で終端され、極一部
がフッ素で終端された表面を有するシリコン半導体基板
の表面に酸化膜を形成することができ、形成された酸化
膜の特性低下あるいは欠陥部分の発生を防止することが
できる。
【0030】酸化膜の形成においてプラズマ酸化法を採
用する場合、例えば、処理室内に水素ガス及び酸素ガス
を導入するが、この際、水素ガスが処理室内に流入し、
系外に流出することによって爆鳴気反応が生じることを
防止するために、処理室内に水素ガスを導入する前に酸
素ガスを導入することが望ましい。然るに、酸素ガスの
処理室内への導入によって半導体層にドライ酸化膜が形
成される虞がある。このようなドライ酸化膜は、加湿酸
化法によって形成される酸化膜よりも特性が劣ってい
る。このようなドライ酸化膜の形成を確実に防止するた
めには、例えば、酸化膜の形成開始前に、処理室内に窒
素ガス等の不活性ガスで希釈した水素ガスを先ず導入
し、次いで、処理室内に酸素ガスを導入すればよい。但
し、この場合には、爆鳴気反応の発生を確実に防止する
ために、水素ガスの濃度を、水素ガスが酸素ガスと反応
して燃焼しないような濃度、具体的には、空気中での爆
轟範囲以下(空気との容量%で表した場合、18.3容
量%以下)、好ましくは空気中での燃焼範囲以下(空気
との容量%で表した場合、4.0容量%以下)、あるい
は又、酸素中での爆轟範囲以下(酸素との容量%で表し
た場合、15.0容量%以下)、好ましくは酸素中での
燃焼範囲以下(酸素との容量%で表した場合、4.5容
量%以下)となるような濃度とすることが望ましい。
【0031】半導体層としては、シリコン単結晶ウエハ
といったシリコン半導体基板だけでなく、半導体基板上
にエピタキシャルシリコン層、ポリシリコン層、あるい
はアモルファスシリコン層、更には、シリコン半導体基
板やこれらの層に半導体素子が形成されたもの等、絶縁
膜を形成すべき下地を意味する。半導体層に絶縁膜を形
成するとは、半導体基板等の上若しくは上方に形成され
た半導体層に絶縁膜を形成する場合だけでなく、半導体
基板の表面に絶縁膜を形成する場合を含む。尚、シリコ
ン単結晶ウエハは、CZ法、MCZ法、DLCZ法、F
Z法等、如何なる方法で作製されたウエハであってもよ
く、また、予め水素アニールが加えられたものでもよ
い。また、半導体層はSi−Geから構成されていても
よい。
【0032】本発明の絶縁膜の形成方法は、例えばMO
S型トランジスタのゲート絶縁膜、層間絶縁膜や素子分
離領域の形成、トップゲート型若しくはボトムゲート型
薄膜トランジスタのゲート絶縁膜の形成、フラッシュメ
モリのトンネル絶縁膜の形成等、各種半導体装置におけ
る絶縁膜の形成に適用することができる。
【0033】窒素(N2)は、工業用周波数13.56
MHzの電磁波を用いたのでは殆ど原子状態にならない
が、1GHz乃至100GHzのマイクロ波によってプ
ラズマ中で原子状態となり、例えば、以下の式のように
励起される。即ち、プラズマ中に存在する電子が励起さ
れ、これと窒素分子との非弾性衝突により励起された窒
素分子、窒素分子イオン、窒素原子若しくは窒素原子イ
オンが生成される。これらの励起された窒素分子、窒素
分子イオン、窒素原子若しくは窒素原子イオンが酸化膜
の表面の半導体層を主に構成する原子と酸素原子との結
合(例えば、半導体層を主に構成する原子がSiの場
合、Si−O結合)を切断して、窒化酸化物(例えば、
Si−O−N結合)が形成され、酸化膜の表面が窒化さ
れる。酸化膜の表面の組成は、半導体層を主に構成する
原子がSiの場合、SiOXYで表される。
【0034】 N2(X1Σg)+ e → N2(A3Σu+)+ e 式(1−1) N2(N1Σg)+ e → N2(C3Πu) + e 式(1−2) N2(X1Σg)+ e → N+3P)+N+4S)+e 式(1−3) N2(N1Σg)+ e → N+3P)+N+2D)+e 式(1−4)
【0035】また、プラズマ酸化法を採用する場合、マ
イクロ波放電によって生成した酸素プラズマにおいて
は、基底状態O2(X3Σg-)は電子の衝突によって励
起状態O2(A3Σu+)又はO2(B3Σu-)に励起さ
れ、それぞれ、以下の式のように酸素原子に解離する。
【0036】 O2(X3Σg-)+ e → O2(A3Σu+)+ e 式(2−1) O2(A3Σu+)+ e → O(3P)+O(3P)+ e 式(2−2) O2(X3Σg-)+ e → O2(B3Σu-)+ e 式(2−3) O2(B3Σu-)+ e → O(3P)+O(1D)+ e 式(2−4)
【0037】従って、酸素プラズマ中には励起酸素分子
と酸素原子が存在し、これらが反応種となる。ここに水
素H2を導入すると、以下のようなプラズマが生成す
る。
【0038】H2 + e → 2H 式(3)
【0039】そして、酸素プラズマの内、例えば式(2
−2)で生成した酸素プラズマと式(3)で生成した水
素プラズマが反応して、水蒸気が生成する。そして、加
熱された半導体層の表面は、かかる水蒸気によって酸化
され、半導体層の表面に酸化膜が形成される。
【0040】 2H + O(3P) → H2O 式(4)
【0041】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【0042】(実施例1)本発明の実施に適した枚葉方
式のプラズマ処理装置の概念図を図1に示す。このプラ
ズマ処理装置は、処理室10と、半導体層(実施例1に
おいては、シリコン半導体基板20)を載置するステー
ジ11と、処理室10の外部に配設された磁石13と、
処理室10の頂部に取り付けられたマイクロ波導波管1
4と、処理室10の頂部に配設されたガス導入部16
A,16B,16Cから構成されている。処理室10
は、プラズマ生成領域10Aと、プラズマ処理領域10
Bから構成されており、ステージ11はプラズマ処理領
域10Bに配されている。また、シリコン半導体基板2
0を加熱するための加熱手段12であるランプがステー
ジ11内に納められている。マイクロ波導波管14には
マグネトロン15が取り付けられ、マグネトロン15に
よって1GHz乃至100GHzのマイクロ波(例え
ば、2.45GHzのマイクロ波)が生成させられ、マ
イクロ波導波管14を介してかかるマイクロ波は処理室
10のプラズマ生成領域10Aに導入される。更には、
ガス導入部16A,16B,16Cのそれぞれから処理
室10内に水素ガス、酸素ガス、窒素ガスが導入され
る。また、処理室10の側面に配設されたガス導入部1
7から処理室10内に不活性ガス(例えば窒素ガス)が
導入される。処理室10内に導入された各種のガスは、
処理室10の下部に設けられたガス排気部18から系外
に排気される。処理室10の外部には処理室10内部が
結露しないように処理室10の内部の温度を制御するた
めのヒータ19が配設されている。
【0043】プラズマ生成領域10Aにおいて、酸素ガ
ス及び水素ガスに1GHz乃至100GHzのマイクロ
波(例えば、2.45GHzのマイクロ波)を照射する
ことによって水蒸気を生成させる。水蒸気の一部はプラ
ズマ状態にある。プラズマ処理領域10Bにおいて、か
かる水蒸気によって半導体層の表面が酸化される。ま
た、プラズマ生成領域10Aにおいて、窒素ガスを含む
雰囲気ガスに1GHz乃至100GHzのマイクロ波
(例えば、2.45GHzのマイクロ波)を照射するこ
とによって生成した励起状態の窒素分子、窒素分子イオ
ン、窒素原子若しくは窒素原子イオンにより酸化膜の表
面を窒化する。
【0044】実施例1においては、半導体層としてシリ
コン半導体基板を用いた。また、実施例1においては、
パイロジェニック酸化法を採用した。図1に示したプラ
ズマ処理装置を用いた実施例1の絶縁膜の形成方法及び
p形半導体素子の製造方法(具体的には、デュアルゲー
ト構造を有するCMOSFETにおけるpチャネル型M
OSFET)を、以下、シリコン半導体基板20等の模
式的な一部断面図である図2を参照して説明するが、そ
れに先立ち、図3を参照して、パイロジェニック酸化法
に基づきシリコン酸化膜を形成するための縦型方式の酸
化膜形成装置の概念図を説明する。
【0045】この縦型方式の酸化膜形成装置は、垂直方
向に保持された石英製の二重管構造の酸化炉30(処理
室に相当する)と、酸化炉30へ湿式ガス及び/ガスを
導入するためのガス導入部32と、酸化炉30から湿式
ガス及び/ガスを排気するガス排気部33と、SiCか
ら成る円筒状の均熱管36を介して酸化炉30内を所定
の雰囲気温度に保持するためのヒータ34と、基板搬出
入部40と、基板搬出入部40へ窒素ガス等の不活性ガ
スを導入するためのガス導入部41と、基板搬出入部4
0からガスを排気するガス排気部42と、酸化炉30と
基板搬出入部40とを仕切るシャッター35と、シリコ
ン半導体基板20を酸化炉30内に搬入出するためのエ
レベータ機構43から構成されている。エレベータ機構
43には、シリコン半導体基板20を載置するための石
英ボート44が取り付けられている。また、燃焼室50
に供給された水素ガスを酸素ガスと、燃焼室50内で高
温にて混合し、燃焼させることによって、湿式ガスを生
成させる。かかる湿式ガスは、配管51、ガス流路31
及びガス導入部32を介して酸化炉30内に導入され
る。尚、ガス流路31は、二重管構造の酸化炉30の内
壁及び外壁の間の空間に相当する。
【0046】[工程−100]先ず、リンをドープした
直径8インチのN型シリコンウエハ(CZ法にて作製)
であるシリコン半導体基板20に、公知の方法でLOC
OS構造を有する素子分離領域21を形成し、次いでウ
エルイオン注入、チャネルストップイオン注入、閾値調
整イオン注入を行う。尚、素子分離領域はトレンチ構造
を有していてもよいし、LOCOS構造とトレンチ構造
の組み合わせであってもよい。その後、RCA洗浄によ
りシリコン半導体基板20の表面の微粒子や金属不純物
を除去し、次いで、0.1%フッ化水素酸水溶液及び純
水によるシリコン半導体基板20の表面洗浄を行い、シ
リコン半導体基板20の表面を露出させる(図2の
(A)参照)。尚、シリコン半導体基板20の表面は大
半が水素で終端しており、極一部がフッ素で終端されて
いる。
【0047】[工程−110]配管52、燃焼室50、
配管51、ガス流路31及びガス導入部32を介して酸
化炉30へ窒素ガスを導入し、酸化炉30内を窒素ガス
雰囲気とし、且つ、均熱管36を介してヒータ34によ
って酸化炉30の雰囲気温度を700゜C前後に保持す
る。この状態においては、シャッター35は閉じてお
く。基板搬出入部40は大気に解放された状態である。
【0048】[工程−120]そして、基板搬入出部4
0へのシリコン半導体基板20の搬入が完了した後、図
示しない扉を閉め、基板搬入出部40にガス導入部41
から窒素ガスを導入し、ガス排気部42から排出し、基
板搬入出部40内を窒素ガス雰囲気とする。尚、基板搬
入出部40内の酸素ガス濃度をモニターし、酸素ガス濃
度が例えば100ppm以下となったならば、基板搬入
出部40内が十分に窒素ガス雰囲気となったと判断す
る。その後、シャッター35を開き、エレベータ機構4
3を作動させて石英ボート44を上昇させ、シリコン半
導体基板20を石英製の二重管構造の酸化炉30内に搬
入する。エレベータ機構43が最上昇位置に辿り着く
と、石英ボート44の基部によって酸化炉30と基板搬
入出部40との間は連通しなくなる。
【0049】[工程−130]その後、窒素ガス雰囲気
の酸化炉30の雰囲気温度を昇温し、800〜900゜
Cとする。そして、配管52,53を介して燃焼室50
内に酸素ガス及び水素ガスを供給し、水素ガスを酸素ガ
スと燃焼室50内で高温にて混合し、燃焼させることに
よって生成した湿式ガスを、配管51、ガス流路31及
びガス導入部32を介して酸化炉30へ導入し、ガス排
気部33から排気する。これによって、半導体層の表面
に酸化膜が形成される。具体的には、シリコン半導体基
板20の表面にシリコン酸化膜が形成される。尚、燃焼
室50内の温度を、例えばヒータ(図示せず)によって
700〜900゜Cに保持する。
【0050】[工程−140]所望の厚さ、例えば厚さ
2nmの酸化膜を形成した後、燃焼室50内への酸素ガ
ス及び水素ガスの供給を中止し、次いで、酸化炉30内
に窒素ガス等の不活性ガスを導入しながら、酸化炉30
の雰囲気温度を700゜C前後まで降温し、次いで、エ
レベータ機構43を動作させて石英ボート44を下降さ
せ、次いで、基板搬出入部40からシリコン半導体基板
20を搬出する。
【0051】[工程−150]次に、シリコン半導体基
板20を、図1に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ11に載置する。そして、ガス
導入部16Cから処理室10に窒素ガスを導入する。併
せて、マグネトロン15にマイクロ波電力を供給し、マ
グネトロン15にて生成した1GHz乃至100GHz
のマイクロ波(例えば、2.45GHzのマイクロ波)
をマイクロ波導波管14を介して処理室10のプラズマ
生成領域10Aに導入する。これによって、即ち、窒素
ガス100%から成る雰囲気ガスにマイクロ波を照射す
ることによって上述の式(1−1)〜(1−4)の反応
に基づきプラズマ生成領域10Aにて生成した励起状態
の窒素分子、窒素分子イオン、窒素原子若しくは窒素原
子イオンが酸化膜の表面に衝突し、酸化膜(具体的には
シリコン酸化膜)の表面が窒化される。尚、イオン化さ
れていない窒素分子や窒素原子も同様にプラズマ処理領
域10Bに到達し、酸化膜の表面が窒化される。こうし
て、表面が窒化された絶縁膜22(実施例1においては
シリコン酸化窒化膜であり、ゲート絶縁膜に相当する)
を半導体層の表面に形成することができる。この状態を
図2の(B)に模式的に示す。尚、図においては酸化膜
の窒化された部分の図示を省略した。窒化の条件を、以
下の表1に例示する。尚、シリコン半導体基板20の温
度を室温にする理由は、窒化処理において窒素原子がシ
リコン半導体基板20内に拡散することを抑制するため
である。
【0052】[表1] マイクロ波電力 :1kW マイクロ波周波数:2.45GHz 窒素ガス流量 :0.4SLM 圧力 :0.16Pa 基板温度 :室温(25゜C)
【0053】[工程−160]その後、ガス導入部16
Cからの処理室10への窒素ガスの導入を中止し、必要
に応じて、ガス導入部17から不活性ガスを処理室10
内へ導入しながら、加熱手段12によってシリコン半導
体基板20を850゜Cまで昇温する。そして、シリコ
ン半導体基板20の温度が850゜Cに達し、その温度
が安定したならば、窒素ガス流量4SLMで5分間、熱
処理を行う。この熱処理によって、絶縁膜に生じたダメ
ージの緩和を図ることができる。
【0054】[工程−170]その後、プラズマ処理装
置から半導体層を搬出し、次いで、公知のCVD装置に
半導体層(具体的には、シリコン半導体基板20)を搬
入する。そして、不純物を含んでいないシリコン層(実
施例1においてはポリシリコン層)をCVD法にて全面
に製膜する。次いで、公知のリソグラフィ技術及びイオ
ン注入技術に基づき、pチャネル型MOSFETのため
のゲート電極へボロンを、nチャネル型MOSFETの
ためのゲート電極へリンを、それぞれ導入した後、シリ
コン層をパターニングする。これによって、ゲート絶縁
膜22上に、pチャネル型MOSFETのためのp形不
純物を含むシリコン層(具体的にはポリシリコン層)か
ら成るゲート電極23を形成することができる(図2の
(C)参照)。併せて、ゲート絶縁膜上に、nチャネル
型MOSFETのためのn形不純物を含むシリコン層
(具体的にはポリシリコン層)から成るゲート電極を形
成することができる。
【0055】[工程−180]その後、公知の技術を用
いてLDD領域を形成し、次に、全面に絶縁材料層を形
成し、異方性ドライエッチング技術に基づき絶縁材料層
をエッチングして、ゲート電極23の側壁にサイドウオ
ール24を形成する。次いで、ソース/ドレイン領域2
5を形成するために、公知のリソグラフィ技術及びイオ
ン注入技術に基づき、pチャネル型MOSFETを形成
すべきシリコン半導体基板の領域にボロンを、nチャネ
ル型MOSFETを形成すべきシリコン半導体基板の領
域にリンを、それぞれ導入した後、イオン注入された不
純物の活性化熱処理を行う。その後、全面に層間絶縁層
26をCVD法にて形成し、ソース/ドレイン領域25
の上方の層間絶縁層26に開口部を設け、かかる開口部
内を含む層間絶縁層26の上に配線材料層をスパッタ法
にて形成し、配線材料層をパターニングすることによっ
て配線27を形成し、図2の(D)に模式的な一部断面
図を示すp形半導体素子(より具体的には、デュアルゲ
ート構造を有するCMOSFETにおけるpチャネル型
MOSFET)を得ることができる。
【0056】(実施例2)実施例2は実施例1の変形で
ある。実施例1においてはシリコン半導体基板20を8
00゜Cに加熱した状態でパイロジェニック酸化法にて
酸化膜を形成したが、実施例2においては、パイロジェ
ニック酸化法に基づき、2段階の酸化を行う。即ち、酸
化膜の形成を、半導体層の表面から半導体層を主に構成
する原子が脱離しない温度にて半導体層の表面に酸化膜
の形成を開始した後、所定の期間、半導体層の表面から
半導体層を主に構成する原子が脱離しない温度範囲に半
導体層を保持して酸化膜を形成する第1の酸化膜形成工
程と、半導体層の表面から半導体層を主に構成する原子
が脱離しない温度範囲よりも高い温度にて、所望の厚さ
になるまで酸化膜を更に形成する第2の酸化膜形成工程
から構成した。尚、実施例2においても図1に示したプ
ラズマ処理装置及び図3に示した酸化膜形成装置を用い
る。以下、実施例2の絶縁膜の形成方法及びp形半導体
素子の製造方法(具体的には、デュアルゲート構造を有
するCMOSFETにおけるpチャネル型MOSFE
T)を説明する。
【0057】[工程−200]先ず、実施例1の[工程
−100]と同様の工程を実行する。
【0058】[工程−210]次に、シリコン半導体基
板20を、図3に示した酸化膜形成装置の基板搬入出部
40に図示しない扉から搬入し、石英ボート44に載置
する。尚、酸化炉30へガス導入部32から窒素ガスを
導入し、酸化炉30内を窒素ガス等の不活性ガス雰囲気
とし(減圧雰囲気であってもよい)、且つ、均熱管36
を介してヒータ34によって酸化炉30内の雰囲気温度
を350゜Cに保持する。尚、この状態においては、シ
ャッター35は閉じておく。
【0059】[工程−220]そして、基板搬入出部4
0へのシリコン半導体基板20の搬入が完了した後、図
示しない扉を閉め、基板搬入出部40にガス導入部41
から窒素ガスを導入し、ガス排気部42から排出し、基
板搬入出部40内を窒素ガス雰囲気とする。尚、基板搬
入出部40内の酸素ガス濃度をモニターし、酸素ガス濃
度が例えば100ppm以下となったならば、基板搬入
出部40内が十分に窒素ガス雰囲気となったと判断す
る。その後、シャッター35を開き、エレベータ機構4
3を作動させて石英ボート44を上昇させ(上昇速度:
250mm/分)、シリコン半導体基板20を石英製の
二重管構造の酸化炉30内に搬入する。エレベータ機構
43が最上昇位置に辿り着くと、石英ボート44の基部
によって酸化炉30と基板搬入出部40との間は連通し
なくなる。酸化炉30内の雰囲気温度はヒータ34によ
って350゜Cに保持されているので、即ち、シリコン
半導体基板20の表面を終端した水素原子が脱離しない
雰囲気温度に酸化炉30内が保持されているので、シリ
コン半導体基板20の表面に荒れが発生することを抑制
することができる。
【0060】[工程−230]次いで、シリコン半導体
基板20の表面を終端した水素原子が脱離しない雰囲気
温度にて、半導体層(具体的には、シリコン半導体基板
20)の表面を熱酸化することによって酸化膜を形成す
る。具体的には、雰囲気温度を350゜Cに保持し、パ
イロジェニック法によって半導体層(シリコン半導体基
板20)の表面にシリコン酸化膜を形成する。実施例2
においては、配管52,53を介して燃焼室50内に酸
素ガス及び水素ガスを供給し、燃焼室50内で生成した
水蒸気を配管51、ガス流路31及びガス導入部32を
介して酸化炉30内に導入し、パイロジェニック酸化法
によってシリコン半導体基板20の表面に厚さ1.0n
mのシリコン酸化膜を形成する。パイロジェニック法に
基づく水蒸気の生成条件を、以下の表2に例示する。
【0061】[表2] 水素ガス流量:5SLM 酸素ガス流量:10SLM 燃焼温度 :750゜C
【0062】[工程−240]その後、酸化炉30内へ
の湿式ガスの導入を中止し、不活性ガス(窒素ガス)
を、配管52、燃焼室50、配管51、ガス流路31及
びガス導入部32を介して酸化炉30内に導入しなが
ら、酸化膜形成装置の酸化炉30内の雰囲気温度を、均
熱管36を介してヒータ34によって10゜C/分の昇
温速度で800゜Cまで昇温する。[工程−230]に
て半導体層の表面には保護膜としても機能する酸化膜が
既に形成されているので、この[工程−240]におい
て、半導体層(シリコン半導体基板20)の表面に荒れ
が発生することはない。
【0063】[工程−250]半導体層の表面から水素
原子が脱離しない雰囲気温度範囲よりも高い雰囲気温度
(実施例2においては800゜C)に酸化炉30内の雰
囲気温度が達した後、この温度に雰囲気を保持した状態
にて、パイロジェニック酸化法によって、更に酸化膜を
形成する第2の酸化膜形成工程を実行する。具体的に
は、再び、配管52,53を介して燃焼室50内に酸素
ガス及び水素ガスを供給し、燃焼室50内で生成した水
蒸気を配管51、ガス流路31及びガス導入部32を介
して酸化炉30内に導入し、パイロジェニック酸化法に
よって半導体層(シリコン半導体基板20)の表面に総
厚2nmの酸化膜を形成する。尚、所望の厚さの酸化膜
の形成が完了したときの雰囲気温度(実施例2において
は800゜C)は、半導体層の表面に酸化膜の形成を開
始する際の雰囲気温度(実施例2においては350゜
C)よりも高い。
【0064】以上により、半導体層の表面における酸化
膜の形成が完了するので、以降、酸化炉30内を窒素ガ
ス等の不活性ガス雰囲気とし、エレベータ機構43を動
作させて石英ボート44を下降させ、次いで、図示しな
い扉を開き、シリコン半導体基板20を搬出してもよい
が、一層高い特性を有するシリコン酸化膜の形成を意図
する場合には、以下に説明する加熱処理を酸化膜に施す
ことが好ましい。
【0065】[工程−260]即ち、その後、水蒸気の
導入を中止し、窒素ガスをガス導入部32から酸化炉3
0内に導入しつつ、酸化炉30の雰囲気温度をヒータ3
4によって850゜Cまで昇温する。その後、塩化水素
を0.1容量%含有する窒素ガスをガス導入部32から
酸化炉30内に導入し、30分間、加熱処理を行う。以
上により、半導体層の表面に酸化膜を形成する工程が完
了する。以降、酸化炉30内を窒素ガス雰囲気とし、エ
レベータ機構43を動作させて石英ボート44を下降さ
せ、次いで、基板搬入出部40からシリコン半導体基板
20を搬出する。
【0066】[工程−270]以降、実施例1の[工程
−150]〜[工程−180]を実行することによっ
て、p形半導体素子を得ることができる。尚、上述の加
熱処理を実施例1の[工程−130]に引き続き、実行
してもよい。
【0067】(実施例3)実施例3においては、パイロ
ジェニック酸化法の代わりに、プラズマ酸化法に基づ
き、半導体層の表面に酸化膜を形成する。実施例3にお
いては、図1に示したプラズマ処理装置を用いて、プラ
ズマ酸化法及びプラズマ窒化法を実行する。以下、実施
例3の絶縁膜の形成方法及びp形半導体素子の製造方法
(具体的には、デュアルゲート構造を有するCMOSF
ETにおけるpチャネル型MOSFET)を説明する。
【0068】[工程−300]先ず、実施例1の[工程
−100]と同様の工程を実行する。
【0069】[工程−310]次に、シリコン半導体基
板20を、図1に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ11に載置した後、ガス導入部
17から不活性ガス(例えば窒素ガス)を処理室10内
に導入する。そして、加熱手段12によってシリコン半
導体基板20を800゜Cに加熱する。
【0070】[工程−320]その後、希釈用ガスとし
ての不活性ガス(例えば窒素ガス)の処理室10内への
導入を中断し、ガス導入部16A及びガス導入部16B
から処理室10内に水素ガス及び酸素ガスを導入する。
併せて、マグネトロン15にマイクロ波電力を供給し、
マグネトロン15にて生成した1GHz乃至100GH
zのマイクロ波(例えば、2.45GHzのマイクロ
波)波をマイクロ波導波管14を介して処理室10のプ
ラズマ生成領域10Aに導入する。これによって、即
ち、水素ガス及び酸素ガスにマイクロ波を照射すること
によって、上述の式(2−1)〜(2−4)の反応、及
び式(3)、式(4)の反応が生じ、水蒸気が生成す
る。発生した水蒸気は処理室10の下方に位置するプラ
ズマ処理領域10Bに到達し、加熱手段12によって加
熱された半導体層(具体的にはシリコン半導体基板2
0)の表面が酸化される。こうして、半導体層の表面に
厚さ2nmの酸化膜(実施例2においてはシリコン酸化
膜)を形成することができる。酸化膜の形成条件を、以
下の表3に例示する。
【0071】[表3] マイクロ波電力 :10kW マイクロ波周波数:2.45GHz 酸素ガス流量 :10SLM 水素ガス流量 :0.2SLM 基板温度 :800゜C
【0072】[工程−330]その後、マグネトロン1
5へのマイクロ波電力の供給、処理室10への水素ガス
及び酸素ガスの導入を中止し、ガス導入部17から不活
性ガスを処理室10内へ導入しながら、シリコン半導体
基板20を室温まで冷却する。次いで、ガス導入部17
からの不活性ガスの処理室10内への導入を中止する。
その後、ガス導入部16Cから処理室10に窒素ガスを
導入する。併せて、マグネトロン15にマイクロ波電力
を供給し、マグネトロン15にて生成した1GHz乃至
100GHzのマイクロ波(例えば、2.45GHzの
マイクロ波)をマイクロ波導波管14を介して処理室1
0のプラズマ生成領域10Aに導入する。これによっ
て、即ち、窒素ガスに電磁波を照射することによって上
述の式(1−1)〜(1−4)の反応にて生成した励起
状態の窒素分子、窒素分子イオン、窒素原子若しくは窒
素原子イオンが処理室10の下方に位置するプラズマ処
理領域10Bに到達し、酸化膜の表面が窒化される。プ
ラズマ窒化処理の条件は、表1に例示したと同様とすれ
ばよい。
【0073】[工程−340]その後、実施例1の[工
程−160]〜[工程−180]を実行することによっ
て、p形半導体素子を得ることができる。尚、実施例3
においても、プラズマ酸化法に基づき実施例2にて説明
した2段階の酸化を行ってもよい。また、実施例2にて
説明した加熱処理を酸化膜に施してもよい。
【0074】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件やプラズマ処理
装置、酸化膜形成装置の構造は例示であり、適宜変更す
ることができる。
【0075】例えば、実施例2の[工程−240]にお
いて、酸化炉30内への湿式ガスの導入を中止すること
なく、シリコン半導体基板20を800゜Cまで昇温し
てもよい。また、実施例2の[工程−260]におい
て、不活性ガス(例えば窒素ガス)を酸化炉30内に導
入しつつシリコン半導体基板20の温度を加熱手段によ
って850゜Cまで昇温したが、その代わりに、例えば
塩化水素ガスを0.1容量%含有する不活性ガス(例え
ば窒素ガス)をガス導入部32から酸化炉30内に導入
しつつ、シリコン半導体基板20の温度を加熱手段によ
って850゜Cまで昇温してもよい。更には、第1の酸
化膜形成工程、昇温工程、第2の酸化膜形成工程のそれ
ぞれにおける雰囲気に、例えば塩化水素ガスを含ませて
もよい。
【0076】実施例においては、専らシリコン半導体基
板の表面に絶縁膜を形成したが、本発明の絶縁膜の形成
方法に基づき、基板の上に製膜されたエピタキシャルシ
リコン層に絶縁膜を形成することもできるし、基板の上
に形成された絶縁層の上に製膜されたポリシリコン層あ
るいはアモルファスシリコン層等の表面に絶縁膜を形成
することもできる。あるいは又、SOI構造におけるシ
リコン層の表面に絶縁膜を形成してもよいし、半導体素
子や半導体素子の構成要素が形成された基板やこれらの
上に製膜されたシリコン層の表面に絶縁膜を形成しても
よい。更には、半導体素子や半導体素子の構成要素が形
成された基板やこれらの上に製膜された下地絶縁層の上
に形成されたシリコン層の表面に絶縁膜を形成してもよ
い。酸化膜の形成及び/又は酸化膜の表面の窒化処理
は、枚葉方式だけでなく、複数の半導体層を同時に処理
するバッチ方式にて行うこともできる。
【0077】あるいは又、実施例において0.1%フッ
化水素酸水溶液及び純水により半導体層の表面洗浄を行
った後、半導体層を酸化膜形成装置やプラズマ処理装置
(以下、これらの装置を総称して酸化膜形成装置等と呼
ぶ)に搬入したが、半導体層の表面洗浄から酸化膜形成
装置等への搬入までの雰囲気を、不活性ガス(例えば窒
素ガス)雰囲気としてもよい。尚、このような雰囲気
は、例えば、半導体層の表面洗浄装置の雰囲気を不活性
ガス雰囲気とし、且つ、不活性ガスが充填された搬送用
ボックス内に半導体層(例えばシリコン半導体基板)を
納めて酸化膜形成装置等に搬入する方法や、図4に模式
図を示すように、表面洗浄装置、酸化膜形成装置等、搬
送路、ローダー及びアンローダーから構成されたクラス
ターツール装置を用い、表面洗浄装置から酸化膜形成装
置等までを搬送路で結び、かかる表面洗浄装置、搬送路
及び酸化膜形成装置等の雰囲気を不活性ガス雰囲気とす
る方法によって達成することができる。
【0078】あるいは又、0.1%フッ化水素酸水溶液
及び純水により半導体層の表面洗浄を行う代わりに、表
4に例示する条件にて、無水フッ化水素ガスを用いた気
相洗浄法によって半導体層の表面洗浄を行ってもよい。
尚、パーティクルの発生防止のためにメタノールを添加
する。あるいは又、表5に例示する条件にて、塩化水素
ガスを用いた気相洗浄法によって半導体層の表面洗浄を
行ってもよい。尚、半導体層の表面洗浄開始前あるいは
表面洗浄完了後における表面洗浄装置内の雰囲気や搬送
路等内の雰囲気は、不活性ガス雰囲気としてもよいし、
例えば1.3×10-1Pa(10-3Torr)程度の真空雰
囲気としてもよい。尚、搬送路等内の雰囲気を真空雰囲
気とする場合には、半導体層を搬入する際の酸化膜形成
装置等の雰囲気を例えば1.3×10-1Pa(10-3To
rr)程度の真空雰囲気としておき、半導体層の搬入完了
後、酸化膜形成装置等の雰囲気を不活性ガス(例えば窒
素ガス)雰囲気とすればよい。
【0079】[表4] 無水フッ化水素ガス:300SCCM メタノール蒸気 :80SCCM 窒素ガス :1000SCCM 圧力 :0.3Pa 温度 :60゜C
【0080】[表5] 塩化水素ガス/窒素ガス:1容量% 温度 :800゜C
【0081】これらの方法を採用することによって、酸
化膜の形成前に半導体層の表面を汚染等の無い状態に保
つことができる結果、形成された絶縁膜中に水分や有機
物、あるいは又、例えばSi−OHが取り込まれ、形成
された絶縁膜の特性が低下しあるいは欠陥部分が発生す
ることを、効果的に防ぐことができる。
【0082】先に説明したように、プラズマ酸化法を採
用する場合、酸化膜の形成において、処理室10内に水
素ガス及び酸素ガスを導入するが、この際、水素ガスが
処理室10内に流入し、系外に流出することによって爆
鳴気反応が生じることを防止するため、且つ、半導体層
にドライ酸化膜が形成されることを防止するために、例
えば、実施例3の[工程−330]において、ガス導入
部17から処理室10内に例えば流量10SLMの希釈
用ガスとしての不活性ガス(例えば窒素ガス)を導入し
ながら、ガス導入部16Aから処理室10内に流量0.
2SLMの水素ガスを導入し、その後、例えばガス導入
部16Bから処理室10内に例えば流量10SLMの酸
素ガスの導入を開始し、希釈用の不活性ガスの処理室1
0内への導入を中止すればよい。次いで、マグネトロン
15にマイクロ波電力を供給し、マグネトロン15にて
生成した例えば2.45GHzのマイクロ波をマイクロ
波導波管14を介して処理室10のプラズマ生成領域1
0Aに導入する。このような操作によって、水蒸気生成
前の処理室10内における水素ガス濃度は十分に低い値
となり、爆鳴気反応が生じることを確実に防止すること
ができ、しかも、ドライ酸化膜の形成を確実に防止する
ことができる。
【0083】
【発明の効果】本発明においては、アルゴンガスのよう
な電離促進ガスを含まない、あるいは、僅かしか含まな
い窒素ガス雰囲気にマイクロ波を照射するので、電離促
進ガスの分子あるいは原子による酸化膜への悪影響を防
ぎ、優れた特性を有する絶縁膜を得ることができる。そ
して、プラズマ窒化法にて酸化膜の表面を窒化するの
で、電流駆動能力の低下等の半導体素子特性への悪影響
がない。更には、酸化膜を窒化するので、例えばゲート
電極形成後の半導体装置製造工程における各種の熱処理
によってゲート電極に含まれるp形不純物がゲート絶縁
膜を通過して半導体層まで到達する結果、PMOS半導
体素子の閾値電圧が変動するといった現象を確実に回避
することができる。
【図面の簡単な説明】
【図1】本発明の方法の実施に適したプラズマ処理装置
の概念図である。
【図2】実施例1の絶縁膜の形成方法を説明するための
シリコン半導体基板等の模式的な一部断面図である。
【図3】パイロジェニック酸化法に基づき酸化膜を形成
するための縦型方式の酸化膜形成装置の概念図である。
【図4】クラスターツール装置の模式図である。
【符号の説明】
10・・・処理室、10A・・・プラズマ生成領域、1
0B・・・プラズマ処理領域、11・・・ステージ、1
2・・・加熱手段、13・・・磁石、14・・・マイク
ロ波導波管、15・・・マグネトロン、16A,16
B,16C,17・・・ガス導入部、18・・・ガス排
気部、19・・・ヒータ、20・・・シリコン半導体基
板、21・・・素子分離領域、22・・・絶縁膜(ゲー
ト絶縁膜)、23・・・ゲート電極、24・・・サイド
ウオール、25・・・ソース/ドレイン領域、26・・
・層間絶縁層、27・・・配線
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F040 DA19 DB03 DC01 EC07 ED00 ED01 ED05 ED06 EF02 EK01 FB02 FC00 5F048 AA07 AB01 AC03 BA14 BB06 BB07 BB09 BB11 BB12 BC06 BG12 DA00 DA25 5F058 BA01 BA20 BB04 BD01 BD03 BD04 BD06 BD15 BE03 BF51 BF52 BF55 BF61 BF62 BF63 BF65 BF68 BF72 BF73 BF74 BH01 BH02 BH04 BJ01

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】(イ)半導体層の表面に酸化膜を形成する
    工程と、 (ロ)窒素ガスがガス分圧比として90%以上含まれる
    雰囲気ガスにマイクロ波を照射することによって生成し
    た励起状態の窒素分子、窒素分子イオン、窒素原子若し
    くは窒素原子イオンにより該酸化膜の表面を窒化する工
    程、から成ることを特徴とする絶縁膜の形成方法。
  2. 【請求項2】マイクロ波の周波数は1GHz乃至100
    GHzであることを特徴とする請求項1に記載の絶縁膜
    の形成方法。
  3. 【請求項3】前記工程(イ)において、酸素ガスと水素
    ガスとを燃焼させることによって生成した水蒸気、若し
    くは、触媒を用いた触媒作用に基づき水素ガスと酸化性
    ガスとを反応させることによって生成した水蒸気に基づ
    き半導体層の表面に酸化膜を形成することを特徴とする
    請求項1に記載の絶縁膜の形成方法。
  4. 【請求項4】(A)半導体層の表面にゲート絶縁膜を形
    成する工程と、 (B)該ゲート絶縁膜上にp形不純物を含むシリコン層
    から成るゲート電極を形成する工程、を含むp形半導体
    素子の製造方法であって、 工程(A)は、 (イ)半導体層の表面に酸化膜を形成する工程と、 (ロ)窒素ガスがガス分圧比として90%以上含まれる
    雰囲気ガスにマイクロ波を照射することによって生成し
    た励起状態の窒素分子、窒素分子イオン、窒素原子若し
    くは窒素原子イオンにより該酸化膜の表面を窒化する工
    程、から成ることを特徴とするp形半導体素子の製造方
    法。
  5. 【請求項5】マイクロ波の周波数は1GHz乃至100
    GHzであることを特徴とする請求項4に記載のp形半
    導体素子の製造方法。
  6. 【請求項6】前記工程(イ)において、酸素ガスと水素
    ガスとを燃焼させることによって生成した水蒸気、若し
    くは、触媒を用いた触媒作用に基づき水素ガスと酸化性
    ガスとを反応させることによって生成した水蒸気に基づ
    き半導体層の表面に酸化膜を形成することを特徴とする
    請求項4に記載のp形半導体素子の製造方法。
JP11144707A 1999-05-25 1999-05-25 絶縁膜の形成方法及びp形半導体素子の製造方法 Pending JP2000332009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11144707A JP2000332009A (ja) 1999-05-25 1999-05-25 絶縁膜の形成方法及びp形半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11144707A JP2000332009A (ja) 1999-05-25 1999-05-25 絶縁膜の形成方法及びp形半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2000332009A true JP2000332009A (ja) 2000-11-30

Family

ID=15368426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11144707A Pending JP2000332009A (ja) 1999-05-25 1999-05-25 絶縁膜の形成方法及びp形半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2000332009A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343961A (ja) * 2001-05-15 2002-11-29 Sony Corp 半導体装置の製造方法
KR20030037583A (ko) * 2001-11-06 2003-05-14 삼성전자주식회사 실리콘질화막 형성방법 및 장치
EP1453083A1 (en) * 2001-12-07 2004-09-01 Tokyo Electron Limited Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
KR100668970B1 (ko) 2003-11-05 2007-01-12 동부일렉트로닉스 주식회사 플라즈마 처리장치 및 이를 사용한 질화막 형성 방법
US7192887B2 (en) 2003-01-31 2007-03-20 Nec Electronics Corporation Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
JP2007201507A (ja) * 2007-05-01 2007-08-09 Tokyo Electron Ltd 基板処理方法および基板処理装置
US7429539B2 (en) 2002-05-16 2008-09-30 Tokyo Electron Limited Nitriding method of gate oxide film
US7517751B2 (en) 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
JP2010050462A (ja) * 2001-01-22 2010-03-04 Tokyo Electron Ltd 電子デバイス材料の製造方法
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法
JP2012089855A (ja) * 2000-03-13 2012-05-10 Foundation For Advancement Of International Science シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
CN116844939A (zh) * 2023-07-06 2023-10-03 北京屹唐半导体科技股份有限公司 用于半导体工件的低压氧化处理方法和装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089855A (ja) * 2000-03-13 2012-05-10 Foundation For Advancement Of International Science シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
JP2010050462A (ja) * 2001-01-22 2010-03-04 Tokyo Electron Ltd 電子デバイス材料の製造方法
JP2002343961A (ja) * 2001-05-15 2002-11-29 Sony Corp 半導体装置の製造方法
KR20030037583A (ko) * 2001-11-06 2003-05-14 삼성전자주식회사 실리콘질화막 형성방법 및 장치
EP1453083A1 (en) * 2001-12-07 2004-09-01 Tokyo Electron Limited Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
EP1453083A4 (en) * 2001-12-07 2007-01-10 Tokyo Electron Ltd INSULATING FILM NITRIDING PROCESS, SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME, AND SURFACE TREATING DEVICE AND METHOD
US7517751B2 (en) 2001-12-18 2009-04-14 Tokyo Electron Limited Substrate treating method
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
US7560396B2 (en) 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
US7429539B2 (en) 2002-05-16 2008-09-30 Tokyo Electron Limited Nitriding method of gate oxide film
US7192887B2 (en) 2003-01-31 2007-03-20 Nec Electronics Corporation Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
KR100668970B1 (ko) 2003-11-05 2007-01-12 동부일렉트로닉스 주식회사 플라즈마 처리장치 및 이를 사용한 질화막 형성 방법
JP2007201507A (ja) * 2007-05-01 2007-08-09 Tokyo Electron Ltd 基板処理方法および基板処理装置
JP2010219536A (ja) * 2009-03-18 2010-09-30 Taiwan Semiconductor Manufacturing Co Ltd 半導体装置及びその製造方法
US20210249273A1 (en) * 2018-05-08 2021-08-12 Sony Semiconductor Solutions Corporation Etching method of oxide semiconductor film, oxide semiconductor workpiece, and electronic device
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
CN112740376A (zh) * 2018-09-13 2021-04-30 株式会社国际电气 半导体装置的制造方法、基板处理装置和程序
JPWO2020054038A1 (ja) * 2018-09-13 2021-08-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
JP7165743B2 (ja) 2018-09-13 2022-11-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
CN112740376B (zh) * 2018-09-13 2024-01-30 株式会社国际电气 半导体装置的制造方法、基板处理装置和记录介质
US11908682B2 (en) 2018-09-13 2024-02-20 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
CN116844939A (zh) * 2023-07-06 2023-10-03 北京屹唐半导体科技股份有限公司 用于半导体工件的低压氧化处理方法和装置

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US6589349B2 (en) Apparatus for forming silicon oxide film and method of forming silicon oxide film
JP5358165B2 (ja) 半導体集積回路装置の製造方法
JP4001498B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成システム
JP2000349081A (ja) 酸化膜形成方法
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2000332009A (ja) 絶縁膜の形成方法及びp形半導体素子の製造方法
JP2000332245A (ja) 半導体装置の製造方法及びp形半導体素子の製造方法
JP4403321B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JPH11162970A (ja) 酸化膜の形成方法
JPH11204517A (ja) シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JP3588994B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JP2000332005A (ja) プラズマ窒化処理装置、絶縁膜の形成方法及びp形半導体素子の製造方法
JP2001127280A (ja) 半導体装置の製造方法及びpチャネル型半導体装置の製造方法
JPH11186255A (ja) シリコン酸化膜の形成方法
JP2000340670A (ja) 絶縁膜及びその形成方法
JP2000068266A (ja) 酸化膜の形成方法
JP2000216156A (ja) シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3800788B2 (ja) シリコン酸化膜の形成方法
JPH1167747A (ja) シリコン酸化膜の形成方法及び酸化膜成膜装置
JP2000243752A (ja) シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法
JPH11288933A (ja) 絶縁膜の形成方法及びp形半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016