JP2000216156A - シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法 - Google Patents

シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法

Info

Publication number
JP2000216156A
JP2000216156A JP11013458A JP1345899A JP2000216156A JP 2000216156 A JP2000216156 A JP 2000216156A JP 11013458 A JP11013458 A JP 11013458A JP 1345899 A JP1345899 A JP 1345899A JP 2000216156 A JP2000216156 A JP 2000216156A
Authority
JP
Japan
Prior art keywords
silicon
atmosphere
gas
oxide film
oxynitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11013458A
Other languages
English (en)
Inventor
Akihide Kashiwagi
章秀 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11013458A priority Critical patent/JP2000216156A/ja
Publication of JP2000216156A publication Critical patent/JP2000216156A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】優れた特性を有する薄いシリコン窒化酸化膜を
安定して形成することができ、しかも、p形半導体素子
のゲート電極形成におけるボロン原子の拡散を確実に抑
制することを可能にするシリコン窒化酸化膜の形成方法
を提供する。 【解決手段】シリコン窒化酸化膜の形成方法は、(イ)
表面を終端した水素原子が脱離しない雰囲気温度にて、
シリコン層40の表面を熱酸化することによって、シリ
コン酸化膜42を形成する工程と、(ロ)得られたシリ
コン酸化膜42を窒化処理することによって、シリコン
窒化酸化膜42Aを得る工程から成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン窒化酸化
膜の形成方法、及び、かかるシリコン窒化酸化膜の形成
方法をゲート絶縁膜の形成に適用したp形半導体素子の
製造方法、より具体的には、デュアルゲート構造を有す
るCMOSFETにおけるpチャネル型MOSFETの
製造方法に関する。
【0002】
【従来の技術】例えば、シリコン半導体基板を基にした
MOS型半導体装置の製造においては、シリコン酸化膜
から成るゲート絶縁膜をシリコン半導体基板の表面に形
成する必要がある。また、薄膜トランジスタ(TFT)
の製造においても、絶縁性基板の上に設けられたシリコ
ン層の表面にシリコン酸化膜から成るゲート絶縁膜を形
成する必要がある。このようなシリコン酸化膜は、半導
体装置の信頼性を担っているといっても過言ではない。
従って、シリコン酸化膜には、常に、高い絶縁破壊耐圧
及び長期信頼性が要求される。
【0003】半導体装置の高集積化に伴い、MOS型半
導体装置のゲート絶縁膜も薄膜化されつつあり、ゲート
長0.1μm世代の半導体装置におけるゲート絶縁膜の
厚さは4nm程度あるいはそれ以下になると予想されて
いる。シリコン酸化膜の形成方法は、大きくは、乾燥酸
素を酸化種として用いる乾燥酸化法と、水蒸気を酸化種
として用いる加湿酸化法の2つに分類される。乾燥酸化
法は、加熱されたシリコン半導体基板に十分乾燥した酸
素を供給することによってシリコン半導体基板の表面に
シリコン酸化膜を形成する方法である。また、加湿酸化
法は、水蒸気を含む高温の酸化性雰囲気中でシリコン半
導体基板の表面にシリコン酸化膜を形成する方法であ
る。
【0004】近年、CMOSトランジスタにおいては、
低消費電力化のために低電圧化が図られており、そのた
めに、PMOS半導体素子とNMOS半導体素子に対し
て、十分に低く、しかも対称な閾値電圧が要求される。
このような要求に対処するために、PMOS半導体素子
においては、これまでのn形不純物を含むポリシリコン
層から構成されたゲート電極に替わり、p形不純物を含
むポリシリコン層から構成されたゲート電極が用いられ
るようになっている。ところが、通常用いられるp形不
純物であるボロン原子(B)は、ゲート電極形成後の半
導体装置製造工程における各種の熱処理によってゲート
電極からゲート絶縁膜を通過し、シリコン半導体基板に
まで容易に到達し、PMOS半導体素子の閾値電圧を変
動させる場合がある。
【0005】このようなボロン原子(B)のシリコン半
導体基板への拡散に起因したPMOS半導体素子の閾値
電圧の変動を抑制するために、窒素原子をシリコン酸化
膜中に導入する方法が試みられており、ボロン原子拡散
抑制の効果も確認されている。尚、窒素原子が導入され
たシリコン酸化膜をシリコン窒化酸化膜と呼ぶ。
【0006】窒素原子をシリコン酸化膜中に導入する方
法として、 窒素イオンをイオン注入したシリコン半導体基板を
熱酸化する方法(第1の方法) シリコン半導体基板表面に形成されたシリコン酸化
膜をアンモニア雰囲気中で熱処理した後、再びシリコン
半導体基板を酸化する方法(第2の方法) シリコン半導体基板表面に形成されたシリコン酸化
膜をNO雰囲気中あるいはN2O雰囲気中で熱処理する
方法(第3の方法) シリコン半導体基板をNO又はN2O雰囲気中で熱
処理する方法(第4の方法) 等を挙げることができる。
【0007】
【発明が解決しようとする課題】しかしながら、第1の
方法では、イオン注入に起因してシリコン酸化膜に損傷
が発生し、シリコン窒化酸化膜の信頼性が低下するとい
った問題がある。第2の方法では、アンモニア雰囲気中
での熱処理によってシリコン窒化酸化膜中に−H、−O
H等の形態で水素が取り込まれる。かかる−H、Si−
OH基は電子トラップの源となるので、シリコン窒化酸
化膜に取り込まれた水素をシリコン窒化酸化膜から追い
出す必要がある。そのために、再度の酸化処理が必要と
され、その結果、シリコン窒化酸化膜の膜厚が厚くなる
といった問題がある。NOガスやN 2Oガスは酸化性ガ
スであるが故に、第4の方法のように、直接、シリコン
半導体基板を酸窒化する方法もあるが、これらのガスは
酸素ガスや水蒸気と比較して酸化力が弱い。それ故、3
〜4nmのシリコン窒化酸化膜を形成することは生産面
で不向きである。
【0008】NO雰囲気中あるいはN2O雰囲気中で熱
処理する第3の方法においては、通常、シリコン酸化膜
の形成を750゜C乃至900゜Cの酸化性雰囲気中で
行う。窒素原子は、特に、シリコン半導体基板表面とシ
リコン酸化膜の界面近傍のシリコン原子の未結合の部分
(ダングリング・ボンド)に多く導入される。導入され
た窒素原子がどのような形態で作用するかは明確でない
が、この窒素原子の導入により、界面近傍のシリコン半
導体基板中に界面準位が生成し、また、シリコン窒化酸
化膜中に固定電荷が生成することが知られている。そし
て、これらの界面準位や固定電荷が生成すると、トラン
ジスタ素子の閾値電圧の制御が困難となり、更には、タ
ーンオン特性の劣化にも繋がる。
【0009】これらの問題は、NO雰囲気中あるいはN
2O雰囲気中で熱処理した後、再度、酸化処理を行うこ
とによって回避することが可能である。その理由は、窒
素原子が導入されたことに起因した欠陥が、再び酸化処
理を行うことによって消滅するためであると考えられて
いる。しかしながら、シリコン窒化酸化膜の膜厚の増加
を伴うために、このような方法を極薄のシリコン窒化酸
化膜の形成に適用することは、場合によっては困難であ
る。
【0010】従って、本発明の目的は、優れた特性を有
する薄いシリコン窒化酸化膜を安定して形成することが
でき、しかも、p形半導体素子を構成するゲート電極か
らのボロン原子の拡散を確実に抑制することを可能にす
るシリコン窒化酸化膜の形成方法、及び、かかるシリコ
ン窒化酸化膜の形成方法をゲート絶縁膜の形成に適用し
たp形半導体素子の製造方法、より具体的には、デュア
ルゲート構造を有するCMOSFETにおけるpチャネ
ル型MOSFETの製造方法を提供することにある。
【0011】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のシリコン窒化酸化膜の形成方法は、(イ)
表面を終端した水素原子が脱離しない雰囲気温度にて、
シリコン層の表面を熱酸化することによって、シリコン
酸化膜を形成する工程と、(ロ)得られたシリコン酸化
膜を窒化処理することによって、シリコン窒化酸化膜を
得る工程、から成ることを特徴とする。
【0012】上記の目的を達成するための本発明のp形
半導体素子の製造方法は、(A)シリコン層の表面にゲ
ート絶縁膜を形成する工程と、(B)該ゲート絶縁膜上
にp形不純物を含むシリコン層から成るゲート電極を形
成する工程、を含み、工程(A)は、(イ)表面を終端
した水素原子が脱離しない雰囲気温度にて、シリコン層
の表面を熱酸化することによって、シリコン酸化膜を形
成する工程と、(ロ)得られたシリコン酸化膜を窒化処
理することによって、シリコン窒化酸化膜から成るゲー
ト絶縁膜を得る工程、から成ることを特徴とする。
【0013】本発明のp形半導体素子の製造方法におい
ては、p形不純物を含むシリコン層(例えばポリシリコ
ン層やアモルファスシリコン層)から成るゲート電極の
形成方法として、例えば、p形不純物(例えば、ボロ
ン)を含むシリコン層をCVD法に基づき形成した後に
かかるシリコン層をパターニングする方法、不純物を含
まないシリコン層をCVD法にて形成した後にp形不純
物(例えばボロンやBF 2)をイオン注入法にてシリコ
ン層に注入し、次いでシリコン層をパターニングする方
法、不純物を含まないシリコン層をCVD法にて形成し
た後にパターニングを行い、次いで、p形不純物(例え
ばボロンやBF2)をイオン注入法にてシリコン層に注
入する方法を挙げることができる。尚、工程(B)にお
いて、p形不純物を含むシリコン層を形成した後、この
シリコン層上にシリサイド層を形成し、次いで、シリサ
イド層及びシリコン層をパターニングすることによっ
て、ポリサイド構造を有するゲート電極を形成してもよ
い。あるいは又、工程(B)において、p形不純物を含
むシリコン層を形成した後、このシリコン層上にタング
ステン等の高融点金属材料層を形成する。尚、シリコン
層と高融点金属材料層との反応を防止するための反応防
止膜として、シリコン層上に高融点金属の窒化物(例え
ばWN)を形成し、その上に高融点金属材料層を形成す
ることが好ましい。次いで、高融点金属材料層及びシリ
コン層をパターニングすることによって2層構造を有す
るゲート電極を形成してもよい。
【0014】本発明のシリコン窒化酸化膜の形成方法あ
るいはp形半導体素子の製造方法(以下、これらを総称
して、単に本発明の方法と呼ぶ場合がある)において
は、工程(イ)において、表面を終端した水素原子が脱
離しない雰囲気温度にてシリコン層の表面を熱酸化する
ことによってシリコン酸化膜を形成するが、かかる雰囲
気温度におけるシリコン層の酸化速度は極めて遅い。例
えば、400゜Cの乾燥酸素ガス雰囲気中では、形成開
始から10分で1.1nmの膜厚にシリコン酸化膜が成
長した後は、殆ど膜厚の増加は見られない。また、シリ
コン原子の酸化は、シリコン層の最表面からではなく、
1層内部のシリコン原子から始まる。即ち、所謂バック
ボンドから始まる。従って、シリコン層とシリコン酸化
膜との間の界面の平滑性が原子レベルで保たれる。それ
故、高温(例えば800゜C前後)での酸化反応と比較
してダングリング・ボンドの生成は少ない。但し、従来
の酸化温度よりも低温での酸化反応であるが故に、界面
に発生する歪みは緩和されない。従って、工程(ロ)に
おいてシリコン酸化膜に導入された窒素原子は、ダング
リング・ボンドに終端するよりも、この残留歪みを有す
るシリコン原子と多く結合し、弱いSi−Si結合やS
i−O結合はSi−N結合に置換される。以上のよう
に、最終的に得られるシリコン窒化酸化膜においては、
シリコン窒化酸化膜とシリコン層との界面ではSi−O
−Si結合が保持され、また、弱いSi−Si結合やS
i−O結合はSi−N結合に置換されるので、導入され
た窒素原子に起因して界面近傍のシリコン半導体基板中
に界面準位が生成したり、シリコン窒化酸化膜中に固定
電荷が生成することが無い。また、形成されるシリコン
窒化酸化膜の膜厚が極めて薄いので、後述する工程
(ハ)においてシリコン窒化酸化膜を更に熱酸化して
も、極薄のシリコン窒化酸化膜を得ることができる。
【0015】また、シリコン酸化膜を窒化するので、例
えばゲート電極形成後の半導体装置製造工程における各
種の熱処理によってボロン原子がゲート絶縁膜を通過し
てシリコン層にまで到達し、PMOS半導体素子の閾値
電圧が変動するといった現象を確実に回避することがで
きる。
【0016】本発明においては、工程(イ)における熱
酸化雰囲気を、酸素ガス雰囲気(所謂、乾燥酸化法)、
水蒸気雰囲気(所謂、加湿酸化法)、又は、水蒸気と酸
素ガスの混合ガス雰囲気(所謂、加湿酸化法)とするこ
とができる。更には、工程(イ)における熱酸化雰囲気
の温度は、雰囲気の圧力が1.01325×105Pa
(1気圧)において450゜C以下、好ましくは400
゜C以下、一層好ましくは350゜C以下であることが
望ましい。工程(イ)における熱酸化雰囲気の温度の下
限値は、シリコン酸化膜が形成されない雰囲気温度であ
る。但し、水蒸気を含む雰囲気でのシリコン酸化膜の形
成にあっては、結露によってシリコン酸化膜の形成が妨
げられない温度とする必要があり、より具体的には、水
蒸気がシリコン層上で結露しない温度以上、好ましくは
200゜C以上、より好ましくは300゜C以上とする
ことが、結露対策及びスループットの面から望ましい。
また、工程(ロ)における窒化処理雰囲気を、NOガス
及び/又はN2Oガス雰囲気とすることが好ましい。
【0017】本発明においては、所望の膜厚を有するシ
リコン窒化酸化膜を形成するために、工程(ロ)の後、
(ハ)シリコン窒化酸化膜を更に熱酸化する工程を更に
含めることができる。この場合、工程(ハ)における熱
酸化雰囲気の温度は、工程(イ)における熱酸化雰囲気
の温度よりも高くすることが好ましい。尚、工程(ハ)
における熱酸化雰囲気を、酸素ガス雰囲気(所謂、乾燥
酸化法)、水蒸気雰囲気(所謂、加湿酸化法)、又は、
水蒸気と酸素ガスの混合ガス雰囲気(所謂、加湿酸化
法)とすることができる。また、工程(ロ)における窒
化処理雰囲気は、NOガス、N2Oガス及びNH3ガスか
ら成る群から選択された少なくとも1種のガス雰囲気か
ら成ることが好ましい。尚、工程(ハ)を実行するの
で、NH3ガスを用いた場合であっても、シリコン窒化
酸化膜中に導入された水素原子をシリコン窒化酸化膜か
ら追い出すことができる。
【0018】本発明の方法においては、工程(イ)及び
工程(ロ)、必要に応じて工程(ハ)を同一の処理室内
で行うことが、装置構成の簡素化、あるいはシリコン窒
化酸化膜やゲート絶縁膜の形成時間の短縮化の面から好
ましいが、これに限定するものではなく、工程(イ)、
工程(ロ)、必要に応じて工程(ハ)を異なる処理室で
行ってもよい。工程(イ)、工程(ロ)、必要に応じて
工程(ハ)のそれぞれを、バッチ式にて行ってもよい
し、枚葉式にて行ってもよい。
【0019】水蒸気を生成させる方法として、パイロジ
ェニック法、純水を加熱する方法、酸素ガス又は不活性
ガスによって加熱純水をバブリングする方法、水素ガス
及び酸素ガスに電磁波(例えば周波数2.45GHzの
マイクロ波)を照射する方法、触媒(例えば、NiO等
のNi系触媒、PtやPtO2等のPt系触媒、Pdや
PdO等のPd系触媒、Ir系触媒、RuやRuO2
のRu系触媒、AgやAg2O等のAg系触媒、Au系
触媒、CuO等のCu系触媒、MnO2等のMn系触
媒、Co34等のCo系触媒)を用いた触媒作用に基づ
き水素ガスと酸化性ガスとを反応させる方法、これらの
生成方法を併用した方法とすることができる。
【0020】形成されたシリコン窒化酸化膜の特性を一
層向上させるために、本発明においては、工程(ロ)の
完了後、場合によっては工程(ハ)の完了後、形成され
たシリコン窒化酸化膜に不活性ガス雰囲気で熱処理を施
してもよい。熱処理における不活性ガスとしては、窒素
ガス、アルゴンガス、ヘリウムガスを例示することがで
きる。熱処理の温度は、700〜1200゜C、好まし
くは700〜1000゜C、更に好ましくは700〜9
50゜Cである。また、熱処理の時間は、枚葉処理にて
行う場合、1〜10分とすることが好ましく、バッチ式
にて行う場合、5〜60分、好ましくは10〜40分、
更に好ましくは20〜30分とすることが望ましい。
尚、熱処理の雰囲気を、ハロゲン元素を含有する不活性
ガス雰囲気としてもよい。ハロゲン元素を含有する不活
性ガス雰囲気中で酸化膜を熱処理することによって、タ
イムゼロ絶縁破壊(TZDB)特性及び経時絶縁破壊
(TDDB)特性に優れた酸化膜を得ることができる。
ハロゲン元素として、塩素、臭素、フッ素を挙げること
ができるが、なかでも塩素であることが望ましい。不活
性ガス中に含有されるハロゲン元素の形態としては、例
えば、塩化水素(HCl)、CCl4、C2HCl3、C
2、HBr、NF3を挙げることができる。不活性ガス
中のハロゲン元素の含有率は、分子又は化合物の形態を
基準として、0.001〜10容量%、好ましくは0.
005〜10容量%、更に好ましくは0.02〜10容
量%である。例えば塩化水素ガスを用いる場合、不活性
ガス中の塩化水素ガス含有率は0.02〜10容量%で
あることが望ましい。
【0021】通常、シリコン半導体基板の表面にシリコ
ン酸化膜を形成する前に、NH4OH/H22水溶液で
洗浄し更にHCl/H22水溶液で洗浄するというRC
A洗浄によりシリコン半導体基板の表面を洗浄し、その
表面から微粒子や金属不純物を除去した後、フッ化水素
酸水溶液及び純水によるシリコン半導体基板の洗浄を行
う。ところが、その後、シリコン半導体基板が大気に曝
されると、シリコン半導体基板の表面が汚染され、水分
や有機物がシリコン半導体基板の表面に付着し、あるい
は又、シリコン半導体基板表面のSi原子が水酸基(O
H)と結合する虞がある(例えば、文献 "Highly-relia
ble Gate Oxide Formation for Giga-Scale LSIs by us
ing Closed Wet Cleaning System and Wet Oxidation w
ith Ultra-Dry Unloading", J. Yugami, et al., Inter
national Electron Device Meeting Technical Digest
95, pp 855-858 参照)。このような場合、そのままの
状態でシリコン酸化膜の形成を開始すると、形成された
シリコン酸化膜中に水分や有機物、あるいは又、例えば
Si−OHが取り込まれ、形成されたシリコン酸化膜の
特性低下あるいは欠陥部分の発生の原因となり得る。
尚、欠陥部分とは、シリコンダングリングボンド(Si
・)やSi−H結合といった欠陥が含まれるシリコン酸
化膜の部分、あるいは又、Si−O−Si結合が応力に
よって圧縮され若しくはSi−O−Si結合の角度が大
きい若しくはバルクのシリコン酸化膜中のSi−O−S
i結合の角度と異なるといったSi−O−Si結合が含
まれたシリコン酸化膜の部分を意味する。それ故、この
ような問題の発生を回避するためには、シリコン酸化膜
の形成の前にシリコン層表面を洗浄する工程を含み、表
面洗浄後のシリコン層を大気に曝すことなく(即ち、例
えば、シリコン層表面の洗浄からシリコン酸化膜の形成
工程の開始までの雰囲気を不活性ガス雰囲気若しくは真
空雰囲気とし)、シリコン酸化膜の形成を実行すること
が好ましい。これによって、例えばシリコン層としてシ
リコン半導体基板を用いる場合、大部分が水素で終端さ
れ、極一部がフッ素で終端された表面を有するシリコン
半導体基板の表面にシリコン酸化膜を形成することがで
き、形成されたシリコン酸化膜の特性低下あるいは欠陥
部分の発生を防止することができる。
【0022】シリコン層としては、シリコン単結晶ウエ
ハといったシリコン半導体基板だけでなく、半導体基板
上に形成されたエピタキシャルシリコン層、ポリシリコ
ン層、あるいはアモルファスシリコン層、更には、シリ
コン半導体基板やこれらの層に半導体素子が形成された
もの等、シリコン窒化酸化膜を形成すべき下地を意味す
る。シリコン層にシリコン窒化酸化膜を形成するとは、
半導体基板等の上若しくは上方に形成されたシリコン層
にシリコン窒化酸化膜を形成する場合だけでなく、半導
体基板の表面にシリコン窒化酸化膜を形成する場合を含
む。尚、シリコン単結晶ウエハは、CZ法、MCZ法、
DLCZ法、FZ法等、如何なる方法で作製されたウエ
ハであってもよく、また、予め水素アニールが加えられ
たものでもよい。また、シリコン層にはSi−Ge混晶
系も包含される。
【0023】本発明のシリコン窒化酸化膜の形成方法
は、例えばNMOS型やPMOS型FETのゲート絶縁
膜、トップゲート型若しくはボトムゲート型薄膜トラン
ジスタ(TFT)のゲート絶縁膜の形成、フラッシュメ
モリのトンネル絶縁膜の形成等、各種半導体装置におけ
る絶縁膜の形成に適用することができる。
【0024】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
【0025】(実施例1)実施例1にて用いたシリコン
窒化酸化膜形成装置の概念図を図1に示す。パイロジェ
ニック酸化法によってシリコン酸化膜を形成するための
縦型方式のシリコン窒化酸化膜形成装置は、垂直方向に
保持された石英製の二重管構造の処理室10と、処理室
10へ水蒸気等を導入するためのガス導入部12と、処
理室10からガスを排気するガス排気部13と、SiC
から成る円筒状の均熱管16を介して処理室10内を所
定の雰囲気温度に保持するためのヒータ14と、基板搬
入出部20と、基板搬入出部20へ窒素ガスを導入する
ためのガス導入部21と、基板搬入出部20からガスを
排気するガス排気部22と、処理室10と基板搬入出部
20とを仕切るシャッター15と、シリコン半導体基板
を処理室10内に搬入出するためのエレベータ機構23
から構成されている。エレベータ機構23には、シリコ
ン半導体基板を載置するための石英ボート24が取り付
けられている。また、燃焼室30に供給された水素ガス
を酸素ガスと、燃焼室30内で高温にて混合し、燃焼さ
せることによって、水蒸気を生成させる。かかる水蒸気
は、配管31、ガス流路11及びガス導入部12を介し
て処理室10内に導入される。尚、ガス流路11は、二
重管構造の処理室10の内壁及び外壁の間の空間に相当
する。
【0026】実施例1においては、シリコン層としてシ
リコン半導体基板を用い、パイロジェニック法にて生成
された水蒸気(水蒸気と酸素ガスの混合ガス雰囲気)に
基づきシリコン層の表面を熱酸化する。また、NOガス
雰囲気中で窒化処理を行う。以下、実施例1のシリコン
窒化酸化膜の形成方法及びp形半導体素子(具体的に
は、デュアルゲート構造を有するCMOSFETにおけ
るpチャネル型MOSFET)の製造方法を、図1及び
図2を参照して説明する。
【0027】[工程−100]先ず、ボロンをドープし
た直径8インチのP型シリコンウエハ(CZ法にて作
製)であるシリコン半導体基板40に、公知の方法でL
OCOS構造を有する素子分離領域41を形成し、次い
で、公知のパイロジェニック法で厚さ30nmのシリコ
ン酸化膜をシリコン半導体基板40の表面に形成した
後、ウエルイオン注入、チャネルストップイオン注入、
閾値調整イオン注入を行った後、シリコン酸化膜をフッ
酸を用いて除去する。尚、素子分離領域はトレンチ構造
を有していてもよいし、LOCOS構造とトレンチ構造
の組み合わせであってもよい。その後、NH4OH/H2
2水溶液で洗浄し更にHCl/H22水溶液で洗浄す
るというRCA洗浄によりシリコン半導体基板40の表
面の微粒子や金属不純物を除去し、次いで、0.1%フ
ッ化水素酸水溶液及び純水によるシリコン半導体基板4
0の表面洗浄を行い、シリコン半導体基板40の表面を
露出させる(図2の(A)参照)。尚、シリコン半導体
基板40の表面は大半が水素で終端しており、極一部が
フッ素で終端されている。
【0028】[工程−110]次に、シリコン半導体基
板40を、図1に示したシリコン窒化酸化膜形成装置の
基板搬入出部20に図示しない扉から搬入し、石英ボー
ト24に載置した。尚、処理室10へガス導入部12か
ら窒素ガスを導入し、処理室10内を窒素ガス等の不活
性ガス雰囲気とし(減圧雰囲気であってもよい)、且
つ、均熱管16を介してヒータ14によって処理室10
内の雰囲気温度を350゜Cに保持する。尚、この状態
においては、シャッター15は閉じておく。
【0029】[工程−120]そして、基板搬入出部2
0へのシリコン半導体基板40の搬入が完了した後、図
示しない扉を閉め、基板搬入出部20にガス導入部21
から窒素ガスを導入し、ガス排気部22から排出し、基
板搬入出部20内を窒素ガス雰囲気とする。尚、基板搬
入出部20内の酸素ガス濃度をモニターし、酸素ガス濃
度が例えば100ppm以下となったならば、基板搬入
出部20内が十分に窒素ガス雰囲気となったと判断す
る。その後、シャッター15を開き、エレベータ機構2
3を作動させて石英ボート24を上昇させ(上昇速度:
250mm/分)、シリコン半導体基板40を石英製の
二重管構造の処理室10内に搬入する。エレベータ機構
23が最上昇位置に辿り着くと、石英ボート24の基部
によって処理室10と基板搬入出部20との間は連通し
なくなる。処理室10内の雰囲気温度はヒータ14によ
って350゜Cに保持されているので、即ち、シリコン
半導体基板40の表面を終端した水素原子が脱離しない
雰囲気温度に処理室10内が保持されているので、シリ
コン半導体基板40の表面に荒れが発生することを抑制
することができる。
【0030】[工程−130]次いで、シリコン半導体
基板40の表面を終端した水素原子が脱離しない雰囲気
温度にて、シリコン層(具体的には、シリコン半導体基
板40)の表面を熱酸化することによって、シリコン酸
化膜を形成する。具体的には、雰囲気温度を350゜C
に保持し、パイロジェニック法によってシリコン層(シ
リコン半導体基板40)の表面にシリコン酸化膜42を
形成する。実施例1においては、配管32,33を介し
て燃焼室30内に酸素ガス及び水素ガスを供給し、燃焼
室30内で生成した水蒸気を配管31、ガス流路11及
びガス導入部12を介して処理室10内に導入し、パイ
ロジェニック酸化法によってシリコン半導体基板40の
表面に厚さ1.0nmのシリコン酸化膜42を形成した
(図2の(B)参照)。パイロジェニック法に基づく水
蒸気の生成条件を、以下の表1のとおりとした。
【0031】[表1] 水素ガス流量:5SLM 酸素ガス流量:10SLM 燃焼温度 :750゜C
【0032】[工程−140]その後、処理室10内へ
の湿式ガスの導入を中止し、不活性ガス(窒素ガス)
を、配管32、燃焼室30、配管31、ガス流路11及
びガス導入部12を介して処理室10内に導入しなが
ら、シリコン窒化酸化膜形成装置の処理室10内の雰囲
気温度を、均熱管16を介してヒータ14によって10
゜C/分の昇温速度で800゜Cまで昇温する。
【0033】[工程−150]次いで、得られたシリコ
ン酸化膜を窒化処理することによって、シリコン窒化酸
化膜を得た。具体的には、処理室10内への不活性ガス
の導入を中止し、処理室10内の雰囲気温度を800゜
Cに保持した状態で、NOガス(流量:10SLM)
を、配管33、燃焼室30、配管31、ガス流路11及
びガス導入部12を介して処理室10内に導入する。こ
れによって、シリコン酸化膜が窒化され、併せて、更に
酸化され、最終的なシリコン窒化酸化膜42Aの厚さは
3.0nmとなった(図2の(C)参照)。
【0034】以上により、シリコン半導体基板40の表
面におけるシリコン窒化酸化膜42A(ゲート絶縁膜)
の形成が完了するので、以降、処理室10内を窒素ガス
等の不活性ガス雰囲気とし、エレベータ機構23を動作
させて石英ボート24を下降させ、次いで、図示しない
扉を開き、シリコン半導体基板40を搬出する。
【0035】[工程−160]その後、公知のCVD装
置にシリコン層(具体的には、シリコン半導体基板4
0)を搬入する。そして、不純物を含んでいないシリコ
ン層(実施例1においてはポリシリコン層)をCVD法
にて全面に形成する。次いで、公知のリソグラフィ技術
及びイオン注入技術に基づき、pチャネル型MOSFE
Tのためのゲート電極へボロンを、nチャネル型MOS
FETのためのゲート電極へリンを、それぞれ導入した
後、シリコン層をパターニングする。これによって、ゲ
ート絶縁膜上に、pチャネル型MOSFETのためのp
形不純物を含むシリコン層(具体的にはポリシリコン
層)から成るゲート電極43を形成することができる
(図2の(D)参照)。併せて、ゲート絶縁膜上に、n
チャネル型MOSFETのためのn形不純物を含むシリ
コン層(具体的にはポリシリコン層)から成るゲート電
極43を形成することができる。
【0036】[工程−170]その後、公知の技術を用
いてLDD領域を形成し、次に、全面に絶縁膜を形成
し、異方性ドライエッチング技術に基づき絶縁膜をエッ
チングして、ゲート電極43の側壁にサイドウオール4
4を形成する。次いで、ソース/ドレイン領域45を形
成するために、公知のリソグラフィ技術及びイオン注入
技術に基づき、pチャネル型MOSFETを形成すべき
シリコン半導体基板の領域にボロンを、nチャネル型M
OSFETを形成すべきシリコン半導体基板の領域にリ
ンを、それぞれ導入した後、イオン注入された不純物の
活性化熱処理を行う。その後、全面に絶縁層46をCV
D法にて形成し、ソース/ドレイン領域45の上方の絶
縁層46に開口部を設け、かかる開口部内を含む絶縁層
46の上に配線材料層をスパッタ法にて形成し、配線材
料層をパターニングすることによって配線47を形成
し、図2の(E)に模式的な一部断面図を示すp形半導
体素子(より具体的には、デュアルゲート構造を有する
CMOSFETにおけるpチャネル型MOSFET)を
得ることができる。
【0037】尚、[工程−130]において、パイロジ
ェニック法ではなく、乾燥した酸素ガスを10SLM、
処理室10に導入することによって、シリコン層(シリ
コン半導体基板40)の表面を熱酸化してもよい。
【0038】(実施例2)実施例2は実施例1の変形で
ある。実施例2においては、窒化工程の後、熱処理工程
を実行した。実施例2においても、シリコン層としてシ
リコン半導体基板を用い、パイロジェニック法にて生成
された水蒸気に基づきシリコン層の表面を熱酸化する。
また、NOガス雰囲気中で窒化処理を行うが、かかる窒
化処理においてシリコン窒化酸化膜の膜厚が余り増加し
ないように、実施例1よりも低い雰囲気温度で窒化処理
を行う。以下、実施例2のシリコン窒化酸化膜の形成方
法及びp形半導体素子(より具体的には、デュアルゲー
ト構造を有するCMOSFETにおけるpチャネル型M
OSFET)の製造方法を説明する。
【0039】[工程−200]先ず、実施例1の[工程
−100]と同様にして、素子分離領域41、ウエルイ
オン注入、チャネルストップイオン注入、閾値調整イオ
ン注入、シリコン半導体基板40の表面洗浄を行う。
【0040】[工程−210]次に、実施例1と同様に
して、窒素ガス雰囲気温度が350゜Cに保持された処
理室10内にシリコン半導体基板40を搬入する。
【0041】[工程−220]次いで、シリコン半導体
基板40の表面を終端した水素原子が脱離しない雰囲気
温度にて、シリコン層(シリコン半導体基板40)の表
面を熱酸化することによって、シリコン酸化膜を形成す
る。具体的には、雰囲気温度を350゜Cに設定)、パ
イロジェニック法によってシリコン層の表面に厚さ1.
0nmのシリコン酸化膜42を形成した。パイロジェニ
ック法に基づく水蒸気の生成条件を表1と同様とした。
【0042】尚、[工程−220]において、パイロジ
ェニック法ではなく、乾燥した酸素ガスを10SLM、
処理室10に導入することによって、シリコン層(シリ
コン半導体基板40)の表面を熱酸化してもよい。
【0043】[工程−230]その後、得られたシリコ
ン酸化膜を窒化処理することによって、シリコン窒化酸
化膜を得た。具体的には、処理室10内の雰囲気温度を
350゜Cに保持した状態で、処理室10内への湿式ガ
スの導入を中止し、NOガス(流量:10SLM)を、
配管33、燃焼室30、配管31、ガス流路11及びガ
ス導入部12を介して処理室10内に導入する。導入の
時間を20分間とした。
【0044】[工程−240]次いで、シリコン窒化酸
化膜を更に熱酸化することによって、所望の膜厚を有す
るシリコン窒化酸化膜を形成する。具体的には、処理室
10内へのNOガスの導入を中止し、不活性ガス(窒素
ガス)を、配管32、燃焼室30、配管31、ガス流路
11及びガス導入部12を介して処理室10内に導入し
ながら、シリコン窒化酸化膜形成装置の処理室10内の
雰囲気温度を、均熱管16を介してヒータ14によって
10゜C/分の昇温速度で800゜Cまで昇温する。そ
して、処理室10内の雰囲気温度が800゜Cで安定し
た後、処理室10内への不活性ガスの導入を中止し、処
理室10内の雰囲気温度を800゜Cに保持した状態
で、パイロジェニック法によって、厚さ3.0nmのシ
リコン窒化酸化膜を形成する。
【0045】以上により、シリコン半導体基板40の表
面におけるシリコン窒化酸化膜42A(ゲート絶縁膜)
の形成が完了するので、以降、処理室10内を窒素ガス
等の不活性ガス雰囲気とし、エレベータ機構23を動作
させて石英ボート24を下降させ、次いで、図示しない
扉を開き、シリコン半導体基板40を搬出する。その
後、実施例1の[工程−160]及び[工程−170]
を実行することによって、p形半導体素子(より具体的
には、デュアルゲート構造を有するCMOSFETにお
けるpチャネル型MOSFET)を得ることができる。
【0046】(実施例3)実施例3は実施例2の変形で
ある。実施例2においては、[工程−240]を縦型方
式のシリコン窒化酸化膜形成装置の処理室10内で行っ
た。一方、実施例3においては、枚葉式のシリコン窒化
酸化膜形成装置を用いたRTA(Rapid Thermal Anneli
ng)法に基づき[工程−240]と同様の工程を実行す
る。尚、[工程−240]と同様の工程においては、シ
リコン窒化酸化膜形成装置の処理室雰囲気を乾燥酸素ガ
ス雰囲気とした。枚葉式のシリコン窒化酸化膜形成装置
を用いることによって、面内膜厚ばらつきが一層少ない
シリコン窒化酸化膜を得ることができる。
【0047】[工程−240]の実行に適した横型のシ
リコン窒化酸化膜形成装置の一例の模式図を、図3に示
す。このシリコン窒化酸化膜形成装置は、処理室50
と、シリコン層を加熱するための加熱手段である抵抗加
熱ヒータ51とを備えている。処理室50は石英炉心管
から成り、シリコン層を熱酸化するためにその内部にシ
リコン層(具体的には、例えばシリコン半導体基板)を
収納する。加熱手段である抵抗加熱ヒータ51は、処理
室50の外側に配設されており、且つ、シリコン層の表
面と略平行に配設されている。シリコン層(例えばシリ
コン半導体基板40)は、ウエハ台52に載置され、処
理室50の一端に設けられたゲートバルブ53を介し
て、処理室50内に搬入出される。シリコン窒化酸化膜
形成装置には、処理室50へ酸素ガスや不活性ガスを導
入するためのガス導入部54と、処理室50からガスを
排気するガス排気部55が更に備えられている。シリコ
ン層(具体的には、例えばシリコン半導体基板)の温度
は、図示しない熱電対によって測定することができる。
【0048】あるいは又、図4に模式図を示す形式の横
型のシリコン窒化酸化膜形成装置を用いることもでき
る。この図4に示した横型のシリコン窒化酸化膜形成装
置においては、加熱手段は、赤外線若しくは可視光を発
する複数のランプ51Aから構成されている。また、図
示しないパイロメータによってシリコン半導体基板の温
度を測定する。その他の構造は、基本的には、図3に示
したシリコン窒化酸化膜形成装置と同様とすることがで
きるので、詳細な説明は省略する。
【0049】実施例3においては、実施例2の[工程−
230]と同様の工程を完了した後、処理室10内を窒
素ガス等の不活性ガス雰囲気とし、エレベータ機構23
を動作させて石英ボート24を下降させ、次いで、図示
しない扉を開き、シリコン半導体基板40を搬出する。
尚、処理室10の雰囲気温度が350゜Cであるため、
シリコン半導体基板40の処理室10からの搬出時に処
理室10内に結露が生じる場合がある。このような場合
には、処理室10内を窒素ガス等の不活性ガス雰囲気と
し、一旦、処理室10の雰囲気温度を700゜C前後ま
で昇温した後、エレベータ機構23を動作させて石英ボ
ート24を下降させ、次いで、図示しない扉を開き、シ
リコン半導体基板40を搬出すればよい。
【0050】その後、図3に示したシリコン窒化酸化膜
形成装置の処理室50(雰囲気は窒素ガス雰囲気とす
る)内にシリコン半導体基板40を搬入し、処理室50
の雰囲気温度を850゜Cとする。次いで、処理室50
内に乾燥した酸素ガス(流量:5SLM)を導入し、厚
さ2.5nmのシリコン窒化酸化膜を形成した。以上に
より、シリコン半導体基板40の表面におけるシリコン
窒化酸化膜42A(ゲート絶縁膜)の形成が完了するの
で、以降、処理室50内を窒素ガス等の不活性ガス雰囲
気とし、シリコン半導体基板40を搬出する。その後、
実施例1の[工程−160]及び[工程−170]を実
行することによって、p形半導体素子(より具体的に
は、デュアルゲート構造を有するCMOSFETにおけ
るpチャネル型MOSFET)を得ることができる。
【0051】(実施例4)実施例4は実施例3の変形で
ある。実施例3においては、シリコン酸化膜の窒化処理
を処理室10内で行った。一方、実施例4においては、
シリコン酸化膜の窒化処理を、枚葉式のシリコン窒化酸
化膜形成装置の処理室50内で行う。
【0052】実施例4においては、実施例2の[工程−
220]と同様の工程を完了した後、処理室10内を窒
素ガス等の不活性ガス雰囲気とし、エレベータ機構23
を動作させて石英ボート24を下降させ、次いで、図示
しない扉を開き、シリコン半導体基板40を搬出する。
【0053】その後、図3に示したシリコン窒化酸化膜
形成装置の処理室50(雰囲気は窒素ガス雰囲気とす
る)内にシリコン半導体基板40を搬入し、処理室50
の雰囲気温度を400゜Cとする。次いで、処理室50
内にNH3(流量:1SLM)/N2(流量:1SLM)
混合ガスを導入し、シリコン酸化膜を窒化処理する。窒
化処理の時間を1分間とする。その後、処理室50内の
雰囲気を窒素ガス雰囲気とし、処理室50の雰囲気温度
を900゜Cまで昇温する。次いで、乾燥した酸素ガス
(流量:5SLM)を処理室50内に導入し、厚さ2.
5nmのシリコン窒化酸化膜を形成した。尚、この熱酸
化工程において、NH3ガスを用いることによってシリ
コン窒化酸化膜中に導入された水素原子をシリコン窒化
酸化膜から追い出すことができる。
【0054】以上により、シリコン半導体基板40の表
面におけるシリコン窒化酸化膜42A(ゲート絶縁膜)
の形成が完了するので、以降、処理室50内を窒素ガス
等の不活性ガス雰囲気とし、シリコン半導体基板40を
搬出する。その後、実施例1の[工程−160]及び
[工程−170]を実行することによって、p形半導体
素子(より具体的には、デュアルゲート構造を有するC
MOSFETにおけるpチャネル型MOSFET)を得
ることができる。
【0055】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件やシリコン窒化
酸化膜形成装置の構造は例示であり、適宜変更すること
ができる。
【0056】実施例においては、専らシリコン半導体基
板の表面にシリコン窒化酸化膜を形成したが、本発明の
シリコン窒化酸化膜の形成方法に基づき、基板の上に形
成されたエピタキシャルシリコン層にシリコン窒化酸化
膜を形成することもできるし、基板の上に形成された絶
縁層の上に形成されたポリシリコン層あるいはアモルフ
ァスシリコン層等の表面にシリコン窒化酸化膜を形成す
ることもできる。あるいは又、SOI構造におけるシリ
コン層の表面にシリコン窒化酸化膜を形成してもよい
し、半導体素子や半導体素子の構成要素が形成された基
板やこれらの上に形成されたシリコン層の表面にシリコ
ン窒化酸化膜を形成してもよい。更には、半導体素子や
半導体素子の構成要素が形成された基板やこれらの上に
形成された下地絶縁層の上に形成されたシリコン層の表
面にシリコン窒化酸化膜を形成してもよい。
【0057】あるいは又、実施例において0.1%フッ
化水素酸水溶液及び純水によりシリコン層の表面洗浄を
行った後、シリコン層をシリコン窒化酸化膜形成装置に
搬入したが、シリコン層の表面洗浄からシリコン窒化酸
化膜形成装置への搬入までの雰囲気を、不活性ガス(例
えば窒素ガス)雰囲気としてもよい。尚、このような雰
囲気は、例えば、シリコン層の表面洗浄装置の雰囲気を
不活性ガス雰囲気とし、且つ、不活性ガスが充填された
搬送用ボックス内にシリコン層(例えばシリコン半導体
基板)を納めてシリコン窒化酸化膜形成装置に搬入する
方法や、図5に模式図を示すように、表面洗浄装置、シ
リコン窒化酸化膜形成装置、搬送路、ローダー及びアン
ローダーから構成されたクラスターツール装置を用い、
表面洗浄装置からシリコン窒化酸化膜形成装置までを搬
送路で結び、かかる表面洗浄装置、搬送路及びシリコン
窒化酸化膜形成装置の処理室の雰囲気を不活性ガス雰囲
気とする方法によって達成することができる。
【0058】あるいは又、0.1%フッ化水素酸水溶液
及び純水によりシリコン層の表面洗浄を行う代わりに、
表2に例示する条件にて、無水フッ化水素ガスを用いた
気相洗浄法によってシリコン層の表面洗浄を行ってもよ
い。尚、パーティクルの発生防止のためにメタノールを
添加する。あるいは又、表3に例示する条件にて、塩化
水素ガスを用いた気相洗浄法によってシリコン層の表面
洗浄を行ってもよい。尚、シリコン層の表面洗浄開始前
あるいは表面洗浄完了後における表面洗浄装置内の雰囲
気や搬送路等内の雰囲気は、不活性ガス雰囲気としても
よいし、例えば1.3×10-1Pa(10-3Torr)程度
の真空雰囲気としてもよい。搬送路等内の雰囲気を真空
雰囲気とする場合には、シリコン層を搬入する際のシリ
コン窒化酸化膜形成装置の処理室10の雰囲気を例えば
1.3×10-1Pa(10-3Torr)程度の真空雰囲気と
しておき、シリコン層の搬入完了後、処理室10の雰囲
気を不活性ガス(例えば窒素ガス)雰囲気とすればよ
い。
【0059】[表2] 無水フッ化水素ガス:300SCCM メタノール蒸気 :80SCCM 窒素ガス :1000SCCM 圧力 :0.3Pa 温度 :60゜C
【0060】[表3] 塩化水素ガス/窒素ガス:1容量% 温度 :800゜C
【0061】これらの方法を採用することによって、酸
化膜の形成前にシリコン層の表面を汚染等の無い状態に
保つことができる結果、形成されたシリコン窒化酸化膜
中に水分や有機物、あるいは又、例えばSi−OHが取
り込まれ、形成されたシリコン窒化酸化膜の特性が低下
しあるいは欠陥部分が発生することを、効果的に防ぐこ
とができる。
【0062】
【発明の効果】本発明においては、シリコン酸化膜中に
導入された窒素原子に起因して界面近傍のシリコン半導
体基板中に界面準位が生成したり、シリコン窒化酸化膜
中に固定電荷が生成することが無く、高い信頼性を有す
るシリコン窒化酸化膜あるいはゲート絶縁膜を形成する
ことができる。また、形成されるシリコン窒化酸化膜の
膜厚が極めて薄いので、シリコン窒化酸化膜の形成後
に、再度、酸化処理を行った場合であっても、極薄のシ
リコン窒化酸化膜を得ることができる。
【図面の簡単な説明】
【図1】縦型方式のシリコン窒化酸化膜形成装置の概念
図である。
【図2】実施例1のシリコン窒化酸化膜の形成方法を説
明するためのシリコン半導体基板等の模式的な一部断面
図である。
【図3】横型のシリコン窒化酸化膜形成装置の概念図で
ある。
【図4】図3とは若干構造が異なる、横型のシリコン窒
化酸化膜形成装置の概念図である。
【図5】クラスターツール装置の模式図である。
【符号の説明】
10・・・処理室、11・・・ガス流路、12・・・ガ
ス導入部、13・・・ガス排気部、14・・・ヒータ、
15・・・シャッター、16・・・均熱管、20・・・
基板搬入出部、21・・・ガス導入部、22・・・ガス
排気部、23・・・エレベータ機構、24・・・石英ボ
ート、30・・・燃焼室、31・・・配管、40・・・
シリコン半導体基板、41・・・素子分離領域、42・
・・シリコン酸化膜、42A・・・シリコン窒化酸化膜
(ゲート絶縁膜)、43・・・ゲート電極、44・・・
サイドウオール、45・・・ソース/ドレイン領域、4
6・・・絶縁層、47・・・配線、50・・・処理室、
51・・・抵抗加熱ヒータ、51A・・・ランプ、52
・・・ウエハ台、53・・・ゲートバルブ、54・・・
ガス導入部、55・・・ガス排気部
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792 Fターム(参考) 5F001 AA01 AA43 AA62 AA63 AB02 AD12 AG02 AG23 5F045 AA20 AB32 AB34 AC11 AC12 AC13 AC16 AC17 AC18 AD07 AD11 AD12 AE29 AF03 BB02 BB16 DC51 DP19 EC02 HA22 5F048 AC03 BB06 BB07 BB11 BB14 BC06 5F058 BD01 BD04 BD15 BF54 BF59 BF63 BF64 BH01 BH03 BJ01 BJ10 5F083 EP42 EP44 EP45 EP49 EP50 ER22 JA05 PR12 PR15

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】(イ)表面を終端した水素原子が脱離しな
    い雰囲気温度にて、シリコン層の表面を熱酸化すること
    によって、シリコン酸化膜を形成する工程と、 (ロ)得られたシリコン酸化膜を窒化処理することによ
    って、シリコン窒化酸化膜を得る工程、から成ることを
    特徴とするシリコン窒化酸化膜の形成方法。
  2. 【請求項2】工程(イ)における熱酸化雰囲気は、酸素
    ガス雰囲気、水蒸気雰囲気、又は、水蒸気と酸素ガスの
    混合ガス雰囲気であることを特徴とする請求項1に記載
    のシリコン窒化酸化膜の形成方法。
  3. 【請求項3】工程(イ)における熱酸化雰囲気の温度
    は、雰囲気の圧力が1.01325×105Paにおい
    て450゜C以下であることを特徴とする請求項1に記
    載のシリコン窒化酸化膜の形成方法。
  4. 【請求項4】工程(ロ)における窒化処理雰囲気は、N
    Oガス及び/又はN 2Oガス雰囲気から成ることを特徴
    とする請求項1に記載のシリコン窒化酸化膜の形成方
    法。
  5. 【請求項5】工程(ロ)の後、 (ハ)シリコン窒化酸化膜を更に熱酸化することによっ
    て、所望の膜厚を有するシリコン窒化酸化膜を形成する
    工程、を更に含むことを特徴とする請求項1に記載のシ
    リコン窒化酸化膜の形成方法。
  6. 【請求項6】工程(ハ)における熱酸化雰囲気の温度
    は、工程(イ)における熱酸化雰囲気の温度よりも高い
    ことを特徴とする請求項5に記載のシリコン窒化酸化膜
    の形成方法。
  7. 【請求項7】工程(ハ)における熱酸化雰囲気は、酸素
    ガス雰囲気、水蒸気雰囲気、又は、水蒸気と酸素ガスの
    混合ガス雰囲気であることを特徴とする請求項5に記載
    のシリコン窒化酸化膜の形成方法。
  8. 【請求項8】工程(ロ)における窒化処理雰囲気は、N
    Oガス、N2Oガス及びNH3ガスから成る群から選択さ
    れた少なくとも1種のガス雰囲気から成ることを特徴と
    する請求項5に記載のシリコン窒化酸化膜の形成方法。
  9. 【請求項9】(A)シリコン層の表面にゲート絶縁膜を
    形成する工程と、 (B)該ゲート絶縁膜上にp形不純物を含むシリコン層
    から成るゲート電極を形成する工程、を含むp形半導体
    素子の製造方法であって、 工程(A)は、 (イ)表面を終端した水素原子が脱離しない雰囲気温度
    にて、シリコン層の表面を熱酸化することによって、シ
    リコン酸化膜を形成する工程と、 (ロ)得られたシリコン酸化膜を窒化処理することによ
    って、シリコン窒化酸化膜から成るゲート絶縁膜を得る
    工程、から成ることを特徴とするp形半導体素子の製造
    方法。
  10. 【請求項10】工程(イ)における熱酸化雰囲気は、酸
    素ガス雰囲気、水蒸気雰囲気、又は、水蒸気と酸素ガス
    の混合ガス雰囲気であることを特徴とする請求項9に記
    載のp形半導体素子の製造方法。
  11. 【請求項11】工程(イ)における熱酸化雰囲気の温度
    は、雰囲気の圧力が1.01325×105Paにおい
    て450゜C以下であることを特徴とする請求項9に記
    載のp形半導体素子の製造方法。
  12. 【請求項12】工程(ロ)における窒化処理雰囲気は、
    NOガス及び/又はN2Oガス雰囲気から成ることを特
    徴とする請求項9に記載のp形半導体素子の製造方法。
  13. 【請求項13】工程(ロ)の後、 (ハ)シリコン窒化酸化膜を更に熱酸化することによっ
    て、所望の膜厚を有するシリコン窒化酸化膜を形成する
    工程、を更に含むことを特徴とする請求項9に記載のp
    形半導体素子の製造方法。
  14. 【請求項14】工程(ハ)における熱酸化雰囲気の温度
    は、工程(イ)における熱酸化雰囲気の温度よりも高い
    ことを特徴とする請求項13に記載のp形半導体素子の
    製造方法。
  15. 【請求項15】工程(ハ)における熱酸化雰囲気は、酸
    素ガス雰囲気、水蒸気雰囲気、又は、水蒸気と酸素ガス
    の混合ガス雰囲気であることを特徴とする請求項13に
    記載のp形半導体素子の製造方法。
  16. 【請求項16】工程(ロ)における窒化処理雰囲気は、
    NOガス、N2Oガス及びNH3ガスから成る群から選択
    された少なくとも1種のガス雰囲気から成ることを特徴
    とする請求項13に記載のp形半導体素子の製造方法。
JP11013458A 1999-01-21 1999-01-21 シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法 Pending JP2000216156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11013458A JP2000216156A (ja) 1999-01-21 1999-01-21 シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11013458A JP2000216156A (ja) 1999-01-21 1999-01-21 シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2000216156A true JP2000216156A (ja) 2000-08-04

Family

ID=11833714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11013458A Pending JP2000216156A (ja) 1999-01-21 1999-01-21 シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2000216156A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017422A (ja) * 2002-04-01 2003-01-17 Ftl:Kk 半導体装置の製造方法及び半導体装置の製造装置
JP2005244176A (ja) * 2004-02-23 2005-09-08 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法
US7605095B2 (en) 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
WO2021225027A1 (ja) 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
WO2021240948A1 (ja) 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017422A (ja) * 2002-04-01 2003-01-17 Ftl:Kk 半導体装置の製造方法及び半導体装置の製造装置
JP2005244176A (ja) * 2004-02-23 2005-09-08 Hynix Semiconductor Inc 半導体素子の酸化膜形成方法
US7605095B2 (en) 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
WO2021225027A1 (ja) 2020-05-08 2021-11-11 信越半導体株式会社 半導体基板の熱酸化膜形成方法
KR20230008710A (ko) 2020-05-08 2023-01-16 신에쯔 한도타이 가부시키가이샤 반도체기판의 열산화막 형성방법
WO2021240948A1 (ja) 2020-05-26 2021-12-02 信越半導体株式会社 半導体基板の熱酸化膜形成方法
KR20230014689A (ko) 2020-05-26 2023-01-30 신에쯔 한도타이 가부시키가이샤 반도체 기판의 열산화막 형성방법

Similar Documents

Publication Publication Date Title
US6297172B1 (en) Method of forming oxide film
US6589349B2 (en) Apparatus for forming silicon oxide film and method of forming silicon oxide film
JP3974547B2 (ja) 半導体装置および半導体装置の製造方法
US6596576B2 (en) Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4
US6797323B1 (en) Method of forming silicon oxide layer
JPH1032328A (ja) ゲート絶縁膜形成方法
JP2000332245A (ja) 半導体装置の製造方法及びp形半導体素子の製造方法
JP2000332009A (ja) 絶縁膜の形成方法及びp形半導体素子の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP4403321B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JP2000216156A (ja) シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法
JPH11162970A (ja) 酸化膜の形成方法
JPH11204517A (ja) シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
JPH11186255A (ja) シリコン酸化膜の形成方法
JP3588994B2 (ja) 酸化膜の形成方法及びp形半導体素子の製造方法
JP3757566B2 (ja) シリコン酸化膜の形成方法及び酸化膜成膜装置
JP2000340670A (ja) 絶縁膜及びその形成方法
JPH11135492A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP3800788B2 (ja) シリコン酸化膜の形成方法
JP2000068266A (ja) 酸化膜の形成方法
JP2001127280A (ja) 半導体装置の製造方法及びpチャネル型半導体装置の製造方法
JP2000332005A (ja) プラズマ窒化処理装置、絶縁膜の形成方法及びp形半導体素子の製造方法
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
US6624095B1 (en) Method for manufacturing a semiconductor device
JP2000243752A (ja) シリコン窒化酸化膜の形成方法及びp形半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219